KR20060013986A - Flat panel display device and fabricating method of the same - Google Patents

Flat panel display device and fabricating method of the same Download PDF

Info

Publication number
KR20060013986A
KR20060013986A KR1020040062625A KR20040062625A KR20060013986A KR 20060013986 A KR20060013986 A KR 20060013986A KR 1020040062625 A KR1020040062625 A KR 1020040062625A KR 20040062625 A KR20040062625 A KR 20040062625A KR 20060013986 A KR20060013986 A KR 20060013986A
Authority
KR
South Korea
Prior art keywords
contact hole
film
source
forming
via contact
Prior art date
Application number
KR1020040062625A
Other languages
Korean (ko)
Other versions
KR100685397B1 (en
Inventor
박문희
서창수
이상원
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040062625A priority Critical patent/KR100685397B1/en
Publication of KR20060013986A publication Critical patent/KR20060013986A/en
Application granted granted Critical
Publication of KR100685397B1 publication Critical patent/KR100685397B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 평판 표시 소자 및 그 제조방법에 관한 것으로, 종횡비가 큰 콘택홀 또는 비아콘택홀 내의 박막 패터닝 시 감광막의 노광 및 현상 시간을 증가시켜 콘택홀 또는 비아콘택홀 내에 감광막이 잔류되는 것을 방지하여 패턴의 재현성을 향상시키고 그에 따른 소자의 공정 수율 및 신뢰성을 향상시킬 수 있는 기술이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device and a method of manufacturing the same, which increases exposure and development time of the photoresist film during patterning of a thin film in a contact hole or via contact hole having a high aspect ratio, thereby preventing the photoresist film from remaining in the contact hole or the via contact hole It is a technique that can improve the reproducibility of the pattern and thereby improve the process yield and reliability of the device.

비아콘택홀, 콘택홀, 사진공정.Via contact hole, contact hole, photo process.

Description

평판 표시 소자 및 그 제조방법{Flat panel display device and Fabricating method of the same}Flat panel display device and fabrication method of the same

도 1a 및 도 1b 는 종래기술에 따른 유기 전계 발광 표시 소자의 단면도.1A and 1B are cross-sectional views of an organic light emitting display device according to the prior art.

도 2 는 종래기술에 따른 유기 전계 발광 표시 소자의 문제점을 나타낸 사진.2 is a photograph showing a problem of an organic light emitting display device according to the prior art.

도 3a 내지 도 3d 는 본 발명에 따른 유기 전계 발광 표시 소자의 제조방법을 도시한 공정 단면도. 3A to 3D are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to the present invention.

도 4 은 본 발명에 따른 유기 전계 발광 표시 소자의 발광영역 가장자리를 상세하게 도시한 단면도. 4 is a cross-sectional view showing in detail the edge of the light emitting region of the organic light emitting display device according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100, 200 : 투명절연기판 110, 210 : 완충막100, 200: transparent insulation substrate 110, 210: buffer film

120, 220 : 다결정실리콘층패턴, 소오스/드레인영역120, 220 polysilicon layer pattern, source / drain region

130, 230 : 게이트절연막 140, 240 : 층간절연막130, 230: gate insulating film 140, 240: interlayer insulating film

142, 242 : 콘택홀 150, 250 : 소오스/드레인전극142, 242: contact hole 150, 250: source / drain electrode

160, 260 : 보호막 170, 270 : 평탄화막160, 260: protective film 170, 270: planarization film

172, 272 : 비아콘택홀 180, 280 : 반사막172, 272: Via contact hole 180, 280: Reflective film

190, 290 : 감광막 192, 292 : 감광막패턴190, 290: Photoresist 192, 292: Photoresist pattern

282 : 반사막패턴 284 : 화소전극282: reflective film pattern 284: pixel electrode

본 발명은 평판 표시 소자 및 그 제조방법에 관한 것으로서, 더욱 상세하게는 종횡비(aspect ratio)가 큰 콘택홀 내에 패턴 형성 시 재현성을 향상시킬 수 있는 평판 표시 소자 및 그 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display device and a method of manufacturing the same, and more particularly, to a flat panel display device and a method of manufacturing the same which can improve reproducibility when forming a pattern in a contact hole having a large aspect ratio.

일반적으로 유기 전계 발광 표시 장치는 형광성 유기화합물을 전기적으로 여기시켜 발광하게 하는 자발광형 표시 장치이다. 이는 매트릭스(matrix) 형태로 배치된 N×M 개의 화소(pixel)들을 구동하는 방식에 따라 수동 매트릭스(passive matrix)방식과 능동 매트릭스(active matrix) 방식으로 나뉘어진다. 상기 능동 매트릭스 방식의 유기 전계 발광 표시 장치는 수동 매트릭스 방식에 비해 전력 소모가 적어 대면적 구현에 적합하며 고해상도를 갖는 장점이 있다. 또한, 상기 유기 전계 발광 표시 장치는 유기 화합물로부터 발광된 빛의 방출 방향에 따라 전면발광형 또는 배면발광형으로 나뉘어진다. 상기 전면발광형 유기 전계 발광 표시 장치는 상기 배면발광형과는 달리 상기 단위화소들이 위치한 기판 반대 방향으로 빛을 방출시키는 장치로서 개구율이 큰 장점이 있다. 상기 유기 전계 발광 표시 장치의 개구율을 향상시키기 위해서는 화소영역 이외의 부분의 면적을 줄여야한다. In general, an organic light emitting display device is a self-luminous display device that electrically excites fluorescent organic compounds to emit light. This is divided into a passive matrix method and an active matrix method according to a method of driving N × M pixels arranged in a matrix form. The active matrix type organic light emitting display device has less power consumption than the passive matrix type, is suitable for large area, and has a high resolution. In addition, the organic light emitting display device is classified into a top emission type or a bottom emission type according to the emission direction of light emitted from the organic compound. Unlike the bottom emission type, the top emission type organic light emitting display device emits light in a direction opposite to the substrate where the unit pixels are located, and has a large aperture ratio. In order to improve the aperture ratio of the organic light emitting display device, an area of portions other than the pixel area should be reduced.

도 1a 및 도 1b 는 종래기술에 따른 유기 전계 발광 표시 소자를 도시한 단면도이다.1A and 1B are cross-sectional views illustrating an organic light emitting display device according to the related art.

먼저, 투명절연기판(100) 상부에 소정 두께의 완충막(110)을 형성하고, 소오스/드레인영역(120) 및 게이트전극(도시안됨)을 형성한 후 층간절연막(140)을 형성한다.First, a buffer film 110 having a predetermined thickness is formed on the transparent insulating substrate 100, a source / drain region 120 and a gate electrode (not shown) are formed, and then an interlayer insulating film 140 is formed.

다음, 상기 소오스/드레인영역(120)을 노출시키는 콘택홀(142)을 형성하고, 상기 콘택홀(142)을 통해 상기 소오스/드레인영역(120)에 접속되는 소오스/드레인전극(150)을 형성한다. Next, a contact hole 142 exposing the source / drain region 120 is formed, and a source / drain electrode 150 connected to the source / drain region 120 is formed through the contact hole 142. do.

그 다음, 전체표면 상부에 보호막(160) 및 평탄화막(170)을 형성하고, 사진식각공정으로 상기 평탄화막(170) 및 보호막(160)을 식각하여 상기 소오스/드레인전극(150)을 노출시키는 비아콘택홀(172)을 형성한다. Next, the passivation layer 160 and the planarization layer 170 are formed on the entire surface, and the planarization layer 170 and the passivation layer 160 are etched by a photolithography process to expose the source / drain electrodes 150. The via contact hole 172 is formed.

다음, 전체표면 상부에 반사막(180)을 형성하고, 상기 반사막(180) 상부에 감광막(190)을 형성한다. Next, the reflective film 180 is formed on the entire surface, and the photosensitive film 190 is formed on the reflective film 180.

그 다음, 노광공정을 통해 패턴으로 예정되는 부분을 정의한다.Then, a portion to be defined as a pattern is defined through the exposure process.

다음, 상기 감광막(190)의 노광된 부분(190b)을 현상공정으로 제거하여 감광막패턴(192)을 형성한다. 상기 현상 공정 후 노광되지 않은 감광막(190a)이 비아콘택홀(172) 저부에 도시된 'A'부분과 같이 잔류하게 된다. Next, the exposed portion 190b of the photosensitive film 190 is removed by a developing process to form a photosensitive film pattern 192. After the developing process, the unexposed photoresist layer 190a remains like the portion 'A' shown in the bottom of the via contact hole 172.

도 2 는 종래기술에 따른 유기 전계 발광 표시 소자의 문제점을 나타낸 사진으로서, 비아콘택홀(172)을 깊이가 2.0㎛ 이상이고 면적이 7×7㎛ 이하인 크기로 형성하고, 감광막(190)을 1.3 ∼ 1.5㎛ 두께로 형성한 후 상기 감광막(190)을 1300m초간 노광시키고 60초 간 현상시킨 후에도 비아콘택홀(172) 저부에 감광막이 잔류되는 것을 나타낸다. FIG. 2 is a photograph showing a problem of an organic light emitting display device according to the related art. The via contact hole 172 is formed to a size having a depth of 2.0 μm or more and an area of 7 × 7 μm or less, and the photoresist layer 190 is 1.3. After forming the photosensitive film 190 to a thickness of 1.5 μm, the photosensitive film 190 is exposed to the bottom of the via contact hole 172 even after the photosensitive film 190 is exposed for 1300 m seconds and developed for 60 seconds.

상기한 바와 같이 종래기술에 따른 유기 전계 발광 표시 소자의 제조방법은 TFT 영역을 축소시켜 개구율을 향상시키기 위하여 콘택홀(142)과 같은 영역에 비아콘택홀(172)을 형성시키는 방법을 사용하고 있다. 그러나, 이러한 경우 콘택홀의 크기가 줄어들어 상대적으로 종횡비가 커지게 되어 같은 조건으로 사진공정을 실시하여도 노광량 및 노광시간이 부족하게 되어 도 2에 나타난 바와 같이 비아콘택홀 저부에 감광막이 잔류하게 된다. 이는 비아콘택홀 내에서의 패턴 재현성을 저하시키고 이로 인해 공정 수율을 저하되는 등의 문제점이 있다. As described above, the method of manufacturing the organic light emitting display device according to the related art uses a method of forming the via contact hole 172 in the same region as the contact hole 142 in order to reduce the TFT area to improve the aperture ratio. . However, in this case, the contact hole is reduced in size, so that the aspect ratio is relatively large, and even when the photolithography process is performed under the same conditions, the exposure amount and exposure time are insufficient, so that the photoresist film remains on the bottom of the via contact hole. This causes a problem such as lowering pattern reproducibility in the via contact hole, thereby lowering process yield.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 종횡비가 큰 콘택홀 내에서 패턴의 재현성을 향상시킬 수 있는 평판 표시 소자 및 그 제조방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a flat panel display device and a method of manufacturing the same which can improve the reproducibility of a pattern in a contact hole having a high aspect ratio.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 소자의 제조방법은, Method for manufacturing a flat panel display device according to the present invention for achieving the above object,

게이트전극 및 소오스/드레인영역이 구비되는 투명절연기판 상부에 투명절연기판 상부에 층간절연막을 형성하는 공정과,Forming an interlayer insulating film on the transparent insulating substrate on the transparent insulating substrate having a gate electrode and a source / drain region;

상기 층간절연막을 식각하여 상기 소오스/드레인영역을 노출시키는 콘택홀을 형성하는 공정과,Etching the interlayer insulating film to form contact holes exposing the source / drain regions;

상기 소오스/드레인영역에 접속되는 소오스/드레인전극을 형성하는 공정과,Forming a source / drain electrode connected to the source / drain region;

전체표면 상부에 절연막을 형성하는 공정과,Forming an insulating film over the entire surface;

상기 절연막을 식각하여 상기 소오스/드레인전극 중 어느 하나를 노출시키는 비아콘택홀을 형성하되, 상기 비아콘택홀은 상기 콘택홀과 중복되는 위치에 형성하는 공정과,Etching the insulating layer to form a via contact hole exposing any one of the source / drain electrodes, wherein the via contact hole is formed at a position overlapping the contact hole;

전체표면 상부에 반사막을 형성하는 공정과,Forming a reflective film on the entire surface;

상기 반사막 상부에 상기 감광막을 형성하는 공정과,Forming the photosensitive film on the reflective film;

상기 감광막을 노광 및 현상하여 상기 비아콘택홀 저부의 반사막을 노출시키는 감광막패턴을 형성하는 공정과,Exposing and developing the photoresist film to form a photoresist pattern for exposing the reflective film at the bottom of the via contact hole;

상기 감광막패턴을 식각마스크로 상기 반사막을 식각하여 비아콘택홀 저부의 소오스/드레인전극 중 어느 하나를 노출시키는 공정과,Etching the reflective layer using the photoresist pattern as an etch mask to expose one of the source / drain electrodes at the bottom of the via contact hole;

상기 감광막패턴을 제거하는 공정과,Removing the photoresist pattern;

상기 비아홀을 통하여 상기 소오스/드레인전극 중 어느 하나에 접속되는 화소전극을 형성하는 공정과,Forming a pixel electrode connected to any one of the source / drain electrodes through the via hole;

상기 화소전극 상부의 발광영역에 최소한 발광층을 구비하는 유기막층을 형성하는 공정과,Forming an organic film layer having at least a light emitting layer in a light emitting region above the pixel electrode;

상기 유기막층 상부에 대향전극을 형성하는 공정을 포함하며,Forming a counter electrode on the organic layer;

상기 비아콘택홀의 깊이가 2.0㎛이상이고, 면적이 7㎛×7㎛이하로 형성될 때 상기 감광막은 1.3 ∼ 1.5㎛ 두께로 형성하고, 상기 감광막을 1800m초 이상 동안 노광시킨 후 60초 이상 동안 현상하여 감광막패턴을 형성하는 것을 특징으로 한다. When the via contact hole has a depth of 2.0 μm or more and an area of 7 μm × 7 μm or less, the photoresist film is formed to a thickness of 1.3 to 1.5 μm, and the photoresist film is exposed for 1800 m seconds or more and then developed for 60 seconds or more. To form a photoresist pattern.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 평판 표시 소자는 상기와 같은 방법으로 제조된 것을 특징으로 한다. In addition, the flat panel display device according to the present invention for achieving the above object is characterized in that it is manufactured by the above method.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3d 는 본 발명에 따른 유기 전계 발광 표시 소자의 제조방법을 도시한 공정 단면도이다. 3A to 3D are cross-sectional views illustrating a method of manufacturing an organic light emitting display device according to the present invention.

먼저, 유리, 석영, 사파이어 등의 투명절연기판(200)의 전면에 실리콘산화물을 플라즈마-강화 화학기상증착(plasma-enhanced chemical vapor deposition, PECVD)방법으로 소정 두께의 완충막(210)을 형성한다. 이때, 상기 완충막(210)은 후속 공정으로 형성되는 비정질실리콘층의 결정화 공정 시 상기 투명절연기판(200) 내의 불순물이 확산되는 것을 방지한다. First, a buffer film 210 having a predetermined thickness is formed on a front surface of a transparent insulating substrate 200 such as glass, quartz, sapphire, or the like by a plasma-enhanced chemical vapor deposition (PECVD) method. . In this case, the buffer layer 210 prevents the diffusion of impurities in the transparent insulating substrate 200 during the crystallization process of the amorphous silicon layer formed in a subsequent process.

다음, 상기 완충막(210) 상부에 소정 두께의 비정질실리콘층(도시안됨)을 증착하고, 상기 비정질실리콘층을 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) 또는 MILC(Metal Induced Lateral Crystallization)법을 사용하여 결정화하고, 사진식각공정으로 패터닝하여 단위 화소 내의 박막 트랜지스터 영역에 다결정실리콘층패턴(220)을 형성한다. 도 3a 는 TFT 형성 후 비아콘택홀을 형성한 공정까지 진행되어 있어 다결정실리콘층패턴에는 불순물이 주입되어 소오스/드레인영역까지 형성되어 있으나, 다결정실리콘층패턴과 소오스/드레인영역의 도면부호를 (220)으로 겸용하였다.Next, an amorphous silicon layer (not shown) having a predetermined thickness is deposited on the buffer layer 210, and the amorphous silicon layer is deposited using Excimer Laser Annealing (ELA), Sequential Lateral Solidification (SLS), Metal Induced Crystallization (MIC), or the like. The polycrystalline silicon layer pattern 220 is formed in the thin film transistor region in the unit pixel by crystallization using a metal induced lateral crystallization (MILC) method and patterning by a photolithography process. 3A is a process of forming a via contact hole after the formation of a TFT, and impurities are injected into the polysilicon layer pattern to form a source / drain region. However, reference numerals of the polysilicon layer pattern and the source / drain region are indicated at 220. ).

그 다음, 전체표면 상부에 소정 두께의 게이트절연막(230)을 형성한다. 상기 게이트절연막(230)은 실리콘산화물, 실리콘질화물 또는 그 적층구조로 형성될 수 있다. Next, a gate insulating film 230 having a predetermined thickness is formed on the entire surface. The gate insulating film 230 may be formed of silicon oxide, silicon nitride, or a stacked structure thereof.

상기 게이트절연막(230) 상부에 게이트전극물질로 사용되는 금속막(도시안 됨)을 형성한다. 이때, 상기 금속막은 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층으로 형성될 수 있다. 이어서, 사진식각공정으로 상기 금속막을 식각하여 게이트전극(도시 안됨)을 형성한다. 그 후, 상기 게이트전극 양측 하부의 다결정실리콘층패턴에 불순물을 이온주입하여 소오스/드레인영역(220)을 형성한다. A metal film (not shown) used as a gate electrode material is formed on the gate insulating film 230. In this case, the metal layer may be formed of a single layer of an aluminum alloy, such as aluminum (Al) or aluminum-neodymium (Al-Nd), or multiple layers in which an aluminum alloy is laminated on a chromium (Cr) or molybdenum (Mo) alloy. . Subsequently, the metal film is etched by a photolithography process to form a gate electrode (not shown). Thereafter, the source / drain region 220 is formed by implanting impurities into the polysilicon layer patterns on both lower sides of the gate electrode.

다음, 전체표면 상부에 소정 두께의 층간절연막(240)을 형성한다. 일반적으로 상기 층간절연막(240)은 실리콘질화막이 사용된다. Next, an interlayer insulating film 240 having a predetermined thickness is formed on the entire surface. In general, a silicon nitride film is used as the interlayer insulating film 240.

그 다음, 사진식각공정으로 상기 층간절연막(240) 및 게이트절연막(230)을 식각하여 상기 소오스/드레인영역(220)을 노출시키는 콘택홀(242)을 형성한다. 상기 콘택홀을 포함한 전체표면 상부에 전극물질을 형성하고, 사진식각공정으로 상기 전극물질을 식각하여 상기 소오스/드레인영역(220)에 접속되는 소오스/드레인전극(250)을 형성한다. 이때, 상기 전극물질로는 몰리텅스텐(MoW) 또는 알루미늄-네오디뮴(Al-Nd)이 사용될 수 있고, 그 적층구조가 사용될 수도 있다.Next, the interlayer insulating layer 240 and the gate insulating layer 230 are etched by a photolithography process to form a contact hole 242 exposing the source / drain region 220. An electrode material is formed on the entire surface including the contact hole, and the source / drain electrode 250 connected to the source / drain region 220 is formed by etching the electrode material by a photolithography process. In this case, as the electrode material, molybdenum (MoW) or aluminum-neodymium (Al-Nd) may be used, and a stacked structure thereof may be used.

그런 다음, 전체표면 상부에 실리콘질화막, 실리콘산화막 또는 그 적층구조를 소정 두께 증착하여 보호막(260)을 형성한다. Thereafter, a protective film 260 is formed by depositing a silicon nitride film, a silicon oxide film, or a stacked structure thereof over a whole surface by a predetermined thickness.

그 후, 상기 보호막(260) 상부에 평탄화막(270)을 형성한다. 이때, 상기 평탄화막(270)은 TFT영역이 완전히 평탄화될 수 있을 정도의 두께로 형성되며, 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), SOG(spin on glass) 및 아크릴레이트(acrylate)로 이루어진 군에서 선택되는 1종의 물질로 형성될 수 있다. Thereafter, the planarization layer 270 is formed on the passivation layer 260. In this case, the planarization layer 270 is formed to a thickness such that the TFT region can be completely planarized, polyimide, benzocyclobutene series resin, spin on glass, and acrylate. It may be formed of one material selected from the group consisting of (acrylate).

이어서, 사진식각공정으로 상기 평탄화막(270) 및 보호막(260)을 식각하여 상기 소오스/드레인전극(250) 중 어느 하나를 노출시키는 비아콘택홀(272)을 형성한다. 여기서, 상기 비아콘택홀(272)은 상기 콘택홀(242)이 형성된 위치와 일부 또는 전부가 중복되는 위치에 형성되며, 상기 보호막(260)과 평탄화막(270)을 별도로 식각하여 형성할 수도 있다. 상기 비아콘택홀(272)은 깊이가 2.0㎛이상이고, 면적이 7㎛×7㎛이하로 형성한다. Subsequently, the planarization layer 270 and the protection layer 260 are etched by a photolithography process to form a via contact hole 272 exposing any one of the source / drain electrodes 250. Here, the via contact hole 272 is formed at a position where a part or all of the contact hole 242 is formed to overlap, and may be formed by separately etching the passivation layer 260 and the planarization layer 270. . The via contact hole 272 has a depth of 2.0 μm or more and an area of 7 μm × 7 μm or less.

다음, 전체표면 상부에 반사막(280)을 형성한다. 이때, 상기 반사막(280)은 반사율이 높은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 은(Ag), 팔라듐(Pd), 및 이들 금속의 합금물질으로 이루어진 군에서 선택되는 한 가지로 형성된다. 이때, 상기 반사막(280)을 이루는 물질들은 후속 공정으로 형성되는 화소전극과 갈바닉 현상을 일으키거나, 콘택영역에서 저항을 증가시키는 등의 문제점을 유발시킬 수 있다. 따라서, 상기 비아콘택홀(272) 저부에 형성된 반사막(280)을 제거하는 공정이 필요하다. Next, a reflective film 280 is formed over the entire surface. In this case, the reflective film 280 is a group of aluminum (Al), molybdenum (Mo), titanium (Ti), gold (Au), silver (Ag), palladium (Pd), and alloys of these metals with high reflectance It is formed of one selected from. In this case, the materials forming the reflective film 280 may cause problems such as a galvanic phenomenon or a resistance increase in a contact region with the pixel electrode formed in a subsequent process. Therefore, a process of removing the reflective film 280 formed at the bottom of the via contact hole 272 is required.

그 다음, 전체표면 상부에 감광막(290)을 형성한다. 상기 감광막(290)은 1.3 ∼ 1.5㎛ 두께로 형성된다. 이때, 상기 감광막(290)은 비아콘택홀(272) 내부에서는 더 두꺼운 두께로 형성된다. Next, a photosensitive film 290 is formed over the entire surface. The photosensitive film 290 is formed to a thickness of 1.3 ~ 1.5㎛. In this case, the photoresist layer 290 is formed to a thicker thickness in the via contact hole 272.

다음, 상기 감광막(290)을 노광한다. 이때, 상기 노광공정은 1800m초 이상 진행되며 이는 비아콘택홀(272) 저부까지 충분히 노광시키기 위함이다. Next, the photosensitive film 290 is exposed. At this time, the exposure process proceeds for more than 1800m seconds, which is to sufficiently expose the bottom of the via contact hole 272.

그 다음, 현상공정으로 감광막의 노광된 부분(290b)을 제거하여 비아콘택홀 (272) 저부의 소오스/드레인전극(250) 중 어느 하나를 노출시키는 감광막패턴(292)을 형성한다. 이때, 상기 현상공정은 60초 이상 실시된다. Thereafter, the exposed portion 290b of the photoresist film is removed in a developing process to form a photoresist pattern 292 exposing any one of the source / drain electrodes 250 at the bottom of the via contact hole 272. At this time, the developing step is carried out for 60 seconds or more.

참고로, 도 4 는 비아콘택홀(272)을 깊이가 2.0㎛ 이상이고 면적이 7×7㎛ 이하인 크기로 형성하고, 감광막(290)을 1.3 ∼ 1.5㎛ 두께로 형성한 후 상기 감광막(290)을 3000m초간 노광시키고 60초 간 현상시켜 비아콘택홀(272) 저부에 감광막(290)이 완전히 제거된 것을 나타낸다. For reference, FIG. 4 shows the via contact hole 272 having a depth of 2.0 μm or more and an area of 7 × 7 μm or less, and the photoresist 290 having a thickness of 1.3 to 1.5 μm. The photosensitive film 290 is completely removed from the bottom of the via contact hole 272 by exposing for 3000 m seconds and developing for 60 seconds.

다음, 상기 감광막패턴(292)을 식각마스크로 상기 비아콘택홀(272) 저부의 반사막(280)을 식각하여 상기 소오스/드레인전극(250) 중 어느 하나를 노출시키는 반사막패턴(282)을 형성한다. Next, the reflective film 280 of the bottom of the via contact hole 272 is etched using the photoresist pattern 292 as an etch mask to form a reflective film pattern 282 exposing any one of the source / drain electrodes 250. .

다음, 상기 비아콘택홀(272)을 통하여 상기 소오스/드레인전극(250) 중 어느 하나에 접속되는 화소전극(282)을 형성한다. 상기 화소전극(282)은 ITO(Indium Tin Oxide), IZO, In2O3 또는 Sn2O3 와 같이 투명한 박막으로 형성된다. Next, a pixel electrode 282 connected to any one of the source / drain electrodes 250 is formed through the via contact hole 272. The pixel electrode 282 is formed of a transparent thin film such as indium tin oxide (ITO), IZO, In2O3, or Sn2O3.

그 후, 도시되어 있지는 않지만, 전체표면 상부에 화소정의막(도시 안됨)을 형성하고, 사진식각공정으로 상기 화소정의막을 패터닝하여 발광영역을 노출시키는 화소정의막패턴(도시 안됨)을 형성한다. Thereafter, although not shown, a pixel definition layer (not shown) is formed over the entire surface, and the pixel definition layer pattern (not shown) is formed to expose the emission region by patterning the pixel definition layer by a photolithography process.

이어서, 상기 화소정의막패턴에 노출된 발광영역에 발광층(도시 안됨)을 형성한다. 상기 발광층은 저분자 증착법 또는 레이저 열전사법에 의해 형성된다. 상기 발광층은 전자주입층, 전자수송층, 정공주입층, 정공수송층, 정공억제층 및 유기발광층으로부터 선택되는 적어도 하나 이상의 박막으로 형성될 수 있다. Subsequently, an emission layer (not shown) is formed in the emission region exposed to the pixel definition layer pattern. The light emitting layer is formed by a low molecular vapor deposition method or a laser thermal transfer method. The light emitting layer may be formed of at least one thin film selected from an electron injection layer, an electron transport layer, a hole injection layer, a hole transport layer, a hole suppression layer and an organic light emitting layer.

그 후, 대향전극을 형성하여 유기전계발광소자를 완성한다. 이때, 상기 대향 전극은 투명전극으로 형성된다.Thereafter, the counter electrode is formed to complete the organic light emitting device. In this case, the counter electrode is formed of a transparent electrode.

한편, 콘택홀 또는 비아콘택홀의 깊이 및 면적이 더 커지면 상기한 조건은 의미가 없고, 더 작아진다면 노광 및 현상 시간, 특히 노광 시간이 달라질 수도 있다. On the other hand, the larger the depth and area of the contact hole or via contact hole, the above conditions are meaningless, if smaller, the exposure and development time, in particular the exposure time may vary.

이상에서 설명한 바와 같이, 종횡비가 높은 콘택홀 또는 비아콘택홀 내에 패턴을 형성하는 경우 노광 시간 및 현상 시간을 적절하게 조절하여 콘택홀 또는 비아콘택홀 저부에 감광막이 잔류하는 것을 방지하여 패턴의 재현성을 향상시키고, 그에 따른 평판 표시 소자의 개구율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다. As described above, when the pattern is formed in the contact hole or the via contact hole having a high aspect ratio, the photoresist film is prevented from remaining at the bottom of the contact hole or the via contact hole by appropriately adjusting the exposure time and the developing time, thereby reproducing the pattern. There is an advantage that can improve, thereby improving the aperture ratio of the flat panel display device and the reliability of the device.

Claims (9)

게이트전극 및 소오스/드레인영역이 구비되는 투명절연기판 상부에 투명절연기판 상부에 층간절연막을 형성하는 공정과,Forming an interlayer insulating film on the transparent insulating substrate on the transparent insulating substrate having a gate electrode and a source / drain region; 상기 층간절연막을 식각하여 상기 소오스/드레인영역을 노출시키는 콘택홀을 형성하는 공정과,Etching the interlayer insulating film to form contact holes exposing the source / drain regions; 상기 소오스/드레인영역에 접속되는 소오스/드레인전극을 형성하는 공정과,Forming a source / drain electrode connected to the source / drain region; 전체표면 상부에 절연막을 형성하는 공정과,Forming an insulating film over the entire surface; 상기 절연막을 식각하여 상기 소오스/드레인전극 중 어느 하나를 노출시키는 비아콘택홀을 형성하되, 상기 비아콘택홀은 상기 콘택홀과 중복되는 위치에 형성하는 공정과,Etching the insulating layer to form a via contact hole exposing any one of the source / drain electrodes, wherein the via contact hole is formed at a position overlapping the contact hole; 전체표면 상부에 반사막을 형성하는 공정과,Forming a reflective film on the entire surface; 상기 반사막 상부에 상기 감광막을 형성하는 공정과,Forming the photosensitive film on the reflective film; 상기 감광막을 노광 및 현상하여 상기 비아콘택홀 저부의 반사막을 노출시키는 감광막패턴을 형성하는 공정과,Exposing and developing the photoresist film to form a photoresist pattern for exposing the reflective film at the bottom of the via contact hole; 상기 감광막패턴을 식각마스크로 상기 반사막을 식각하여 비아콘택홀 저부의 소오스/드레인전극 중 어느 하나를 노출시키는 공정과,Etching the reflective layer using the photoresist pattern as an etch mask to expose one of the source / drain electrodes at the bottom of the via contact hole; 상기 감광막패턴을 제거하는 공정과,Removing the photoresist pattern; 상기 비아홀을 통하여 상기 소오스/드레인전극 중 어느 하나에 접속되는 화소전극을 형성하는 공정과,Forming a pixel electrode connected to any one of the source / drain electrodes through the via hole; 상기 화소전극 상부의 발광영역에 최소한 발광층을 구비하는 유기막층을 형성하는 공정과,Forming an organic film layer having at least a light emitting layer in a light emitting region above the pixel electrode; 상기 유기막층 상부에 대향전극을 형성하는 공정을 포함하는 것을 특징으로 하는 평판 표시 소자의 제조방법.And forming a counter electrode on the organic layer. 제 1 항에 있어서,The method of claim 1, 상기 비아콘택홀은 깊이가 2.0㎛이상이고, 면적이 7㎛×7㎛이하인 것을 특징으로 하는 평판 표시 소자의 제조방법.The via contact hole has a depth of 2.0 μm or more and an area of 7 μm × 7 μm or less. 제 1 항에 있어서,The method of claim 1, 상기 반사막은 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 금(Au), 은(Ag), 팔라듐(Pd), 및 이들 금속의 합금물질으로 이루어진 군에서 선택되는 한 가지로 형성되는 것을 특징으로 하는 평판 표시 소자의 제조방법.The reflective film is formed of one selected from the group consisting of aluminum (Al), molybdenum (Mo), titanium (Ti), gold (Au), silver (Ag), palladium (Pd), and alloys of these metals. A method of manufacturing a flat panel display element, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 감광막의 두께는 1.3 ∼ 1.5㎛ 인 것을 특징으로 하는 평판 표시 소자의 제조방법.The thickness of the said photosensitive film is a manufacturing method of the flat panel display element characterized by the above-mentioned. 제 1 항 또는 제 4 항에 있어서,The method according to claim 1 or 4, 상기 감광막은 1800m초 이상 노광시키는 것을 특징으로 하는 평판 표시 소자 의 제조방법. The photosensitive film is exposed to 1800m seconds or more, the manufacturing method of the flat panel display element. 제 1 항 또는 제 4 항에 있어서,The method according to claim 1 or 4, 상기 감광막은 60초 이상 동안 현상하는 것을 특징으로 하는 평판 표시 소자의 제조방법.And the photosensitive film is developed for 60 seconds or more. 제 1 항에 있어서,The method of claim 1, 상기 비아콘택홀은 상기 콘택홀과 일부 또는 전부가 중복되는 것을 특징으로 하는 평판 표시 소자의 제조방법. The via contact hole may be partially or entirely overlapped with the contact hole. 제 1 항에 있어서,The method of claim 1, 상기 평판표시소자는 유기 EL 또는 액정표시소자인 것을 특징으로 하는 평판 표시 소자의 제조방법.The flat panel display device is an organic EL or liquid crystal display device. 제1항의 방법으로 제조된 것을 특징으로 하는 평판 표시 소자.A flat panel display device manufactured by the method of claim 1.
KR1020040062625A 2004-08-09 2004-08-09 Flat panel display device and Fabricating method of the same KR100685397B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040062625A KR100685397B1 (en) 2004-08-09 2004-08-09 Flat panel display device and Fabricating method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040062625A KR100685397B1 (en) 2004-08-09 2004-08-09 Flat panel display device and Fabricating method of the same

Publications (2)

Publication Number Publication Date
KR20060013986A true KR20060013986A (en) 2006-02-14
KR100685397B1 KR100685397B1 (en) 2007-02-22

Family

ID=37123132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040062625A KR100685397B1 (en) 2004-08-09 2004-08-09 Flat panel display device and Fabricating method of the same

Country Status (1)

Country Link
KR (1) KR100685397B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600848B1 (en) * 2001-12-26 2006-07-14 삼성에스디아이 주식회사 Flat Panel Display and Method for fabricating the Same
JP4310984B2 (en) 2002-02-06 2009-08-12 株式会社日立製作所 Organic light emitting display
JP4544811B2 (en) 2002-05-09 2010-09-15 大日本印刷株式会社 Method for manufacturing electroluminescent device
EP1388850A1 (en) * 2002-08-06 2004-02-11 Deutsche Thomson-Brandt GmbH Method for detecting a wobble signal

Also Published As

Publication number Publication date
KR100685397B1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
KR100579198B1 (en) Organic light emitting display device and fabricating method of the same
JP4308167B2 (en) Organic light emitting display device and method for manufacturing the same
KR100700642B1 (en) Organic light emitting display and fabricating method of the same
JP4521295B2 (en) Organic light emitting display device and method for manufacturing the same
KR101747341B1 (en) Array substrate for organic electro luminescent device and method of fabricating the same
US8614462B2 (en) Array substrate for organic electroluminescent device and method of fabricating the same
US7687984B2 (en) Organic light emitting display device and method for fabricating the same
KR100667082B1 (en) Organic light-emitting device and fabrication method of the same
US20060246360A1 (en) Flat panel display device with thin film transistors and method of making thereof
US20050253171A1 (en) Organic light emitting display and method of fabricating the same
KR100731753B1 (en) Both-sides emitting organic electroluminescence display device and fabricating Method of the same
KR20110015240A (en) Organic light emitting display device and the fabricating method of the same
KR100611657B1 (en) Organic light emitting display device and the fabricating method of the same
KR100590238B1 (en) Organic light emitting display device and the method for fabricating of the same
KR100685397B1 (en) Flat panel display device and Fabricating method of the same
KR100600872B1 (en) Organic light emitting display device and the method for fabricating of the same
KR100611757B1 (en) Organic light emitting display device and the method for fabricating of the same
KR100712099B1 (en) Organic electro-luminescence display device and fabricating method of the same
KR100742377B1 (en) Organic electro luminescence device and fabricating method of the same
CN117279446A (en) Display panel, display device and preparation method thereof
KR20070030446A (en) Tft substrate and the manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14