KR20060013708A - 레시피 설정 방법 - Google Patents

Abstract

반도체 장치를 제조시 웨이퍼 결함을 검출하기 위해 각 공정에 일괄적으로 적용되는 위한 레시피 설정 방법은 기존의 웨이퍼의 결함 검사시 사용된 각 공정별 파라미터의 정보를 검사 대상 웨이퍼에 적용한다. 상기 기준 웨이퍼의 위치와 상기 검사 대상 웨이퍼의 정렬 위치를 설정한 후, 각 공정에 따라 변화되는 상기 검사 대상 웨이퍼의 패턴 이미지와 상기 기준 웨이퍼의 기준 패턴 이미지의 정렬 지점을 설정한다. 따라서 상기 웨이퍼의 결함 검출을 위한 상기 레시피를 상기 반도체 장치 제조 공정의 각 단계에 일괄적으로 적용되도록 설정하므로 상기 레시피 설정에 소요되는 시간을 줄일 수 있다.

Description

레시피 설정 방법{Method for setting up recipe}

도 1은 종래 기술에 따른 웨이퍼의 결함을 검출하기 위한 레시피 설정 방법을 설명하기 위한 흐름도이다.

도 2는 본 발명의 바람직한 일실시예에 따른 웨이퍼 결함을 검출하기 위한 레시피 설정 방법을 설명하기 위한 흐름도이다.

도 3 및 도 4는 스토리지 전극이 형성된 웨이퍼의 이미지를 이용하여 레지스트레이션 스코어를 분석한 그래프들이다.

도 5는 스토리지 전극이 형성된 웨이퍼의 패턴 이미지이다.

도 6은 스트라이프 번호에 따른 인텐시티 값을 나타내는 그래프이다.

본 발명은 웨이퍼의 결함을 검출하기 위한 방법에 관한 것으로, 보다 상세하게는 상기 웨이퍼의 결함을 검출하기 위한 공정 조건을 설정하기 위한 레시피 설정 방법에 관한 것이다.

현재의 반도체 장치에 대한 연구는 보다 많은 데이터를 단시간 내에 처리하기 위하여 고집적 및 고성능을 추구하는 방향으로 진행되고 있다. 반도체 장치의 고집적화 및 고성능화를 이루기 위해서는 반도체 기판 상에 미세 구조물을 정확하게 형성할 수 있는 패터닝 기술이 무엇보다 필요하다.

일반적인 패터닝 기술에 따르면, 반도체 장치는 반도체 기판 위에 다층의 막을 형성하고, 마스크 상의 패턴을 반도체 기판 위에 옮기는 공정을 수 차례에서 수십 차례 반복하여 미세 구조물을 형성한다.

상기 마스크 상의 패턴을 반도체 기판 위에 옮기는 공정을 포토리소그래피 공정이라 한다. 포토리소그래피 공정은, 반도체 기판 상에 포토레지스트를 도포하는 단계, 상기 반도체 기판의 전면에 도포된 포토레지스트를 베이킹(baking)하는 단계, 마스크에 형성된 패턴을 반도체 기판 표면의 패턴과 일치시킨 후 자외선 빛을 부분적으로 투과시켜 해당부위의 포토레지스트를 노광하는 단계, 노광이 끝난 반도체 기판에 현상 용액을 분사시켜 노광 시 빛을 받은 부분이나 빛을 받지 않은 부분을 화학작용에 의해 제거하는 단계, 현상된 상태와 얼라인(align)된 상태를 오버레이하고 결함(defect)을 검사하는 단계로 진행된다.

상기 검사하는 단계에서는 주로 피검사체의 선폭(Critical Dimension, CD) 등의 결함을 검사하기 위한 주사 전자 현미경(SEM)을 이용하여 반도체 기판 상에 전사된 패턴의 폭이 원하는 치수로 형성되었는지 등을 확인한다.

주사 전자 현미경은 레시피에 따라 제어된다. 레시피는 피검사체에 대한 측정코드로서, 피검사체의 종류, 피검사체의 상태, 피검사체에 수행된 공정의 종류 등에 따라 다르게 작성된다. 주사 전자 현미경은 입력된 레시피에 따라서 피검사체를 검사한다.

일반적으로 검사 공정을 수행 시, 반도체 장치의 제조 공정이 진행됨에 따라 웨이퍼 상에 형성되는 막의 종류가 달라지기 때문에 레시피도 이에 따라 변경되어야 한다. 예를 들어, 피검사체에 대한 가공 공정이 변경된 경우, 이에 대응하는 레시피가 새로 작성된다. 변경된 가공 공정에 따라 제조된 피검사체가 주사 전자 현미경으로 투입 시, 주사 전자 현미경의 제어부에 새로 작성된 레시피를 제공하여야 한다.

일반적으로 반도체 장치의 제조 공정이 진행됨으로써 진행 스텝별로 막질 증착과 식각 과정이 반복됨으로써 막질 표면의 콘트라스트(Contrast) 및 브라이트니스(Brightness)의 차이가 발생하고, 그에 따라 결함을 검출하기 위한 레시피는 각 스텝에 해당되는 런을 중지한 후 설정된다.

즉, 처음 투입되는 런(Run)은 각 패턴 스텝별로 웨이퍼를 이송할 수 없는 이유로 하나의 공정스텝이 진행될 때마다 홀드(Hold)된 후 레시피가 설정된다.

도 1은 종래 기술에 따른 웨이퍼의 결함을 검출하기 위한 레시피 설정 방법을 설명하기 위한 흐름도이다.

도 1을 참조하면, 반도체 장치를 제조하기 위한 제1 공정이 수행된다.(S10)

상기 제1 공정이 수행된 후, 런을 홀드한다.(S20)

상기와 같이 런이 홀드된 상태에서 상기 제1 공정이 수행된 웨이퍼의 결함을 검출하도록 레시피를 설정한다.(S30)

상기 레시피를 이용하여 상기 웨이퍼의 결함을 검출한다.(S40)

상기 웨이퍼의 결함 검출이 완료되면 반도체 장치를 제조하기 위한 제2 공정 이 수행된다.(S50)

그러나, 많은 수의 공정 단계별로 각각 레시피를 설정하기 위하여 런을 홀드하기 때문에 그에 따른 상당한 정체시간이 발생된다. 그리고 각 공정 단계에 따라 레시피를 설정할 때 각 공정 단계별로 기준이 되는 웨이퍼가 각 단계마다 필요하므로 다수의 기준 웨이퍼가 필요하다. 또한 상기 레시피 하나를 설정하는데에도 많은 시간이 소요된다. 따라서 상기 반도체 장치의 생산 지연이 발생한다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 웨이퍼의 결함 검출을 위한 레시피 설정 방법을 제공하는데 있다.

상기 본 발명의 목적을 달성하기 위하여 본 발명의 실시예에 따르면 기존의 웨이퍼의 결함 검사시 설정된 각 공정별 파라미터의 정보를 각각의 공정 단계에 따른 다수의 검사 대상 웨이퍼에 적용한다. 이어서, 기 설정된 기준 웨이퍼의 디바이스와 상기 검사 대상 웨이퍼들의 디바이스의 정렬 위치를 설정한다. 상기 다수의 대상 웨이퍼의 패턴 이미지에 일괄적으로 적용될 수 있도록 상기 기준 웨이퍼의 기준 패턴 이미지와 상기 검사 대상 웨이퍼의 패턴 이미지들의 정렬 위치를 설정하여 웨이퍼 결함 검출 장치의 레시피를 설정한다.

상기 레시피 설정 방법은 상기 반도체 장치 제조 공정에 걸쳐 한 장의 웨이퍼가 상기 기 설정된 기준 웨이퍼로 사용된다.

이와 같이 구성된 본 발명에 따른 레시피 설정 방법을 이용하면 반도체 장치 제조 공정의 각 단계별로 레시피를 설정하지 않고 상기 반도체 장치 제조 공정 전반에 걸쳐 일괄적으로 적용되는 레시피를 설정할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 따른 레시피 설정 방법에 대해 상세히 설명한다.

도 2는 본 발명의 바람직한 일실시예에 따른 웨이퍼 결함을 검출하기 위한 레시피 설정 방법을 설명하기 위한 흐름도이다.

도 2를 참조하여 레시피 설정 방법을 설명한다.

현재, 웨이퍼의 결함을 검출하기 위한 검출 방식에는 크게 두 가지가 있는데, 하나는 레이저 산란(Laser scattering)을 이용한 검출 방식이고, 다른 하나는 CCD(Charge Coupled Device) 촬상소자를 이용한 검출 방식이다.

이중 레이저 산란을 이용한 웨이퍼 검사장비를 이용하여 웨이퍼의 표면을 검사하는 과정은 다음과 같다.

먼저, 두 대의 동일한 검사장비와, 검사대상 웨이퍼 및 기준 웨이퍼를 준비한다. 이때, 상기 기준 웨이퍼는 상기 검사대상 웨이퍼와 동일한 공정을 거친 결함이 없는 웨이퍼이다. 상기 검사대상 웨이퍼와 기준 웨이퍼를 각각의 검사장비에 장착·정렬한다. 그리고, 웨이퍼 또는 광원 및 검출기를 동일한 속도로 이동시켜 가면서 레이저광을 조사한다. 상기 웨이퍼 상에 형성된 소정의 막 표면으로부터 반사되어 검출기로 들어오는 상기 레이저 광의 강도를 비교하여 그 차이가 소정의 허용치를 초과하는 경우에 검사대상 웨이퍼의 현재 좌표에서 결함이나 오염입자가 존재한다고 판단한다. 예컨대, 상기 소정 막의 내부 보이드가 존재하면 표면에 미세한 높이차가 발생하고 그에 따라 레이저광이 산란되어 기준 웨이퍼와 검사대상 웨이퍼의 검출기에서 검출되는 검출광의 강도가 달라지게 된다. 상기 소정 막의 표면에 오염 입자가 존재하는 경우에도 마찬가지이다.

레이저 산란 방식으로 웨이퍼의 결함을 검사하는 장치는 레이저 광원, 검출기, 편광자 등을 구비한다. 상기 검사 장치는 새로운 샘플(기준 웨이퍼)에 대하여 스스로 최적화된 공정 파라미터들을 설정하는 기능을 가지고 있다. 물론 상기 검사 장치가 스스로 설정한 공정 파라미터들은 완벽한 것은 아니어서 그대로 검사공정을 수행한 결과를 신뢰할 수 없고, 실제 검사공정 수행전에 작업자가 역시 수정을 하여야 한다. 상기 검사 장치에 요구되는 공정 파라미터에는 레이저광의 조사 방향(scan algorithm), 검출기의 이득값(gain), 정렬 이득값(alignment gain), 레이저 광원과 검출기의 선단에 설치되는 편광자(polarizer)의 종류 및 설치여부, 검출기의 개구율(variable aperture stop), 웨이퍼의 소정 영역들(예컨대, 메모리 셀 영역, 주변회로 영역 등)을 위한 검출기의 영역검출 문턱값 및 결함표시 문턱값 등이 있다.

먼저, 레이저광의 조사 방향(scan algorithm)에 관한 파라미터는 웨이퍼의 전면(F)과 후면(B)중 어느 쪽에서 레이저광을 조사할 것인지를 결정하는 파라미터이다.

검출기의 이득값(gain)에 관한 파라미터는 검출기에서 감지한 레이저광의 증폭율을 결정하는 파라미터이다.

정렬 이득값(alignment gain)에 관한 파라미터는 검사 장치에 웨이퍼를 정렬 할 때 정렬 편차값(offset)의 증폭율을 결정하는 파라미터이다.

편광자(polarizer)의 종류 및 설치여부에 관한 파라미터는 레이저 광원과 검출기의 선단에 편광자의 설치 여부 및 설치된 편광자(polarizer)의 종류를 나타내는 파라미터이다. 구체적으로는 S는 S 편광자가 설치되는 것을, P는 P 편광자가 설치되는 것을, N은 편광자가 설치되지 않음을 의미한다.

검출기의 개구율(variable aperture stop)에 관한 파라미터는 조리개의 개구율을 나타내는 파라미터이다. 이 장비의 경우 20%, 40%, 100%의 세 가지 설정이 가능하다.

검출기의 영역검출 문턱값 및 결함표시 문턱값에 관한 파라미터는 웨이퍼의 소정 영역들(예컨대, 메모리 셀 영역, 주변회로 영역 등)의 검출 및 상기 소정 영역에서의 결함 검출을 위한 이다. 구체적으로 상기 영역검출 문턱값은 검출기가 검출한 레이저 광의 강도가 이 값을 넘었을 때 현재 위치가 웨이퍼의 소정 영역이라는 것을 인식하고, 상기 결함표시 문턱값은 이 값을 넘었을 때 결함이나 오염 입자로서 표시하게 되는 값이다.

상술한 바와 같이 레이저 산란 방식의 검사 장치일 경우, 상기 공정 파라미터들은 레이저광의 주사 방향, 검출기의 이득값, 레이저 광원과검출기의 편광자의 종류 및 설치여부, 검출기의 개구율 및 웨이퍼의 소정 영역의 검출이나 결함의 검출을 위한 문턱값을 포함한다.

또한, CCD 카메라를 이용한 화상 데이터 처리 방식의 검사 장치일 경우, 상기 공정 파라미터들은 CCD 카메라가 웨이퍼의 소정 영역을 촬상하는데 필요한 조명 의 조도, CCD 카메라의 이득값, CCD 카메라의 개구율 및 웨이퍼의 소정 영역의 검출이나 결함의 검출을 위한 문턱값을 포함한다.

반도체 장치가 다르더라도 동일한 공정을 거친 웨이퍼들의 공정 파라미터는 몇몇 오차를 제외하고는 거의 유사한 값으로 설정된다. 특히, 가장 중요한 파라미터인 검출기 이득값, 편광자, 검출기 개구율 등은 거의 동일한 값으로 설정된다. 따라서 소정의 공정을 거친 웨이퍼에 대해서 상기 공정 파라미터들을 라이브러리로 저장해 두고 이후 동일한 단계의 공정을 거친 동일한 또는 다른 제품의 웨이퍼를 검사할 때 거의 그대로 이용할 수 있음을 의미한다.

그러므로 상기 반도체 장치의 각 제조 공정에 따라 상기 공정 파라미터들을 상기 라이브러리에 각각 저장한다. 상기 반도체 장치의 각 제조 공정과 동일한 공정을 거친 동일한 웨이퍼 또는 다른 웨이퍼를 검사할 때 상기 라이브러리로부터 상기 공정 파라미터를 복사하여 그대로 적용할 수 있다. 따라서 반도체 장치를 제조하기 위한 각각의 공정마다 공정 파라미터 값을 설정할 필요가 없고, 상기 공정 파라미터 설정에 소요되는 시간을 대폭 줄일 수 있다.(S110)

한편, 공정 파라미터들은 검사대상 막이 어떤 물질로 이루어졌는지 즉 검사대상 막질 뿐만 아니라 검사대상 막의 하부막질 및 하부막의 패턴 종류에 따라 크게 영향을 받는다. 따라서, 상기 라이브러리에는 검사대상 막질, 하부막질, 하부패턴 종류의 각 조합에 따라 달라지는 공정 파라미터들을 저장해 두는 것이 바람직하다.

상기와 같이 위의 각 조합에 따른 공정 파라미터들을 수집하여 공정 파라미 터 라이브러리를 구축한다. 이 라이브러리의실제 구축과정은 검사공정을 수행하기 전에 수행하는 공정 파라미터 설정단계의 결과를 정리하여 데이터베이스화하는 과정이 될 것이다. 그리고 이 라이브러리의 실제적인 구현물은 컴퓨터로 읽을 수 있는 기록매체가 될 수 있고, 이 기록매체를 기존의 검사장비에 장착하여 독출가능한 인터페이스를 구비함으로써 본 실시예의 웨이퍼 검사장비가 구축될 수 있다.

검사대상 막과 하부막의 종류는 예컨대, 다결정 실리콘(poly-Si), 실리콘 산화막(oxide), 실리콘 질화막(nitride), 금속(metal, 필요에 따라서는 더 세분될 수도 있다), 유리(glass) 등 반도체 소자의 제조에 사용되는 다양한 종류의 막을 포함한다. 또한, 하부패턴에는 활성영역과 소자분리영역을 구분하는 활성영역 패턴(active), 게이트 전극 패턴(gate), 비트라인 패턴(bit line), 컨택(contact), 커패시터 하부전극 패턴(storage node) 등이 있다.

한편, 지금까지 설명한 실시예에서는 레이저 산란 방식의 검사장비 및 그에 따른 공정 파라미터를 설정하는 방법을 설명하였지만, 본 발명의 검사장비 및 공정 파라미터 설정방법은 CCD 카메라를 이용한 검사장비 및 검사방법에도 적용가능하다.

즉, CCD 카메라를 이용하여 웨이퍼를 검사하는 경우에도 레이저 산란 방식과 마찬가지로 검사장비의 공정 파라미터를 설정하는 데에 따른 시간 소요 및 설정의 정확성 문제가 있다. 따라서, 본 발명의 원리는 CCD 카메라를 이용하는 방식 의 검사장비 및 검사방법에도 그대로 적용할 수 있다. 다만, CCD 카메라를 이용하는 방식에서는 구체적인 공정 파라미 터가 레이저 산란 방식과는 다를 수 있다. 예컨대, 레이저 산란 방식에서 레이저광의 조사 방향(scan algorithm)이나 편광자 종류 및 여부 등의 공정 파라미터는 CCD 카메라 방식에서는 필요하지 않고, 대신에 CCD 카메라로 웨이퍼 표면을 촬상할 때 필요한 조명의 조도 등과 같은 파라미터가 필요하다. 나머지 검출기의 이득값이나 문턱값 등의 파라미터들은 CCD 카메라 방식에서도 마찬가지로 필요하다.

다음으로 상기 기준 웨이퍼의 디바이스와 상기 대상 웨이퍼의 디바이스는 서로 위치가 달라 코스 정렬(coarse alignment) 및 파인 정렬(fine alignment)이 이루어지지 않고 미스얼라인이 발생할 가능성이 높다. 그러므로 우선 상기 기준 웨이퍼의 디바이스, 즉 기준 디바이스를 상기 대상 웨이퍼의 디바이스, 즉 대상 디바이스와 겹치도록 한다. 상기 기준 웨이퍼와 상기 대상 웨이퍼는 서로 다른 패턴이 형성되어 있으므로, 상기 기준 디바이스와 상기 대상 디바이스는 크기와 위치가 다르다. 상기 대상 웨이퍼에서 상기 대상 디바이스를 기준으로 상기 기준 디바이스의 위치를 고정하기 위한 이동 폭을 구한다. 그리고 상기 기준 디바이스와 대상 디바이스의 위치가 일치되면 코스 얼라인을 위한 X, Y 좌표 및 파인 얼라인을 위한 X, Y 좌표를 각각 실험 값으로 설정한다. 따라서 상기 기준 디바이스와 대상 디바이스의 정렬 위치가 설정된다.

상기 반도체 장치 제조 공정의 단계가 진행되면 상기 대상 디바이스 상에 형성된 패턴의 형태도 달라진다. 그러나 상기 대상 디바이스의 크기는 달라지지 않는다. 따라서 상기 기준 디바이스와 상기 대상 디바이스의 정렬 위치가 한번 설정되면 상기 반도체 장치 제조 공정의 단계가 달라지더라도 설정된 정렬 위치를 계속 이용할 수 있다. (S120)

웨이퍼 결함 검출시 가장 중요한 기준 이미지와 대상 이미지를 정확하게 정렬시키는 것이다. 이를 레지스트레이션 정렬(registration alignment)이라 하는데, 이러한 레지스트레이션 정렬 작업이 정확하게 이루어지지 않으면, 검사 신뢰도가 급격하게 낮아지기 때문이다. 따라서 상기 기준 이미지와 대상 이미지를 정렬시키기 위한 레시피 설정도 중요하다.

상기 대상 이미지는 반도체 장치의 제조 공정이 진행됨에 따라 달라진다. 즉 상기 대상 이미지는 하나가 아니라 반도체 장치를 제조하는데 사용되는 공정의 수에 따라 달라진다. 반도체 기판 상에 막을 증착하거나 식각하는 등의 공정에 따라 상기 대상 이미지는 달라지게 된다. 따라서 상기 반도체 장치의 제조 공정에 따라 달라지는 대상 이미지와 상기 기준 이미지가 레이스트레이션 정렬이 이루어져야 한다.

상기 기준 디바이스와 대상 디바이스의 정렬 위치를 설정하는 단계에서 사용되는 상기 기준 웨이퍼는 하나의 웨이퍼가 사용된다. 상기 기준 웨이퍼의 이미지, 즉 기준 이미지는 대상 이미지와의 레지스트레이션 정렬에 사용된다. 그러나 상기 기준 이미지는 상기 반도체 장치 제조 단계에 따라 다양한 이미지를 갖는 상기 대상 이미지와의 레지스트레이션 정렬시 정렬로 인정될 수 있는 반도체 장치 제조 단계의 이미지여야 한다. 즉 상기 기준 이미지는 다양한 상기 대상 이미지 전체와 레지스트레이션 정렬로 인정될 수 있어야 한다.

도 3 및 도 4는 스토리지 전극이 형성된 웨이퍼의 이미지를 이용하여 레지스 트레이션 스코어를 분석한 그래프이다. 구체적으로는 도 3은 X축 레지스트레이션 스코어를 분석한 그래프이고, 도 4는 Y축 레지스트레이션 스코어를 분석한 그래프이다.

도 3 및 도 4에서 피크 1은 1에 가까울수록 레지스트레이션 정렬이 잘 이루어지는 상태를 나타내고, 피크 2는 0에 가까울수록 레이스트레이션 정렬이 잘 이루어지는 상태를 나타낸다. 도 3 및 도 4를 종합적으로 검토해보면 스토리지 전극(S-POLY)이 형성된 웨이퍼를 상기 기준 웨이퍼로 하여 상기 스토리지 전극이 형성된 웨이퍼의 이미지를 기준 이미지와 각 공정 단계에 따른 상기 대상 이미지를 레이스트레이션 정렬하였을 때 레이지스트레이션 스토어를 나타낸다. 도 3 및 도 4에서 X 레지스트레이션 스코어 및 Y 레지스트레이션 스코어 모드 0 과 1 사이의 값을 가지므로 상기 기준 이미지와 상기 대상 이미지들은 레지스트레이션 정렬시 통과될 수 있다. (S120)

도 5는 스토리지 전극이 형성된 웨이퍼의 레이저 산란을 이용한 패턴 이미지이다.

도 5에 나타난 패턴 이미지를 기준 이미지로 하여 상기 대상 이미지들과 일괄적으로 레지스트레이션 정렬한다. 상기 기준 이미지를 이용하여 각 공정 단계마다 레지스트레이션 정렬하지 않고 일괄적으로 레지스트레이션 정렬이 이루어진다. 따라서 상기 레지스트레이션 정렬에 걸리는 시간을 최소화할 수 있다. 상기 레지스트레이션 정렬에 걸리는 시간이 최소화되므로 상기 대상 웨이퍼의 결함을 빠른 시간 내에 검출할 수 있다.

도 6은 스트라이프 번호에 따른 인텐시티 값을 나타내는 그래프이다.

일괄적인 레시피 설정시 고려 사항으로 노이즈에 의한 폴스 카운트(FALSE COUNT)를 효과적으로 처리하기 위해 주기적인 신호를 패턴의 신호로 처리하거나, 보다 센시티브티(SENSITIVITY) 한 조건을 찾기 위해 인텐시티가 높은 부분을 확대하여 상기 도 6에 도시된 그래프들이 평탄하도록 한다. 이 경우 스토리지 전극이 형성된 상태의 웨이퍼에 광을 조사했을 때의 인텐시티가 보다 안정적인 경향을 나타낸다. 따라서 이미지의 레지스트레이션과 더불어 주기적 패턴 신호의 일괄 적용시에도 스토리지 전극이 형성된 웨이퍼가 기준 웨이퍼로 사용된다.

상기 기준 웨이퍼를 이용하여 상기 주기적 신호를 패턴의 신호로 처리하거나 상기 주기적 신호를 평탄화함으로써 상기 대상 웨이퍼에 존재하는 아주 미세한 결함까지도 검출할 수 있다.

상기 레시피 설정 방법을 이용하여 반도체 장치 제조 공정 전체에 걸쳐 일괄적으로 적용되는 웨이퍼의 결함 검출을 위한 레시피를 설정한다. 상기 반도체 장치를 제조하기 위한 하나의 공정이 완료되면 상기 설정된 레시피를 이용하여 상기 공정이 완료된 웨이퍼의 결함을 검출한다. 상기 반도체 장치를 제조하기 위한 다른 공정이 완료되면 상기와 같은 방법으로 웨이퍼의 결함을 검출하고, 이를 상기 반도체 장치의 제조 공정이 완료될 때까지 반복한다.

상술한 바와 같이, 본 발명의 바람직한 실시예에 따른 웨이퍼 결함 검출 장치의 레시피 설정시에 반도체 장치를 제조하기 위한 각 단계마다 이루어지던 레시 피 설정을 상기 반도체 장치를 제조하기 위한 전 단계에 걸쳐 적용되도록 일괄적인 레시피를 설정한다. 따라서 상기 레시피 설정에 소요되는 시간을 최소화한다. 그러므로 상기 웨이퍼의 결함을 빠른 시간 내에 검출할 수 있고, 나아가 상기 반도체 제조 공정의 생산성을 향상시킬 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (5)

1. 기존의 웨이퍼의 결함 검사시 설정된 각 공정별 파라미터의 정보를 각각의 공정 단계에 따른 다수의 검사 대상 웨이퍼에 적용하는 단계;

   기 설정된 기준 웨이퍼의 디바이스와 상기 검사 대상 웨이퍼들의 디바이스의 정렬 위치를 설정하는 단계; 및

   상기 다수의 대상 웨이퍼의 패턴 이미지에 일괄적으로 적용될 수 있도록 상기 기준 웨이퍼의 기준 패턴 이미지와 상기 검사 대상 웨이퍼의 패턴 이미지들의 정렬 위치를 설정하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 결함 검출 장치의 레시피 설정 방법.
2. 제1항에 있어서, 상기 디바이스 정렬 위치를 설정하는 단계는,

   상기 기 설정된 기준 웨이퍼의 디바이스와 임의의 공정 단계에서의 상기 검사 대상 웨이퍼의 디바이스의 정렬 위치를 설정하는 단계; 및

   상기 기준 디바이스와 대상 디바이스의 정렬 위치를 반도체 장치 제조 공정 전 단계에 적용하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 결함 검출 장치의 레시피 설정 방법.
3. 제1항에 있어서, 상기 디바이스 정렬 위치를 설정하는 단계는,

   상기 기준 웨이퍼로 한 장의 웨이퍼가 사용되는 것을 특징으로 하는 웨이퍼 결함 검출 장치의 레시피 설정 방법.
4. 제3항에 있어서, 상기 기준 웨이퍼는 상기 반도체 장치의 제조 공정에서 스토리지 전극 형성 공정까지 수행된 웨이퍼인 것을 특징으로 하는 웨이퍼 결함 검출 장치의 레시피 설정 방법.
5. 제1항에 있어서, 상기 패턴 이미지와 기준 패턴 이미지의 정렬 지점을 설정하는 단계에서,

   상기 패턴 이미지는 상기 반도체 장치 제조 공정 단계에 따라 서로 다른 이미지를 가지고, 상기 기준 패턴 이미지는 상기 반도체 장치 제조 공정 단계에 관계없이 일정한 이미지를 갖는 것을 특징으로 하는 웨이퍼 결함 검출 장치의 레시피 설정 방법.

Images