KR20060013027A - Apparatus for reflow semiconductor - Google Patents
Apparatus for reflow semiconductor Download PDFInfo
- Publication number
- KR20060013027A KR20060013027A KR1020040061796A KR20040061796A KR20060013027A KR 20060013027 A KR20060013027 A KR 20060013027A KR 1020040061796 A KR1020040061796 A KR 1020040061796A KR 20040061796 A KR20040061796 A KR 20040061796A KR 20060013027 A KR20060013027 A KR 20060013027A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor
- package
- semiconductor package
- reflow
- cooling
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
- H01L24/742—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
열적 데미지로 인한 반도체 패키지의 페일을 감소시킬 수 있는 반도체 리플로우 장치를 개시한다. 본 발명의 일실시예에 따른 반도체 리플로우 장치는, 반도체 패키지 뒷면에 솔더 볼을 도포하고, 상기 솔더 볼을 리플로우시키기 위한 반도체 리플로우 장치로서 리플로우 공간을 제공하는 리플로우 커버, 상기 반도체 패키지를 소정 온도까지 냉각시키는 쿨링 유닛, 및 상기 솔더 볼이 리플로우 되도록 상기 반도체 패키지를 가열시키는 히팅 유닛을 포함한다.Disclosed is a semiconductor reflow apparatus capable of reducing the failure of a semiconductor package due to thermal damage. A semiconductor reflow apparatus according to an embodiment of the present invention, the reflow cover for applying a solder ball on the back of the semiconductor package, providing a reflow space as a semiconductor reflow apparatus for reflowing the solder ball, the semiconductor package Cooling unit for cooling the to a predetermined temperature, and a heating unit for heating the semiconductor package so that the solder ball is reflowed.
솔더볼, 리플로우, 쿨링 유닛, 히팅 유닛.Solder Balls, Reflow, Cooling Units, Heating Units.
Description
도 1은 본 발명의 일 실시예에 따른 반도체 리플로우 장치의 단면도이다.1 is a cross-sectional view of a semiconductor reflow apparatus according to an embodiment of the present invention.
도 2는 본 발명의 다른 실시예에 따른 반도체 리플로우 장치의 단면도이다. 2 is a cross-sectional view of a semiconductor reflow apparatus according to another embodiment of the present invention.
본 발명은 반도체 리플로우 장치에 관한 것으로, 보다 구체적으로는 반도체 패키지의 열적 데미지를 감소시킬 수 있는 솔더 볼 리플로우 장치에 관한 것이다. The present invention relates to a semiconductor reflow apparatus, and more particularly to a solder ball reflow apparatus that can reduce the thermal damage of the semiconductor package.
개인용 휴대 전자 제품을 비롯한 전자 기기들은 점점 용량 및 속도가 증가되고, 이들의 사이즈 역시 소형화됨에 따라, 반도체 패키지 역시 대용량화, 고속화 및 경박단소형화 되어가는 추세이다.As electronic devices, including personal portable electronic products, have increased in capacity and speed, and their sizes have also become smaller, semiconductor packages are also becoming larger, faster, and lighter and smaller.
현재에는 패키지의 사이즈를 감소시키기 위하여, 핀 대신 볼을 사용하는 볼 그리드 어레이 패키지(Ball grid array package : 이하, BGA 패키지) 및 칩의 크기를 크게 벗어나지 않는 범위내에서 조립될 수 있는 칩 스케일 패키지(chip scale package:CSP)가 제안되고 있다. Currently, in order to reduce the size of the package, a ball grid array package using a ball instead of a pin (BGA package) and a chip scale package that can be assembled within a large range without exceeding the chip size ( Chip scale package (CSP) has been proposed.
종래에는 단위 반도체 패키지당 실장 밀도를 높이면서, 하나의 패키지로서 다수의 기능을 수행할 수 있도록 적층형 패키지가 제안되고 있으며, 그 일예가 미 합중국 특허 6,268,649에 개시되어 있다. 미합중국 특허 6,268,649호는 다수개의 BGA 패키지가 상하로 적층된 구조를 개시한다. 상기 특허에서, 단위 BGA 패키지는 기판과, 기판 상부의 중앙에 배치되는 몰딩된 반도체 칩과, 반도체 칩을 중심으로 양측 기판 저면에 배치되는 솔더 볼을 포함하며, 상기 특허의 적층형 패키지는 이러한 구조의 단위 BGA 패키지가 솔더 볼을 전기적 매개체로 이용하여 상하 적층되어 있다. Conventionally, a stacked package has been proposed to perform a plurality of functions as one package while increasing the mounting density per unit semiconductor package, and an example thereof is disclosed in US Pat. No. 6,268,649. US Patent 6,268, 649 discloses a structure in which a plurality of BGA packages are stacked up and down. In the patent, the unit BGA package includes a substrate, a molded semiconductor chip disposed in the center of the upper portion of the substrate, and solder balls disposed on the bottom surfaces of both substrates around the semiconductor chip, and the stacked package of the patent includes Unit BGA packages are stacked up and down using solder balls as electrical medium.
이때, 상기 솔더 볼은 인쇄 회로 기판 뒷면(반도체 칩이 부착되지 않는 면)에 도포된 후, 소정의 열공정에 의해 리플로우 되어 솔더 볼 뒷면에 부착된다. At this time, the solder ball is applied to the back of the printed circuit board (surface where the semiconductor chip is not attached), and then reflowed by a predetermined thermal process and attached to the back of the solder ball.
그러나, 상기와 같은 적층형 패키지의 제작시, 각 층의 패키지마다 솔더 볼 리플로우 공정이 진행되어야 하므로, 최초에 제작된 패키지(베이스 패키지:base package)는 최소 2번 이상의 리플로우 공정을 거쳐야 한다. 이로 인하여, 베이스 패키지는 열적 데미지(damage)를 받아 페일(fail)이 발생될 확률이 높아지게 된다. However, when manufacturing the stacked package as described above, the solder ball reflow process must be performed for each layer package, and thus, the first package (base package) must be subjected to at least two reflow processes. As a result, the base package is subjected to thermal damage, thereby increasing the probability of failing.
이와같이 베이스 패키지 또는 그 외의 패키지 중 어느 하나가 페일이 발생되면, 적층형 패키지 전체가 오동작을 하여, 폐기 처분하여야 한다. 그러므로, 반도체 패키지의 수율이 저하된다.In this way, if any one of the base package or the other package fails, the entire stacked package malfunctions and must be disposed of. Therefore, the yield of the semiconductor package is lowered.
따라서, 본 발명이 이루고자 하는 기술적 과제는, 열적 데미지로 인한 반도체 패키지의 페일을 감소시킬 수 있는 반도체 리플로우 장치를 제공하는 것이다. Accordingly, the technical problem to be achieved by the present invention is to provide a semiconductor reflow apparatus capable of reducing the failure of a semiconductor package due to thermal damage.
본 발명의 목적과 더불어 그의 다른 목적 및 신규한 특징은, 본 명세서의 기 재 및 첨부 도면에 의하여 명료해질 것이다. 본원에서 개시된 발명중, 대표적 특징의 개요를 간단하게 설명하면 다음과 같다.Other objects and novel features thereof, as well as the objects of the present invention, will be apparent from the description and the accompanying drawings. Among the inventions disclosed herein, an outline of representative features is briefly described as follows.
본 발명의 일실시예에 따른 반도체 리플로우 장치는, 반도체 패키지 뒷면에 솔더 볼을 도포하고, 상기 솔더 볼을 리플로우시키기 위한 반도체 리플로우 장치로서 리플로우 공간을 제공하는 리플로우 커버, 상기 반도체 패키지를 소정 온도까지 냉각시키는 쿨링 유닛, 및 상기 솔더 볼이 리플로우 되도록 상기 반도체 패키지를 가열시키는 히팅 유닛을 포함한다.A semiconductor reflow apparatus according to an embodiment of the present invention, the reflow cover for applying a solder ball on the back of the semiconductor package, providing a reflow space as a semiconductor reflow apparatus for reflowing the solder ball, the semiconductor package Cooling unit for cooling the to a predetermined temperature, and a heating unit for heating the semiconductor package so that the solder ball is reflowed.
상기 쿨링 유닛은 상기 반도체 패키지를 지지하도록 반도체 패키지 하부에 설치된다.The cooling unit is installed under the semiconductor package to support the semiconductor package.
또한, 반도체 패키지는 단일의 반도체 칩이 집적된 단일 패키지일 수 있으며, 이러한 경우, 반도체 패키지 상부에 푸셔가 설치되어, 상기 반도체 패키지를 상기 쿨링 유닛에 고정시킨다.In addition, the semiconductor package may be a single package in which a single semiconductor chip is integrated. In this case, a pusher is installed on the semiconductor package to fix the semiconductor package to the cooling unit.
또한, 상기 반도체 패키지가 다수의 반도체 패키지들이 적층된 적층형 패키지인 경우, 상기 적층형 패키지 상부에, 상부 반도체 패키지를 냉각시키면서 상기 적층된 반도체 패키지들을 고정시킬 수 있는 쿨링 유닛을 더 설치될 수 있다.In addition, when the semiconductor package is a stacked package in which a plurality of semiconductor packages are stacked, a cooling unit may be further installed on the stacked package to fix the stacked semiconductor packages while cooling the upper semiconductor package.
상기 쿨링 유닛은 워터 쿨링 플레이트 또는 TEC 일 수 있다. 또한, 쿨링 유닛이 상하로 배치되는 경우, 상기 쿨링 유닛은 동일한 종류이거나 서로 상이할 수 있다. 또한, 상기 쿨링 유닛과 반도체 패키지는 TIM(thermal interface material)에 의해 부착될 수 있다.The cooling unit may be a water cooling plate or TEC. In addition, when the cooling units are arranged up and down, the cooling units may be the same type or different from each other. In addition, the cooling unit and the semiconductor package may be attached by a thermal interface material (TIM).
상기 히팅 유닛은 상기 반도체 패키지의 일측 또는 양측에 설치될 수 있다. 이러한 히팅 유닛은 IR 램프 또는 레이저 건일 수 있다.The heating unit may be installed on one side or both sides of the semiconductor package. Such heating unit may be an IR lamp or a laser gun.
상기 히팅 유닛이 반도체 패키지의 양측에 설치되는 경우, 상기 히팅 유닛은 서로 동일하거나 서로 상이할 수 있다. 상기 히팅 유닛은 상기 쿨링 유닛과 열적으로 분리되도록 주변 지지대에 의해 둘러싸여져 있음이 바람직하다.
When the heating units are installed at both sides of the semiconductor package, the heating units may be the same or different from each other. The heating unit is preferably surrounded by a peripheral support to thermally separate from the cooling unit.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements.
도 1은 본 발명의 일 실시예에 따른 반도체 리플로우 장치의 단면도이다. 본 실시예는 하나의 반도체 칩이 실장되는 단일 패키지에 솔더 볼을 리플로우 시키는 장치를 나타낸 것이다. 1 is a cross-sectional view of a semiconductor reflow apparatus according to an embodiment of the present invention. This embodiment shows an apparatus for reflowing solder balls in a single package in which one semiconductor chip is mounted.
도 1에 도시된 바와 같이, 리플로우 공간을 제공하는 리플로우 커버(100)내에 쿨링 유닛(cooling unit:120)이 배치되고, 쿨링 유닛(120) 상부에 반도체 칩(110a) 및 인쇄 회로 기판(110a)으로 구성되는 반도체 패키지(110)가 배치된다. 쿨링 유닛(120)은 이후 솔더 볼 리플로우시, 반도체 패키지(110)를 냉각시키는 역할을 하며, 예컨대, 워터 쿨링 플레이트(water cooling plate) 또는 TEC(thermo electric cooler)일 수 있다. 이때, 반도체 패키지(110)는 솔더 볼이 부착될 면(인쇄 회로 기판 뒷면)이 외부로 노출되도록 배치된다. 반도체 패키지(110), 보다 구체적으로는 반도체 칩(110a)과 쿨링 유닛(120)은 TIM(thermal interface material:115)에 의해 부착된다. TIM은 솔더 조인트(solder joint) 공정의 신뢰성을 확보하며, 기계적인 데미지를 최소화하여 냉각 효율을 극대화하기 위하여 제공된다. 이러한 TIM의 두께는 패키지의 표면 상태 및 평탄도를 고려하여 약 0.2 내지 0.4㎛ 범위임이 바람직하다. As shown in FIG. 1, a
반도체 패키지(110) 상부에, 반도체 패키지(110)를 고정시켜주기 위한 푸셔(pusher:130)가 위치된다. 푸셔(130)는 솔더 볼이 도포되지 않는 반도체 패키지(110)의 중앙 부분을 눌러주도록 배치된다.A
반도체 패키지(110)의 일측 또는 양측에 국부 히팅 유닛(local heating unit:140)이 배치된다. 국부 히팅 유닛(140)은 인쇄 회로 기판(110)의 일측 또는 양측에 배치되어 솔더 볼을 리플로우시키기 위한 열을 국부적으로 인가한다. 이러한 히팅 유닛(140)은 IR(infrared) 램프 또는 레이저 건(laser gun)일 수 있다. 또한, 국부 히팅 유닛(140)은 상기 쿨링 유닛(120)과 열적으로 분리될 수 있도록 주변 지지대에 의해 둘러싸였 있다.A
이와 같은 반도체 리플로우 장치는 다음과 같이 동작된다.Such a semiconductor reflow apparatus is operated as follows.
솔더 볼 토출기(도시되지 않음)로부터 반도체 패키지(110)의 뒷면 소정 부분에 솔더 볼(160)이 토출된다. 솔더 볼(160)이 반도체 패키지(110) 뒷면에 용이하게 안착되도록 히팅 유닛(140)이 구동된다. 히팅 유닛(140)은 솔더 볼(160)이 리플로 우될 수 있는 온도, 예컨대, 220 내지 250℃ 까지 반도체 패키지(110)를 가열한다. 이때, 히팅 유닛(140)은 인쇄 회로 기판(110)의 일측 또는 양측에 국부적으로 설치됨에 따라, 반도체 패키지(110)를 전체적으로 가열시키지 않고, 반도체 패키지(110)의 가장자리에 배치되는 솔더 볼(160)만을 효과적으로 리플로우시킬 수 있다.The
또한, 상기 히팅 유닛(140) 동작시, 쿨링 유닛(120)이 동시에 동작되므로, 반도체 패키지(110)의 가해지는 열적 데미지를 한층 더 감소시킬 수 있다. 쿨링 유닛은 반도체 패키지(110)이 일정 온도 예컨대 150 내지 190℃ 범위를 유지할 수 있도록 동작됨이 바람직하다.
In addition, since the
도 2는 본 발명의 다른 실시예에 따른 반도체 리플로우 장치의 단면도이다. 본 실시예는 적층형 패키지에 솔더 볼을 부착시키기 위한 리플로우 장치를 나타낸 것이다. 2 is a cross-sectional view of a semiconductor reflow apparatus according to another embodiment of the present invention. This embodiment shows a reflow apparatus for attaching solder balls to a stacked package.
먼저, 도 2를 참조하여, 리플로우 공간을 제공하는 리플로우 커버(100)내에 상하 대향되도록 제 1 쿨링 유닛(210a) 및 제 2 쿨링 유닛(210b)이 배치된다. 제 1 및 제 2 쿨링 유닛(210a,210b) 사이에 제 1 및 제 2 패키지(220,230)가 적층된다. 제 1 패키지(220)는 그것의 반도체 칩(220a)이 제 1 쿨링 유닛(210a)과 마주하도록 배치되고, 제 2 패키지(230)는 그것의 반도체 칩(220)이 제 1 패키지(220)의 뒷면(인쇄 회로 기판 뒷면)과 마주하도록 배치된다. 제 1 패키지(220)와 제 2 패키지(230) 및 제 2 패키지(230)와 제 2 쿨링 유닛(210b)은 각각 접착층(240)에 의해 부착될 수 있다. 또한, 제 1 쿨링 유닛(210a)과 제 1 패키지(220) 및 제 2 쿨링 유닛 (210b)와 제 2 패키지(230) 사이에는 TIM(250)이 개재된다. TIM(250)은 상기한 실시예와 동일한 역할을 하며, 동일한 두께로 형성될 수 있다. 이때, 제 1 및 제 2 쿨링 유닛(210a,210b)은 서로 동일하거나 서로 상이할 수 있다. 이러한 제 1 및 제 2 쿨링 유닛(210a,210b)은 이후 반도체 패키지(220,230)에 솔더 볼 리플로우시, 반도체 패키지(220,230), 즉, 각각의 반도체 칩 및 인쇄 회로 기판을 냉각시키는 역할을 하며, 예컨대, 워터 쿨링 플레이트 또는 TEC일 수 있다. 아울러, 제 1 쿨링 유닛(210a)은 상기 반도체 패키지(220,230)들을 지지하는 역할을, 제 2 쿨링 유닛(210b)은 적층된 반도체 패키지(220,230)를 눌러주며 고정시키는 역할을 한다.First, referring to FIG. 2, the
반도체 패키지들(220,230)의 일측 또는 양측에 국부 히팅 유닛(260a,260b)이 배치된다. 국부 히팅 유닛(260a,260b)은 상기 일 실시예와 같이, IR(infrared) 램프 또는 레이저 건(laser gun)일 수 있으며, 반도체 패키지(220,230)의 양측에 설치되는 경우 동일하거나, 서로 상이할 수 있다. 이러한 국부 히팅 유닛(260a,260b)은 쿨링 유닛(210a,210b)과 열적으로 분리될 수 있도록 주변 지지대(270)에 의해 감싸여져 있으며, 주변 지지대(270)는 패키지 적층시 패키지 배열을 가이드하는 역할을 한다.
이와같이 적층형 패키지의 경우도 상기 단일 패키지와 마찬가지로, 솔더 볼 토출시, 솔더 볼을 리플로우 시키기 위하여 반도체 패키지(220,230)의 양측에 국부적으로 열을 가하여 솔더 볼(280)을 부착시킨다. 동시에 본 실시예와 같은 적층형 패키지의 경우, 반도체 패키지(220,230)의 상하에 쿨링 유닛(210a,210b)을 배치시키므로써, 적층된 반도체 패키지(220,230)를 효과적으로 냉각시킬 수 있다.
Like the single package, in the case of the stacked package, the
본 발명은 상기한 실시예에 국한되는 것은 아니다. 본 실시예들은 솔더 볼 리플로우 장치에 대하여 설명하였지만, 솔더 볼 외에 리플로우를 실시하여야 하는 모든 반도체 리플로우 장치에 모두 적용될 수 있다.
The present invention is not limited to the above embodiment. Although the exemplary embodiments have been described with respect to the solder ball reflow apparatus, all of the semiconductor reflow apparatuses to be reflowed in addition to the solder balls may be applied.
이상에서 자세히 설명한 바와 같이, 본 실시예에 의하면, 반도체 패키지의 저면에 솔더 볼을 리플로우시키는 장치내에 솔더 볼을 리플로우시키기 위한 히팅 유닛과, 히팅 유닛에 의해 가열된 반도체 패키지를 냉각시키기 위한 냉각 유닛을 각각 설치한다. As described in detail above, according to the present embodiment, a heating unit for reflowing the solder balls in an apparatus for reflowing the solder balls on the bottom surface of the semiconductor package, and cooling for cooling the semiconductor package heated by the heating unit. Install each unit.
히팅 유닛은 반도체 패키지의 일측에 국부적으로 배치되어, 반도체 패키지를 국부적으로 가열시킨다. 이에따라, 반도체 패키지의 열적 데미지를 줄일 수 있다.The heating unit is disposed locally on one side of the semiconductor package to locally heat the semiconductor package. Accordingly, the thermal damage of the semiconductor package can be reduced.
또한, 리플로우 장치내에 설치되는 냉각 유닛은 반도체 패키지가 일정 온도를 유지할 수 있도록 지속적으로 냉각시키므로써, 반도체 패키지의 열적 데미지로 인한 페일을 감소시킬 수 있다. 이에따라, 반도체 패키지의 수율이 개선된다. In addition, the cooling unit installed in the reflow apparatus continuously cools the semiconductor package to maintain a constant temperature, thereby reducing the failure due to thermal damage of the semiconductor package. Accordingly, the yield of the semiconductor package is improved.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.Although the present invention has been described in detail with reference to preferred embodiments, the present invention is not limited to the above embodiments, and various modifications may be made by those skilled in the art within the scope of the technical idea of the present invention. .
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040061796A KR20060013027A (en) | 2004-08-05 | 2004-08-05 | Apparatus for reflow semiconductor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040061796A KR20060013027A (en) | 2004-08-05 | 2004-08-05 | Apparatus for reflow semiconductor |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20060013027A true KR20060013027A (en) | 2006-02-09 |
Family
ID=37122509
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040061796A KR20060013027A (en) | 2004-08-05 | 2004-08-05 | Apparatus for reflow semiconductor |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20060013027A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831025B1 (en) * | 2007-07-13 | 2008-05-20 | (주) 세기정밀 | Apparatus for preventing whisker of semiconductor parts |
KR20210151357A (en) | 2020-06-05 | 2021-12-14 | (주)워프비전 | Reflow apparatus of semiconductor device |
-
2004
- 2004-08-05 KR KR1020040061796A patent/KR20060013027A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100831025B1 (en) * | 2007-07-13 | 2008-05-20 | (주) 세기정밀 | Apparatus for preventing whisker of semiconductor parts |
KR20210151357A (en) | 2020-06-05 | 2021-12-14 | (주)워프비전 | Reflow apparatus of semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11302592B2 (en) | Semiconductor package having a stiffener ring | |
US6900534B2 (en) | Direct attach chip scale package | |
US6490161B1 (en) | Peripheral land grid array package with improved thermal performance | |
EP0871352B1 (en) | Integrated circuit device cooling structure | |
US5863814A (en) | Electronic package with compressible heatsink structure | |
US6618251B2 (en) | Cooling device capable of contacting target with smaller urging force | |
US11432372B2 (en) | Warpage control in the packaging of integrated circuits | |
EP1346409B1 (en) | Ic package pressure release apparatus | |
US7208340B2 (en) | Semiconductor device manufacturing method | |
JP2009130269A (en) | Semiconductor production apparatus and production process for semiconductor device | |
US10804181B2 (en) | Heterogeneous thermal interface material for corner and or edge degradation mitigation | |
US7015066B2 (en) | Method for stress reduction in flip chip bump during flip chip mounting and underfill process steps of making a microelectronic assembly | |
KR102674888B1 (en) | Printed circuit board assembly | |
KR20190001271A (en) | Bonding head and apparatus for bonding chips having the bonding head | |
US6757968B2 (en) | Chip scale packaging on CTE matched printed wiring boards | |
KR101551279B1 (en) | Thermal vias in an integrated circuit package with an embedded die | |
JP2002110869A (en) | Semiconductor device | |
US5805418A (en) | Cooling cap method and apparatus for tab packaged integrated circuits | |
US11848301B2 (en) | Method of manufacturing a semiconductor package | |
KR20060013027A (en) | Apparatus for reflow semiconductor | |
US20120052603A1 (en) | Method for detecting the under-fill void in flip chip BGA | |
US8283204B2 (en) | Optimized lid attach process for thermal management and multi-surface compliant heat removal | |
JP4363965B2 (en) | Manufacturing method of semiconductor device | |
JP2006253179A (en) | Method and apparatus of manufacturing semiconductor device | |
CN117790329A (en) | Method for manufacturing electronic package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |