JP2002110869A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2002110869A
JP2002110869A JP2000291907A JP2000291907A JP2002110869A JP 2002110869 A JP2002110869 A JP 2002110869A JP 2000291907 A JP2000291907 A JP 2000291907A JP 2000291907 A JP2000291907 A JP 2000291907A JP 2002110869 A JP2002110869 A JP 2002110869A
Authority
JP
Japan
Prior art keywords
semiconductor
heat
chip
metal cap
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000291907A
Other languages
Japanese (ja)
Inventor
Hiroyuki Hirai
浩之 平井
Yoshitaka Fukuoka
義孝 福岡
Takuya Nishimura
拓也 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000291907A priority Critical patent/JP2002110869A/en
Publication of JP2002110869A publication Critical patent/JP2002110869A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device in which heat resistance and reliability can be enhanced by cooling elements of high heating value efficiently. SOLUTION: A semiconductor bare chip 11 is flip-chip mounted on a circuit board 10 while directing the semiconductor element forming face downward and a metal plate 13 is placed on the semiconductor chip 11 through resin 14 having high thermal conductivity. Furthermore, a spring 16 is provided between the metal plate 13 and wiring 15 formed on the circuit board 10 and bonded to the metal plate 13 and the wiring 15 through resin 17 having high thermal conductivity. Heat generated from the semiconductor substrate side of the semiconductor chip 11 is dissipated from the metal plate 13.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】この発明は、半導体装置に関
するもので、特に発熱量の大きい半導体チップを実装し
た半導体装置の冷却効率を向上させる為の構造に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure for improving the cooling efficiency of a semiconductor device on which a semiconductor chip generating a large amount of heat is mounted.

【０００２】[0002]

【従来の技術】近年、半導体デバイスのゲート数の増大
に伴う入出力数の増加により、半導体パッケージの多ピ
ン、狭ピッチ化が進められている。従来から半導体パッ
ケージには、ＱＦＰ（Quad Flat Package）やＴＣＰ（T
ape Carrier Package）タイプが広く用いられてきた
が、狭ピッチ化の限界から、パッケージサイズを大きく
せずに多くのピンを取り出すことのできる、表面実装タ
イプのＰＧＡ（Pin Grid Array）やＬＧＡ（Land Grid
Array）が広く用いられるようになってきている。ま
た、これらの技術と平行して、半導体装置に対するコン
パクト化且つ高性能、しかも低コスト化の要求に対応で
きるフリップチップ実装という手法が使われ始めてい
る。フリップチップ実装は、半導体ベアチップを回路基
板に直接搭載する実装方法である。2. Description of the Related Art In recent years, the number of pins and the pitch of a semiconductor package have been reduced due to an increase in the number of inputs and outputs accompanying an increase in the number of gates of a semiconductor device. Conventionally, semiconductor packages include QFP (Quad Flat Package) and TCP (T
The ape carrier package (PPE) type has been widely used, but due to the limitation of narrow pitch, surface mount PGA (Pin Grid Array) and LGA (Land), which can take out many pins without increasing the package size. Grid
Array) is becoming widely used. In parallel with these technologies, a technique of flip-chip mounting, which can meet the demand for compact and high-performance semiconductor devices at a low cost, has begun to be used. Flip chip mounting is a mounting method in which a semiconductor bare chip is mounted directly on a circuit board.

【０００３】また、同一のベース基板上に複数の半導体
チップを高密度に実装するＭＣＭ（Multi-chip Modul
e）の研究も盛んに行われている。このような半導体パ
ッケージの高密度化に伴い、如何にして効率よくパッケ
ージからの発熱を外部に放散させるかという問題が発生
している。Further, an MCM (Multi-chip Modul) in which a plurality of semiconductor chips are densely mounted on the same base substrate.
Research on e) is also being actively conducted. With the increase in the density of such semiconductor packages, there has been a problem of how to efficiently radiate heat generated from the packages to the outside.

【０００４】半導体チップを回路基板上にフリップチッ
プ実装した従来の半導体装置について図１５を用いて説
明する。図１５は半導体装置の断面図である。A conventional semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit board will be described with reference to FIG. FIG. 15 is a cross-sectional view of the semiconductor device.

【０００５】図示するように、配線パターンの施された
回路基板１００上に、半導体ベアチップ１１０がその素
子形成面を下にして、ハンダバンプ１２０によりフリッ
プチップ実装されている。[0005] As shown in the figure, a semiconductor bare chip 110 is flip-chip mounted on a circuit board 100 on which a wiring pattern has been formed by solder bumps 120 with its element forming surface facing down.

【０００６】上記構造によれば半導体チップ１１０は、
回路基板１００に面する素子形成面側ではハンダバンプ
１２０を介して回路基板１００から熱を放散し、半導体
基板側では自然冷却によって基板全面から熱を放散す
る。しかし、半導体チップ内に形成されている半導体素
子が大電力型素子であった場合、このような方法では放
熱効果が十分ではないという問題がある。According to the above structure, the semiconductor chip 110
Heat is dissipated from the circuit board 100 via the solder bumps 120 on the element forming surface facing the circuit board 100, and heat is dissipated from the entire surface of the semiconductor substrate by natural cooling. However, when the semiconductor element formed in the semiconductor chip is a high power type element, there is a problem that such a method does not have a sufficient heat radiation effect.

【０００７】このような熱の問題は、ＭＣＭにおいても
同様である。[0007] Such a heat problem is the same in the MCM.

【０００８】従来のＭＣＭの一例について図１６を用い
て説明する。図１６はＭＣＭの断面図である。An example of a conventional MCM will be described with reference to FIG. FIG. 16 is a sectional view of the MCM.

【０００９】図示するように、配線が施されたベース基
板３００上に複数の半導体ベアチップ３１０ａ〜ｃがハ
ンダバンプ３２０によりフリップチップ実装されてい
る。そして、ベース基板３００上には半導体チップ３１
０ａ〜ｃを取り囲むようにしてシールリング３３０が設
けられ、このシールリング３３０上に半導体チップ３１
０ａ〜ｃを保護すべく金属キャップ３４０が設けられて
いる。また、ベース基板３００の裏面には、ＭＣＭが搭
載される回路基板との接続用のＩ／Ｏピン３６０が設け
られることによりＭＣＭが構成されている。As shown in the figure, a plurality of semiconductor bare chips 310 a to 310 c are flip-chip mounted on soldered bumps 320 on a base substrate 300 provided with wiring. Then, the semiconductor chip 31 is provided on the base substrate 300.
A seal ring 330 is provided so as to surround the semiconductor chips 31 a to c.
A metal cap 340 is provided to protect Oa-c. The MCM is configured by providing I / O pins 360 for connection with a circuit board on which the MCM is mounted on the back surface of the base substrate 300.

【００１０】しかし、上記のような構成では、半導体チ
ップ３１０ａ〜ｃからの熱は主としてハンダバンプ３２
０を介してベース基板３００側から放散され、半導体チ
ップ３１０ａ〜ｃの消費電力が増加した場合には、その
放熱効果は十分でない。However, in the above configuration, heat from the semiconductor chips 310a to 310c is mainly transferred to the solder bumps 32.
When the semiconductor chip 310a-c is dissipated from the base substrate 300 side through the zero and the power consumption of the semiconductor chips 310a-c increases, the heat dissipation effect is not sufficient.

【００１１】そこで、半導体チップの放熱効果を高める
ためにヒートシンクを備えたＭＣＭが開発されている。
その一例について図１７を用いて説明する。図１７はＭ
ＣＭの断面図である。Therefore, an MCM provided with a heat sink has been developed in order to enhance the heat radiation effect of the semiconductor chip.
An example will be described with reference to FIG. FIG. 17 shows M
It is sectional drawing of CM.

【００１２】図示するように、ベース基板４００上にフ
リップチップ実装された半導体チップ４１０ａ、４１０
ｂ上にヒートシンク４７０が設けられている。この半導
体チップ４１０ａ、４１０ｂとヒートシンク４７０と
は、その間に介在された樹脂４３０により接着されてい
る。また、ヒートシンク４７０上には押さえ板４４０が
設けられ、この押さえ板４４０とヒートシンク４７０と
の間にはバネ４５０が介在されている。このバネ４５０
は、半導体チップ４１０ａ、４１０ｂの厚さが互いに異
なる場合、その厚さの差を緩和するために設けられてい
る。As shown, semiconductor chips 410a and 410 mounted on a base substrate 400 by flip-chip bonding
A heat sink 470 is provided on b. The semiconductor chips 410a and 410b and the heat sink 470 are bonded by a resin 430 interposed therebetween. A holding plate 440 is provided on the heat sink 470, and a spring 450 is interposed between the holding plate 440 and the heat sink 470. This spring 450
Is provided to reduce the difference in thickness between the semiconductor chips 410a and 410b when the thickness is different from each other.

【００１３】このような構成のＭＣＭであれば、ヒート
シンク４７０を設けたことによって放熱効果は格段に向
上する。しかし、その構造上、モジュールの質量及び容
積が嵩んでしまうという問題がある。また、ヒートシン
ク４７０を半導体チップ４１０ａ、４１０ｂ上に設ける
ために、モジュールの回路基板への実装はフェースアッ
プの形に限られ、更には実装機を用いることが出来ない
という問題があった。In the case of the MCM having such a configuration, the heat radiation effect is remarkably improved by providing the heat sink 470. However, due to its structure, there is a problem that the mass and volume of the module increase. Further, since the heat sink 470 is provided on the semiconductor chips 410a and 410b, the mounting of the module on the circuit board is limited to a face-up form, and furthermore, there is a problem that a mounting machine cannot be used.

【００１４】[0014]

【発明が解決しようとする課題】上記のように、従来の
半導体ベアチップをフリップチップ実装した半導体装置
は、半導体素子の高消費電力化に伴う発熱を、十分に外
部に放熱できないという問題があった。As described above, a conventional semiconductor device in which a semiconductor bare chip is flip-chip mounted has a problem that heat generated due to high power consumption of a semiconductor element cannot be sufficiently radiated to the outside. .

【００１５】また、複数の半導体チップを１つのパッケ
ージ内に有するＭＣＭでも、上記の問題が発生する。そ
のため、放熱効率を向上させるために放熱板を有するＭ
ＣＭも開発されている。この場合、従来に比べて確かに
放熱効率は向上するものの、半導体モジュールとしての
質量及び容積が増大してしまうという問題があった。更
に半導体モジュールを実装するに当たり、実装機を使う
ことが出来ず、また実装の向きに制限を受けることで実
装工程が複雑化し、実装コストが上昇するという問題が
あった。[0015] The above problem also occurs in an MCM having a plurality of semiconductor chips in one package. Therefore, M having a heat radiating plate in order to improve heat radiation efficiency
Commercials have also been developed. In this case, although the heat radiation efficiency is certainly improved as compared with the related art, there is a problem that the mass and the volume of the semiconductor module increase. Furthermore, when mounting the semiconductor module, there is a problem that a mounting machine cannot be used, and the mounting process is complicated due to the restriction of the mounting direction, and the mounting cost is increased.

【００１６】この発明は、上記事情に鑑みてなされたも
ので、その目的は、高発熱素子を効率よく冷却すること
により、耐熱性及び信頼性を向上できる半導体装置を提
供することにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device capable of improving heat resistance and reliability by efficiently cooling a high heat generating element.

【００１７】[0017]

【課題を解決するための手段】上記目的を達成するため
に、この発明に係る半導体装置は、配線の施された回路
基板と、前記回路基板表面上に素子形成面を下にしてフ
リップチップ実装された半導体チップと、前記半導体チ
ップの前記素子形成面に相対する半導体基板面に、高熱
伝導率の第１の樹脂を介在して設けられ、該半導体チッ
プの該半導体基板面からの発熱を外部に放散する金属板
とを具備することを特徴としており、前記回路基板と前
記金属板との間に介在し、前記金属板の熱を前記回路基
板に伝達する弾性部材を更に備えていても良い。In order to achieve the above object, a semiconductor device according to the present invention comprises a circuit board on which wiring is provided, and a flip-chip mounting on the surface of the circuit board with an element forming surface facing down. And a first resin having a high thermal conductivity interposed between the semiconductor chip and the semiconductor substrate surface opposite to the element forming surface of the semiconductor chip, and heat generated from the semiconductor substrate surface of the semiconductor chip is externally generated. And a resilient member interposed between the circuit board and the metal plate and transmitting heat of the metal plate to the circuit board. .

【００１８】また、この発明に係る半導体装置は、配線
の施されたベース基板と、前記ベース基板上に素子形成
面を下にしてフリップチップ実装された複数の半導体チ
ップと、前記半導体チップを被覆するようにして設けら
れた金属キャップと、前記半導体チップを取り囲むよう
にして前記ベース基板上の縁部に設けられ、前記金属キ
ャップを保持する保護部材と、前記金属キャップと前記
半導体チップとの間に介在され、該半導体チップの前記
素子形成面に相対する半導体基板面からの発熱を前記金
属キャップに伝達し、該発熱を該金属キャップから外部
に放散するために設けられた、不定形の容器内に封入さ
れた高膨張率の溶剤からなる熱伝導体とを具備すること
を特徴としている。Further, the semiconductor device according to the present invention includes a base substrate provided with wiring, a plurality of semiconductor chips flip-chip mounted on the base substrate with an element formation surface facing down, and the semiconductor chip is covered. A metal cap provided so as to surround the semiconductor chip, a protection member provided on an edge of the base substrate so as to surround the semiconductor chip, and holding the metal cap, and a protective member between the metal cap and the semiconductor chip. An irregular-shaped container provided for transmitting heat generated from a semiconductor substrate surface of the semiconductor chip facing the element forming surface of the semiconductor chip to the metal cap, and dissipating the heat from the metal cap to the outside. And a heat conductor made of a solvent having a high expansion coefficient enclosed therein.

【００１９】更にこの発明に係る半導体装置は、配線の
施されたベース基板と、前記ベース基板上に素子形成面
を下にしてフリップチップ実装された複数の半導体チッ
プと、バネ部と平坦部とを有し、前記半導体チップの前
記素子形成面に相対する半導体基板面と前記平坦部とが
当接するようにして設けられた金属キャップと、前記金
属キャップを保持するようにして前記ベース基板上に設
けられたシールリングとを具備し、前記金属キャップの
平坦部を前記バネ部により前記半導体チップの前記半導
体基板面に押圧することで、該半導体基板面からの発熱
を前記金属キャップに伝達し、該金属キャップにより外
部に熱を放散することを特徴としており、前記シールリ
ングの一部をヒートシンクに用いても良い。Further, according to the present invention, there is provided a semiconductor device comprising: a base substrate provided with wiring; a plurality of semiconductor chips flip-chip mounted on the base substrate with an element forming surface facing down; a spring portion and a flat portion; A metal cap provided so that the semiconductor substrate surface facing the element forming surface of the semiconductor chip and the flat portion are in contact with each other, and on the base substrate so as to hold the metal cap. Provided with a seal ring provided, by pressing the flat portion of the metal cap against the semiconductor substrate surface of the semiconductor chip by the spring portion, to transmit heat from the semiconductor substrate surface to the metal cap, The heat is dissipated to the outside by the metal cap, and a part of the seal ring may be used as a heat sink.

【００２０】上記構成を有する半導体装置であると、回
路基板上にフリップチップ接続した半導体チップ上に金
属板を設け、この半導体チップと金属板とを高熱伝導率
の樹脂により接着している。そのため、半導体チップの
半導体基板面からの発熱を金属板から効率よく放散でき
る。また、回路基板と金属板との間に弾性部材を設け、
弾性部材により金属板の一部を保持することで、当該半
導体装置を構造的に堅牢なものとすることが出来る。し
かも、弾性部材に拠ることから、回路基板と金属板との
間に発生する応力を、この弾性部材内で緩和することが
出来、他の部材に余計なストレスがかかることを回避で
きる。また、弾性部材と、回路基板及び金属板との間を
導電性の樹脂で接着することで、回路基板から半導体チ
ップへダイ電位を供給できる。更には、弾性部材及び弾
性部材を接着する樹脂に高熱伝導率を有する材料を用い
れば、金属板に伝達された半導体チップの発熱の一部
を、上記弾性部材及び樹脂により回路基板に伝達するこ
とが出来、回路基板から当該発熱を外部に放散すること
が出来る。以上によりフリップチップ実装された半導体
チップを有する半導体装置における冷却効果を向上で
き、半導体装置の耐熱性及び信頼性を向上できる。In the semiconductor device having the above configuration, a metal plate is provided on a flip-chip connected semiconductor chip on a circuit board, and the semiconductor chip and the metal plate are bonded with a resin having high thermal conductivity. Therefore, heat generated from the semiconductor substrate surface of the semiconductor chip can be efficiently dissipated from the metal plate. Also, an elastic member is provided between the circuit board and the metal plate,
By holding a part of the metal plate with the elastic member, the semiconductor device can be made structurally robust. In addition, since the elastic member is used, the stress generated between the circuit board and the metal plate can be reduced in the elastic member, so that unnecessary stress is not applied to other members. In addition, a die potential can be supplied from the circuit board to the semiconductor chip by bonding the elastic member to the circuit board and the metal plate with a conductive resin. Furthermore, if a material having high thermal conductivity is used for the elastic member and the resin for bonding the elastic member, a part of the heat generated by the semiconductor chip transmitted to the metal plate can be transmitted to the circuit board by the elastic member and the resin. The heat can be dissipated to the outside from the circuit board. As described above, the cooling effect in the semiconductor device having the semiconductor chip mounted on the flip chip can be improved, and the heat resistance and reliability of the semiconductor device can be improved.

【００２１】また、ベース基板上にフリップチップ実装
された複数の半導体チップを有するＭＣＭにおいて、半
導体チップを保護する金属キャップと半導体チップとの
間に熱伝導体を設けている。この熱伝導体は不定形の容
器内に封入された高膨張率の溶剤からなっており、これ
により半導体チップの半導体基板面からの発熱が金属キ
ャップに効率よく伝達され、ＭＣＭの放熱効率を向上で
きる。また、熱伝導体は不定形、すなわち、ＭＣＭ内に
段差等があってもそれに応じて形状を変化させることが
可能であるため、ＭＣＭ内に設けられた半導体チップの
サイズが異なる場合でも十分に対応できる。Further, in an MCM having a plurality of semiconductor chips mounted flip-chip on a base substrate, a heat conductor is provided between a metal cap for protecting the semiconductor chip and the semiconductor chip. This heat conductor is made of a solvent with a high expansion coefficient enclosed in an irregular-shaped container. This allows heat generated from the semiconductor substrate surface of the semiconductor chip to be efficiently transmitted to the metal cap, thereby improving the heat dissipation efficiency of the MCM. it can. In addition, since the heat conductor can be irregularly shaped, that is, the shape can be changed in accordance with a step or the like in the MCM, even if the size of the semiconductor chip provided in the MCM is different, the heat conductor is sufficiently shaped. Can respond.

【００２２】更に、ベース基板上にフリップチップ接続
された複数の半導体チップを有するＭＣＭにおいて、半
導体チップの半導体基板面に当接する金属キャップを設
けている。この金属キャップは平坦部とバネ部を有して
おり、バネ部の有する弾性により、平坦部が半導体チッ
プに押圧される。このため、半導体チップの半導体基板
面からの発熱が金属キャップに効率よく伝達され、ＭＣ
Ｍの放熱効率を向上できる。また、金属キャップを保持
するシールリングの一部をヒートシンクとすることによ
り更にＭＣＭの放熱効率を向上できる。Further, in an MCM having a plurality of semiconductor chips flip-chip connected on a base substrate, a metal cap is provided for contacting the semiconductor substrate surface of the semiconductor chip. The metal cap has a flat portion and a spring portion, and the flat portion is pressed against the semiconductor chip by the elasticity of the spring portion. For this reason, heat generated from the semiconductor substrate surface of the semiconductor chip is efficiently transmitted to the metal cap, and MC
The heat radiation efficiency of M can be improved. Further, by using a part of the seal ring holding the metal cap as a heat sink, the heat radiation efficiency of the MCM can be further improved.

【００２３】[0023]

【発明の実施の形態】以下、この発明の実施形態を図面
を参照して説明する。この説明に際し、全図にわたり、
共通する部分には共通する参照符号を付す。Embodiments of the present invention will be described below with reference to the drawings. For this explanation,
Common parts are denoted by common reference symbols.

【００２４】この発明の第１の実施形態に係る半導体装
置について図１を用いて説明する。図１は、回路基板上
に半導体チップがフリップチップ実装された半導体装置
の断面図である。A semiconductor device according to a first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a sectional view of a semiconductor device in which a semiconductor chip is flip-chip mounted on a circuit board.

【００２５】図示するように、配線パターンが施され、
半導体装置が搭載される回路基板１０上に、半導体チッ
プ（半導体モジュール）１１がその半導体素子形成面を
下にしてフリップチップ実装されている。フリップチッ
プ実装を行うために半導体チップ１１の半導体素子形成
面にはハンダバンプ１２が形成されており、このハンダ
バンプ１２により半導体チップ１１は回路基板１０上に
直接実装されている。フリップチップ実装では、ハンダ
バンプ１２を回路基板１０の配線位置に合わせた後、ハ
ンダを一斉に溶かすことで半導体チップ１１を回路基板
１０に一気に実装するものである。As shown, a wiring pattern is provided,
On a circuit board 10 on which a semiconductor device is mounted, a semiconductor chip (semiconductor module) 11 is flip-chip mounted with its semiconductor element formation surface down. Solder bumps 12 are formed on the semiconductor element forming surface of the semiconductor chip 11 for flip-chip mounting, and the semiconductor chip 11 is directly mounted on the circuit board 10 by the solder bumps 12. In flip-chip mounting, the semiconductor chip 11 is mounted on the circuit board 10 at a stretch by aligning the solder bumps 12 with the wiring positions of the circuit board 10 and then melting the solder all at once.

【００２６】そして、半導体チップ１１上には金属板１
３が熱伝導良好な樹脂１４（第１の樹脂）を介在して設
けられている。この半導体チップ１１と金属板１３は、
上記樹脂１４によって密着させられている。更に、金属
板１３と回路基板１０に形成されている配線１５との間
にはバネ１６が設けられており、このバネ１６と、金属
板１３及び配線１５との間は熱伝導が良好な樹脂１７
（第２の樹脂）によって接着されている。The metal plate 1 is placed on the semiconductor chip 11.
3 is provided with a resin 14 (first resin) having good heat conductivity. The semiconductor chip 11 and the metal plate 13
It is adhered by the resin 14. Further, a spring 16 is provided between the metal plate 13 and the wiring 15 formed on the circuit board 10, and a resin having good heat conduction is provided between the spring 16 and the metal plate 13 and the wiring 15. 17
(The second resin).

【００２７】上記半導体チップは、例えばインターポー
ザ上に半導体ベアチップをフリップチップ実装したＣＳ
Ｐ（Chip Size Package）である。図２はこのＣＳＰの
一例を示す断面図である。The semiconductor chip is, for example, a CS in which a semiconductor bare chip is flip-chip mounted on an interposer.
P (Chip Size Package). FIG. 2 is a sectional view showing an example of the CSP.

【００２８】図示するように、インターポーザ１８上に
半導体ベアチップ１９が半導体素子形成面を下にしてフ
リップチップ実装されている。半導体ベアチップ１９の
半導体素子形成面にはハンダバンプ２０が設けられてお
り、このハンダバンプ２０により半導体ベアチップ１９
はインターポーザ１８上に電気的に接続されている。ま
た、インターポーザ１８裏面には外部接続端子としての
ハンダバンプ１２が設けられており、このハンダバンプ
１２とハンダバンプ２０とは、回路基板１０中に設けら
れた再配線用の金属配線層２１によって接続されてい
る。As shown in the figure, a semiconductor bare chip 19 is flip-chip mounted on an interposer 18 with a semiconductor element forming surface facing down. Solder bumps 20 are provided on the semiconductor element forming surface of the semiconductor bare chip 19.
Are electrically connected on the interposer 18. A solder bump 12 as an external connection terminal is provided on the back surface of the interposer 18, and the solder bump 12 and the solder bump 20 are connected by a metal wiring layer 21 for rewiring provided in the circuit board 10. .

【００２９】また、上記半導体チップ１１は、例えば図
３に示すようなウェハー・レベル型ＣＳＰであっても良
い。図３は、ウェハー・レベル型ＣＳＰの一例を示す断
面図である。The semiconductor chip 11 may be, for example, a wafer-level CSP as shown in FIG. FIG. 3 is a cross-sectional view illustrating an example of a wafer-level CSP.

【００３０】図示するように、半導体ベアチップ１９の
素子形成面上に、再配線用の多層配線層２２が形成さ
れ、その全面は樹脂２３で被覆されている。この樹脂２
３中には多層配線層２２に対応してメタル・ポスト２４
が形成されており、このメタル・ポスト２４の位置に対
応して、外部接続端子となるバンプ状のハンダバンプ１
２が設けられている。As shown in the figure, a multilayer wiring layer 22 for rewiring is formed on the element forming surface of the semiconductor bare chip 19, and the entire surface is covered with a resin 23. This resin 2
3 includes metal posts 24 corresponding to the multilayer wiring layers 22.
Are formed, and corresponding to the positions of the metal posts 24, the bump-shaped solder bumps 1 serving as external connection terminals are formed.
2 are provided.

【００３１】ウェハー・レベル型ＣＳＰは、多層配線層
によるパッドの再配置、メタル・ポストの形成及びハン
ダバンプの形成をウェハー・レベルで行い、その後ダイ
シングを行って個々のＣＳＰとするものである。このよ
うなウェハー・レベル型ＣＳＰでは、ウェハー・プロセ
ス（前工程）とパッケージ・プロセス（後工程）とが一
体化出来るため、パッケージ・プロセスの低コスト化に
非常に優れている。In the wafer-level CSP, the rearrangement of pads using a multilayer wiring layer, the formation of metal posts, and the formation of solder bumps are performed at the wafer level, and then dicing is performed to form individual CSPs. In such a wafer-level CSP, the wafer process (pre-process) and the package process (post-process) can be integrated, which is excellent in reducing the cost of the package process.

【００３２】勿論、半導体チップ１１は上記のようなＣ
ＳＰに限られるものではなく、例えばＢＧＡ（Ball Gri
d Array）タイプの半導体パッケージ等であってもよ
い。図４はＢＧＡタイプの半導体パッケージの断面図で
ある。Of course, the semiconductor chip 11 has the C
It is not limited to SP, but may be BGA (Ball Gri
d Array) type semiconductor package or the like. FIG. 4 is a sectional view of a BGA type semiconductor package.

【００３３】図示するように、インターポーザ１８上に
半導体ベアチップ１９が、その素子形成面を下にするフ
ェースダウンの形で搭載されている。この半導体ベアチ
ップ１９の素子形成面に設けられているパッドの位置に
対応して、インターポーザ１８には空孔が設けられてい
る。更にインターポーザ１８の裏面には金属配線層２５
が形成されており、上記空孔を介して金属配線層２５と
上記パッドとがボンディングワイヤ２６により接続され
ている。そして、ワイヤボンディングが行われている領
域及び、インターポーザ１８上の半導体ベアチップ１９
を設けない領域上は樹脂２７によって被覆されている。
更にインターポーザ１８の裏面には金属配線層２５に対
応して、外部接続端子となるバンプ状のハンダバンプ１
２が設けられている。As shown in the figure, a semiconductor bare chip 19 is mounted on an interposer 18 face down with its element formation surface down. Holes are provided in the interposer 18 corresponding to the positions of the pads provided on the element forming surface of the semiconductor bare chip 19. Further, on the back surface of the interposer 18, a metal wiring layer 25 is provided.
Are formed, and the metal wiring layer 25 and the pads are connected to each other by bonding wires 26 through the holes. The area where the wire bonding is performed and the semiconductor bare chip 19 on the interposer 18
Is covered with the resin 27.
Further, on the back surface of the interposer 18, corresponding to the metal wiring layer 25, a bump-shaped solder bump 1 serving as an external connection terminal is provided.
2 are provided.

【００３４】本実施形態は、上記のように半導体ベアチ
ップ全体を樹脂封止せずに少なくとも半導体ベアチップ
の一部が外部に露出しているような半導体パッケージに
適用することが望ましい。そのような構成によれば、半
導体ベアチップの裏面に金属板１３を直接設けることが
出来るからである。This embodiment is desirably applied to a semiconductor package in which at least a part of the semiconductor bare chip is exposed to the outside without sealing the entire semiconductor bare chip with resin as described above. According to such a configuration, the metal plate 13 can be directly provided on the back surface of the semiconductor bare chip.

【００３５】次に、上記のような構成における半導体ベ
アチップが発生する熱の放散経路について説明する。Next, a description will be given of a path for dissipating heat generated by the semiconductor bare chip having the above-described configuration.

【００３６】まず、半導体ベアチップの素子形成面から
放出される熱は、ハンダバンプ１２を介して回路基板１
０より放熱される。これは従来と同様である。First, heat released from the element forming surface of the semiconductor bare chip is applied to the circuit board 1 via the solder bumps 12.
Heat is dissipated from 0. This is the same as the conventional one.

【００３７】次に、半導体ベアチップの半導体基板面か
ら放出される熱は、樹脂１４を介して金属板１３から外
部へ放出される。樹脂１４には熱伝導の良好な材料を用
いており、また半導体ベアチップの表面積よりも大きな
金属板１３を用いることで、従来に比べて放熱効率を向
上できる。Next, the heat released from the semiconductor substrate surface of the semiconductor bare chip is released from the metal plate 13 to the outside via the resin 14. The resin 14 is made of a material having good heat conductivity, and by using the metal plate 13 having a surface area larger than the surface area of the semiconductor bare chip, the heat radiation efficiency can be improved as compared with the related art.

【００３８】更に、樹脂１７及びバネ１６に高熱伝導性
を有するものを使用した場合、金属板１３へ伝達された
熱の一部は、樹脂１７及びバネ１６を介して回路基板１
０へ伝えられ、この回路基板１０からも放出される。Further, when a resin having high thermal conductivity is used for the resin 17 and the spring 16, a part of the heat transmitted to the metal plate 13 is transferred to the circuit board 1 via the resin 17 and the spring 16.
0 and is also emitted from the circuit board 10.

【００３９】上記のように、本実施形態に係る半導体装
置によれば、半導体ベアチップが発する熱の放出経路が
従来に比べて多数存在するため、半導体装置の放熱効率
を向上でき、ひいては半導体装置の耐久性及び信頼性を
向上できる。As described above, according to the semiconductor device according to the present embodiment, since there are more paths for releasing heat generated by the semiconductor bare chip than in the conventional case, the heat radiation efficiency of the semiconductor device can be improved, and the Durability and reliability can be improved.

【００４０】なお、熱を効率よく放出するという点で
は、本実施形態を適用する半導体チップには、図２乃至
図４に示したような、内部に実装している半導体チップ
から熱を直接外部へ放散できるものを用いることが望ま
しい。なぜなら、半導体ベアチップと放熱用の金属板と
を直接に接着することが出来、金属板への熱伝導が高効
率で行われるので、半導体装置の冷却効果が最も大きい
と言える。In terms of efficiently releasing heat, the semiconductor chip to which the present embodiment is applied is configured to directly transfer heat from the internally mounted semiconductor chip as shown in FIGS. It is desirable to use one that can dissipate into This is because the semiconductor bare chip and the metal plate for heat radiation can be directly bonded to each other, and the heat conduction to the metal plate is performed with high efficiency.

【００４１】また、この観点から考えるに、本実施形態
ではバネを例に挙げて説明しているが、熱伝導良好な部
材であればバネに限るものではない。しかし、ここに使
用する部材は金属板１３と回路基板１０との間を接続す
るものである。回路基板１０上に実装された半導体チッ
プ１１は必ずしも回路基板１０に対して平行にあるとは
限らず、多少の傾斜を有して実装されている場合もあ
り、その傾斜の程度は個々の半導体装置によってばらつ
きがある。また、半導体チップ１１と金属板１３との間
も必ずしも平行になるとは限らない。そのため、金属板
１３と回路基板１０とを接続する部材は、この傾斜を吸
収、すなわち傾斜によって発生する応力を緩和できる弾
性部材である事が要求される。ここではバネを例に挙げ
て説明したが、当然バネに限られるものではなく、弾性
及び熱伝導性を備えた材料を用いることが出来、これに
より弾性部材以外に余計なストレスがかかることを回避
できる。From this viewpoint, a spring is described as an example in the present embodiment. However, the member is not limited to the spring as long as the member has good heat conduction. However, the members used here connect the metal plate 13 and the circuit board 10. The semiconductor chip 11 mounted on the circuit board 10 is not always parallel to the circuit board 10 and may be mounted with a slight inclination. There is variation depending on the device. Further, the space between the semiconductor chip 11 and the metal plate 13 is not always parallel. Therefore, the member connecting the metal plate 13 and the circuit board 10 is required to be an elastic member capable of absorbing the inclination, that is, relaxing the stress generated by the inclination. Here, the spring has been described as an example, but the invention is not limited to the spring, and a material having elasticity and heat conductivity can be used, thereby avoiding the application of unnecessary stress other than the elastic member. it can.

【００４２】更に本実施形態では、半導体チップ１１に
取り付けた金属板１３をバネ１６及び樹脂１７を介して
回路基板１０に接続している。ここで、半導体ベアチッ
プに上記金属板１３を導電性の樹脂１４により接着し、
バネ１６及び樹脂１７に導電性の材質を用いた場合、回
路基板１０から半導体ベアチップの半導体基板側に電位
を供給できる。そして、電位を供給するためには回路基
板１０内に設けられた金属配線層１５の所望の電位線
に、上記バネ１６を接続することで簡単に実現できる。
この観点からも、半導体チップ１１には、ＣＳＰ等の半
導体ベアチップの少なくとも一部が露出しているものを
用いることが望ましい。Further, in this embodiment, the metal plate 13 attached to the semiconductor chip 11 is connected to the circuit board 10 via the spring 16 and the resin 17. Here, the metal plate 13 is bonded to the semiconductor bare chip with a conductive resin 14,
When a conductive material is used for the spring 16 and the resin 17, a potential can be supplied from the circuit board 10 to the semiconductor substrate side of the semiconductor bare chip. The supply of a potential can be easily realized by connecting the spring 16 to a desired potential line of the metal wiring layer 15 provided in the circuit board 10.
Also from this viewpoint, it is desirable to use a semiconductor chip 11 such as a CSP in which at least a part of a semiconductor bare chip is exposed.

【００４３】なお、図２乃至図４に示した半導体チップ
の形態は、本発明を適用する場合により好ましい形態の
例に過ぎず、その他のセラミックパッケージやプラスチ
ックパッケージ等を用いてもかまわない。また、半導体
チップに設けられた外部接続端子もハンダバンプに限ら
ず、例えばＰＧＡ型の半導体パッケージでも良いのは言
うまでもない。The form of the semiconductor chip shown in FIGS. 2 to 4 is merely an example of a more preferable form when the present invention is applied, and another ceramic package, plastic package, or the like may be used. Further, the external connection terminals provided on the semiconductor chip are not limited to the solder bumps, but may be, for example, a PGA type semiconductor package.

【００４４】また、バネ１６を設ける位置は、上記実施
形態で説明したように金属板１３と回路基板１０との間
に限られるものではない。そのような例について図５、
図６を用いて説明する。図５は本実施形態の第１の変形
例について示しており、インターポーザ上に半導体ベア
チップをフリップチップ実装したＣＳＰの一例の断面図
である。The position where the spring 16 is provided is not limited to the position between the metal plate 13 and the circuit board 10 as described in the above embodiment. FIG. 5 shows such an example.
This will be described with reference to FIG. FIG. 5 shows a first modification of the present embodiment, and is a cross-sectional view of an example of a CSP in which a semiconductor bare chip is flip-chip mounted on an interposer.

【００４５】図示するように、インターポーザ１８上に
フリップチップ実装された半導体ベアチップ１９上に、
樹脂１４を介して放熱用の金属板１３が設けられてい
る。また、インターポーザ１８内には再配線用の金属配
線層２１が形成されており、この金属配線層２１と金属
板１３との間にバネ１６が介在されている。そして、バ
ネ１６と金属板１３及び金属配線層２１とは樹脂１７に
よって接着されている。As shown, on a semiconductor bare chip 19 flip-chip mounted on an interposer 18,
A metal plate 13 for heat dissipation is provided via a resin 14. A metal wiring layer 21 for rewiring is formed in the interposer 18, and the spring 16 is interposed between the metal wiring layer 21 and the metal plate 13. The spring 16 is bonded to the metal plate 13 and the metal wiring layer 21 with the resin 17.

【００４６】また、図６は本実施形態の第２の変形例に
ついて示しており、ＢＧＡタイプの半導体パッケージの
断面図である。FIG. 6 shows a second modification of the present embodiment, and is a cross-sectional view of a BGA type semiconductor package.

【００４７】図示するように、インターポーザ１８上に
半導体ベアチップ１９がフェースダウンの形で搭載され
ており、この半導体ベアチップ１９の裏面には樹脂１４
を介在して放熱用の金属板１３が設けられている。ま
た、インターポーザ１８裏面には再配線用の金属配線層
２５が形成されており、この金属配線層２５と金属板１
３との間にバネ１６が介在されている。そして、バネ１
６と金属板１３及び金属配線層２１とは樹脂１７によっ
て接着されている。As shown, a semiconductor bare chip 19 is mounted face-down on an interposer 18, and a resin 14
The heat dissipating metal plate 13 is provided therebetween. A metal wiring layer 25 for rewiring is formed on the back surface of the interposer 18.
3, a spring 16 is interposed. And spring 1
6 and the metal plate 13 and the metal wiring layer 21 are bonded by a resin 17.

【００４８】上記第１、第２の変形例に示した構造によ
っても、上記実施形態で説明した効果が得られ、更に半
導体装置のサイズの低減を同時に図ることが出来る。With the structure shown in the first and second modifications, the effects described in the above embodiment can be obtained, and the size of the semiconductor device can be reduced at the same time.

【００４９】上記第１の実施形態及び第１、第２の変形
例によれば、回路基板上にフリップ実装された半導体チ
ップ上に放熱用の金属板を設け、この金属板と回路基板
との間をバネによって接続している。このため、従来に
比べて放熱経路が多数存在し、放熱効率を格段に向上で
きる。更に、従来と比較して、金属板及びバネを追加す
ることによってのみ本構造が実現できることから、安価
な方法で本発明を実施することが出来る。According to the first embodiment and the first and second modifications, a heat-dissipating metal plate is provided on a semiconductor chip flip-mounted on a circuit board. They are connected by a spring. For this reason, there are many heat radiation paths as compared with the related art, and the heat radiation efficiency can be significantly improved. Further, as compared with the related art, the present structure can be realized only by adding a metal plate and a spring, so that the present invention can be implemented by an inexpensive method.

【００５０】なお、上記バネには圧縮コイルバネや円錐
つる巻バネ等を用いることが出来るが、ここに使用する
部材は、当然バネのみならず、弾性を有すると共に高い
熱伝導性を有する部材であれば限定されるものではな
い。The spring may be a compression coil spring, a conical helical spring, or the like. The members used here are not only springs but also members having elasticity and high thermal conductivity. It is not limited.

【００５１】次にこの発明の第２の実施形態に係る半導
体装置について図７を用いて説明する。図７はＭＣＭの
断面図である。Next, a semiconductor device according to a second embodiment of the present invention will be described with reference to FIG. FIG. 7 is a sectional view of the MCM.

【００５２】図示するように、配線パターンの施された
ベース基板３０上に半導体チップ３１ａ〜ｃがフリップ
チップ実装されている。半導体チップ３１ａ〜ｃはその
半導体素子形成面にハンダバンプ３２を有しており、こ
のハンダバンプ３２によってベース基板３０上の配線に
電気的に接続されている。またベース基板３０上には、
半導体チップ３１ａ〜ｃを取り囲むようにしてシールリ
ング３３が設けられている。このシールリング３３上に
は、半導体チップ３１ａ〜ｃを覆うようにして金属キャ
ップ３４が設けられ、この金属キャップ３４はシールリ
ング３３にレーザーシール法によって接着され、金属キ
ャップ３４内部を気密封止している。更に、気密封止さ
れている金属キャップ３４内部には熱伝導体３５が、金
属キャップ３４及び半導体チップ３１ａ〜ｃに接するよ
うにして設けられている。この熱伝導体３５は、気密
性、耐溶剤性、耐熱性及び熱伝導性に優れた伸縮可能な
不定形の容器内に、熱伝導性、耐熱性及び電気絶縁性に
優れた高膨張率の溶剤を封入した水枕状のものである。
特に、フッ素系不活性液体、より具体的にはパーフロロ
カーボン液を用いることが望ましい。また、ベース基板
３０の裏面にはＩ／Ｏピン３６が設けられている。As shown in the figure, semiconductor chips 31a to 31c are flip-chip mounted on a base substrate 30 having a wiring pattern. The semiconductor chips 31a to 31c have solder bumps 32 on the semiconductor element formation surface, and are electrically connected to the wiring on the base substrate 30 by the solder bumps 32. Also, on the base substrate 30,
A seal ring 33 is provided so as to surround the semiconductor chips 31a to 31c. A metal cap 34 is provided on the seal ring 33 so as to cover the semiconductor chips 31a to 31c. The metal cap 34 is adhered to the seal ring 33 by a laser sealing method to hermetically seal the inside of the metal cap 34. ing. Further, a heat conductor 35 is provided inside the hermetically sealed metal cap 34 so as to be in contact with the metal cap 34 and the semiconductor chips 31a to 31c. The heat conductor 35 has a high expansion coefficient with excellent heat conductivity, heat resistance and electrical insulation in a stretchable amorphous container having excellent airtightness, solvent resistance, heat resistance and heat conductivity. It is a water pillow with a solvent enclosed.
In particular, it is desirable to use a fluorine-based inert liquid, more specifically, a perfluorocarbon liquid. Further, I / O pins 36 are provided on the back surface of the base substrate 30.

【００５３】次に、上記構成のＭＣＭにおける半導体チ
ップが発する熱の放熱方法について説明する。Next, a method of radiating heat generated by the semiconductor chip in the MCM having the above configuration will be described.

【００５４】半導体チップ３１ａ〜ｃの素子形成面から
発せられる熱は、ハンダバンプ３２を介してベース基板
３０から放熱される。The heat generated from the element forming surfaces of the semiconductor chips 31 a to 31 c is radiated from the base substrate 30 via the solder bumps 32.

【００５５】また、半導体チップ３１ａ〜ｃの半導体基
板面から発せられる熱は、熱伝導体３５を介して金属キ
ャップ３４より外部へ放熱される。この放熱原理につい
て詳細に説明する。The heat generated from the semiconductor substrate surfaces of the semiconductor chips 31 a to 31 c is radiated to the outside from the metal cap 34 via the heat conductor 35. This heat radiation principle will be described in detail.

【００５６】まず半導体チップ３１ａ〜ｃに接する面
で、熱伝導体３５内の溶剤は、半導体チップ３１ａ〜ｃ
が発する熱を吸収する。熱を吸収した溶剤は密度が低下
して軽くなるため容器内の上部に上昇して、低温部であ
る金属キャップ３４に接することで熱を外部に放散す
る。熱を放散して低温となった溶剤は密度が増加し、容
器内下部へ下降して再び半導体チップ３１ａ〜ｃが発す
る熱を吸収する。この熱の吸収と放熱を繰り返すことに
より、半導体チップ３１ａ〜ｃの熱を放散する。First, on the surface in contact with the semiconductor chips 31a to 31c, the solvent in the heat conductor 35 is
Absorbs the heat generated by Since the solvent that has absorbed the heat becomes lower in density and becomes lighter, it rises to the upper part in the container, and dissipates the heat to the outside by coming into contact with the metal cap 34 that is a low-temperature part. The density of the solvent, which has been dissipated to a low temperature, is increased, descends to the lower portion of the container, and absorbs the heat generated by the semiconductor chips 31a to 31c again. The heat of the semiconductor chips 31a to 31c is dissipated by repeating the heat absorption and heat dissipation.

【００５７】このような構成及び冷却方法であると、Ｍ
ＣＭにおいて、半導体チップが裏面より発する熱を熱伝
導体を介して金属キャップから効率よく外部へ放散でき
る。また、熱伝導体は容器内に溶剤を封入した水枕形状
であるため、ＭＣＭ内の半導体チップのサイズが互いに
異なる場合であっても、特に対策を講じる必要なくその
段差に対応できる。このように、ＭＣＭの放熱効率を向
上でき、ひいてはＭＣＭ及びＭＣＭを搭載する半導体装
置の耐久性及び信頼性を向上できる。With such a configuration and a cooling method, M
In the CM, heat generated from the back surface of the semiconductor chip can be efficiently radiated from the metal cap to the outside via the heat conductor. Further, since the heat conductor has a water pillow shape in which a solvent is sealed in a container, even if the sizes of the semiconductor chips in the MCM are different from each other, it is possible to cope with the step without taking any special measures. As described above, the heat dissipation efficiency of the MCM can be improved, and the durability and reliability of the MCM and the semiconductor device on which the MCM is mounted can be improved.

【００５８】図８は本実施形態の第１の変形例について
示しており、ＭＣＭの断面図である。本変形例はシール
リング３３とＩ／Ｏピン３６との間のベース基板３０内
に、両者を繋ぐビアホールを設け、その内部を導体によ
り埋め込むことで導体ビア３７を設けたものである。FIG. 8 shows a first modification of the present embodiment, and is a sectional view of the MCM. In this modification, a via hole is provided in the base substrate 30 between the seal ring 33 and the I / O pin 36 to connect them, and a conductor via 37 is provided by burying the inside with a conductor.

【００５９】本構成によれば、半導体チップ３１ａ〜ｃ
の裏面から発せられる熱は、上記第２の実施形態と同様
の原理によって、金属キャップ３４から効果的に外部に
放散される。更に、本変形例ではシールリング３３とＩ
／Ｏピン３６とを導体ビア３７により接続している。そ
のため、金属キャップ３４に伝えられた発熱の一部は、
このシールリング３３、導体ビア３７及びＩ／Ｏピン３
６を介して、ＭＣＭが搭載されるマザーボードへ伝えら
れ、そこで放熱される。そのため、上記第２の実施形態
で説明した構造より更に放熱効率を向上できる。なお、
シールリング３３からＩ／Ｏピン３６へ熱を伝達する手
段としては、本変形例ではビアとそのビア内を埋め込む
導体による構成を例に挙げたが、これに限るものではな
く、例えばベース基板３０内に形成された配線の一部を
流用してもかまわない。According to this configuration, the semiconductor chips 31a to 31c
The heat generated from the back surface is effectively radiated from the metal cap 34 to the outside according to the same principle as in the second embodiment. Further, in this modification, the seal rings 33 and I
/ O pin 36 is connected by a conductor via 37. Therefore, part of the heat generated by the metal cap 34 is
The seal ring 33, the conductor via 37 and the I / O pin 3
6 to the motherboard on which the MCM is mounted, where the heat is dissipated. Therefore, the heat radiation efficiency can be further improved as compared with the structure described in the second embodiment. In addition,
As a means for transmitting heat from the seal ring 33 to the I / O pins 36, in the present modification, a configuration including a via and a conductor buried in the via has been described as an example. However, the present invention is not limited to this. A part of the wiring formed inside may be used.

【００６０】図９は本実施形態の第２の変形例について
示しており、ＭＣＭの断面図である。本変形例は、金属
キャップ３４上にヒートシンク３８を設けたものであ
る。なお、ヒートシンク３８はサーマルコンパウンド３
９等によって金属キャップ３４上に接着されている。FIG. 9 shows a second modification of the present embodiment, and is a sectional view of the MCM. In this modification, a heat sink 38 is provided on a metal cap 34. The heat sink 38 is connected to the thermal compound 3
9 and the like.

【００６１】本構成によれば、ヒートシンクを設けたこ
とにより金属キャップ３４から外部へ効果的に熱を放散
でき、ＭＣＭとしての放熱効率を更に向上できる。According to this configuration, by providing the heat sink, heat can be effectively radiated from the metal cap 34 to the outside, and the heat radiation efficiency as the MCM can be further improved.

【００６２】図１０は本実施形態の第３の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は、金
属キャップ３４の断面形状に凸部または凹部を設けたも
のである。FIG. 10 shows a third modification of the present embodiment, and is a cross-sectional view of the MCM. In this modification, a convex or concave portion is provided in the cross-sectional shape of the metal cap 34.

【００６３】本構成によれば、金属キャップ３４の表面
積を増大できるため、ＭＣＭの放熱効率を向上できる。According to this structure, since the surface area of the metal cap 34 can be increased, the heat radiation efficiency of the MCM can be improved.

【００６４】更に図１１は本実施形態の第４の変形例に
ついて示しており、ＭＣＭの断面図である。上記第２の
実施形態及び第１乃至第３の変形例では、半導体チップ
をベース基板上面に取り付けるフェースアップの形で搭
載していたが、本変形例に示すようにベース基板下面に
取り付けるフェースダウンで搭載してもかまわない。FIG. 11 shows a fourth modification of the present embodiment, and is a cross-sectional view of the MCM. In the above-described second embodiment and the first to third modifications, the semiconductor chip is mounted in a face-up manner in which the semiconductor chip is mounted on the upper surface of the base substrate. It may be installed in.

【００６５】上記のように、本実施形態に係るＭＣＭに
よれば、ベース基板上に搭載された半導体チップと、こ
の半導体チップを保護する金属キャップとの間に熱伝導
体を設けている。この熱伝導体は例えばプラスチックフ
ィルム等の変形可能な容器内に熱伝導性が非常に高い高
膨張率の溶剤を封入したものである。この溶剤の対流に
よって半導体チップからの発熱を金属キャップに伝達す
ることができるため、ＭＣＭの発熱効率を格段に向上で
きる。As described above, according to the MCM of the present embodiment, the heat conductor is provided between the semiconductor chip mounted on the base substrate and the metal cap for protecting the semiconductor chip. This heat conductor is obtained by enclosing a solvent having a very high thermal conductivity and a high expansion coefficient in a deformable container such as a plastic film. Since the heat generated from the semiconductor chip can be transmitted to the metal cap by the convection of the solvent, the heat generation efficiency of the MCM can be significantly improved.

【００６６】また、シールリングとＩ／Ｏピンとの間に
熱伝導のルートを設けることで、金属キャップに伝えら
れた熱の一部をマザーボードから外部へ放出したり、ま
たは金属キャップ上にヒートシンクを設け、更には金属
キャップに凹凸を設けてその表面積を増大させることに
より、ＭＣＭの発熱効率を更に向上できる。By providing a heat conduction route between the seal ring and the I / O pins, part of the heat transferred to the metal cap can be released from the motherboard to the outside, or a heat sink can be provided on the metal cap. The heat generation efficiency of the MCM can be further improved by providing the metal cap and providing the metal cap with irregularities to increase the surface area.

【００６７】このようにＭＣＭの発熱効率を向上させる
ことにより、ＭＣＭの耐久性及び信頼性を向上できる。As described above, by improving the heat generation efficiency of the MCM, the durability and reliability of the MCM can be improved.

【００６８】なお、言うまでもないが、熱伝導体に用い
る溶剤は、ここでは特に例に挙げて説明しているパーフ
ロロカーボン液に限定されるものではない。また、第１
乃至第４の変形例は、個々に独立してのみ実施されるも
のではなく、複数の変形例を組み合わせた形でも実施す
ることが出来るのは勿論である。Needless to say, the solvent used for the heat conductor is not limited to the perfluorocarbon liquid described here by way of example. Also, the first
It is needless to say that the fourth to fourth modified examples are not only implemented individually and independently, but can also be implemented in a form in which a plurality of modified examples are combined.

【００６９】次にこの発明の第３の実施形態に係る半導
体装置について図１２を用いて説明する。図１２はＭＣ
Ｍの断面図である。Next, a semiconductor device according to a third embodiment of the present invention will be described with reference to FIG. FIG. 12 shows MC
It is sectional drawing of M.

【００７０】図示するように、配線パターンの施された
ベース基板４０上に半導体チップ４１ａ、４１ｂがフリ
ップチップ実装されている。半導体チップ４１ａ、４１
ｂは素子形成面にハンダバンプ４２を有しており、この
ハンダバンプ４２によってベース基板４０上の配線に電
気的に接続されている。またベース基板４０縁部には、
半導体チップ４１ａ、４１ｂを取り囲むようにしてスペ
ーサ４３が設けられ、また半導体チップ４１ａと４１ｂ
との間にもスペーサ４３が設けられている。そして、隣
接するスペーサ４３、４３間には半導体チップ４１ａ、
４１ｂを覆うようにして金属放熱板４４が設けられてい
る。金属放熱板４４は、平坦部４４ａ及びバネ部４４ｂ
とを有しており、バネ部４４ｂによって平坦部４４ａは
半導体チップ４１ａ、４１ｂの裏面に当接するようにさ
れている。また、金属放熱板４４の平坦部４４ａと半導
体チップ４１ａ、４１ｂとの間にはグリス４５が設けら
れており、このグリス４５により両者が熱的に接着され
ている。また、金属放熱板４４は半導体チップ４１ａ、
４１ｂを外部から隔離する封止用キャップの役割を同時
に担っている。また、ベース基板４０の裏面にはＩ／Ｏ
ピン４６が設けられている。As shown, semiconductor chips 41a and 41b are flip-chip mounted on a base substrate 40 provided with a wiring pattern. Semiconductor chips 41a, 41
b has solder bumps 42 on the element formation surface, and is electrically connected to wiring on the base substrate 40 by the solder bumps 42. Also, at the edge of the base substrate 40,
A spacer 43 is provided so as to surround the semiconductor chips 41a and 41b.
A spacer 43 is also provided between them. A semiconductor chip 41a is provided between the adjacent spacers 43.
A metal radiator plate 44 is provided so as to cover 41b. The metal radiating plate 44 includes a flat portion 44a and a spring portion 44b.
The flat portion 44a is brought into contact with the back surfaces of the semiconductor chips 41a and 41b by the spring portion 44b. A grease 45 is provided between the flat portion 44a of the metal radiator plate 44 and the semiconductor chips 41a and 41b, and the grease 45 thermally bonds the two. In addition, the metal radiating plate 44 is a semiconductor chip 41a,
At the same time, it plays the role of a sealing cap for isolating 41b from the outside. In addition, an I / O
A pin 46 is provided.

【００７１】上記構成のＭＣＭは、金属放熱板４４が半
導体チップ４１ａ、４１ｂに接するようにするために、
その一部をバネ構造としている。そして、半導体チップ
４１ａ、４１ｂが裏面より発する熱をグリス４５を介し
て金属放熱板４４から放散させている。この金属放熱板
４４はその表面積が大きいために、放熱効率を向上でき
る。これにより、ＭＣＭの耐熱性及び信頼性を向上でき
る。また、金属放熱板を封止用キャップとして流用する
ことで、ＭＣＭのサイズ及び重量を変えずに本発明を実
施できる。The MCM having the above structure is arranged so that the metal radiator plate 44 contacts the semiconductor chips 41a and 41b.
Part of it has a spring structure. The heat generated from the back surfaces of the semiconductor chips 41 a and 41 b is radiated from the metal heat radiating plate 44 via the grease 45. Since the metal heat dissipation plate 44 has a large surface area, the heat dissipation efficiency can be improved. Thereby, the heat resistance and reliability of the MCM can be improved. In addition, the present invention can be implemented without changing the size and weight of the MCM by diverting the metal radiator plate as the sealing cap.

【００７２】図１３は本実施形態の第１の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は上記
第３の実施形態におけるシールリング４３の１つをヒー
トシンク４７に置き換えたものである。FIG. 13 shows a first modification of the present embodiment, and is a cross-sectional view of the MCM. In this modification, one of the seal rings 43 in the third embodiment is replaced with a heat sink 47.

【００７３】本変形例によれば、金属放熱板４４の平坦
部４４ａに伝えられた熱の一部は、バネ部４４ｂを通っ
てヒートシンク４７から放散される。そのため、上記第
３の実施形態より更にＭＣＭの放熱効率を向上できる。According to this modification, a part of the heat transmitted to the flat portion 44a of the metal radiator plate 44 is radiated from the heat sink 47 through the spring portion 44b. Therefore, the heat dissipation efficiency of the MCM can be further improved as compared with the third embodiment.

【００７４】図１４は本実施形態の第２の変形例につい
て示しており、ＭＣＭの断面図である。本変形例は、ベ
ース基板４０上に半導体チップ４１ａ、４１ｂをワイヤ
ボンディングにより実装したＭＣＭに本発明を適用した
ものである。FIG. 14 shows a second modification of the present embodiment, and is a cross-sectional view of the MCM. In the present modification, the present invention is applied to an MCM in which semiconductor chips 41a and 41b are mounted on a base substrate 40 by wire bonding.

【００７５】図示するように、本変形例に係るＭＣＭ
は、ベース基板４０上に半導体チップ４１ａ、４１ｂが
搭載され、ベース基板４０上に設けられた配線とボンデ
ィングワイヤ４８により電気的に接続されている。これ
らの半導体チップ４１ａ、４１ｂを取り囲むようにし
て、ベース基板４０縁部にはシール用枠４９が設けられ
ており、このシール用枠４９上には半導体チップ４１
ａ、４１ｂを覆うようにして金属放熱板４４が設けられ
ている。金属放熱板４４の端部はシール用枠４９に固定
されており、また金属放熱板４４の一部領域４４ｃは、
半導体チップ４１ａ、４１ｂのボンディングエリア以外
の領域に接するように加工されている。As shown, the MCM according to this modification is
The semiconductor chips 41 a and 41 b are mounted on a base substrate 40, and are electrically connected to wirings provided on the base substrate 40 by bonding wires 48. A sealing frame 49 is provided at the edge of the base substrate 40 so as to surround these semiconductor chips 41a and 41b.
A metal radiator plate 44 is provided so as to cover a and 41b. The end portion of the metal radiator plate 44 is fixed to a sealing frame 49, and a partial region 44c of the metal radiator plate 44 is
The semiconductor chips 41a and 41b are processed so as to be in contact with regions other than the bonding areas.

【００７６】上記のような構成によれば、半導体チップ
をベース基板上にフリップチップ実装したＭＣＭのみな
らず、半導体チップをワイヤボンディングにより実装し
たＭＣＭにおいても本実施形態の効果を得ることが出来
る。According to the above configuration, the effects of the present embodiment can be obtained not only in the MCM in which the semiconductor chip is mounted on the base substrate by flip-chip bonding but also in the MCM in which the semiconductor chip is mounted by wire bonding.

【００７７】更に図１４に示したように、本ＭＣＭをマ
ザーボードに搭載した後、そのマザーボードが搭載され
る製品において、本ＭＣＭに近接する筐体５０の表面に
熱伝導性フィルムを貼付しておくことにより、金属放熱
板４４の半導体チップ４１ａ、４１ｂに接しない領域４
４ｄの熱を筐体５０に逃がすことが出来る。Further, as shown in FIG. 14, after the present MCM is mounted on the motherboard, in a product on which the motherboard is mounted, a heat conductive film is pasted on the surface of the housing 50 adjacent to the present MCM. As a result, the region 4 of the metal heat sink 44 not in contact with the semiconductor chips 41a and 41b
The heat of 4d can be released to the housing 50.

【００７８】上記第１乃至第３の実施形態及びその変形
例によれば、サイズや重量の増加を抑えつつ、半導体装
置の放熱効率を向上でき、ひいては半導体装置の耐熱性
及び信頼性を向上できる。According to the first to third embodiments and the modifications thereof, the heat dissipation efficiency of the semiconductor device can be improved while the increase in size and weight can be suppressed, and the heat resistance and reliability of the semiconductor device can be improved. .

【００７９】なお、本願発明は上記実施形態に限定され
るものではなく、実施段階ではその要旨を逸脱しない範
囲で種々に変形することが可能である。更に、上記実施
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組み合わせにより種々の
発明が抽出されうる。例えば、実施形態に示される全構
成要件からいくつかの構成要件が削除されても、発明が
解決しようとする課題の欄で述べた課題が解決でき、発
明の効果の欄で述べられている効果が得られる場合に
は、この構成要件が削除された構成が発明として抽出さ
れうる。Note that the present invention is not limited to the above-described embodiment, and can be variously modified in an implementation stage without departing from the scope of the invention. Furthermore, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining a plurality of disclosed constituent elements. For example, even if some components are deleted from all the components shown in the embodiment, the problem described in the column of the problem to be solved by the invention can be solved and the effects described in the column of the effect of the invention can be solved. Is obtained, a configuration from which this configuration requirement is deleted can be extracted as an invention.

【００８０】[0080]

【発明の効果】以上説明したように、この発明によれ
ば、高発熱素子を効率よく冷却することにより、耐熱性
及び信頼性を向上できる半導体装置を提供できる。As described above, according to the present invention, it is possible to provide a semiconductor device capable of improving heat resistance and reliability by efficiently cooling a high heat generating element.

【図面の簡単な説明】[Brief description of the drawings]

【図１】この発明の第１の実施形態に係る半導体装置の
断面図。FIG. 1 is a sectional view of a semiconductor device according to a first embodiment of the present invention.

【図２】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第１の例を示す断面図。FIG. 2 is a sectional view showing a first example of a semiconductor chip mounted on the semiconductor device according to the first embodiment of the present invention;

【図３】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第２の例を示す断面図。FIG. 3 is a sectional view showing a second example of the semiconductor chip mounted on the semiconductor device according to the first embodiment of the present invention;

【図４】この発明の第１の実施形態に係る半導体装置に
搭載される半導体チップの第３の例を示す断面図。FIG. 4 is a sectional view showing a third example of the semiconductor chip mounted on the semiconductor device according to the first embodiment of the present invention;

【図５】この発明の第１の実施形態の第１の変形例に係
る半導体装置の断面図。FIG. 5 is a sectional view of a semiconductor device according to a first modification of the first embodiment of the present invention;

【図６】この発明の第１の実施形態の第２の変形例に係
る半導体装置の断面図。FIG. 6 is a sectional view of a semiconductor device according to a second modified example of the first embodiment of the present invention.

【図７】この発明の第２の実施形態に係るＭＣＭの断面
図。FIG. 7 is a sectional view of an MCM according to a second embodiment of the present invention.

【図８】この発明の第２の実施形態の第１の変形例に係
るＭＣＭの断面図。FIG. 8 is a sectional view of an MCM according to a first modification of the second embodiment of the present invention.

【図９】この発明の第２の実施形態の第２の変形例に係
るＭＣＭの断面図。FIG. 9 is a cross-sectional view of an MCM according to a second modification of the second embodiment of the present invention.

【図１０】この発明の第２の実施形態の第３の変形例に
係るＭＣＭの断面図。FIG. 10 is a sectional view of an MCM according to a third modification of the second embodiment of the present invention.

【図１１】この発明の第２の実施形態の第４の変形例に
係るＭＣＭの断面図。FIG. 11 is an exemplary sectional view of an MCM according to a fourth modification of the second embodiment of the present invention;

【図１２】この発明の第３の実施形態に係るＭＣＭの断
面図。FIG. 12 is a sectional view of an MCM according to a third embodiment of the present invention.

【図１３】この発明の第３の実施形態の第１の変形例に
係るＭＣＭの断面図。FIG. 13 is a sectional view of an MCM according to a first modified example of the third embodiment of the present invention.

【図１４】この発明の第３の実施形態の第２の変形例に
係るＭＣＭの断面図。FIG. 14 is a sectional view of an MCM according to a second modification of the third embodiment of the present invention.

【図１５】従来の半導体装置の断面図。FIG. 15 is a cross-sectional view of a conventional semiconductor device.

【図１６】従来のＭＣＭの断面図。FIG. 16 is a sectional view of a conventional MCM.

【図１７】従来のヒートシンクを有するＭＣＭの断面
図。FIG. 17 is a cross-sectional view of an MCM having a conventional heat sink.

【符号の説明】[Explanation of symbols]

１０、１００…回路基板 １１、１９、３１ａ〜ｃ、４１ａ、４１ｂ、１１０、３
１０ａ〜ｃ、４１０ａ、４１０ｂ…半導体（ベア）チッ
プ １２、２０、３２、４２、１２０、３２０、４２０…ハ
ンダバンプ １３、３４、４４、４４ａ〜ｄ…放熱板 １４、１７、２３、２７、４３０…樹脂 １５、１８、２２、２５…金属配線層 １６、４５０…バネ ２１…インターポーザ ２４…メタル・ポスト ２６、４８…ボンディングワイヤ ３０、４０、３００、４００…ベース基板 ３３、４３、３３０…シールリング ３５…熱伝導体 ３６、４６、３６０、４６０…Ｉ／Ｏピン ３７…導体ビア ３８、４７、４７０…ヒートシンク ３９…サーマルコンパウンド ４５…グリス ４９…シール用枠 ５０…筐体 ５１…熱伝導性フィルム ３４０…金属キャップ ４４０…押さえ板10, 100 ... Circuit board 11, 19, 31a-c, 41a, 41b, 110, 3
10a-c, 410a, 410b ... semiconductor (bare) chip 12, 20, 32, 42, 120, 320, 420 ... solder bumps 13, 34, 44, 44a-d ... radiator plates 14, 17, 23, 27, 430 ... Resin 15, 18, 22, 25 Metal wiring layer 16, 450 Spring 21 Interposer 24 Metal post 26, 48 Bonding wire 30, 40, 300, 400 Base substrate 33, 43, 330 Seal ring 35 ... thermal conductors 36, 46, 360, 460 ... I / O pins 37 ... conductor vias 38, 47, 470 ... heat sink 39 ... thermal compound 45 ... grease 49 ... sealing frame 50 ... housing 51 ... thermal conductive film 340 ... metal cap 440 ... holding plate

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 拓也 東京都府中市東芝町１番地 株式会社東芝 府中事業所内 Ｆターム(参考） 5F036 AA01 BB21 BE09  ──────────────────────────────────────────────────続 き Continuing from the front page (72) Inventor Takuya Nishimura 1 Toshiba-cho, Fuchu-shi, Tokyo F-term in Fuchu Works, Toshiba Corporation (reference) 5F036 AA01 BB21 BE09

Claims (13)

【特許請求の範囲】[Claims] 【請求項１】 配線の施された回路基板と、 前記回路基板表面上に素子形成面を下にしてフリップチ
ップ実装された半導体チップと、 前記半導体チップの前記素子形成面に相対する半導体基
板面に、高熱伝導率の第１の樹脂を介在して設けられ、
該半導体チップの該半導体基板面からの発熱を外部に放
散する金属板とを具備することを特徴とする半導体装
置。A circuit board on which wiring is provided; a semiconductor chip flip-chip mounted on the circuit board surface with an element forming surface facing down; and a semiconductor substrate surface of the semiconductor chip facing the element forming surface. Is provided with a first resin having a high thermal conductivity,
A metal plate for dissipating heat generated from the semiconductor substrate surface of the semiconductor chip to the outside. 【請求項２】 前記回路基板と前記金属板との間に介在
し、前記金属板の熱を前記回路基板に伝達する弾性部材
を更に備えることを特徴とする請求項１記載の半導体装
置。2. The semiconductor device according to claim 1, further comprising an elastic member interposed between said circuit board and said metal plate, and for transmitting heat of said metal plate to said circuit board. 【請求項３】 導電性を有し、前記弾性部材と前記金属
板及び前記回路基板とを接着する第２の樹脂を更に具備
し、 前記弾性部材、前記第１、第２の樹脂及び前記金属板を
介して、前記回路基板から前記半導体チップの前記半導
体基板にダイ電位を供給することを特徴とする請求項２
記載の半導体装置。A second resin having conductivity and bonding the elastic member to the metal plate and the circuit board; and the elastic member, the first and second resins, and the metal. 3. A die potential is supplied from the circuit board to the semiconductor substrate of the semiconductor chip via a plate.
13. The semiconductor device according to claim 1. 【請求項４】 前記回路基板はインターポーザであるこ
とを特徴とする請求項１乃至３いずれか１項記載の半導
体装置。4. The semiconductor device according to claim 1, wherein said circuit board is an interposer. 【請求項５】 配線の施されたベース基板と、 前記ベース基板上に素子形成面を下にしてフリップチッ
プ実装された複数の半導体チップと、 前記半導体チップを被覆するようにして設けられた金属
キャップと、 前記半導体チップを取り囲むようにして前記ベース基板
上の縁部に設けられ、前記金属キャップを保持する保護
部材と、 前記金属キャップと前記半導体チップとの間に介在さ
れ、該半導体チップの前記素子形成面に相対する半導体
基板面からの発熱を前記金属キャップに伝達し、該発熱
を該金属キャップから外部に放散するために設けられ
た、不定形の容器内に封入された高膨張率の溶剤からな
る熱伝導体とを具備することを特徴とする半導体装置。5. A base substrate provided with wiring, a plurality of semiconductor chips flip-chip mounted on the base substrate with an element forming surface facing down, and a metal provided so as to cover the semiconductor chip. A cap, a protection member provided at an edge on the base substrate so as to surround the semiconductor chip, and holding the metal cap; and a protection member interposed between the metal cap and the semiconductor chip, A high expansion coefficient sealed in an irregular-shaped container provided for transmitting heat generated from a semiconductor substrate surface opposite to the element forming surface to the metal cap and dissipating the generated heat from the metal cap to the outside. And a thermal conductor made of a solvent. 【請求項６】 前記保護部材は、前記金属キャップにレ
ーザーシール法により接合したシールリングであり、 前記ベース基板上における、前記半導体チップを含む前
記シールリング及び金属キャップにより囲まれた領域内
を気密封止したことを特徴とする請求項５記載の半導体
装置。6. The protection member is a seal ring joined to the metal cap by a laser sealing method. The protection member is provided in a region on the base substrate surrounded by the seal ring including the semiconductor chip and the metal cap. The semiconductor device according to claim 5, wherein the semiconductor device is hermetically sealed. 【請求項７】 前記ベース基板に設けられ、外部と電気
的に接続するための外部端子と、 前記ベース基板に設けられ、前記外部端子と前記シール
リングとを接続する導体ビアと を更に有し、前記金属キャップに伝達された熱の一部を
前記シールリング、前記導体ビア及び前記外部端子を介
して外部へ逃がすことを特徴とする請求項５または６記
載の半導体装置。7. An external terminal provided on the base substrate and electrically connected to the outside, and a conductor via provided on the base substrate and connecting the external terminal and the seal ring are further provided. 7. The semiconductor device according to claim 5, wherein a part of the heat transmitted to the metal cap is released to the outside via the seal ring, the conductor via, and the external terminal. 【請求項８】 前記導体ビアは、前記ベース基板に設け
られた金属配線の一部であることを特徴とする請求項７
記載の半導体装置。8. The semiconductor device according to claim 7, wherein the conductive via is a part of a metal wiring provided on the base substrate.
13. The semiconductor device according to claim 1. 【請求項９】 前記金属キャップ上に設けられたヒート
シンクを更に備えることを特徴とする請求項５乃至８い
ずれか１項記載の半導体装置。9. The semiconductor device according to claim 5, further comprising a heat sink provided on said metal cap. 【請求項１０】 前記金属キャップは表面に凹凸を有す
ることを特徴とする請求項５乃至９いずれか１項記載の
半導体装置。10. The semiconductor device according to claim 5, wherein the metal cap has an uneven surface. 【請求項１１】 配線の施されたベース基板と、 前記ベース基板上に素子形成面を下にしてフリップチッ
プ実装された複数の半導体チップと、 バネ部と平坦部とを有し、前記半導体チップの前記素子
形成面に相対する半導体基板面と前記平坦部とが当接す
るようにして設けられた金属キャップと、 前記金属キャップを保持するようにして前記ベース基板
上に設けられたシールリングとを具備し、 前記金属キャップの平坦部を前記バネ部により前記半導
体チップの前記半導体基板面に押圧することで、該半導
体基板面からの発熱を前記金属キャップに伝達し、該金
属キャップにより外部に熱を放散することを特徴とする
半導体装置。11. A semiconductor chip comprising: a base substrate provided with wiring; a plurality of semiconductor chips flip-chip mounted on the base substrate with an element forming surface facing down; a spring portion and a flat portion; A metal cap provided so that the semiconductor substrate surface opposite to the element formation surface and the flat portion are in contact with each other; and a seal ring provided on the base substrate so as to hold the metal cap. By pressing a flat portion of the metal cap against the semiconductor substrate surface of the semiconductor chip by the spring portion, heat generated from the semiconductor substrate surface is transmitted to the metal cap, and heat is externally transmitted by the metal cap. A semiconductor device characterized by dissipating heat. 【請求項１２】 前記シールリングの一部はヒートシン
クとして働き、 前記金属キャップに伝達された前記発熱の一部を前記ヒ
ートシンクにより外部に放散することを特徴とする請求
項１１記載の半導体装置。12. The semiconductor device according to claim 11, wherein a part of the seal ring functions as a heat sink, and part of the heat transmitted to the metal cap is radiated to the outside by the heat sink. 【請求項１３】 前記シールリングの一部は前記半導体
チップを取り囲むようにして前記ベース基板上の縁部に
設けられ、該シールリングと前記金属キャップとに囲ま
れた領域内を気密封止することを特徴とする請求項１１
または１２記載の半導体装置。13. A part of the seal ring is provided on an edge of the base substrate so as to surround the semiconductor chip, and hermetically seals a region surrounded by the seal ring and the metal cap. The method of claim 11, wherein
Or the semiconductor device according to 12.
JP2000291907A 2000-09-26 2000-09-26 Semiconductor device Pending JP2002110869A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000291907A JP2002110869A (en) 2000-09-26 2000-09-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000291907A JP2002110869A (en) 2000-09-26 2000-09-26 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2002110869A true JP2002110869A (en) 2002-04-12

Family

ID=18774922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000291907A Pending JP2002110869A (en) 2000-09-26 2000-09-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2002110869A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184424A (en) * 2006-01-06 2007-07-19 Nec Electronics Corp Semiconductor device
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
JP2008072153A (en) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> Semiconductor package and its manufacturing method
JP2008098586A (en) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd Semiconductor device
WO2008108335A1 (en) * 2007-03-06 2008-09-12 Nikon Corporation Semiconductor device
JP2009515329A (en) * 2005-11-03 2009-04-09 インターナショナル・ビジネス・マシーンズ・コーポレーション Method and apparatus for grounding a heat sink in thermal contact with an electronic component using a ground spring having multi-junction spring fingers
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
JP2012080027A (en) * 2010-10-06 2012-04-19 Denso Corp Electric power conversion apparatus
WO2013080441A1 (en) * 2011-11-30 2013-06-06 富士電機株式会社 Power conversion device
JP2016103552A (en) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 Method of manufacturing plate-like member with bump electrode, plate-like member with bump electrode, method of manufacturing electronic component, and electronic component
JP6094714B1 (en) * 2016-06-30 2017-03-15 富士ゼロックス株式会社 Exposure apparatus Image forming apparatus Exposure apparatus manufacturing method
WO2019124024A1 (en) * 2017-12-20 2019-06-27 三菱電機株式会社 Semiconductor package and method for producing same
CN114715835A (en) * 2022-04-08 2022-07-08 盐城芯丰微电子有限公司 Semiconductor MEMS packaging structure and method

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072153A (en) * 2003-01-30 2008-03-27 Internatl Business Mach Corp <Ibm> Semiconductor package and its manufacturing method
US7257002B2 (en) 2003-10-06 2007-08-14 Elpida Memory, Inc. Heat radiation device for memory module
US7460373B2 (en) 2003-10-06 2008-12-02 Elpida Memory, Inc. Heat radiation device for memory module
US7935573B2 (en) 2005-01-31 2011-05-03 Fujitsu Limited Electronic device and method for fabricating the same
JP2009515329A (en) * 2005-11-03 2009-04-09 インターナショナル・ビジネス・マシーンズ・コーポレーション Method and apparatus for grounding a heat sink in thermal contact with an electronic component using a ground spring having multi-junction spring fingers
JP2007184424A (en) * 2006-01-06 2007-07-19 Nec Electronics Corp Semiconductor device
JP2008098586A (en) * 2006-10-16 2008-04-24 Fuji Electric Device Technology Co Ltd Semiconductor device
US8878358B2 (en) 2007-03-06 2014-11-04 Nikon Corporation Semiconductor device
WO2008108335A1 (en) * 2007-03-06 2008-09-12 Nikon Corporation Semiconductor device
US8183686B2 (en) 2007-03-06 2012-05-22 Nikon Corporation Semiconductor device
JP5521546B2 (en) * 2007-03-06 2014-06-18 株式会社ニコン Semiconductor device
JP2012080027A (en) * 2010-10-06 2012-04-19 Denso Corp Electric power conversion apparatus
WO2013080441A1 (en) * 2011-11-30 2013-06-06 富士電機株式会社 Power conversion device
CN103907184A (en) * 2011-11-30 2014-07-02 富士电机株式会社 Power conversion device
CN103907184B (en) * 2011-11-30 2016-08-31 富士电机株式会社 Power inverter
JP2016103552A (en) * 2014-11-28 2016-06-02 Ｔｏｗａ株式会社 Method of manufacturing plate-like member with bump electrode, plate-like member with bump electrode, method of manufacturing electronic component, and electronic component
JP6094714B1 (en) * 2016-06-30 2017-03-15 富士ゼロックス株式会社 Exposure apparatus Image forming apparatus Exposure apparatus manufacturing method
JP2018001568A (en) * 2016-06-30 2018-01-11 富士ゼロックス株式会社 Exposure device, image formation apparatus and method of manufacturing exposure device
WO2019124024A1 (en) * 2017-12-20 2019-06-27 三菱電機株式会社 Semiconductor package and method for producing same
JPWO2019124024A1 (en) * 2017-12-20 2020-04-02 三菱電機株式会社 Semiconductor package and manufacturing method thereof
CN114715835A (en) * 2022-04-08 2022-07-08 盐城芯丰微电子有限公司 Semiconductor MEMS packaging structure and method
CN114715835B (en) * 2022-04-08 2022-11-15 盐城芯丰微电子有限公司 Semiconductor MEMS packaging structure and method

Similar Documents

Publication Publication Date Title
US6339254B1 (en) Stacked flip-chip integrated circuit assemblage
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US8338935B2 (en) Thermally enhanced electronic package utilizing carbon nanocapsules and method of manufacturing the same
US6657311B1 (en) Heat dissipating flip-chip ball grid array
EP0871352B1 (en) Integrated circuit device cooling structure
US7361986B2 (en) Heat stud for stacked chip package
JP4493121B2 (en) Semiconductor device and semiconductor chip packaging method
US6756684B2 (en) Flip-chip ball grid array semiconductor package with heat-dissipating device and method for fabricating the same
KR100269528B1 (en) High performance, low cost multi-chip module package
US7224048B1 (en) Flip chip ball grid array package
US7772692B2 (en) Semiconductor device with cooling member
US10004161B2 (en) Electronic module with laterally-conducting heat distributor layer
TW201411788A (en) Hybrid thermal interface material for IC packages with integrated heat spreader
US7605020B2 (en) Semiconductor chip package
TW546796B (en) Multichip package
JP4817543B2 (en) Multilayer multichip semiconductor device
JP2002110869A (en) Semiconductor device
TWI391084B (en) Pcb structure having heat-dissipating member
TW200411865A (en) Thermal- enhance MCM package
CN114464581A (en) Package structure and method for manufacturing the same
CN113764396A (en) Semiconductor packaging structure based on rewiring layer and packaging method thereof
TWI790054B (en) Integrated antenna package structure
JP2020188082A (en) Semiconductor package
US20230069969A1 (en) Package for several integrated circuits