KR20060008126A - Jtag used trace32 and multi-ice - Google Patents

Jtag used trace32 and multi-ice Download PDF

Info

Publication number
KR20060008126A
KR20060008126A KR1020040057806A KR20040057806A KR20060008126A KR 20060008126 A KR20060008126 A KR 20060008126A KR 1020040057806 A KR1020040057806 A KR 1020040057806A KR 20040057806 A KR20040057806 A KR 20040057806A KR 20060008126 A KR20060008126 A KR 20060008126A
Authority
KR
South Korea
Prior art keywords
jtag
ice
trace32
tck
switch
Prior art date
Application number
KR1020040057806A
Other languages
Korean (ko)
Other versions
KR100565685B1 (en
Inventor
이범석
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040057806A priority Critical patent/KR100565685B1/en
Publication of KR20060008126A publication Critical patent/KR20060008126A/en
Application granted granted Critical
Publication of KR100565685B1 publication Critical patent/KR100565685B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M1/00—Substation equipment, e.g. for use by subscribers
    • H04M1/24—Arrangements for testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Preventing errors by testing or debugging software
    • G06F11/362—Software debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은, 단말기의 디버깅(debugging) 용도로 사용하는 Trace32와 Multi-ICE를 모두 연결할 수 있도록 하기 위한 JTAG에 관한 것이다.The present invention relates to a JTAG for connecting both Trace32 and Multi-ICE used for debugging of a terminal.

이를 위하여 본 발명은, 단말기의 MSM의 프로세서를 구동시키기 위한 프로그램 전송 및 소스 디버깅을 위해 상기 MSM과 연결하는 Trace32 및 Multi-ICE와 호환성을 갖는 JTAG에 있어서, 상기 MSM의 TCK를 입력받고 GPIO에 따라 제어되는 제1 스위치와, 상기 TCK와 제1 스위치의 출력신호 및 JTAG_EN신호를 각각 입력받아 TCK 또는, TCK와 RTCK를 출력하는 제2 스위치를 포함하는 것을 특징으로 하는 Trace32 및 Multi-ICE와 호환되는 JTAG를 제공함에 따라, 단말기 개발 시 디버깅을 위해 단말기의 MSM과 JTAG을 연결할 때 TCK 및 RTCK를 출력하도록 스위치를 구비함으로써, 하드웨어적인 추가없이 Trace32와 Multi-ICE를 간편하게 연결할 수 있는 편리함이 있다.To this end, the present invention, in the JTAG that is compatible with Trace32 and Multi-ICE connected to the MSM for program transmission and source debugging for driving the processor of the MSM of the terminal, receiving the TCK of the MSM according to the GPIO And a second switch configured to receive a controlled first switch and an output signal of the TCK and the first switch and a JTAG_EN signal, respectively, and output a TCK or a TCK and an RTCK. As JTAG is provided, there is a switch that outputs TCK and RTCK when connecting MSM and JTAG of terminal for debugging during terminal development, so it is convenient to connect Trace32 and Multi-ICE without additional hardware.

JTAG, Trace32, Multi-ICEJTAG, Trace32, Multi-ICE

Description

Ｔｒａｃｅ32 및 Ｍｕｌｔｉ-ＩＣＥ와 호환되는 ＪＴＡＧ{JTAG used Trace32 and Multi-ICE}JT used Trace32 and Multi-ICE} compatible with TRCA32 and MUCｌｔｉ-ＩＣＥ

도 1은 현재 사용되는 단말기의 JTAG구조에 해당하는 일 실시예 도면1 is a diagram illustrating an embodiment corresponding to a JTAG structure of a terminal currently used

도 2는 본 발명에 따른 JTAG구조에 해당하는 도면2 is a diagram corresponding to a JTAG structure according to the present invention;

본 발명은 Trace32 및 Multi-ICE와 호환되는 JTAG(Joint test access group)에 관한 것이다.The present invention relates to a Joint Test Access Group (JTAG) compatible with Trace32 and Multi-ICE.

특히, 단말기의 디버깅(debugging) 용도로 사용하는 Trace32와 Multi-ICE를 모두 연결할 수 있도록 하기 위한 JTAG에 관한 것이다.In particular, it relates to JTAG for connecting both Trace32 and Multi-ICE, which are used for debugging of terminals.

종래의 단말기 개발 시에는 소스 디버깅을 위해 Trace32나 Multi-ICE와 같은 emulator를 사용한다. 일반적으로 Trace32는 소스 디버깅 용이지만, Multi-ICE는 소스 디버깅 뿐 아니라 소스 컴파일까지 가능해 활용범위가 훨씬 넓다.Traditional terminal development uses emulators such as Trace32 and Multi-ICE for source debugging. In general, Trace32 is for source debugging, but Multi-ICE can be used for source debugging as well as source compilation.

최초 단말기가 동작할 수 있는 환경을 만들어 주기 위해서는 MSM(Mobile Station Modem)이 기능을 수행할 수 있도록 BIN file을 메모리에 다운로드해야 한다. 이때 emulator를 사용해 단말기의 MSM과 메모리에 엑세스해서 프로그램을 다운 로드 하고, 다운로드가 완료되면 MSM 내부의 ARM processor가 메모리에 실려있는 데이터를 가져와 수행함으로써 단말기가 부팅을 하고 동작을 수행할 수 있게 된다.To create an environment where the first terminal can operate, the BIN file must be downloaded into memory for the MSM (Mobile Station Modem) to function. In this case, the emulator is used to access the MSM and memory of the terminal to download the program, and when the download is complete, the ARM processor inside the MSM retrieves and executes the data contained in the memory so that the terminal can boot and perform operations.

도 1은 현재 단말기의 MSM과 Trace32라는 JTAG의 연결 구조이다. 단말기에서 MSM은 거의 모든 부분을 컨트롤한다. MSM의 프로세서를 제대로 구동시키기 위한 프로그램은 외부 메모리에 저장된다. 단말기가 부팅할 때 메모리의 부트영역에 있는 데이터를 가져와 부팅하고, 콘트롤 및 인터럽트 I/O같은 핀 매핑을 이루면서 정상동작을 할 수 있는 상태가 된다.1 is a connection structure of the MSM of the current terminal and a JTAG called Trace32. In the handset, the MSM controls almost everything. Programs to properly run the MSM's processor are stored in external memory. When the terminal boots up, it gets the data in the boot area of the memory, boots up, and forms a pin mapping such as control and interrupt I / O.

이런 일련의 처리 과정은 메모리와 MSM의 통신을 통해서 이루어진다. 통신상의 문제나 단말기의 오동작은 JTAG을 통해서 확인 가능하며, JTAG을 통해서 메모리에 저장된 메모리 데이터의 이상유무나 read/write 가능여부 등을 확인할 수 있다.This series of processes is accomplished through communication between the memory and the MSM. Communication problems and malfunction of the terminal can be checked through JTAG, and through JTAG, it is possible to check whether the memory data stored in the memory is abnormal or whether read / write is possible.

그런데, 도 1과 같이 단말기의 MSM에 Trace32를 연결하거나 Multi-ICE를 연결하고자 할 때 서로 호환이 되지 않아 하드웨어적으로 구성을 다시 해야 하는 번거로움이 있었다.However, when connecting Trace32 to MSM of the terminal or connecting Multi-ICE as shown in FIG.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로서, 단말기 개발 시 소스 디버깅을 위해 JTAG을 MSM에 연결할 때 Trace32와 Multi-ICE를 모두 연결할 수 있도록 하고자 함에 목적이 있다.The present invention has been made to solve the above problems, and an object of the present invention is to enable both Trace32 and Multi-ICE to be connected when JTAG is connected to MSM for source debugging during terminal development.

상기한 바와 같은 목적을 실현하기 위해 본 발명은, 단말기의 MSM의 프로세서를 구동시키기 위한 프로그램 전송 및 소스 디버깅을 위해 상기 MSM과 연결하는 Trace32 및 Multi-ICE와 호환성을 갖는 JTAG에 있어서, 상기 MSM의 TCK를 입력받고 GPIO에 따라 제어되는 제1 스위치와, 상기 TCK와 제1 스위치의 출력신호 및 JTAG_EN신호를 각각 입력받아 TCK 또는, TCK와 RTCK를 출력하는 제2 스위치를 포함하는 것을 특징으로 하는 Trace32 및 Multi-ICE와 호환되는 JTAG을 제공한다.In order to realize the above object, the present invention provides a JTAG compatible with Trace32 and Multi-ICE for connecting to the MSM for program transmission and source debugging for driving a processor of the MSM of the terminal. A first switch receiving a TCK and controlled according to a GPIO, and a second switch receiving a TCK or an output signal of the TCK and the first switch and a JTAG_EN signal, respectively, and outputting a TCK or a TCK and an RTCK; And Multi-ICE compatible JTAG.

상기 제1 스위치는, MosFET이고, 상기 제2 스위치는, 입력신호에 따라 출력신호를 1,2번 단자 또는 3,4번 단자로 출력하는 스위치를 적용할 수 있다.The first switch is a MosFET, and the second switch may be a switch for outputting an output signal to terminals 1, 2 or 3, 4 according to an input signal.

본 발명의 이들 목적과 특징 및 장점은 첨부 도면 및 다음의 상세한 설명을 참조함으로서 더욱 쉽게 이해될 수 있을 것이다. 본 발명을 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 설명을 생략한다.These objects, features and advantages of the present invention will be more readily understood by reference to the accompanying drawings and the following detailed description. In describing the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the description thereof will be omitted.

첨부된 도면 도 2는 본 발명에 따른 JTAG구조에 해당하는 도면이다.2 is a diagram corresponding to a JTAG structure according to the present invention.

JTAG란, Joint test access group라는 단체에서 제안한 복잡한 회로를 가진 칩들의 내부 하드웨어를 테스트하기 위한 포트이다.JTAG is a port for testing the internal hardware of chips with complex circuits proposed by the Joint Test Access Group.

단말기 개발 시에도 JTAG이 사용되는데, 본 발명에서는 Trace32와 Multi-ICE라는 JTAG을 함께 사용할 수 있도록 하기 위한 기술을 제공한다.JTAG is also used in terminal development. The present invention provides a technique for enabling the use of Trace32 and a JTAG called Multi-ICE.

Trace32와 Multi-ICE를 같이 사용할 수 있도록 하기 위해 제1 및 제2 스위치가 단말기에 추가되는데, 도 2에서와 같이 제1 스위치로는 MosFET(10)가, 제2 스위치로는 아날로그 스위치(20)가 적용될 수 있다.First and second switches are added to the terminal to use Trace32 and Multi-ICE together. As shown in FIG. 2, the first switch is MosFET 10, and the second switch is analog switch 20. Can be applied.

Trace32가 MSM에 연결될 때에는 TCK가 출력되는 단자만 필요하지만, Multi-ICE가 MSM에 연결될 때에는 TCK 및 RTCK가 출력되는 단자가 필요하다. 즉, Multi- ICE는 RTCK가 출력되어야 동작을 하게 된다.When Trace32 is connected to MSM, only TCK output terminal is required, but when Multi-ICE is connected to MSM terminal, TCK and RTCK output terminals are required. In other words, Multi-ICE operates only when RTCK is output.

따라서, RTCK 출력을 위해 단말기에 MosFET(10) 및 아날로그 스위치(20)가 포함되는 것이다.Thus, the MosFET 10 and the analog switch 20 are included in the terminal for the RTCK output.

MosFET(10)도 일종의 스위치로, 후단의 아날로그 스위치(20)를 컨트롤 하며 MosFET(10)와 아날로그 스위치(20)가 추가됨으로써 TCK(Test Clock Signal) 및 RTCK(Returned TCK)가 출력된다.The MosFET 10 is also a kind of switch, which controls the analog switch 20 in the rear stage, and the TCK (Test Clock Signal) and RTCK (Returned TCK) are output by adding the MosFET 10 and the analog switch 20.

MosFET(10)는 P-channel로 Vg와 Vs레벨에 따라 온/오프가 결정된다.MosFET 10 is a P-channel on / off is determined according to the Vg and Vs level.

Vg>Vs(즉, GPIO핀이 high일 때) 이면, shotdown모드로 이때는 Trace32 JTAG을 연결하면 되고, 아날로그 스위치(20)는 JTAG_EN 핀으로 컨트롤해서 입력 A,B에 대해 출력 3,4로 연결되게 한다.If Vg> Vs (i.e. when GPIO pin is high), you can connect Trace32 JTAG in shotdown mode and analog switch 20 is controlled by JTAG_EN pin to output 3,4 to input A, B. do.

이때에는 TCK 단자로 해당 신호가 출력되므로 Trace32를 연결하면 된다.In this case, you can connect Trace32 because the relevant signal is output to TCK terminal.

Vg<Vs(즉, GPIO(General Purpose Input/Output)핀이 low일 때) 이면, FET(10)는 S(source)에서 D(drain)으로 도통되고, 아날로그 스위치(20)는 JTAG_EN 핀의 컨트롤로 입력 A,B에 대해 출력 1,2로 연결되도록 하여 Multi-ICE를 연결하면 된다.If Vg <Vs (ie, when the General Purpose Input / Output (GPIO) pin is low), the FET 10 conducts from S (source) to D (drain), and the analog switch 20 controls the JTAG_EN pin. Connect Multi-ICE by connecting output A, B to output 1,2.

이때에는 TCK 및 RTCK 단자로 해당 신호가 출력되므로 Multi-ICE를 연결할 수 있다.At this time, the corresponding signal is output to the TCK and RTCK terminals so that the Multi-ICE can be connected.

이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다. The present invention is not limited to the embodiments described above, and various modifications and changes can be made by those skilled in the art, which are included in the spirit and scope of the present invention as defined in the appended claims.

이상에서 살펴본 바와 같이, 단말기 개발 시 디버깅을 위해 단말기의 MSM과 JTAG을 연결할 때 TCK 및 RTCK를 출력하도록 스위치를 구비함으로써, 하드웨어적인 추가없이 Trace32와 Multi-ICE를 간편하게 연결할 수 있는 편리함이 있다.As described above, when the terminal is developed, the switch is provided to output the TCK and the RTCK when connecting the MSM and the JTAG of the terminal for debugging, so that the Trace32 and the Multi-ICE can be easily connected without any additional hardware.

즉, 단말기 개발에 효율성을 높일 수 있는 효과가 있다.That is, there is an effect that can increase the efficiency in the terminal development.

Claims (2)

단말기의 MSM의 프로세서를 구동시키기 위한 프로그램 전송 및 소스 디버깅을 위해 상기 MSM과 연결하는 Trace32 및 Multi-ICE와 호환성을 갖는 JTAG에 있어서,In JTAG compatible with Trace32 and Multi-ICE connected to the MSM for program transfer and source debugging for driving the processor of the MSM of the terminal, 상기 MSM의 TCK를 입력받고 GPIO에 따라 제어되는 제1 스위치와;A first switch receiving the TCK of the MSM and controlled according to a GPIO; 상기 TCK와 제1 스위치의 출력신호 및 JTAG_EN신호를 각각 입력받아 TCK 또는, TCK와 RTCK를 출력하는 제2 스위치를 포함하는 것을 특징으로 하는 Trace32 및 Multi-ICE와 호환되는 JTAG.And a second switch configured to receive the output signal of the TCK and the first switch and the JTAG_EN signal, respectively, and output a TCK or a TCK and RTCK. 제 1 항에 있어서, The method of claim 1, 상기 제1 스위치는, MosFET이고,The first switch is a MosFET, 상기 제2 스위치는, 입력신호에 따라 출력신호를 1,2번 단자 또는 3,4번 단자로 출력하는 스위치인 것을 특징으로 하는 Trace32 및 Multi-ICE와 호환되는 JTAG.The second switch is a JTAG compatible with Trace32 and Multi-ICE, characterized in that the switch for outputting the output signal to the terminals 1, 2 or 3, 4 according to the input signal.
KR1020040057806A 2004-07-23 2004-07-23 JTAG used Trace32 and Multi-ICE KR100565685B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040057806A KR100565685B1 (en) 2004-07-23 2004-07-23 JTAG used Trace32 and Multi-ICE

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040057806A KR100565685B1 (en) 2004-07-23 2004-07-23 JTAG used Trace32 and Multi-ICE

Publications (2)

Publication Number Publication Date
KR20060008126A true KR20060008126A (en) 2006-01-26
KR100565685B1 KR100565685B1 (en) 2006-03-30

Family

ID=37119262

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040057806A KR100565685B1 (en) 2004-07-23 2004-07-23 JTAG used Trace32 and Multi-ICE

Country Status (1)

Country Link
KR (1) KR100565685B1 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6425101B1 (en) 1998-10-30 2002-07-23 Infineon Technologies North America Corp. Programmable JTAG network architecture to support proprietary debug protocol
JP4401039B2 (en) 2001-06-13 2010-01-20 株式会社ルネサステクノロジ Semiconductor integrated circuit
KR20050030253A (en) * 2003-09-25 2005-03-30 삼성전자주식회사 Interface device for jtag i/o test
KR20050121877A (en) * 2004-06-23 2005-12-28 주식회사 팬택앤큐리텔 Jtag mode interface circuit of the mobile communication terminal

Also Published As

Publication number Publication date
KR100565685B1 (en) 2006-03-30

Similar Documents

Publication Publication Date Title
US6829727B1 (en) In-circuit emulation of single chip microcontrollers
US6668339B1 (en) Microprocessor having a debug interruption function
US6279103B1 (en) Method and device for providing an instruction trace from an on-chip CPU using control signals from the CPU
CN100386743C (en) Debugging method of embedded system and its system
US6845027B2 (en) Semiconductor chip
EP0849669A1 (en) Diagnostic procedures in an integrated circuit device
JPH0769853B2 (en) In-circuit emulator
CN111045930A (en) Method and system for downloading and debugging optical module code
US20040163012A1 (en) Multiprocessor system capable of efficiently debugging processors
US20050044452A1 (en) Program processing device
US20080126862A1 (en) System and Method for Testing Software Code for Use on a Target Processor
US9367488B1 (en) System on a chip (SoC) RHBD structured ASIC
KR100565685B1 (en) JTAG used Trace32 and Multi-ICE
JP4981254B2 (en) Computing device
CN110717311A (en) FPGA internal access system and FPGA verification method
Bannatyne Debugging aids for systems-on-a-chip
CN110109006A (en) A kind of JTAG level pinboard, veneer and debugging single board system
US7949917B2 (en) Maintaining data coherency in multi-clock systems
CN114489743A (en) Program programming and loading operation method of on-chip programmable system
US5721879A (en) Emulator dedicated one-chip microcomputer
KR100606750B1 (en) apparatus for downloading program, which is used for handy set
CN113064833A (en) Single chip microcomputer simulation method, system, device, equipment and storage medium
KR100487195B1 (en) Circuit for reducing leakage current of processor
US5860013A (en) Flexible interrupt system for an integrated circuit
CN110442548B (en) System on chip and interface data processing method and device thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090105

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee