KR20060007634A - Phase change memory device and method for forming the same - Google Patents
Phase change memory device and method for forming the same Download PDFInfo
- Publication number
- KR20060007634A KR20060007634A KR1020040056488A KR20040056488A KR20060007634A KR 20060007634 A KR20060007634 A KR 20060007634A KR 1020040056488 A KR1020040056488 A KR 1020040056488A KR 20040056488 A KR20040056488 A KR 20040056488A KR 20060007634 A KR20060007634 A KR 20060007634A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- interlayer insulating
- forming
- contact hole
- phase change
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 230000008859 change Effects 0.000 title claims abstract description 65
- 239000011229 interlayer Substances 0.000 claims abstract description 64
- 239000010410 layer Substances 0.000 claims abstract description 50
- 230000001681 protective effect Effects 0.000 claims abstract description 45
- 239000011261 inert gas Substances 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 32
- 125000006850 spacer group Chemical group 0.000 claims description 32
- 239000004020 conductor Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 25
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 14
- 238000004544 sputter deposition Methods 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- RVSGESPTHDDNTH-UHFFFAOYSA-N alumane;tantalum Chemical compound [AlH3].[Ta] RVSGESPTHDDNTH-UHFFFAOYSA-N 0.000 claims description 3
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 3
- 239000012782 phase change material Substances 0.000 abstract description 10
- 238000000992 sputter etching Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 145
- 230000008569 process Effects 0.000 description 24
- 239000007789 gas Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 6
- 239000001301 oxygen Substances 0.000 description 6
- 229910052760 oxygen Inorganic materials 0.000 description 6
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 206010037660 Pyrexia Diseases 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- -1 chalcogenide compound Chemical class 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
하부전극 및 상변화막이 양호한 접촉 특성을 가지는 상변화 기억 소자 및 그 형성 방법이 개시된다. 이 방법은 하부전극을 보호하기 위한 보호막을 형성하고 층간절연막을 형성한 후, 상기 보호막을 식각 정지층으로 하여 층간절연막을 패터닝하고 노출된 보호막을 불활성 가스를 이용한 스퍼터링 식각으로 제거하는 것을 포함한다.A phase change memory device having a good contact characteristic between a lower electrode and a phase change film and a method of forming the same are disclosed. The method includes forming a protective film for protecting the lower electrode, forming an interlayer insulating film, patterning the interlayer insulating film using the protective film as an etch stop layer, and removing the exposed protective film by sputter etching using an inert gas.
상변화 물질, 상변화 기억 소자Phase change material, phase change memory element
Description
도 1은 통상적인 방법에 따른 상변화 기억 소자를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a phase change memory element according to a conventional method.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.2 to 4 are cross-sectional views of a semiconductor substrate for describing a method of forming a semiconductor device in accordance with an embodiment of the present invention.
도 5 내지 도 10은 본 발명의 일 실시예에 따른 상변화 기억 소자 형성 방법을 설명하기 위한 반도체 기판의 단면도들이다.5 to 10 are cross-sectional views of a semiconductor substrate for explaining a method of forming a phase change memory device according to an embodiment of the present invention.
본 발명은 반도체 기억 소자에 관한 것으로서, 더욱 상세하게는 상변화 기억 소자 및 그 형성 방법에 관한 것이다.The present invention relates to a semiconductor memory device, and more particularly, to a phase change memory device and a method of forming the same.
반도체 기억 소자들은 전원 공급이 중단되었을 때, 데이터의 보유 유무에 따라, 크게 휘발성 기억 소자 및 비휘발성 기억소자로 나누어 질 수 있다. 휘발성 기억 소자의 대표적인 것이 디램 소자 및 에스램 소자이며, 비휘발성 기억소자의 대표적인 것이 플래쉬 기억 소자이다. 이와 같은 전형적인 기억 소자들은 저장된 전 하 유무에 따라 논리 "0" 또는 논리 "1"을 나타냄으로써 기억 소자로서의 기능을 한다.When the power supply is interrupted, the semiconductor memory devices can be largely divided into volatile memory devices and nonvolatile memory devices, depending on whether data is held. Representative examples of the volatile memory devices are DRAM devices and SRAM devices, and representative examples of the nonvolatile memory devices are flash memory devices. Such typical memory elements function as memory elements by indicating logic " 0 " or logic " 1 " depending on the presence or absence of stored charge.
최근, 비휘발 특성, 임의 접근, 저전력 동작 특성, 고집적도를 가능하게 하는 새로운 기억 소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것이 상변화 기억 소자이다. 상변화 기억 소자는 전류 펄스에 의한 저항 가열(heat)에 의존하여 그 결정 상태가 변하는 상변화 물질을 사용한다. 통상적으로 상변화 물질로서 게르마늄(Ge), 안티모니(Sb) 및 텔루리움(Te)으로 구성된 칼코겐 화합물(GST)을 사용한다.Recently, many efforts have been made to develop a new memory device that enables non-volatile characteristics, random access, low power operating characteristics, and high integration, and a representative one of the phase change memory devices has appeared. The phase change memory element uses a phase change material whose crystal state changes depending on resistance heat caused by a current pulse. Typically, a chalcogenide compound (GST) composed of germanium (Ge), antimony (Sb) and tellurium (Te) is used as the phase change material.
비정질 상태의 상변화 물질은 높은 전기적 저항을 나타내고, 비정질 상태의 상변화 물질이 점차적으로 결정질 상태로 변하면 그 전기적 저항은 점차 감소한다. 결정 상태에 따라서 저항의 크기가 서로 다르기 때문에 저항 차이를 감지하여 논리 정보를 결정할 수 있다.The phase change material in the amorphous state shows high electrical resistance, and the electrical resistance gradually decreases when the phase change material in the amorphous state gradually changes to the crystalline state. Since the size of the resistor is different depending on the decision state, logic information can be determined by detecting the resistance difference.
이와 같은 상변화 물질을 이용한 상변화 기억 소자에서 상변화 물질막은 두 전극들 사이에 위치한다. 전극 및 상변화 물질이 접촉하여 형성되는 접촉 영역은 소자의 동작속도, 전력 요구 조건, 소자의 성능과 관련이 있다. 상변화 물질막 중 전극과 접촉하는 접촉 영역 주위의 일부 상변화 물질(이하에서 '프로그램 영역(program region)'이라 칭함)이 그 결정 상태가 변한다. 이러한 프로그램 영역의 부피가 작을 수록 원하는 결정 상태를 형성하기 위해 필요 되는 프로그램 전류는 작아진다. 이와 같은 프로그램 영역의 부피는 접촉 영역의 면적과 관련이 있다. 따라서, 프로그램 전류 또는 시간을 줄이기 위해서 접촉 영역의 크기를 줄이기 위 한 많은 노력들이 시도되고 있다.In the phase change memory device using the phase change material, the phase change material film is positioned between the two electrodes. Contact areas formed by contacting electrodes and phase change materials are related to the device's operating speed, power requirements, and device performance. Some phase change materials (hereinafter, referred to as 'program regions') around the contact area in contact with the electrodes of the phase change material film change their crystal states. The smaller the volume of this program region, the smaller the program current required to form the desired crystal state. The volume of such a program area is related to the area of the contact area. Therefore, many efforts have been made to reduce the size of the contact area in order to reduce the program current or time.
이 같은 노력의 일환으로서 콘택홀에 상변화막을 형성하는 방법이 소개된바 있다. 도 1은 이 같은 통상적인 방법에 따른 상변화 기억 소자를 개략적으로 도시하는 반도체 기판의 단면도이다. 도 1에서 참조번호 11은 기판을, 참조번호 13은 하부전극을, 참조번호 15는 층간절연막을, 참조번호 17은 콘택홀을, 참조번호 19는 상변화막을, 참조번호 21은 상부전극을 각각 가리킨다.As part of this effort, a method of forming a phase change film in a contact hole has been introduced. 1 is a cross-sectional view of a semiconductor substrate schematically showing a phase change memory element according to such a conventional method. In Fig. 1,
도 1을 참조하여 통상적인 방법에 따른 상변화 기억 소자 형성 방법을 설명을 하면, 먼저 기판(11) 상에 하부전극(13)을 형성한 후 층간절연막(15)을 형성한다. 잘 알려진 포토리소그라피(photolithography) 공정을 사용하여 상기 층간절연막(15)을 패터닝 하여 상기 하부전극(13)을 노출시키는 콘택홀(17)을 형성한다. 다음 상변화막(19) 및 상부전극(21)을 차례로 형성한다.Referring to FIG. 1, a method of forming a phase change memory device according to a conventional method will be described. First, a
하지만 상술한 통상적인 방법에 따르면 하부전극(13) 상부 면에 원치 않는 고저항 막질 또는 식각 잔류물이 발생할 수 있다. 예컨대, 층간절연막(15)은 통상적으로 실리콘 산화막으로 형성되는 데, 그 증착 공정 중에 산소에 의해서 하부전극(13)이 산화될 수 있다. 또한, 콘택홀 형성을 위한 층간절연막(15)막 패터닝 공정에서 식각 가스와 하부전극이 반응을 하여 하부전극(13) 상부 표면에 고정항의 높은 금속 폴리머(polymer)가 형성될 수 있다. 더 나아가서, 층간절연막(15)을 패터닝 할 때 사용되는 포토레지스트를 제거할 때, 통상적으로 산소 또는 오존 플라즈마가 이용되는데, 이 같은 산소 또는 오존 플라즈마에 의해서도 하부전극(13)의 상부가 산화될 수 있다.However, according to the conventional method described above, unwanted high resistance film or etching residue may occur on the upper surface of the
결국 하부전극(13) 및 상변화막(19) 사이에 원치 않는 고저항의 막질이 잔존하게 되며 이는 소자 동작에 중대한 영향을 준다. 즉, 하부전극 상에 형성되는 고 저항층에 의해서 상변화 기억 소자를 셋(st)시킨 후에는 저항이 높아지게 되고, 또한 리셋(reset) 시킬 때 충분한 전류가 상변화막에 공급되지 못하여 리셋이 불완전하게 이루어지게 되어 리셋과 셋 사이의 저항비가 감소하여 데이터를 읽고 쓰는 특성이 저해된다.As a result, an unwanted high resistance film quality remains between the
뿐만 아니라 프로그램 전류를 감소시키기 위해서는 하부전극 및 상변화막 사이의 접촉 면적을 줄일 필요가 있다.In addition, in order to reduce the program current, it is necessary to reduce the contact area between the lower electrode and the phase change film.
따라서, 본 발명의 실시예들은 하부전극 및 상부전극 사이의 접촉 특성이 양호한 상변화 기억 소자 및 그 형성 방법을 제공하는 것을 목적으로 한다.Accordingly, it is an object of the present invention to provide a phase change memory device having a good contact characteristic between a lower electrode and an upper electrode and a method of forming the same.
이에 더하여 본 발명은 하부전극 및 상변화막 사이의 접촉 면적이 감소된 상변화 기억 소자 및 그 형성 방법을 제공하는 것을 또 다른 목적으로 한다.In addition, another object of the present invention is to provide a phase change memory device having a reduced contact area between a lower electrode and a phase change film and a method of forming the same.
상기 본 발명의 목적들을 달성하기 위하여 상변화 기억 소자 형성 방법이 제공된다. 본 발명의 상변화 기억 소자 형성 방법은 반도체 기판 상에 하부전극을 형성하고, 상기 하부전극을 덮도록 상기 반도체 기판 상에 보호막을 형성하고, 상기 보호막 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝 하여 상기 하부전극상의 보호막을 노출시키는 콘택홀을 형성하고, 상기 콘택홀에 의해 노출된 보호막을 불활성 가스를 이용한 스퍼터링 식각으로 제거하여 상기 하부전극을 노출시키 고, 상변화막 및 상부전극막을 순차적으로 형성하는 것을 포함한다. In order to achieve the above object of the present invention, a method of forming a phase change memory device is provided. In the method of forming a phase change memory device according to the present invention, a lower electrode is formed on a semiconductor substrate, a protective film is formed on the semiconductor substrate so as to cover the lower electrode, an interlayer insulating film is formed on the protective film, and the interlayer insulating film is formed. Patterning to form a contact hole exposing the protective film on the lower electrode, and removing the protective film exposed by the contact hole by sputtering etching with an inert gas to expose the lower electrode, and the phase change film and the upper electrode film sequentially It includes forming with.
이 같은 본 발명의 상변화 기억 소자 형성 방법에 따르면, 층간절연막 패터닝 공정시 상기 하부적극이 상기 보호막에 의해서 보호되며, 또한 상기 층간절연막 형성 전에 상기 보호막이 형성되기 때문에 상기 하부전극이 상기 층간절연막 증착 공정 중에 부분적으로 산화되는 것이 방지된다. 한편, 노출된 보호막은 불활성 가스를 사용하는 스퍼터링 식각에 의해서 제거되기 때문에 상기 하부전극이 손상을 받지 않게 된다. 결국, 하부전극과 상변화막 사이에 원치 않는 고 저항막의 생성을 억제할 수 있어 안정적인 읽기 및 쓰기 동작을 보증할 수 있다.According to the method of forming a phase change memory device of the present invention, the lower electrode is protected by the protective film during the interlayer insulating film patterning process, and since the protective film is formed before the interlayer insulating film is formed, the lower electrode is deposited on the interlayer insulating film. Partial oxidation during the process is prevented. On the other hand, since the exposed protective film is removed by the sputtering etching using an inert gas, the lower electrode is not damaged. As a result, it is possible to suppress the generation of an unwanted high resistance film between the lower electrode and the phase change film, thereby ensuring a stable read and write operation.
상변화 기억 소자의 경우 상기 하부전극 및 상기 상변화막 사이의 접촉 면적이 작은 것이 바람직하다. 따라서, 상기 콘택홀을 형성한 후 상기 콘택홀 내부 및 상기 층간절연막 상에 스페이서 절연막을 형성하고, 상기 스페이서 절연막을 전면 재식각하여 상기 콘택홀 측벽들 상에 스페이서를 형성하는 것을 더 포함하는 것이 바람직할 것이다.In the case of a phase change memory device, it is preferable that the contact area between the lower electrode and the phase change film is small. Therefore, the method may further include forming a spacer insulating film on the inside of the contact hole and on the interlayer insulating film after forming the contact hole, and forming a spacer on the sidewalls of the contact hole by re-etching the spacer insulating film. something to do.
일 실시예에 있어서, 상기 불활성 가스는 아르곤을 포함 할 수 있으며, 특별히 여기에 한정되는 것은 아니다.In one embodiment, the inert gas may include argon, but is not particularly limited thereto.
일 실시예에 있어서, 상기 층간절연막을 패터닝 하여 상기 도전체 상의 보호막을 노출시키는 콘택홀을 형성하는 것은: 상기 층간절연막 상에 포토레지스트 패턴을 형성하고, 상기 보호막을 식각 저지층으로 사용하여 상기 포토레지스트 패턴에 의해 노출된 층간절연막을 식각하여 상기 보호막을 노출시키고, 상기 포토레지스트를 제거하는 것을 포함하여 이루어진다. In example embodiments, the forming of the contact hole exposing the passivation layer on the conductor by patterning the interlayer insulating layer may include: forming a photoresist pattern on the interlayer insulating layer and using the passivation layer as an etch stop layer. And etching the interlayer insulating film exposed by the resist pattern to expose the protective film and to remove the photoresist.
일 실시예에 있어서, 상기 보호막은 실리콘질화막, 실리콘산화질화막, 알루미늄산화막, 또는 티타늄산화막으로 형성될 수 있으며, 특별히 여기에 한정되는 것은 아니다.In one embodiment, the protective film may be formed of a silicon nitride film, a silicon oxynitride film, an aluminum oxide film, or a titanium oxide film, but is not particularly limited thereto.
상기 상변화 기억 소자 형성 방법에서 하부전극 및 상변화막 사이의 접촉 구조 형성 방법은 반도체 소자 형성 방법은 반도체 제조 공정의 다양한 분야에 널리 아주 유용하게 적용될 수 있을 것이다. 하부 도전체가 층간절연막을 관통하는 플러그와 접촉하는 구조를 필요로 하는 공정들에 적용될 수 있을 것이다. 예컨대, 하부 도전체에 전기적으로 접속하는 콘택 플러그 공정에도 유용하게 적용될 것이다.In the method of forming a phase change memory device, the method of forming a contact structure between the lower electrode and the phase change film may be very usefully applied to various fields of the semiconductor manufacturing process. The lower conductor may be applied to processes requiring a structure in contact with a plug passing through the interlayer insulating film. For example, it will be usefully applied to a contact plug process that electrically connects to a lower conductor.
상기 목적들을 달성하기 위하여 본 발명은 반도체 소자 형성 방법을 제공한다. 본 발명의 반도체 소자 형성 방법은 도전체를 구비한 반도체 기판 상에 상기 도전체를 덮는 보호막을 형성하고, 상기 산화방지막 상에 층간절연막을 형성하고, 상기 층간절연막을 패터닝 하여 상기 도전체 상의 보호막을 노출시키는 콘택홀을 형성하고, 노출된 보호막을 불활성 가스를 이용한 스퍼터링 식각으로 제거하여 상기 도전체를 노출시키고, 상기 콘택홀을 채우도록 상기 층간절연막 상에 물질막을 형성하는 것을 포함한다.In order to achieve the above objects, the present invention provides a method for forming a semiconductor device. In the method of forming a semiconductor device of the present invention, a protective film covering the conductor is formed on a semiconductor substrate having a conductor, an interlayer insulating film is formed on the antioxidant film, and the interlayer insulating film is patterned to form a protective film on the conductor. Forming a contact hole for exposing and removing the exposed protective film by sputtering etching with an inert gas to expose the conductor, and forming a material film on the interlayer insulating film to fill the contact hole.
이 같은 본 발명의 반도체 소자 형성 방법에 따르면, 층간절연막 패터닝 공정시 상기 도전체가 상기 보호막에 의해서 보호되며, 또한 상기 층간절연막 형성 전에 상기 보호막이 형성되기 때문에 상기 도전체가 상기 층간절연막 증착 공정 중에 부분적으로 산화되는 것이 방지된다. 한편, 노출된 보호막은 불활성 가스를 사용하는 스퍼터링 식각에 의해서 제거되기 때문에 상기 도전체가 손상을 받지 않게 된다. 따라서 상기 도전체 및 상기 물질막 사이의 신뢰성 있는 접촉 특성을 확보할 수 있다.According to the method of forming a semiconductor device of the present invention, the conductor is partially protected during the interlayer insulating film patterning process, and the conductor is partially formed during the interlayer insulating film deposition process because the protective film is formed before the interlayer insulating film is formed. Oxidation is prevented. On the other hand, since the exposed protective film is removed by sputtering etching using an inert gas, the conductor is not damaged. Therefore, reliable contact characteristics between the conductor and the material film can be secured.
예컨대 상기 물질막이 도전막으로 형성되면 상기 반도체 소자 형성 방법은 반도체 제조 공정에 널리 수행되는 콘택 플러그 공정에 대응할 것이다. 이 경우 우수한 콘택 저항 특성이 확보될 수 있다.For example, when the material film is formed of a conductive film, the method of forming a semiconductor device may correspond to a contact plug process widely performed in a semiconductor manufacturing process. In this case, excellent contact resistance characteristics can be secured.
상기 본 발명의 목적들을 달성하기 위하여 상변화 기억 소자가 제공된다. 본 발명의 상변화 기억 소자는 반도체 기판상에 형성된 하부전극과, 상기 기판상에 형성되고 콘택홀을 구비한 층간절연막과, 상기 콘택홀 측벽들 상에 형성된 스페이서와, 상기 스페이서 및 층간절연막과 상기 하부전극 사이에 개재하여 상기 하부전극을 보호하는 보호막과, 상기 스페이서에 의해 노출된 보호막, 상기 스페이서 및 상기 층간절연막 상에 형성된 상변화막과, 상기 상변화막 상에 형성된 상부전극막을 포함한다. In order to achieve the above objects of the present invention, a phase change memory device is provided. The phase change memory device of the present invention includes a lower electrode formed on a semiconductor substrate, an interlayer insulating film formed on the substrate and having a contact hole, a spacer formed on the contact hole sidewalls, the spacer and the interlayer insulating film, and A protective film protecting the lower electrode through the lower electrode, a protective film exposed by the spacer, a phase change film formed on the spacer and the interlayer insulating film, and an upper electrode film formed on the phase change film.
일 실시예에 있어서, 상기 스페이서에 의해 노출된 하부전극에 마주하는 상기 상부전극막은 상기 하부전극을 향해 튀어나온 팁을 구비한다.In one embodiment, the upper electrode film facing the lower electrode exposed by the spacer has a tip protruding toward the lower electrode.
이상의 본 발명의 목적들, 다른 목적들, 특징들 및 이점들은 첨부된 도면과 관련된 이하의 바람직한 실시예들을 통해서 쉽게 이해될 것이다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 첨부된 도면들에 있어서, 층 (또는 막), 패턴 및 영역들의 두께는 명확 성을 기하기 위하여 과장되어진 것이다. 또한, 바람직한 실시예들을 설명함에 있어서, 층 (또는 막)이 다른 층 (또는 막) 또는 기판 "상"에 있다고 (또는 형성된다고) 언급되어지는 경우에 그것은 다른 층 (또는 막) 또는 기판상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.Objects, other objects, features and advantages of the present invention will be readily understood through the following preferred embodiments associated with the accompanying drawings. However, the present invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the spirit of the present invention to those skilled in the art will fully convey. In the accompanying drawings, the thicknesses of layers (or films), patterns, and regions are exaggerated for clarity. In addition, in describing preferred embodiments, where a layer (or film) is said to be (or formed) on another layer (or film) or substrate it is described on another layer (or film) or substrate. It may be formed directly or a third layer may be interposed therebetween. Like numbers refer to like elements throughout.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자 형성 방법을 설명하기 위한 주요 공정 순서에 따른 반도체 기판의 단면도들이다. 먼저 도 2를 참조하여 반도체 기판(101) 상에 도전체(103)를 형성한다. 상기 도전체(103)를 덮는 보호막(105)을 형성한다. 상기 보호막(105)은 후속 공정에서 상기 도전체(103)의 산화를 방지할 수 있는 산화방지 기능을 가지는 막질로 형성되는 것이 바람직하다. 예컨대, 상기 보호막(105)은 실리콘질화막, 실리콘산화질화막, 알루미늄산화막, 또는 티타늄산화막 등으로 형성될 수 있으며, 이들은 단지 예시적으로 열거한 것에 지나지 않으며 여기에 한정되는 것은 아니다. 상기 보호막(105)은 화학기상증착법, 물리기상증착법, 스퍼터링법, 원자층증착법 등을 사용하여 형성될 수 있다.2 to 4 are cross-sectional views of a semiconductor substrate according to a main process sequence for explaining a method of forming a semiconductor device according to an embodiment of the present invention. First, the
계속 해서 도 2를 참조하여, 층간절연막(107)을 형성한다. 이때, 상기 도전체(103)는 상기 보호막(105)으로 보호되기 때문에, 상기 층간절연막(107) 증착 공정에서 상기 도전체(103)는 산화되지 않는다.Subsequently, referring to FIG. 2, an
상기 층간절연막(107)은 잘 알려진 박막 증착 기술을 사용해서 형성될 수 있으며, 예컨대, 실리콘 산화막으로 형성된다. 상기 층간절연막(107) 상에 콘택홀을 한정하는 개구부(111)를 가지는 감광성막 패턴(109), 예컨대 포토레지스트 패턴 을 형성한다. The
다음 도 3을 참조하여, 상기 보호막(105)을 식각 정지층으로 사용하여 상기 개구부(111)에 의해 노출된 층간절연막(107)을 식각하여 상기 보호막(105)을 노출시키는 콘택홀(113)을 형성한다. 이때, 상기 층간절연막(107)에 대한 식각은 식각 가스를 사용하는 건식식각에 의해서 이루어지며, 상기 보호막(105)에 대해서 상기 층간절연막(107)을 선택적으로 식각할 수 있는 식각 가스가 사용된다. 이때, 상기 도전체(103) 상에는 상기 보호막(105)이 형성되어 있어, 상기 층간절연막(107)에 대한 식각 공정에 사용되는 식각 가스와 상기 도전체(103)는 반응을 하지 않는다.Next, referring to FIG. 3, the
계속해서, 상기 감광막 패턴(109)을 잘 알려진 방법으로 제거한다. 즉, 황산 스트립 및 산소 또는 오존 플라즈마 애싱을 통해서 감광막 패턴(109) 및 식각 부산물을 제거한다. 이때, 상기 도전체(103)는 상기 보호막(105)으로 보호되기 때문에, 산소 또는 오존 플라즈마에 의한 상기 도전체(103)의 산화는 일어나지 않는다.Subsequently, the
다음 도 4를 참조하여, 노출된 보호막(105)을 불활성 가스를 사용하는 스퍼터링 식각으로 제거하여 상기 도전체(103)를 노출시킨다. 예컨대, 불활성 가스로서 아르콘 가스가 사용된다. 다음, 상기 콘택홀(113)을 채우도록 상기 층간절연막(107) 상에 물질막(115)을 형성한다. 상기 물질막(115)은 도전막 또는 상변화막일 수 있다.Next, referring to FIG. 4, the exposed
후속 공정으로서, 도전막 증착 및 패터닝 공정 등을 진행한다.As a subsequent step, a conductive film deposition, a patterning step, and the like are performed.
이상에서 설명한 본 발명에 따르면, 상기 도전체(103) 및 상기 물질막(115) 사이의 우수한 접촉 특성을 구현할 수 있다.
According to the present invention described above, it is possible to implement excellent contact characteristics between the
상술한 방법에서, 상기 감광성막 패턴(109)을 제거한 후 상기 콘택홀(113) 측벽들 상에 스페이서를 더 형성할 수 있다.In the above-described method, a spacer may be further formed on sidewalls of the
이제 도 5 내지 도 9를 참조하여 바람직한 실시예에 따른 상변화 기억 소자 형성 방법을 설명을 하기로 한다. 본 실시예는 상변화 기억 소자 형성 방법, 특히 하부전극, 상변화막 및 상부전극으로 이루어진 정보저장 요소에 관한 것이기 때문에, 통상적으로 상변화 기억 소자 형성 방법에서 진행되는 소자분리 공정, 접근 트랜지스터 형성 공정, 비트라인 공정, 워드라인 공정, 콘택 플러그 공정 등에 대해서는 설명을 생략하기로 한다.A method of forming a phase change memory device according to a preferred embodiment will now be described with reference to FIGS. 5 to 9. Since the present embodiment relates to a method of forming a phase change memory element, in particular, an information storage element including a lower electrode, a phase change film, and an upper electrode, an element isolation process and an access transistor forming process that are generally performed in the phase change memory element formation method. The description of the bit line process, the word line process, and the contact plug process will be omitted.
먼저 도 5를 참조하여, 반도체 기판(101) 상에 하부전극(103)을 형성한다. 하부전극(101)은 타이타늄 질화막(TiN), 타이타늄 알루미늄 질화막(TiAlN), 타이타늄 실리콘 질화막(TiSiN), 탄탈률 알루미늄 질화막(TaAlN), 또는 탄탈륨 실리콘 질화막(TaSiN)을 형성하는 것이 바람직하다. 상기 하부전극(101)을 덮는 보호막(103)을 형성한다. 상기 보호막(103)은 후속 공정들에서 상기 하부전극(101)을 보호하는 기능을 갖는 막질로서 특히 상기 하부전극(103)이 산화되는 것을 방지하는 기능을 갖는 막질이다. 예컨대, 상기 보호막(105)으로서, 실리콘질화막, 실리콘산화질화막, 알루미늄산화막, 또는 티타늄산화막 등이 있으며, 이들은 단지 예시적으로 열거한 것에 지나지 않으며 여기에 한정되는 것은 아니다.First, referring to FIG. 5, the
상기 보호막(103) 상에 층간절연막(107)을 형성한다. 상기 층간절연막(103)은 실리콘 산화막으로 형성된다.An interlayer insulating
다음 도 6을 참조하여, 상기 층간절연막(107) 상에 상기 하부전극(103)을 노 출시킬 콘택홀을 한정하는 직경 d1 의 개구부(111)를 가지는 포토레지스트 패턴(109)을 형성한다. 포토레지스트 패턴(109)은 잘 알려진 포토리소그라피 공정으로 형성된다. 즉, 상기 층간절연막(107) 상에 스핀 코우팅 등의 방법으로 포토레지스트막을 형성한 후, 미리 준비된 포토 마스크를 사용하여 노광 한 후 적절한 현상액을 사용하여 현상한다. 이에 따라 포토 마스크의 패턴에 대응하는 패턴을 갖는 포토레지스트 패턴이 형성된다. Next, referring to FIG. 6, a
다음 도 7을 참조하여 상기 포토레지스트 패턴(109)을 형성한 후 이를 식각 마스크로 사용하여 상기 개구부(111)에 의해 노출된 층간절연막을 이방성 식각하여 콘택홀(113)을 형성한다. 이때, 상기 보호막(105)이 식각 정지층으로 사용된다. 즉, 상기 보호막(105)은 거의 식각하지 않으면서 상기 층간절연막(107)은 매우 잘 식각하는, 즉 상기 보호막(105)에 대해서 상기 층간절연막(107)을 선택적으로 식각하는 적절한 식각 가스의 조합을 선택하여 식각 공정을 진행한다. 상기 층간절연막(107)에 대한 식각 공정에서 상기 하부전극(103)은 상기 보호막(105)으로 인해서 식각 공격을 받지 않게 된다.Next, referring to FIG. 7, after forming the
상기 콘택홀(113)을 형성한 후, 상기 포토레지스트 패턴(109)을 제거한다. 포토레지스트 패턴(109)의 제거는 황산 스트립 및 산소 또는 오존 플라즈마 애싱을 통해서 이루어지며, 이때, 상기 하부전극(103)은 상기 보호막(105)에 의해서 보호된다.After forming the
후속 공정으로, 상기 콘택홀(113)의 직경을 더 줄여 하부전극 및 상변화막의 접촉 면적을 줄이기 위한 공정이 진행되며 이를 도 8 내지 도 9를 참조하여 설명을 한다. 먼저 도 8을 참조하여, 상기 콘택홀(113)을 완전히 채우지 않을 정도로 스페이서 물질막(117)을 형성한다. 상기 스페이서 물질막(117)은 예컨대, 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막 등으로 형성될 수 있으며, 특별히 여기에 한정되는 것은 아니다.In a subsequent process, a process for reducing the contact area of the lower electrode and the phase change layer by further reducing the diameter of the
여기서, 상기 콘택홀(113)의 직경 및 상기 층간절연막(107)의 두께를 고려하여 상기 스페이서 물질막(117)의 두께를 결정한다.The thickness of the
다음 도 9를 참조하여 전면 재식각 공정을 진행하여 상기 스페이서 물질막(117)을 식각한다. 이에 따라 상기 콘택홀(113)의 측벽들 상에 형성된 스페이서 물질막은 스페이서(119)로서 잔존하고 그 이외의 부분에 형성된 스페이서 물질막(117)은 제거된다. 상기 스페이서(119)로 인해서 직경 d1 을 갖는 상기 콘택홀(113)이 상기 직경 d1 보다 좁은 직경 d2 의 콘택홀(113')로 된다.Next, the
다음 도 10을 참조하여, 좁혀진 콘택홀(113')에 의해 노출된 보호막(105)을 스퍼터링 식각 방법으로 제거하여 상기 하부전극(103)을 노출시킨다. 여기서 상기 스퍼터링 식각 중에 상기 하부전극(103)이 원치 않는 반응에 참여하는 것을 방지하기 위해서, 상기 스퍼터링 식각은 불활성 가스를 이용하는 것이 바람직하다. 예컨대, 아르곤 가스를 사용할 수 있다.Next, referring to FIG. 10, the
계속해서 도 10을 참조하여, 상변화막(121) 및 상부전극(123)을 형성한다. 상기 상부전극(123)은 타이타늄 질화막(TiN), 타이타늄 알루미늄 질화막(TiAlN), 타이타늄 실리콘 질화막(TiSiN), 탄탈륨 알루미늄 질화막(TaAlN), 또는 탄탈륨 실리콘 질화막(TaSiN)으로 형성되는 것이 바람직하다.10, the
여기서 상기 상변화막(121)은 상기 콘택홀(113')을 채우는 데, 이때, 상기 상변화막(121)의 두께에 따라서 상기 상변화막(121)은 상기 콘택홀(113') 상부에서 함몰된 부분을 가질 수 있으며, 여기에 대응하여 상기 상부전극(123)이 상기 하부전극(103)을 향해서 아래로 돌출한 팁(124)을 가질 수 있다. Here, the
한편, 상술한 방법에서, 상기 상변화막(121)을 형성한 후 평탄화 공정을 진행하여 상기 상변화막(121)을 상기 콘택홀(113') 내부에만 남도록 할 수 있다.In the above-described method, the
이상에서 설명한 본 발명에 따른 상변화 기억 소자 구조를 도 10을 참조하여 설명을 하기로 한다.A phase change memory device structure according to the present invention described above will be described with reference to FIG.
도 10을 참조하면 본 발명에 따른 상변화 기억 소자는 하부전극(103), 상변화막(121) 및 상부전극(123)을 포함하는 정보저장 요소를 포함한다. 비록 도시되지 않았지만 상변환 기억 소자는 상기 정보저장 요소에 접근하기 위해서 접근 트랜지스터를 포함하고 상기 정보저장 요소에 저장된 정보를 실어 나르는 비트라인을 포함한다.Referring to FIG. 10, the phase change memory device according to the present invention includes an information storage element including a
상기 상변화막(121)은 층간절연막(107)을 관통하는 콘택 플러그 형태를 나타내며 상기 하부전극(103)에 접촉한다. 또 상기 상변화막(121)은 스페이서(119)에 의해 둘러 싸인다. 상기 스페이서(119) 및 상기 층간절연막(107)과 상기 하부전극(103) 사이에 상기 하부전극(103)을 보호하는 보호막(105)이 개재한다.The
예컨대, 상기 보호막(105)이 열차단 성능이 우수한 막질로 형성되면 상변화 기억 소자의 프로그램 효율을 향상시킬 수 있을 것이다. 왜냐하면, 상기 상변화막(121)의 결정 상태 변화는 상기 하부전극(103) 및 상기 콘택홀내의 상변화막(121) 사이의 접촉면에 인접한 영역에서 일어는 바, 상기 보호막(105)이 상기 하부전극(103) 및 상변화막(121) 의 접촉 영역에 위치하고 있어 그곳에서의 열 방출을 차단하기 때문이다.For example, when the
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.So far, the present invention has been described with reference to the preferred embodiment (s). Those skilled in the art will appreciate that the present invention can be implemented in a modified form without departing from the essential features of the present invention. Therefore, the disclosed embodiments should be considered in descriptive sense only and not for purposes of limitation. The scope of the present invention is shown in the claims rather than the foregoing description, and all differences within the scope will be construed as being included in the present invention.
이상에서 설명한 본 발명의 여러 실시예들에 따르면 도전체 (또는 하부전극) 상에 원치 않는 고 저항막의 발생을 방지할 수 있으며, 특히 상변화 기억 소자 형성의 경우 신뢰서 있는 소자 동작 특성을 확보할 수 있다.According to various embodiments of the present invention described above, it is possible to prevent the generation of an undesired high resistance film on the conductor (or the lower electrode), and in particular, in the case of forming a phase change memory device, it is possible to ensure reliable device operating characteristics. Can be.
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056488A KR20060007634A (en) | 2004-07-20 | 2004-07-20 | Phase change memory device and method for forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056488A KR20060007634A (en) | 2004-07-20 | 2004-07-20 | Phase change memory device and method for forming the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060007634A true KR20060007634A (en) | 2006-01-26 |
Family
ID=37118851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040056488A KR20060007634A (en) | 2004-07-20 | 2004-07-20 | Phase change memory device and method for forming the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060007634A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324067B2 (en) | 2009-03-04 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| KR101478767B1 (en) * | 2009-08-17 | 2015-01-05 | 주식회사 원익아이피에스 | Method of depositing thin film |
-
2004
- 2004-07-20 KR KR1020040056488A patent/KR20060007634A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8324067B2 (en) | 2009-03-04 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| US8518790B2 (en) | 2009-03-04 | 2013-08-27 | Samsung Electronics Co., Ltd. | Method of forming memory device |
| KR101478767B1 (en) * | 2009-08-17 | 2015-01-05 | 주식회사 원익아이피에스 | Method of depositing thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100504698B1 (en) | Phase change memory device and method for forming the same | |
| KR100568109B1 (en) | Phase change memory devices and methods of forming the same | |
| US7547913B2 (en) | Phase-change memory device using Sb-Se metal alloy and method of fabricating the same | |
| JP5058466B2 (en) | Method for forming via structure and method for manufacturing phase change memory element incorporating such via structure | |
| KR100668846B1 (en) | Method of manufacturing phase change RAM device | |
| US7038261B2 (en) | Integrated circuit memory devices having memory cells therein that utilize phase-change materials to support non-volatile data retention | |
| KR100873878B1 (en) | Manufacturing method of phase change memory unit and manufacturing method of phase change memory device using same | |
| US7037749B2 (en) | Methods for forming phase changeable memory devices | |
| KR100669851B1 (en) | Method of manufacturing a phase-changeable memory device | |
| US7485559B2 (en) | Semiconductor device and method of fabricating the same | |
| US20090176329A1 (en) | Phase-change memory device and method of manufacturing the same | |
| JP2006019686A (en) | Phase change storage element and manufacturing method thereof | |
| KR100842903B1 (en) | Phase change RAM device and method of manufacturing the same | |
| CN109888096B (en) | Memory cell, method for manufacturing the same, and memory device | |
| JP2006344948A (en) | Phase transformation memory element and its manufacturing method | |
| JP4955218B2 (en) | Semiconductor device | |
| US20130001505A1 (en) | Multilayer structure comprising a phase change material layer and method of producing the same | |
| KR20060007634A (en) | Phase change memory device and method for forming the same | |
| KR100722769B1 (en) | Phase-change memory device and method of manufacturing the same | |
| KR20100000927A (en) | Method of manufacturing a phase-change memory device | |
| KR100639999B1 (en) | Phase change memory device having phase change layer spacer, and fabricating method thereof | |
| KR100536599B1 (en) | Phase-Changeable Memory Device Structure | |
| KR20070079647A (en) | Method of manufacturing a phase-changeable memory device | |
| KR20060008799A (en) | Method of manufacturing the p hase-changeable memory device | |
| KR20060007902A (en) | Method of forming via hole and method of fabricating phase change memory device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |