KR20060007153A - Analog to digital converter and error compensation method thereof - Google Patents

Analog to digital converter and error compensation method thereof Download PDF

Info

Publication number
KR20060007153A
KR20060007153A KR1020040055910A KR20040055910A KR20060007153A KR 20060007153 A KR20060007153 A KR 20060007153A KR 1020040055910 A KR1020040055910 A KR 1020040055910A KR 20040055910 A KR20040055910 A KR 20040055910A KR 20060007153 A KR20060007153 A KR 20060007153A
Authority
KR
South Korea
Prior art keywords
analog
voltage signal
level
comparison
conversion value
Prior art date
Application number
KR1020040055910A
Other languages
Korean (ko)
Other versions
KR101085915B1 (en
Inventor
오명규
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040055910A priority Critical patent/KR101085915B1/en
Publication of KR20060007153A publication Critical patent/KR20060007153A/en
Application granted granted Critical
Publication of KR101085915B1 publication Critical patent/KR101085915B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 아날로그 디지털 컨버터 및 그의 오류 보정 방법에 관한 것으로서, 보다 상세하게는 아날로그 입력전압신호를 디지털 데이터로 변환하기 전에 일정레벨의 비교전압신호를 발생시켜 디지털 데이터로 변환한 후, 변환값과 이상적인 변환값을 비교하여 그 결과에 따라 그라운드전압레벨 또는 전원전압레벨의 변화를 보상함으로써 아날로그 디지털 컨버터의 오류를 보정하는 기술을 개시한다. 이를 위한 본 발명의 아날로그 디지털 컨버터는, 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부와, 상기 복수개의 비교값을 순차적으로 저장하는 레지스터와, 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부와, 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부와, 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부를 포함하여 구성하는 것을 특징으로 한다.The present invention relates to an analog-to-digital converter and a method for correcting an error thereof. More specifically, before converting an analog input voltage signal into digital data, a comparative voltage signal having a predetermined level is generated and converted into digital data, and then the converted value and the ideal value are ideal. A technique for compensating for an error in an analog-to-digital converter by comparing converted values and compensating for a change in ground voltage level or power supply voltage level according to the result is disclosed. To this end, the analog-to-digital converter of the present invention sequentially compares a plurality of reference voltage signals with one of an analog input voltage signal to be converted into a digital value or an analog comparison input voltage signal for detecting an error of a converted value, respectively, A first comparison section for sequentially outputting the two comparison values, a register for sequentially storing the plurality of comparison values, an ideal conversion value storage section for storing an ideal digital conversion value of the analog input voltage signal, and a register in the register. A second comparison unit comparing the stored conversion value with the ideal digital conversion value, and varying the resistance value according to the output of the second comparison unit to compensate for the change of the ground voltage level and the power supply voltage level, thereby providing a plurality of reference voltage signals and the And a reference voltage generator for generating a comparison input voltage signal. The.

Description

아날로그 디지털 컨버터 및 그의 오류 보정방법{Analog to digital converter and error compensation method thereof}Analog-to-digital converter and error compensation method

도 1은 종래의 아날로그 디지털 컨버터의 개략적인 구성도.1 is a schematic configuration diagram of a conventional analog-to-digital converter.

도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 구성도.2 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.

도 3은 도 2의 기준전압 발생부의 내부 회로도.3 is an internal circuit diagram of a reference voltage generator of FIG. 2.

본 발명은 아날로그 디지털 컨버터 및 그의 오류 보정 방법에 관한 것으로서, 보다 상세하게는 아날로그 입력전압신호를 디지털 데이터로 변환하기 전에 일정레벨의 비교전압신호를 발생시켜 디지털 데이터로 변환한 후, 변환값과 이상적인 변환값을 비교하여 그 결과에 따라 그라운드전압레벨 또는 전원전압레벨의 변화를 보상함으로써 아날로그 디지털 컨버터의 오류를 보정하는 기술이다.The present invention relates to an analog-to-digital converter and a method for correcting an error thereof. More specifically, before converting an analog input voltage signal into digital data, a comparative voltage signal having a predetermined level is generated and converted into digital data, and then the converted value and the ideal value are ideal. Compensation for the error of the analog-to-digital converter by comparing the conversion value and compensating for the change in the ground voltage level or the power supply voltage level according to the result.

일반적으로, 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털신호로 변환하는 장치이다. In general, an analog to digital converter is a device for converting an analog input signal into a digital signal.

도 1은 종래의 아날로그 디지털 컨버터의 개략적인 구성을 나타내는 블록도이다. 종래의 아날로그 디지털 컨버터는 기준전압 발생부(1), 비교부(3), 및 레지 스터(5)로 구성된다.1 is a block diagram showing a schematic configuration of a conventional analog-to-digital converter. The conventional analog-to-digital converter is composed of a reference voltage generator 1, a comparison unit 3, and a register (5).

기준전압 발생부(1)는 아날로그 입력전압신호 ANALOG INPUT와 비교기준이 되는 복수개의 기준전압신호 VREF을 순차적으로 출력한다. 비교부(3)는 아날로그 입력전압신호 ANALOG INPUT와 기준전압신호 VREF를 순차적으로 입력받아 두 전압의 크기를 비교하여 그 결과를 순차적으로 출력한다. 레지스터(5) 10비트 레지스터로서, 비교부(3)로부터 출력된 비교값을 최상위 비트부터 순차적으로 저장한다.The reference voltage generator 1 sequentially outputs the analog input voltage signal ANALOG INPUT and a plurality of reference voltage signals VREF serving as a comparison reference. The comparator 3 sequentially receives the analog input voltage signal ANALOG INPUT and the reference voltage signal VREF, compares the magnitudes of the two voltages, and outputs the results sequentially. Register 5 As a 10-bit register, the comparison value output from the comparator 3 is sequentially stored from the most significant bit.

이와 같이 구성된 종래 아날로그 디지털 컨버터의 동작 및 작용을 설명하면 다음과 같다.Referring to the operation and operation of the conventional analog-to-digital converter configured as described above are as follows.

먼저, 레지스터(5)의 값을 0으로 초기화시킨다. 기준전압 발생부(1)는 전원전압 VDD(1/2 VDD, 1/4 VDD, ‥, 1/256 VDD)를 이용하여 10개의 기준전압신호 VREF를 출력한다.First, the value of the register 5 is initialized to zero. The reference voltage generator 1 outputs ten reference voltage signals VREF using the power supply voltages VDD (1/2 VDD, 1/4 VDD, ..., 1/256 VDD).

그 후, 비교부(3)는 아날로그 입력단(+)으로 입력되는 변환하고자 하는 아날로그 입력전압신호 ANALOG INPUT와 기준전압 입력단(-)으로 입력되는 기준전압신호 VREF의 크기를 비교한다. 그 결과, 아날로그 입력전압신호 ANALOG INPUT 레벨이 기준전압신호 VREF 레벨보다 크면 하이레벨신호를 출력하고, 아날로그 입력전압신호 ANALOG INPUT 레벨이 기준전압신호 VREF 레벨보다 작으면 로우레벨신호를 출력하여 레지스터(5)에 저장한다.Thereafter, the comparison unit 3 compares the magnitude of the analog input voltage signal ANALOG INPUT to be converted to the analog input terminal (+) and the reference voltage signal VREF input to the reference voltage input terminal (−). As a result, a high level signal is output when the analog input voltage signal analog input level is greater than the reference voltage signal VREF level, and a low level signal is output when the analog input voltage signal analog input level is less than the reference voltage signal VREF level. ).

예를 들어, 아날로그 입력전압신호 ANALOG INPUT이 1.2V이고, 기준전압신호 VREF가 0V 내지 5V라고 가정하자.For example, assume that the analog input voltage signal ANALOG INPUT is 1.2V and the reference voltage signal VREF is 0V to 5V.

첫째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압 1/2 VDD(= 2.5V)를 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 크므로 로우레벨신호를 출력하여 레지스터(5)의 최상위 비트(MSB;Most Significant Bit)에 "0"을 저장시킨다.First, the comparator 3 compares the analog input voltage 1.2V and the reference voltage 1/2 VDD (= 2.5V), and as a result, the reference voltage is larger than the analog input voltage, and outputs a low level signal to register 5. "0" is stored in the most significant bit of the MSB.

둘째, 비교부(3)는 입력전압 1.2V과 기준전압 1/4 VDD (= 1.25V)를 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 크므로 로우레벨신호를 출력하여 레지스터(5)의 다음 비트에 "0"을 저장시킨다.Second, the comparator 3 compares the input voltage 1.2V and the reference voltage 1/4 VDD (= 1.25V), and as a result, the reference voltage is larger than the analog input voltage, and outputs a low level signal to the register 5. Store "0" in the next bit.

셋째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압 1/8 VDD (=0.625V)를 비교하고, 그 결과 기준전압이 아날로그 입력전압 보다 작으므로 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다. Third, the comparator 3 compares the analog input voltage 1.2V and the reference voltage 1/8 VDD (= 0.625V), and as a result, the reference voltage is smaller than the analog input voltage, and outputs a high level signal to register 5. Stores "1" in the next bit of.

넷째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압(1/8 VDD인 0.625V + 1/16 VDD인 0.312V) 값을 비교하여, 그 결과 기준전압이 아날로그 입력전압 보다 작으므로 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다.Fourth, the comparison unit 3 compares the value of the analog input voltage 1.2V with the reference voltage (0.625V (1/8 VDD + 0.312V) of 1/16 VDD), and as a result, the reference voltage is lower than the analog input voltage. The level signal is output to store "1" in the next bit of the register (5).

다섯째, 비교부(3)는 아날로그 입력전압 1.2V와 기준전압(1/8 VDD인 0.625V + 1/16인 0.312V + 1/32인 0.156)값을 비교하여, 그 결과 기준전압이 아날로그 입력전압보다 작으므로, 하이레벨신호를 출력하여 레지스터(5)의 그 다음 비트에 "1"을 저장시킨다. Fifth, the comparison unit 3 compares the analog input voltage 1.2V and the reference voltage (0.625V (1/8 VDD + 0.16 0.33V + 1/32 0.156)), and as a result, the reference voltage is analog input. Since it is smaller than the voltage, a high level signal is output to store "1" in the next bit of the register 5.

이와 같은 과정을 레지스터(5)의 최하위 비트(LSB)가 얻어질 때까지 반복하여 최종적으로 최상위 비트(MSB)부터 최하위 비트(LSB)까지 채워진 값이 상기 아날로그 입력신호가 변환된 디지털 값(00111101)이 된다. This process is repeated until the least significant bit (LSB) of the register (5) is obtained, and finally the value filled from the most significant bit (MSB) to the least significant bit (LSB) is converted to the digital value of the analog input signal (00111101). Becomes                         

그러나, 종래의 아날로그 디지털 컨버터는 아날로그 입력신호를 디지털 데이터로 변환하는 경우, 보드(board)의 배선과 내부 회로의 배선저항에 의해 그라운드전압레벨 또는 전원전압레벨이 변하기 쉬워, 그라운드전압레벨 또는 전원전압레벨 근처에서 오류가 발생하는 경우가 많다.However, in the conventional analog-to-digital converter, when converting an analog input signal into digital data, the ground voltage level or the power supply voltage level is likely to change due to the wiring resistance of the board and the internal circuits. Errors often occur near the level.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 아날로그 입력전압신호를 변환하기전에 일정레벨의 비교전압을 이용하여 전원전압단과 그라운드전압단의 변화를 감지하고 저항값을 가변하여 그라운드전압레벨 또는 전원전압레벨의 변화에 따른 오류를 보정함으로써, 아날로그 디지털 컨버터의 특성저하를 방지하는데 있다.An object of the present invention for solving the above problems, before the conversion of the analog input voltage signal, by detecting a change in the power supply voltage terminal and the ground voltage terminal using a constant comparison voltage of a constant level and by varying the resistance value of the ground voltage level or This is to prevent the deterioration of the characteristics of the analog-to-digital converter by correcting an error caused by a change in the power supply voltage level.

상기 과제를 달성하기 위한 본 발명의 아날로그 디지털 컨버터는, 디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부와, 상기 복수개의 비교값을 순차적으로 저장하는 레지스터와, 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부와, 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부와, 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부를 포함하여 구성하는 것을 특징으로 한다.In the analog-to-digital converter of the present invention for achieving the above object, one of the analog input voltage signal to be converted into a digital value or the analog comparison input voltage signal for detecting an error of the conversion value and a plurality of reference voltage signals, respectively A first comparison unit for sequentially comparing the plurality of comparison values, a register for sequentially storing the plurality of comparison values, an abnormal conversion value storage unit for storing an ideal digital conversion value of the analog input voltage signal, and A second comparison unit comparing the conversion value stored in the register with the ideal digital conversion value, and a resistance value according to an output of the second comparison unit to compensate for the change of the ground voltage level and the power supply voltage level. And a reference voltage generator for generating a voltage signal and the comparison input voltage signal. Characterized in that.

본 발명의 아날로그 디지털 컨버터의 오류 보정방법은, 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호의 레벨과 기준전압신호의 레벨을 비교하는 제 1 단계와, 상기 비교 결과에 따른 실제 변환값을 이상적인 변환값과 비교하는 제 2 단계와, 상기 실제 변환값이 상기 이상적인 변환값과 일치하지 않는 경우, 그라운드전압단 및 전원전압단의 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 기준전압신호를 출력하는 제 3 단계와, 상기 보상된 기준전압신호를 이용하여 상기 제 1 단계 및 제 3단계를 반복수행하는 제 4 단계와, 상기 제 2 단계 및 제 4 단계에서 상기 실제 변환값이 상기 이상적인 변환값과 일치하는 경우 상기 아날로그 입력전압신호와 상기 보상된 기준전압신호의 레벨을 비교하는 제 5 단계와, 상기 제 1단계 내지 상기 제5 단계를 반복수행하여 저장된 값을 디지털 변환값으로서 출력하는 제 6 단계를 포함하여 구성함을 특징으로 한다.The error correction method of the analog-to-digital converter of the present invention includes a first step of comparing a level of an analog comparison input voltage signal and a level of a reference voltage signal for detecting an error of a conversion value, and an actual conversion value according to the comparison result. The second step of comparing with the ideal conversion value, and if the actual conversion value does not match the ideal conversion value, the resistance value of the ground voltage terminal and the power supply voltage terminal is varied to change the ground voltage level and the power supply voltage level. A third step of compensating and outputting a reference voltage signal; a fourth step of repeatedly performing the first and third steps using the compensated reference voltage signal; and the actual steps in the second and fourth steps. A fifth step of comparing the level of the analog input voltage signal with the compensated reference voltage signal if the converted value matches the ideal converted value; The repeat step to the fifth step will be a stored value characterized in that it comprises a sixth step of outputting a digital conversion value.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.The above and other objects and features and advantages of the present invention will become more apparent from the following detailed description taken in conjunction with the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 구성도이다. 2 is a block diagram of an analog-to-digital converter according to an embodiment of the present invention.

아날로그 디지털 컨버터는 스위치 SW1, SW2, 기준전압 발생부(100), 비교부(300, 900), 레지스터(500), 및 이상 변환값 저장부(700)로 구성된다.The analog-to-digital converter is composed of switches SW1, SW2, reference voltage generator 100, comparator 300, 900, register 500, and abnormal conversion value storage 700.

기준전압 발생부(100)는 전원전압 VDD과 접지전압 사이에 복수개의 저항을 구비하여, 전원전압 VDD을 1/256, 2/256, ‥‥, 255/256으로 곱하여 각각 255개의 기준전압신호 VREF을 생성하여 그 중 선택적으로 기준전압신호 VREF와 비교전압신호 COMIN를 출력한다. 이때, 비교전압신호 COMIN는 일정레벨 범위의 신호이며 본 발명에서는 0V를 예로들며, 비교전압신호 COMIN는 복수개로 구현할 수 있다.The reference voltage generator 100 includes a plurality of resistors between the power supply voltage VDD and the ground voltage, and multiplies the power supply voltage VDD by 1/256, 2/256, ‥‥, 255/256 to provide 255 reference voltage signals VREF. And selectively outputs the reference voltage signal VREF and the comparison voltage signal COMIN. At this time, the comparison voltage signal COMIN is a signal of a certain level range, and in the present invention, 0V is taken as an example, and the comparison voltage signal COMIN may be implemented in plural.

이때, 본 발명에서 구현하는 10비트 컨버터인 경우 255개의 기준전압신호 VREF 중 10개의 기준전압신호 VREF를 선택하고, 선택된 10개의 기준전압신호 VREF를 순차적으로 비교부(300)로 출력한다. In this case, in the case of the 10-bit converter implemented in the present invention, 10 reference voltage signals VREF are selected from the 255 reference voltage signals VREF, and the 10 reference voltage signals VREF are sequentially output to the comparator 300.

스위치 SW1, SW2는 비교부(300)에 아날로그 입력전압신호 ANALOG INPUT를 입력할지, 비교입력전압신호 COMIN를 입력할지를 제어한다.The switches SW1 and SW2 control whether the analog input voltage signal ANALOG INPUT or the comparison input voltage signal COMIN is input to the comparator 300.

비교부(300)는 입력단(+)에 입력되는 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN와 입력단(-)에 순차적으로 입력되는 기준전압신호 VREF를 각각 비교한다. 그 결과, 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 크면 하이레벨신호를 출력하고, 아날로그 입력전압신호 ANALOG INPUT 또는 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨 보다 작으면 로우레벨신호를 출력한다. The comparator 300 compares the analog input voltage signal ANALOG INPUT or the comparison input voltage signal COMIN input to the input terminal (+) and the reference voltage signal VREF sequentially input to the input terminal (−), respectively. As a result, when the analog input voltage signal ANALOG INPUT or the comparison input voltage signal COMIN is greater than the reference voltage signal VREF level, a high level signal is output, and the analog input voltage signal ANALOG INPUT or the comparison input voltage signal COMIN is smaller than the reference voltage signal VREF level. Outputs a low level signal.

레지스터(500)는 비교부(300)로부터 비교값 Q을 수신하여 각 비트번지에 순차적으로 저장한다. 이렇게 저장된 각 비트의 값이 디지털 변환값이 된다. 본 발명에서는 10비트 레지스터로 구현하고 있으나 8비트, 16비트 등으로 구현될 수도 있다.The register 500 receives the comparison value Q from the comparator 300 and sequentially stores each bit address. The value of each bit thus stored becomes a digital conversion value. In the present invention, but implemented as a 10-bit register may be implemented as 8 bits, 16 bits and the like.

이상 변환값 저장부(700)는 비교입력전압신호 COMIN를 변환했을 때의 이상적 인 변환값을 저장한다. 예를들어, 비교입력전압신호 COMIN가 "0V"인 경우, 이상변환값 저장부(700)에는 "0V"의이상적인 변환값인 "000H"가 저장되어 있다.The abnormal conversion value storage unit 700 stores an ideal conversion value when the comparison input voltage signal COMIN is converted. For example, when the comparison input voltage signal COMIN is "0V", the abnormal conversion value storage unit 700 stores "000H" which is an ideal conversion value of "0V".

비교부(900)는 레지스터(500)에 저장된 10비트의 실제 변환값과 이상 변환값 저장부(700)에 저장되어 있는 10비트의 이상 변환값을 비교하고 그 결과에 따라 저항선택신호 RSEL를 출력한다.The comparison unit 900 compares the 10-bit actual conversion value stored in the register 500 with the 10-bit abnormal conversion value stored in the abnormal conversion value storage unit 700 and outputs the resistance selection signal RSEL according to the result. do.

그에 따라, 기준전압 발생부(100)는 저항선택신호 RSEL에 따라 기준전압신호 VREF를 다시 선택하여 발생시킨다. 이러한 기준전압 발생부(100)를 도 3을 참조하여 더욱 구체적으로 설명하기로 한다.Accordingly, the reference voltage generator 100 selects and generates the reference voltage signal VREF again according to the resistance selection signal RSEL. This reference voltage generator 100 will be described in more detail with reference to FIG. 3.

기준전압 발생부(100)는 그라운드전압레벨 보상부(101), 전원전압레벨 보상부(102), 전압분배부(103), 및 멀티플렉서(104)를 구비한다.The reference voltage generator 100 includes a ground voltage level compensator 101, a power supply voltage level compensator 102, a voltage divider 103, and a multiplexer 104.

그라운드전압레벨 보상부(101)는 그라운드전압레벨 GND의 변화를 보상하기 위해, 병렬연결되는 복수개의 저항 RS1 내지 RS3 및 병렬연결되는 복수개의 스위치 SW3 내지 SW6를 구비한다. 복수개의 저항 RS1 내지 RS3은 복수개의 스위치 SW3 내지 SW5와 각각 직렬연결된다. 이때, 복수개의 스위치 SW3 내지 SW6는 저항선택신호 RSEL에 의해 제어되어 온오프된다.The ground voltage level compensator 101 includes a plurality of resistors RS1 to RS3 connected in parallel and a plurality of switches SW3 to SW6 connected in parallel to compensate for the change in the ground voltage level GND. The plurality of resistors RS1 to RS3 are connected in series with the plurality of switches SW3 to SW5, respectively. At this time, the plurality of switches SW3 to SW6 are controlled on and off by the resistance selection signal RSEL.

전원전압레벨 보상부(102)는 전원전압레벨 VDD의 변화를 보상하기 위해, 병렬연결되는 복수개의 저항 RS4 내지 RS6 및 병렬연결되는 복수개의 스위치 SW7 내지 SW10를 구비한다. 복수개의 저항 RS4 내지 RS6은 복수개의 스위치 SW8 내지 SW10와 각각 직렬연결된다. 이때, 복수개의 스위치 SW7 내지 SW10는 저항선택신호 RSEL에 의해 제어되어 온오프된다. The power supply voltage level compensator 102 includes a plurality of resistors RS4 to RS6 connected in parallel and a plurality of switches SW7 to SW10 connected in parallel to compensate for the change in the power supply voltage level VDD. The plurality of resistors RS4 to RS6 are connected in series with the plurality of switches SW8 to SW10, respectively. At this time, the plurality of switches SW7 to SW10 are controlled on and off by the resistance selection signal RSEL.                     

전압분배부(103)는 그라운드전압레벨 보상부(101)와 전원전압레벨 보상부(102) 사이에 직렬연결된 복수개의 저항 R1 내지 R256을 구비한다. 이때, 복수개의 저항 R1 내지 R256은 보상된 그라운드전압과 전원전압의 차를 255등분으로 나누어 255개의 기준전압신호 VREF를 생성하여 출력한다.The voltage divider 103 includes a plurality of resistors R1 to R256 connected in series between the ground voltage level compensator 101 and the power supply voltage level compensator 102. At this time, the plurality of resistors R1 to R256 generate and output 255 reference voltage signals VREF by dividing the difference between the compensated ground voltage and the power supply voltage by 255.

멀티플렉서(104)는 전압분배부(103)로부터 출력되는 255개의 전압신호 중에서 복수개의 기준전압신호 VREF 및 비교입력전압신호 COMIN를 선택하여 출력한다. 즉, 10비트 컨버터의 경우, 멀티플렉서(104)는 255개의 기준전압신호 VREF 중 10개의 기준전압신호 VREF를 선택하여 순차적으로 출력한다.The multiplexer 104 selects and outputs a plurality of reference voltage signals VREF and a comparison input voltage signal COMIN from the 255 voltage signals output from the voltage divider 103. That is, in the case of a 10-bit converter, the multiplexer 104 selects 10 reference voltage signals VREF among the 255 reference voltage signals VREF and sequentially outputs them.

이하, 도 4를 참조하여, 본 발명의 실시예에 따른 아날로그 디지털 컨버터의 동작을 설명하기로 한다.Hereinafter, the operation of the analog-to-digital converter according to the embodiment of the present invention will be described with reference to FIG. 4.

먼저, 스위치 SW1는 오프(off)되고 스위치 SW2가 온(on)되도록 설정하여, 기준전압 발생부(100)가 비교입력전압신호 COMIN로서 "0V"를 먼저 비교부(300)로 출력한다.First, the switch SW1 is set to be turned off and the switch SW2 is turned on, so that the reference voltage generator 100 first outputs "0V" to the comparison unit 300 as the comparison input voltage signal COMIN.

비교부(300)는 비교입력전압신호 COMIN와 기준전압신호 VREF를 비교하여 그 결과 Q를 레지스터(500)로 출력한다(S401). 이때, 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 높으면 레지스터(500)에 "1"을 저장하고(S402), 비교입력전압신호 COMIN가 기준전압신호 VREF 레벨보다 낮으면 레지스터(500)에 "0"을 저장한다(S403).The comparison unit 300 compares the comparison input voltage signal COMIN with the reference voltage signal VREF, and outputs Q to the register 500 as a result (S401). At this time, if the comparison input voltage signal COMIN is higher than the reference voltage signal VREF level, "1" is stored in the register 500 (S402), and if the comparison input voltage signal COMIN is lower than the reference voltage signal VREF level, it is stored in the register 500. 0 "is stored (S403).

비교부(300)가 총 10번의 비교동작을 수행하여 그 결과를 레지스터(500)에 순차적으로 저장하고 레지스터(500)의 비트에 모두 저장되면(S404), 비교부(900)는 레지스터(500)에 저장된 실제 변환값과 이상 변환값 저장부(700)에 저장된 비교입력전압신호 COMIN에 헤당하는 이상적인 변환값 "000H"을 비교한다(S407).When the comparator 300 performs a total of 10 comparison operations and sequentially stores the result in the register 500 and all of the bits in the register 500 (S404), the comparator 900 registers 500. The actual conversion value stored at < RTI ID = 0.0 > and < / RTI > the ideal conversion value " 000H "

상기 단계 S407의 비교 결과, 이상적인 변환값과 실제 변환값이 일치하지 않으면, 전원전압레벨 또는 그라운드전압레벨의 변화가 발생한 것이므로, 기준전압 발생부(100)는 그라운드전압레벨 또는 전원전압레벨이 변화를 보상하여 새로운 기준전압신호 VREF를 발생한다. As a result of the comparison in step S407, if the ideal conversion value and the actual conversion value do not match, the change in the power supply voltage level or the ground voltage level has occurred, so that the reference voltage generator 100 changes the ground voltage level or the power supply voltage level. Compensation generates a new reference voltage signal VREF.

즉, 그라운드전압레벨 보상부(101)와 접지전압레벨 보상부(102)는 이상적인 변환값과 실제 변환값의 오차에 따른 저항선택신호 RSEL에 의해 그라운드전압레벨 보상부(101)와 전원전압레벨 보상부(102)의 스위치 SW3 내지 SW10를 제어하여 저항 RS1 내지 RS6의 연결을 제어함으로써, 전압분배부(103)의 양단의 전압을 조절한다(S406). That is, the ground voltage level compensator 101 and the ground voltage level compensator 102 compensate the ground voltage level compensator 101 and the power supply voltage level by the resistance selection signal RSEL according to the error between the ideal conversion value and the actual conversion value. By controlling the switches SW3 to SW10 of the unit 102 to control the connection of the resistors RS1 to RS6, the voltages at both ends of the voltage distribution unit 103 are adjusted (S406).

그에 따라, 전압분배부(103)는 기준전압신호 VREF를 다시 생성하여 발생시키고, 다시 생성된 기준전압신호 VREF를 이용하여 상기 단계 S401 내지 S405를 비교입력전압신호 COMIN의 실제 변환값과 이상적인 변환값이 일치할 때까지 반복수행한다.Accordingly, the voltage dividing unit 103 generates and generates the reference voltage signal VREF again, and uses the regenerated reference voltage signal VREF to convert the steps S401 to S405 into an actual conversion value and an ideal conversion value of the comparison input voltage signal COMIN. Repeat until this matches.

한편, 상기 단계 S405에서 실제 변환값과 이상적인 변환값이 일치하는 경우는 전원전압레벨과 그라운드전압레벨의 변화가 없는 것이므로, 아날로그 입력전압신호 ANALOG INPUT와 기준전압신호 VREF를 비교하여 그 결과 Q를 레지스터(500)로 출력한다(S407). 이때, 아날로그 입력전압신호 ANALOG INPUT가 기준전압신호 VREF 레벨보다 높으면 레지스터(500)에 "1"을 저장하고(S408), 아날로그 입력전압신호 ANALOG INPUT가 기준전압신호 VREF 레벨보다 낮으면 레지스터(500)에 "0"을 저장한다(S409).On the other hand, if the actual conversion value and the ideal conversion value coincide in step S405, since there is no change in the power supply voltage level and the ground voltage level, the analog input voltage signal ANALOG INPUT is compared with the reference voltage signal VREF, and as a result, Q is registered. Output to 500 (S407). At this time, if the analog input voltage signal ANALOG INPUT is higher than the reference voltage signal VREF level, "1" is stored in the register 500 (S408). If the analog input voltage signal ANALOG INPUT is lower than the reference voltage signal VREF level, the register 500 is stored. "0" is stored in the memory (S409).

비교부(300)가 총 10번의 비교동작을 수행하여 그 결과를 레지스터(500)에 순차적으로 저장하고 레지스터(500)의 비트에 모두 저장되면(S410), 레지스터(500)의 최하위 비트부터 최상위 비트까지 저장된 데이터를 변환된 디지털 값 DOUT으로서 출력한다(S411).When the comparison unit 300 performs a total of 10 comparison operations and sequentially stores the result in the register 500 and all of the bits in the register 500 (S410), the least significant bit of the register 500 is the most significant bit. The stored data is output as the converted digital value DOUT (S411).

이와같이, 비교부(900)를 통해 레지스터(500)에 저장되어 있는 실제 변환값과 이상 변환값 저장부(700)에 저장되어 있는 이상적인 변환값을 비교하여, 그 비교결과에 따라 기준전압 발생부(100)의 스위치의 온오프 제어를 통해 저항을 제어함으로써 기준전압 발생부(100)가 최적의 기준전압신호 VREF를 발생할 수 있도록 한다.In this way, the comparison unit 900 compares the actual conversion value stored in the register 500 with the ideal conversion value stored in the abnormal conversion value storage unit 700, and according to the comparison result, the reference voltage generator ( The reference voltage generator 100 may generate an optimal reference voltage signal VREF by controlling the resistance through the on / off control of the switch of 100.

이와같이, 본 발명의 아날로그 디지털 컨버터는 실제 변환값과 이상적인 변환값의 오차에 따라 그라운드전압단과 전원전압단의 저항을 가변하여 적절한 기준전압신호를 발생시킴으로써 변환오류를 방지한다.As described above, the analog-to-digital converter of the present invention prevents a conversion error by generating an appropriate reference voltage signal by varying the resistance of the ground voltage terminal and the power supply voltage terminal according to the error between the actual conversion value and the ideal conversion value.

이상에서 살펴본 바와 같이, 본 발명은 전원전압과 그라운드전압레벨의 변화를 감지하고 전원전압단과 그라운드전압단의 저항값을 가변하여 전원전압 및 그라운드전압 레벨의 변화에 따른 오류를 보정함으로써, 아날로그 디지털 컨버터의 특성을 개선하는 효과가 있다.As described above, the present invention detects a change in the power supply voltage and the ground voltage level, varies the resistance values of the power supply voltage and the ground voltage, and corrects an error caused by the change in the power supply voltage and the ground voltage level. It is effective to improve the characteristics of the.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라 면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, the preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and modifications are the following patents It should be regarded as belonging to the claims.

Claims (8)

디지털값으로 변환할 아날로그 입력전압신호 또는 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호 중 하나와 복수개의 기준전압신호를 순차적으로 각각 비교하여, 복수개의 비교값을 순차적으로 출력하는 제 1 비교부;A first method of sequentially comparing a plurality of reference voltage signals with one of an analog input voltage signal to be converted into a digital value or an analog comparison input voltage signal for detecting an error of the converted value, and sequentially outputting a plurality of comparison values. Comparator; 상기 복수개의 비교값을 순차적으로 저장하는 레지스터;A register for sequentially storing the plurality of comparison values; 상기 아날로그 입력전압신호의 이상적인 디지털 변환값을 저장하는 이상 변환값 저장부;An abnormal conversion value storage unit for storing an ideal digital conversion value of the analog input voltage signal; 상기 레지스터에 저장된 변환값과 상기 이상적인 디지털 변환값을 비교하는 제 2 비교부;A second comparison unit comparing the conversion value stored in the register with the ideal digital conversion value; 상기 제 2 비교부의 출력에 따라 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 복수개의 기준전압신호 및 상기 비교입력전압신호를 발생시키는 기준전압 발생부;를 포함하여 구성하는 것을 특징으로 하는 아날로그 디지털 컨버터.And a reference voltage generator configured to generate a plurality of reference voltage signals and the comparison input voltage signal by compensating for the change of the ground voltage level and the power supply voltage level by varying the resistance value according to the output of the second comparator. An analog-to-digital converter characterized by. 제 1항에 있어서, The method of claim 1, 상기 아날로그 입력전압신호 또는 상기 비교입력전압신호 중 하나를 선택적으로 상기 비교부로 출력하는 스위치를 더 포함하여 구성함을 특징으로 하는 아날로그 디지털 컨버터.And a switch for selectively outputting one of the analog input voltage signal and the comparison input voltage signal to the comparison unit. 제 1항에 있어서, 상기 기준전압 발생부는,The method of claim 1, wherein the reference voltage generator, 상기 그라운드전압단의 저항값을 가변하여 상기 그라운드전압레벨의 변화를보상하는 그라운드전압레벨 보상부;A ground voltage level compensation unit configured to compensate for a change in the ground voltage level by varying a resistance value of the ground voltage terminal; 상기 전원전압단의 저항값을 가변하여 상기 전원전압레벨의 변화를 보상하는 전원전압레벨 보상부;A power supply voltage level compensator for compensating for the change in the power supply voltage level by varying a resistance value of the power supply voltage terminal; 상기 그라운드전압레벨 보상부와 상기 전원전압레벨 보상부 사이에 연결되어, 상기 전원전압과 상기 그라운드전압을 이용하여 상기 복수개의 분배된 전압신호를 출력하는 전압분배부; 및A voltage distribution unit connected between the ground voltage level compensation unit and the power supply voltage level compensation unit to output the plurality of divided voltage signals using the power supply voltage and the ground voltage; And 상기 복수개의 분배된 전압신호들 중 상기 복수개의 기준전압신호 및 비교입력전압신호를 선택적으로 출력하는 멀티플렉서;A multiplexer for selectively outputting the plurality of reference voltage signals and the comparison input voltage signal among the plurality of divided voltage signals; 를 구비함을 특징으로 하는 아날로그 디지털 컨버터.Analog to digital converter characterized in that it comprises a. 제 3항에 있어서, 상기 그라운드전압레벨 보상부는,The method of claim 3, wherein the ground voltage level compensation unit, 상기 그라운드전압단과 상기 전압분배부의 사이에 병렬연결되는 복수개의 저항; 및A plurality of resistors connected in parallel between the ground voltage terminal and the voltage divider; And 상기 복수개의 저항과 각각 직렬연결되고, 상기 제 2 비교부의 출력에 의해 제어되는 복수개의 스위치;A plurality of switches respectively connected in series with the plurality of resistors and controlled by an output of the second comparator; 를 구비함을 특징으로 하는 아날로그 디지털 컨버터.Analog to digital converter characterized in that it comprises a. 제 3항에 있어서, 상기 전원전압레벨 보상부는,The method of claim 3, wherein the power supply voltage level compensator, 상기 전원전압단과 상기 전압분배부의 사이에 병렬연결되는 복수개의 저항; 및A plurality of resistors connected in parallel between the power supply voltage terminal and the voltage distribution unit; And 상기 복수개의 저항과 각각 직렬연결되고, 상기 제 2 비교부의 출력에 의해 제어되는 복수개의 스위치;A plurality of switches respectively connected in series with the plurality of resistors and controlled by an output of the second comparator; 를 구비함을 특징으로 하는 아날로그 디지털 컨버터.Analog to digital converter characterized in that it comprises a. 제 3항에 있어서, 상기 전압분배부는,The method of claim 3, wherein the voltage divider, 직렬연결된 복수개의 저항을 구비함을 특징으로 하는 아날로그 디지털 컨버터.An analog-to-digital converter characterized by having a plurality of resistors connected in series. 변환값의 오류를 감지하기 위한 아날로그의 비교입력전압신호의 레벨과 기준전압신호의 레벨을 비교하는 제 1 단계;A first step of comparing a level of an analog comparison input voltage signal and a level of a reference voltage signal for detecting an error of a conversion value; 상기 비교 결과에 따른 실제 변환값을 이상적인 변환값과 비교하는 제 2 단계;A second step of comparing an actual conversion value according to the comparison result with an ideal conversion value; 상기 실제 변환값이 상기 이상적인 변환값과 일치하지 않는 경우, 그라운드전압단 및 전원전압단의 저항값을 가변하여 그라운드전압레벨 및 전원전압레벨의 변화를 보상하여 기준전압신호를 출력하는 제 3 단계;A third step of outputting a reference voltage signal by compensating for a change in ground voltage level and power supply voltage level by varying resistance values of the ground voltage terminal and the power supply voltage terminal when the actual conversion value does not match the ideal conversion value; 상기 보상된 기준전압신호를 이용하여 상기 제 1 단계 및 제 3단계를 반복수행하는 제 4 단계; 및A fourth step of repeating the first and third steps by using the compensated reference voltage signal; And 상기 제 2 단계 및 제 4 단계에서 상기 실제 변환값이 상기 이상적인 변환값 과 일치하는 경우 상기 아날로그 입력전압신호와 상기 보상된 기준전압신호의 레벨을 비교하는 제 5 단계;A fifth step of comparing the level of the analog input voltage signal with the compensated reference voltage signal when the actual conversion value matches the ideal conversion value in the second and fourth steps; 상기 제 1단계 내지 상기 제5 단계를 반복수행하여 저장된 값을 디지털 변환값으로서 출력하는 제 6 단계;A sixth step of repeating the first to fifth steps to output the stored value as a digital conversion value; 를 포함함을 특징으로 하는 아날로그 디지털 컨버터의 오류 보정방법.Error correction method of the analog-to-digital converter, characterized in that it comprises a. 제 7항에 있어서, 상기 제 1 단계는,The method of claim 7, wherein the first step, 상기 비교입력전압신호의 레벨이 기준전압신호의 레벨보다 높으면 "1"로 변환되고, 상기 비교입력전압신호의 레벨이 기준전압신호의 레벨보다 낮으면 "0"으로 변환됨을 특징으로 하는 아날로그 디지털 컨버터의 오류 보정방법.An analog-to-digital converter characterized in that the level of the comparison input voltage signal is converted to "1" when the level of the reference voltage signal is higher than the level of the reference voltage signal; Error correction method.
KR1020040055910A 2004-07-19 2004-07-19 Analog to digital converter and error compensation method thereof KR101085915B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055910A KR101085915B1 (en) 2004-07-19 2004-07-19 Analog to digital converter and error compensation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055910A KR101085915B1 (en) 2004-07-19 2004-07-19 Analog to digital converter and error compensation method thereof

Publications (2)

Publication Number Publication Date
KR20060007153A true KR20060007153A (en) 2006-01-24
KR101085915B1 KR101085915B1 (en) 2011-11-23

Family

ID=37118521

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055910A KR101085915B1 (en) 2004-07-19 2004-07-19 Analog to digital converter and error compensation method thereof

Country Status (1)

Country Link
KR (1) KR101085915B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855443B1 (en) * 2007-01-04 2008-09-01 콘티넨탈 오토모티브 시스템 주식회사 Ad converter for correctting conversion error and method the same
CN109765423A (en) * 2019-02-14 2019-05-17 南京工业职业技术学院 A kind of the contact net voltage digital measurement method and measuring device of band compensation

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101711326B1 (en) * 2016-02-22 2017-03-02 한양대학교 산학협력단 Analog to digital data converter using the reference voltage swapping

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065542A (en) 1996-08-16 1998-03-06 Texas Instr Japan Ltd A/d converter circuit
JPH1188166A (en) 1997-09-12 1999-03-30 Toshiba Corp A/d converter
JP4746792B2 (en) 2001-08-14 2011-08-10 富士通セミコンダクター株式会社 A / D converter

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855443B1 (en) * 2007-01-04 2008-09-01 콘티넨탈 오토모티브 시스템 주식회사 Ad converter for correctting conversion error and method the same
CN109765423A (en) * 2019-02-14 2019-05-17 南京工业职业技术学院 A kind of the contact net voltage digital measurement method and measuring device of band compensation
CN109765423B (en) * 2019-02-14 2024-04-02 南京工业职业技术学院 Digital measuring method and measuring device for voltage of overhead line system with compensation

Also Published As

Publication number Publication date
KR101085915B1 (en) 2011-11-23

Similar Documents

Publication Publication Date Title
USRE37716E1 (en) High-speed, low power, medium resolution analog-to-digital converter and method of stabilization
US8199041B2 (en) Analog-to-digital converter
US8059021B2 (en) Digital-analog converting apparatus and test apparatus
EP3059867A1 (en) Circuit and method for dac mismatch error detection and correction in an adc
US20110037630A1 (en) Voltage mode dac with calibration circuit using current mode dac and rom lookup
JPH06104754A (en) Multistage analog-to digital converter provided with buried correction data memory for trimming of ladder-type resistance
US20110133963A1 (en) Successive aproximation A/D Converter
KR101191054B1 (en) Analog-to-digital converter with offset voltage calibration method
US20100156689A1 (en) A-d convert apparatus, d-a convert apparatus and adjustment method
JP2009118488A (en) Da conversion device and ad conversion device
EP3182593A1 (en) Circuit for stabilizing a dac reference voltage
US6720896B2 (en) Analog/digital or digital/analog converter having internal reference voltage selection
US6975950B2 (en) Variable resolution digital calibration
JP6407528B2 (en) Semiconductor device
US6211804B1 (en) Using single lookup table to correct differential non-linearity errors in an array of A/D converters
JP4140528B2 (en) A / D converter
JP2002247411A (en) Analog-to-digital converter with gamma correction function
KR101085915B1 (en) Analog to digital converter and error compensation method thereof
US7633415B2 (en) System and method for calibrating digital-to-analog convertors
JP4613929B2 (en) A / D conversion circuit
CN111049520B (en) Digital-to-analog converter device and correction method
KR101175230B1 (en) Analog to digital converter
JP2007266951A (en) Analog/digital converter
JP3130007B2 (en) Successive approximation type A / D converter circuit
US9035810B1 (en) System and method for digital-to-analog converter calibration

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141020

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171020

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181016

Year of fee payment: 8