KR20060006441A - 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법 - Google Patents

전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법 Download PDF

Info

Publication number
KR20060006441A
KR20060006441A KR1020040055480A KR20040055480A KR20060006441A KR 20060006441 A KR20060006441 A KR 20060006441A KR 1020040055480 A KR1020040055480 A KR 1020040055480A KR 20040055480 A KR20040055480 A KR 20040055480A KR 20060006441 A KR20060006441 A KR 20060006441A
Authority
KR
South Korea
Prior art keywords
wiring patterns
carrier tape
forming
dummy
tape
Prior art date
Application number
KR1020040055480A
Other languages
English (en)
Inventor
김기수
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020040055480A priority Critical patent/KR20060006441A/ko
Publication of KR20060006441A publication Critical patent/KR20060006441A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Abstract

본 발명은 배선 패턴을 전기적으로 연결하는 더미 연결부를 형성함으로써, 전해 도금법을 이용하여 도금층을 형성하는 캐리어 테이프의 도금층 형성 방법을 제공하는 것을 목적으로 하며, 이 목적을 달성하기 위하여, 본 발명은 다수개의 배선 패턴들과, 상기 배선 패턴들을 전기적으로 연결하는 적어도 하나의 더미 연결부를 절연 테이프 상에 형성하는 단계와, 상기 배선 패턴들 상에 전해 도금법에 의하여 도금층을 형성하는 단계와, 그리고 상기 더미 연결부의 적어도 일부분을 제거하여, 상기 배선 패턴들 사이의 전기적 연결을 끊는 단계를 구비하는 캐리어 테이프의 도금층 형성 방법을 제공한다.

Description

전해 도금에 의하여 캐리어 테이프 상에 도금층을 형성하는 방법{The method for electrolytic plating on the carrier tape}
도 1은 일반적인 캐리어 테이프를 도시한 정면도로서, 도금층이 형성되지 않은 상태를 나타내고,
도 2a는 본 발명의 일 실시예에 따른 COF용 캐리어 테이프의 도금층 형성 방법 중 배선 패턴들 및 더미 연결부의 형성 단계가 완료된 상태를 도시한 정면도이고,
도 2b는 도 2a의 A-A선을 따라 취하여 도시하는 단면도이고,
도 3a는 본 발명의 일 실시예에 따른 COF용 캐리어 테이프의 도금층 형성 방법 중 도금층 형성 단계가 완료된 상태를 도시한 정면도이고,
도 3b는 도 3a의 B-B선을 따라 취하여 도시하는 단면도이고,
도 4a는 본 발명의 일 실시예에 따른 COF용 캐리어 테이프의 도금층 형성 방법 중 더미 연결부 제거 단계가 완료된 상태를 도시한 정면도이고,
도 4b는 도 4a의 C-C선을 따라 취하여 도시하는 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : COF용 캐리어 테이프 110 : 절연 테이프
120 : 배선 패턴 130 : 제1더미 연결부
140 : 제2더미 연결부 150 : 도금층
160 : 스프로킷 구멍 170 : 관통부
본 발명은 캐리어 테이프의 도금층 형성 방법에 관한 것으로서, 더 상세하게는 전해 도금에 의하여 캐리어 테이프 상에 도금층을 형성하는 방법에 관한 것이다.
전자산업이 발달함에 따라, 회로 기판 상에 IC 등과 같은 다양한 소자를 집적하는 기술이 개발되고 있다. 특히, 전자기기의 소형화, 경량화, 고기능화가 요구되기 때문에, 가볍고 설치하기 편한 회로 기판이 요구되고 있다. 그런데, 기존의 인쇄회로기판의 경우 기판 자체의 경도가 매우 크기 때문에, 쇼형 전자기기에서 설치하기가 어렵고, 중량도 큰 문제점이 있다. 따라서, 최근에는 가요성(flexibility)이 우수한 캐리어 테이프를 이용하여 집적회로를 구성하는 기술이 각광을 받고 있다.
이러한 캐리어 테이프는 가요성이 있는 절연 테이프를 절연기재로 하여 형성되며, 이러한 캐리어 테이프는 칩 온 필름(chip on film; 이하 COF) 또는 티 에이 비(tape automated bonding; 이하 TAB) 등을 제작할 때 이용된다.
도 1a에 일반적인 COF용 캐리어 테이프(10)가 도시되어 있다. 캐리어 테이프(10)의 절연 테이프(20) 상에는, 일 측에 반도체 칩 접속을 위한 단자(30a)가 형 성되며, 타 측은 외부 접속 단자(30b)가 형성된 다수개의 배선 패턴(30)들을 구비한다.
도면을 참조하면, 배선 패턴(30)들은 서로 독립적으로 형성되어 있다. 즉, 인접하는 배선 패턴들이 서로 전기적으로 연결되어 있지 않다. 이러한 배선 패턴들은 포토리소그라피법 등에 의하여 형성되며, 그 후에 주석 등을 이용하여 배선 패턴들을 도금하게 된다.
그런데, 전술한 바와 같이 배선 패턴들이 서로 독립적으로 형성되어 있기 때문에, 전해 도금법을 이용하여 배선 패턴들 상에 주석 등의 도금층을 형성하기가 어렵다. 따라서, 일반적으로 무전해 도금법을 이용하여 도금층을 형성한다. 하지만, 무전해 도금법의 경우, 생산성이 작을 뿐만 아니라, 다양한 금속을 이용하여 도금하기 어려운 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 배선 패턴을 전기적으로 연결하는 더미 연결부를 형성함으로써, 전해 도금법을 이용하여 도금층을 형성하는 캐리어 테이프의 도금층 형성 방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명은 다수개의 배선 패턴들과, 상기 배선 패턴들을 전기적으로 연결하는 적어도 하나의 더미 연결부를 절연 테이프 상에 형성하는 단계와, 상기 배선 패턴들 상에 전해 도금법에 의하여 도금층을 형성하는 단계와, 그리고 상기 더미 연결부의 적어도 일부분을 제거 하여, 상기 배선 패턴들 사이의 전기적 연결을 끊는 단계를 구비하는 캐리어 테이프의 도금층 형성 방법을 제공한다.
본 발명에 있어서, 상기 절연 테이프 부분을 펀칭하여, 상기 더미 연결부의 적어도 일부분을 제거하는 것이 바람직하다.
또한 본 발명에 있어서, 상기 캐리어 테이프는 COF 또는 TAB용 캐리어 테이프인 것이 바람직하다.
또한 본 발명에 있어서, 상기 더미 연결부가 상기 배선 패턴들의 단자부들을 전기적으로 연결하도록 형성된 것이 바람직하다.
이어서, 첨부된 도면들을 참조하여 본 발명의 일 실시예에 따른 COF용 캐리어 테이프(100)의 도금층 형성 방법을 상세히 설명한다.
도 2a 및 도 2b를 참조하면, 본 발명의 일 실시예에 따른 COF용 캐리어 테이프의 도금층 형성 방법 중 배선 패턴(120)들, 제1더미 연결부(130)들 및 제2더미 연결부(140)들의 형성이 완료된 상태가 도시되어 있다.
도시된 바와 같이, 절연 테이프(110) 상에 구리 등의 도전성 금속을 이용하여 다수개의 배선 패턴(120)들이 형성되어 있다. 절연 테이프(110)는 자유롭게 휘어지며, 유연성이 좋은 폴리이미드(polyimide)계 유기필름으로 형성된다. 폴리이미드계 유기필름으로는 UPILEX-S, KAPTON EN, ESPANEX, ESPAFLEX 등이 있다.
각 배선 패턴(120)의 일 측에는 반도체 칩 접속을 위한 단자(120a)가 형성되며, 타 측에는 외부 접속 단자(120b)가 형성되어 있다. 비록 도시되지 않지만, 캐 리어 테이프를 완성한 후에는, 도전성 범프를 이용하여 반도체 칩(미도시)을 반도체 칩 접속용 단자(120a)에 본딩한다.
또한, 중앙부에는 더미 패턴(125)들이 통상적으로 대칭 되도록 형성되어 있다. 이러한 더미 패턴(125)들에는 별도의 전원이 연결되지 않기 때문에, 실질적인 회로를 구성하지 않는다. 다만, 더미 패턴(125)들은 반도체 칩(미도시)을 본딩할 때, 절연 테이프의 평탄도를 증가시키기 위하여 형성된다.
절연 테이프(110)의 폭 방향 양측에는 스프로킷 구멍(160)들이 일정한 간격을 두고 형성되어 있다. 스프로킷 구멍(160)들은 이송장치(미도시)에 형성된 돌출부들에 끼워져, 일정한 피치를 가지고 이송되는데 이용된다. 예를 들면, 절연 테이프를 도금 장치로 이송하기 위하여 이용되거나, 완성된 캐리어 테이프에 반도체 칩을 실장하기 위하여 이송하는데 이용된다.
스프로킷 구멍(160)들이 형성되어 있는 절연 테이프(110)의 양 측면에는, 제1더미 연결부(130)들이 형성되어 있다. 제1더미 연결부(130)들은 금속 박막의 형태이며, 절연 테이프(110)의 길이 방향으로 연장되도록 형성된다. 제1더미 연결부(130)들을 배선 패턴(120)들과 다른 별도의 공정으로 형성할 수 있으나, 배선 패턴들을 형성할 때 동시에 형성하는 것이 바람직하다.
또한, 절연 테이프(110) 상에는 배선 패턴(120)들의 외부 연결 단자부(120b)들을 연결하는 제2더미 연결부(140)들이 형성되어 있다. 제2더미 연결부(140)들은 절연 테이프(110)의 폭 방향으로 연장되어, 제1더미 연결부(130)들에 연결된다. 따라서, 제1더미 연결부(130)들 및 제2더미 연결부(140)들에 의하여 배선 패턴 (120)들은 전기적으로 연결된다.
제2더미 연결부(140)들은 캐리어 테이프(100)의 단위 유니트의 경계선 부분에 형성되는 것이 바람직하다. 이는 캐리어 테이프에 반도체 칩이 실장되어, 전자기기에 이용될 때, 캐리어 테이프는 단위 유니트로 절단되어 사용되기 때문이다.
제2더미 연결부(140)들은 구리 등과 같은 도전성 금속을 이용하여 형성되는데, 배선 패턴(120)들을 형성할 때 동시에 형성하는 것이 바람직하다.
배선 패턴(120)들 및 제1,2더미 연결부(130)(140)들을 다양한 방법을 이용하여 형성할 수 있다. 예를 들면, 절연 테이프(110)의 표면에 금속 박막이 전착 방법 또는 열압착 방법으로 접착된 후, 포토리소그라피법 및 식각 방법을 이용하여 배선 패턴(120)들 및 제1,2더미 연결부(130)(140)들을 형성한다. 배선 패턴(120)들(120)을 위한 금속 박막으로는, 전해 동박인 FQ-VLP, SLP, U-SLP, 3EC-HTE 등이 많이 사용된다.
이러한 방법뿐만 아니라, 절연 테이프(110) 상에 스퍼터링 또는 진공 증착법에 의하여 금속막을 형성한다. 이렇게 절연 테이프(110) 상에 형성된 금속막을 포토리소그라피법 및 식각 방법을 이용하여 배선 패턴(120)들 및 제1,2더미 연결부(130)(140)들을 형성한다. 다만, 배선 패턴(120)들 및 제1,2더미 연결부(130)(140)들의 형성 방법은 이에 한정되지 않는다.
전술한 바와 같이, 배선 패턴(120)들이 제1,2더미 연결부(130)(140)들에 의하여 전기적으로 연결되어 있기 때문에, 전해 도금법을 이용하여 배선 패턴(120)들에 도금층(150)을 형성할 수 있다. 이 때 다양한 물질들을 이용하여 전해 도금을 수행할 수 있으며, 일반적으로 많이 이용되는 도금 물질로는 주석 또는 주석 합금이나, 금-니켈 합금 등이 있다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 COF용 캐리어 테이프(100)의 도금층 형성 방법 중 도금층 형성 단계가 완료된 상태를 도시하고 있다.
도시된 바와 같이, 전해 도금법에 의하여 배선 패턴(120)들 및 제1,2더미 연결부(130)(140)들 상에 도금층(150)이 형성되어 있다. 배선 패턴들(120)에 형성된 도금층(150)은 소정의 두께를 가지도록 형성된다.
이러한 도금층(150)은 캐리어 테이프의 스프로켓 구멍(160)들에 끼워진 이송장치(미도시)에 의하여 케리어 테이프가 도금장치(미도시)로 연속적으로 이송되어 전해 도금이 수행됨으로써, 형성된다. 이 때 도금장치에서는 도금하는 영역만을 도금액에 침지하여 도금을 수행하는 것이 일반적이다.
비록 도시하지는 않지만, 도금층이 불필요한 곳에는, 전해 도금을 실시하기 전에 솔더 레지스트(Solder Resist)층(미도시)을 형성하여 상기 부분이 도금되는 것을 막을 수 있다. 다만, 배선 패턴(120)들과 전기적으로 연결되지 않는 더미 패턴(125)에 전원이 인가되지 않기 때문에, 도금층이 형성되지 않는다.
배선 패턴(120)들 상에 도금층(150)을 형성한 후에는, 펀칭 장치(미도시)를 이용하여 제2더미 연결부(140)들이 형성된 절연 테이프 부분(170)을 펀칭하여 떼어냄으로써, 제2더미 연결부(140)들을 제거한다. 따라서, 제2더미 연결부(140)들의 제거로 인하여, 배선 배턴(120)들은 서로 전기적으로 도통되지 않게 된다.
도 4a 및 도 4b를 참조하면, 본 발명의 일 실시예에 따른 COF용 캐리어 테이 프(100)의 도금층 형성 방법 중 제2더미 연결부 제거 단계가 완료된 상태가 도시되어 있다. 펀칭 작업에 의하여 형성된 관통홀(170)이 도시되어 있다.
펀칭 공정 후에는, 상기의 캐리어 테이프를 이용하여 COF를 형성하는 공정이 수행된다. 예를 들면, 배선 패턴(120)들 중에서 반도체 칩 접속용 단자(120a)들과 외부 접속 단자(120b)들을 제외한 나머지 부분들은 절연 상태를 확보하기 위해 솔더 레지스트로 도포된다. 그 후에, 캐리어 테이프는 반도체 실장 등의 후속 공정을 거쳐 COF로 제작되고, 액정 표시 장치나 플라즈마 표시 장치 등의 전자기기에 이용된다.
본 실시예에서는 COF용 캐리어 테이프에 대하여 설명하고 있지만, 본 발명은 TAB용 캐리어 테이프 등의 다양한 캐리어 테이프에도 적용할 수 있다.
앞서 도시된 도면에서와 동일한 참조부호는 동일한 부재를 가리킨다.
본 발명에 따른 캐리어 테이프의 도금층 형성 방법은 다음과 같은 효과를 가진다.
첫째, 전해 도금법을 이용하여 도금층을 형성할 수 있기 때문에, 생산성이 향상된다.
둘째, 대다수의 전자 부품 패키지들이 전해 도금법을 이용하여 도금되기 때문에, 도금 설비들을 공용으로 이용할 수 있어서 비용이 절감된다.
셋째, 주석, 금 및, 금-니켈 합금과 같은 다양한 종류의 물질을 이용하여 도금할 수 있다.
넷째, 종래의 무전해 도금법을 이용하여 주석을 도금하는 것은 선도금 방식만 가능하지만, 본 발명은 다양한 도금이 가능하기 때문에, 후도금 방식을 이용할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (4)

  1. 다수개의 배선 패턴들과, 상기 배선 패턴들을 전기적으로 연결하는 적어도 하나의 더미 연결부를 절연 테이프 상에 형성하는 단계;
    상기 배선 패턴들 상에 전해 도금법에 의하여 도금층을 형성하는 단계; 및
    상기 더미 연결부의 적어도 일부분을 제거하여, 상기 배선 패턴들 사이의 전기적 연결을 끊는 단계;를 구비하는 캐리어 테이프의 도금층 형성 방법.
  2. 제1항에 있어서,
    상기 절연 테이프 부분을 펀칭하여, 상기 더미 연결부의 적어도 일부분을 제거하는 것을 특징으로 하는 캐리어 테이프의 도금층 형성 방법.
  3. 제1항에 있어서,
    상기 캐리어 테이프는 칩 온 필름(chip on film; COF) 또는 티 에이 비(tape automated bonding; TAB)용 캐리어 테이프인 것을 특징으로 하는 캐리어 테이프의 도금층 형성 방법.
  4. 제1항에 있어서,
    상기 더미 연결부가 상기 배선 패턴들의 단자부들을 전기적으로 연결하도록 형성된 것을 특징으로 하는 캐리어 테이프의 도금층 형성 방법.
KR1020040055480A 2004-07-16 2004-07-16 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법 KR20060006441A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040055480A KR20060006441A (ko) 2004-07-16 2004-07-16 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040055480A KR20060006441A (ko) 2004-07-16 2004-07-16 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법

Publications (1)

Publication Number Publication Date
KR20060006441A true KR20060006441A (ko) 2006-01-19

Family

ID=37118135

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040055480A KR20060006441A (ko) 2004-07-16 2004-07-16 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법

Country Status (1)

Country Link
KR (1) KR20060006441A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150031115A (ko) * 2013-09-13 2015-03-23 삼성디스플레이 주식회사 Cof 패키지, 이를 포함하는 cof 패키지 어레이, 및 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150031115A (ko) * 2013-09-13 2015-03-23 삼성디스플레이 주식회사 Cof 패키지, 이를 포함하는 cof 패키지 어레이, 및 표시 장치

Similar Documents

Publication Publication Date Title
KR101093594B1 (ko) 회로 기판의 제조 방법
US20060220242A1 (en) Method for producing flexible printed wiring board, and flexible printed wiring board
US20060008970A1 (en) Optimized plating process for multilayer printed circuit boards having edge connectors
JP4133786B2 (ja) 配線回路基板
TW200522828A (en) Printed wiring board and semiconductor device
US7193157B2 (en) Flexible circuit board mounted with semiconductor chip and method for mounting semiconductor chip
CN110402020B (zh) 一种柔性印刷线路板及其制造方法
JP4283292B2 (ja) 半導体装置用テープキャリア、および半導体装置の製造方法
KR20060048605A (ko) 플렉시블 배선 기판과 그 제조 방법 및 반도체 칩 실장플렉시블 배선 기판과 전자기기
US20090169837A1 (en) Package substrate and manufacturing method thereof
US20070023877A1 (en) Chip on flex tape with dimension retention pattern
US7911048B2 (en) Wiring substrate
US20060054349A1 (en) Cof film carrier tape and its manufacturing method
KR20090084706A (ko) 배선 회로 기판 및 그 제조 방법
JP3555502B2 (ja) Ｃｏｆ用ｔａｂテープキャリアの製造方法
US20030089522A1 (en) Low impedance / high density connectivity of surface mount components on a printed wiring board
JP4110391B2 (ja) 配線基板及びその製造方法、半導体装置及び電子モジュール並びに電子機器
JPH01300588A (ja) プリント配線板及びそのはんだ付け方法
KR20060006441A (ko) 전해 도금에 의하여 캐리어 테이프 상에 도금층을형성하는 방법
JP2001267376A (ja) Ｆｐｃの製造方法及び表示装置
US20060157272A1 (en) Microvia structure and fabrication
JP3726891B2 (ja) 電子部品実装用フィルムキャリアテープの実装構造および電子部品実装用フィルムキャリアテープの製造方法
EP1665378A1 (en) Chip on flex tape with dimension retention pattern
KR20130053946A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
KR20180000996A (ko) 연성 회로 기판 및 그 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid