KR20060002697A - 고체 촬상 장치 및 고체 촬상 장치의 제어 방법 - Google Patents

고체 촬상 장치 및 고체 촬상 장치의 제어 방법 Download PDF

Info

Publication number
KR20060002697A
KR20060002697A KR1020040098545A KR20040098545A KR20060002697A KR 20060002697 A KR20060002697 A KR 20060002697A KR 1020040098545 A KR1020040098545 A KR 1020040098545A KR 20040098545 A KR20040098545 A KR 20040098545A KR 20060002697 A KR20060002697 A KR 20060002697A
Authority
KR
South Korea
Prior art keywords
signal line
potential
control signal
pixel
reset
Prior art date
Application number
KR1020040098545A
Other languages
English (en)
Other versions
KR100638698B1 (ko
Inventor
히구치즈요시
후나코시준
야마가타세이지
미즈구치도시타카
야마모토가츠요시
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20060002697A publication Critical patent/KR20060002697A/ko
Application granted granted Critical
Publication of KR100638698B1 publication Critical patent/KR100638698B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, CMOS 이미지 센서를 이용한 고체 촬상 장치에 있어서, 각 픽셀의 광전 변환 소자로부터 새는 전하의 양을 적게 할 것과, 또 픽셀 사이의 광전 변환 소자로부터 전하가 새는 양의 차를 작게 하는 것을 과제로 한다.
동일 행의 픽셀(Pj1, Pjn)의 전송용 트랜지스터(2)가 접속된 TG 신호선(6)의 일단을 드라이버(Dj)에 접속하고, 타단을 홀드 회로(Hj)에 접속한다. 홀드 회로(Hj )는 동일 행의 픽셀(Pj1, Pjn)의 선택용 트랜지스터(4) 또는 리셋용 트랜지스터(5)가 각각 접속된 SEL 신호선(7) 또는 RST 신호선(8)의 전위를 하이로 할 때에, TG 신호선(6)의 타단을 접지 전위에 단락한다. 또, 홀드 회로(Hj)는 TG 신호선(6)의 전위가 하이일 때에, TG 신호선(6)의 타단을 오픈 상태로 한다.

Description

고체 촬상 장치 및 고체 촬상 장치의 제어 방법{SOLID－STATE IMAGING APPARATUS AND CONTROL METHOD}
도 1은 본 발명의 실시형태 1에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다.
도 2는 도 1의 주요부를 확대하여 도시하는 등화 회로도이다.
도 3은 도 2에 도시하는 회로 구성에 있어서 픽셀 신호를 독출할 때의 동작 타이밍을 도시하는 타이밍 차트이다.
도 4는 도 2에 도시하는 회로 구성에 있어서 용량 결합에 의해 상승한 TG 신호선의 전위 변화를 도시하는 개념도이다.
도 5는 도 3에 도시하는 동작 타이밍의 변형예를 도시하는 타이밍 차트이다.
도 6은 본 발명의 실시형태 2에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다.
도 7은 본 발명의 실시형태 3에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다.
도 8은 본 발명의 실시형태 4에 따른 CMOS 이미지 센서의 동작 타이밍을 도시하는 타이밍 차트이다.
도 9는 본 발명의 실시형태 5에 따른 CMOS 이미지 센서의 동작 타이밍을 도 시하는 타이밍 차트이다.
도 10은 본 발명의 실시형태 6에 따른 CMOS 이미지 센서의 동작 타이밍을 도시하는 타이밍 차트이다.
도 11은 종래의 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다.
도 12는 도 11의 주요부를 확대하여 도시하는 등화 회로도이다.
도 13은 도 12에 도시하는 회로 구성에 있어서 픽셀 신호를 독출할 때의 동작 타이밍을 도시하는 타이밍 차트이다.
도 14는 도 12에 도시하는 회로 구성에 있어서 용량 결합에 의해 상승한 TG 신호선의 전위 변화를 도시하는 개념도이다.
<도면의 주요부분에 대한 부호의 설명>
C1∼Cn : 검출부(CDS 회로)
D1∼Dm, Dj : 구동부(드라이버)
H1∼Hm, Hj : 홀드 회로
P11∼Pmn, Pj1, Pjn : 픽셀
S1∼Sm : 시프트 레지스터
1 : 광전 변환 소자(포토다이오드)
2 : 전송 소자(전송용 트랜지스터)
4 : 선택 소자(선택용 트랜지스터)
5 : 리셋 소자(리셋용 트랜지스터)
6 : 전송 제어 신호선(TG 신호선)
7 : 선택 제어 신호선(SEL 신호선)
8 : 리셋 제어 신호선(RST 신호선)
21, 22 : 구동부(1차 드라이버)
23 : 구동부(2차 드라이버)
24 : 구동부(드라이버)
31 : 홀드용 트랜지스터
본 발명은 고체 촬상 장치 및 고체 촬상 장치의 제어 방법에 관한 것으로, 특히 CMOS 이미지 센서를 이용한 고체 촬상 장치 및 고체 촬상 장치의 제어 방법에 관한 것이다.
종래부터, APS(액티브 픽셀 센서)형의 CMOS 이미지 센서를 이용한 고체 촬상 장치가 공지되어 있다(예컨대, 특허문헌 1 참조). 도 11은 종래의 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다. 도 11에 도시한 바와 같이, 화소부에는 복수의 픽셀(P11∼Pmn)이 m행 n열의 매트릭스형으로 배치되어 있다. 각 픽셀(P11∼Pmn)의 내부의 구조는 동일하다. 그리고, 각 행마다 드라이버(D 1∼Dm)가 접속되어 있다. 또한, 각 열마다 상관 이중 샘플링 회로(이하, CDS 회로라 함)(C1∼Cn)가 접속되어 있다.
도 12는 도 11의 1행분(j번째의 행)을 확대하여 도시하는 등화 회로도이다. 도 12에 도시한 바와 같이, 각 픽셀(Pj1, Pjn)은 포토다이오드(1), 전송용 트랜지스터(2), 증폭용 트랜지스터(3), 선택용 트랜지스터(4) 및 리셋용 트랜지스터(5)를 갖추고 있다. 여기서는 전송용, 증폭용, 선택용 및 리셋용의 각 트랜지스터(2, 3, 4, 5)는 n 채널의 MOS 트랜지스터라고 하여 설명한다.
동일 행의 픽셀(Pj1, Pjn)에서는 전송용 트랜지스터(2), 선택용 트랜지스터(4) 및 리셋용 트랜지스터(5)는 각각 동일한 전송 제어 신호선(이하, TG 신호선이라 함)(6), 동일한 선택 제어 신호선(이하, SEL 신호선이라 함)(7) 및 동일한 리셋 제어 신호선(이하, RST 신호선이라 함)(8)에 접속되어 있다. 이들 TG 신호선(6), SEL 신호선(7) 및 RST 신호선(8)은 이 행에 대하여 설치된 드라이버(Dj)에 의해 구동된다. 다른 행에 대해서도 마찬가지이다.
도 13은 도 12에 도시하는 회로 구성에 있어서 픽셀 신호를 독출할 때의 TG 신호선(6), SEL 신호선(7) 및 RST 신호선(8)의 전위 변화를 도시하는 타이밍 차트이다. 시각 t1 이전에는 SEL 신호선(7), RST 신호선(8) 및 TG 신호선(6)의 전위는 전부 로우(Off)이다. 시각 t1에 RST 신호선(8)만이 하이(On)로 전환된다. 그 후, 시각 t2에 RST 신호선(8)이 로우(Off)로 전환되는 동시에, SEL 신호선(7)이 하이(On)로 전환되다. 이어서, 시각 t3에 TG 신호선(6)이 하이(전송)로 전환되고, 그 후의 시각 t4에 TG 신호선(6)이 로우(Off)로 전환된다. 계속해서, 시각 t5에 SEL 신호선(7)이 로우(Off)로 전환되어, 시각 t1 이전의 상태로 복귀한다.
시각 t1∼t3은 노이즈 독출(Noise Read) 기간이며, 전원 전압이, 리셋용 트랜지스터(5), 증폭용 트랜지스터(3) 및 선택용 트랜지스터(4)를 통해 CDS 회로(C1∼Cn)에 인가된다. 그로써, CDS 회로(C1∼Cn)가 리셋된다. 시각 t3∼t5는 신호 독출(Signal Read) 기간이며, 포토다이오드(1)의 광전 변환에 의해 축적된 전하가 전송용 트랜지스터(2), 증폭용 트랜지스터(3) 및 선택용 트랜지스터(4)를 통해 CDS 회로(C1∼Cn)에 전송된다. 시각 t5 이후의 기간은 아날로그 신호를 디지털 신호로 변환하는[ADC(Analog/Digital Conversion)] 기간이다.
특허문헌 1 : 일본 특허 공개 2003-169256호 공보
그러나, 상술한 종래의 고체 촬상 장치에서는 RST 신호선(8) 및 SEL 신호선(7)이 TG 신호선(6)에 근접하여 평행하게 배선되어 있기 때문에, 도 12에 도시한 바와 같이, TG 신호선(6)은 RST 신호선(8)과의 사이의 기생 용량(9)에 의해 RST 신호선(8)에 용량 결합된 상태가 된다. SEL 신호선(7)에 관해서도 마찬가지이며, SEL 신호선(7)과 TG 신호선(6)은 그 사이의 기생 용량(10)에 의해 용량 결합된 상태가 된다. 그 때문에, 노이즈 독출 기간에 있어서, RST 신호선(8)이나 SEL 신호선(7)의 전위가 로우에서 하이로 전환되면, TG 신호선(6)의 전위가 약간 상승하여, 포토다이오드(1)에 축적된 전하가 전송용 트랜지스터(2)의 출력 측에서 약간 새어 버린다.
도 14는 용량 결합에 의해 상승한 TG 신호선(6)의 전위 변화를 도시하는 개념도이다. 도 14에 도시한 바와 같이, 드라이버(Dj)로부터 먼 픽셀일수록 TG 신호선(6)의 임피던스가 커진다. 그 때문에, 부호 11로 나타낸 바와 같이, TG 신호선(6)의 전위는 높아져, 전하가 새는 양도 커진다. 따라서, 예컨대 촬영한 화상을 표시했을 때에, 그 화상의, 드라이버(Dj)로부터 먼 픽셀에 대응하는 부분이, 드라이버(Dj)에 가까운 픽셀에 대응하는 부분보다도 어둡게 표시된다고 하는 화질 저하를 초래한다.
종래와 같이, 화소수가 30만 화소 정도인 경우에는, 드라이버(Dj)로부터 먼 픽셀이라도 TG 신호선(6)의 임피던스는 그다지 커지지 않아, TG 신호선(6)의 전위 변화량이 작기 때문에, 상술한 문제점은 그다지 문제가 되지 않았다. 그러나, 근사와 같이 화소수가 100만 화소를 넘으면, TG 신호선(6)이 길어지기 때문에, 드라이버(Dj)로부터 먼 픽셀에서는 TG 신호선(6)의 임피던스가 종래보다도 커져, TG 신호선(6)의 전위가보다 높아지게 된다. 그 때문에, 드라이버(Dj)로부터 먼 픽셀에서는, 포토다이오드(1)로부터 전하가 새는 양이 커지고, 또한, 드라이버(Dj)에 가까운 픽셀과 먼 픽셀에서는 포토다이오드(1)로부터의 전하가 새는 양이 크게 달라지게 되 어, 상술한 문제점이 현저히 나타나게 된다.
본 발명은 상술한 종래 기술에 의한 문제점을 해소하기 위해, 각 픽셀의 광전 변환 소자로부터 새는 전하의 양을 적게 할 수 있는 고체 촬상 장치 및 고체 촬상 장치의 제어 방법을 제공하는 것을 목적으로 한다. 또한, 본 발명은 픽셀 사이의 광전 변환 소자로부터 전하가 새는 양의 차를 작게 할 수 있는 고체 촬상 장치 및 고체 촬상 장치의 제어 방법을 제공하는 것을 목적으로 한다.
상술한 과제를 해결하여 목적을 달성하기 위해, 본 발명은 광전 변환 소자(포토다이오드), 전송 소자(전송용 트랜지스터), 선택 소자(선택용 트랜지스터) 및 리셋 소자(리셋용 트랜지스터)를 갖는 복수의 픽셀을 구비하고, 복수의 픽셀의 전송 소자, 선택 소자 및 리셋 소자가 각각 동일한 TG 신호선, 동일한 SEL 신호선 및 동일한 RST 신호선에 접속되며, 또한 TG 신호선의 일단이 구동부(드라이버)에 접속되고, 타단이 홀드 회로에 접속된 고체 촬상 장치에 있어서, RST 신호선의 전위를 전환하여 리셋 소자(리셋용 트랜지스터)를 온 상태로 할 때 및 SEL 신호선의 전위를 전환하여 선택 소자(선택용 트랜지스터)를 온 상태로 할 때의 한쪽 또는 양쪽일 때에, 홀드 회로는 TG 신호선의 종단의 전위를 접지 전위 또는 부전위로 한다. 또한, TG 신호선의 전위를 전환하여 전송 소자(전송용 트랜지스터)를 온 상태로 할 때에, 홀드 회로는 TG 신호선의 타단을 오픈 상태로 한다.
본 발명에 따르면, RST 신호선의 전위 또는 SEL 신호선의 전위가, 리셋 소자(리셋용 트랜지스터) 또는 선택 소자(선택용 트랜지스터)를 온 상태로 하는 전위로 전환되더라도, TG 신호선의 타단은 접지 전위 또는 부전위로 되고 있기 때문에, 구동부(드라이버)로부터의 거리에 관계없이, TG 신호선의 임피던스는 낮은 채 그대로이며, TG 신호선의 전위는 거의 높아지지 않는다. 따라서, 각 픽셀의 광전 변환 소자(포토다이오드)로부터 새는 전하의 양이 적어진다. 또한, 픽셀 사이에서 TG 신호선의 전위의 차가 작기 때문에, 픽셀 사이의 광전 변환 소자(포토다이오드)로부터의 전하가 새는 양의 차가 작아진다.
이하에 첨부 도면을 참조하여, 본 발명의 적합한 실시형태를 상세히 설명한다. 한편, 본 명세서에 있어서, m은 1 이상의 정수로 하고, n은 2 이상의 정수로 한다. 또, j는 1 이상 m 이하의 정수로 한다.
(실시형태 1)
도 1은 본 발명의 실시형태 1에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다. 도 1에 도시한 바와 같이, 이 CMOS 이미지 센서는 m행 n열의 매트릭스형으로 배치된 복수의 픽셀(P11∼Pmn)로 이루어지는 화소부와, 주변 회로를 구비하고 있다. 주변 회로는 각 픽셀(P11∼Pmn)을 구동하는 구동부인 m개의 드라이버(D1∼Dm)와, 후술하는 바와 같이 각 행의 TG 신호선의 상태를 제어하는 m개의 홀드 회로(H1∼Hm)와, 홀드 회로(H1∼Hm)를 구동하는 구동부인 복수의 드라이버(이하, 1차 드라이버라 함)(21, 22)와, 1차 드라이버(21, 22)를 구동하는 구동부인 드라이버(2차 드라이버라 함)(23)와, 각 픽셀(P11∼Pmn)로부터 전송되어 온 전하에 기초하여 원하는 신호를 검출하는 검출부인 n개의 CDS 회로(C1∼Cm)를 구비하고 있다.
드라이버(D1, D2, Dm-1, Dm)는 행 방향(도 1의 가로 방향)으로 나란히 늘어서는 n개의 픽셀(P11∼P1n, P21∼P2n, P(m-1)1∼P (m-1)n, Pm1∼Pmn)마다 설치되어 있고, 각각 각 행의 1열번째의 픽셀(P11, P21, P(m-1)1, Pm1)에 접속되어 있다. 또한, 홀드 회로(H1, H2, Hm-1, Hm)는 각 행마다 설치되어 있고, 각각 각 행의 n열번째의 픽셀(P1n, P2n, P(m-1)n, Pmn)에 접속되어 있다. CDS 회로(C1, C2 , Cn-1, Cn)는 열 방향(도 1의 세로 방향)으로 나란히 늘어서는 m개의 픽셀(P11∼Pm1, P12∼Pm2, P1(n-1)∼Pm(n-1), P1n∼Pmn)마다 설치되어 있다.
각 1차 드라이버(21, 22)는 m개의 홀드 회로(H1∼Hm) 중의 일부씩을 구동한다. 예컨대 도 1에 도시하는 예에서는 제1의 1차 드라이버(21)는 2개의 홀드 회로(H1, H2)를 구동하고, 제2의 1차 드라이버(22)는 2개의 홀드 회로(Hm-1, Hm)를 구동한다. 한편, 각 1차 드라이버(21, 22)가 구동하는 홀드 회로의 수는 1개이어도 좋고 3개 이상이어도 좋다. 그리고, 모든 홀드 회로(H1∼Hm)가 1차 드라이버에 의해 구동되도록 적당 수의 1차 드라이버가 설치된다.
2차 드라이버(23)에는 각 홀드 회로(H1∼Hm)를 제어하는 신호(이하, HOLD 신 호라 함)가 입력된다. 이와 같이 적당 수의 1차 드라이버(21, 22)를 2차 드라이버(23)로 구동하는 구성에는 각 홀드 회로(H1∼Hm)를 제어하는 신호(이하, HOLD 신호라 함)의 타이밍을 취하기 쉽다고 하는 이점이 있다. 한편, 적당 수의 1차 드라이버를 복수 그룹으로 나눠, 각 그룹을 각각 별도의 2차 드라이버로 구동하고, 또한 3차가 되는 드라이버가 복수의 2차 드라이버를 구동한다고 하는 것과 같이, 보다 차원이 높은 계층 구조로 하여도 좋다.
도 2는 도 1의 1행분(j번째의 행)을 확대하여 도시하는 등화 회로도이다. 도 2에 도시한 바와 같이, 각 픽셀(Pj1, Pjn)은 광전 변환 소자로서 포토다이오드(1)를 구비한다. 포토다이오드(1)의 애노드는 접지되어 있고, 그 캐소드는 전송 소자인 예컨대 n 채널의 MOS 트랜지스터로 이루어지는 전송용 트랜지스터(2)의 소스에 접속되어 있다.
전송용 트랜지스터(2)의 게이트는 TG 신호선(6)에 접속되어 있고, 그 드레인은 리셋 소자인 예컨대 n 채널의 MOS 트랜지스터로 이루어지는 리셋용 트랜지스터(5)의 소스와, 예컨대 n 채널의 MOS 트랜지스터로 이루어지는 증폭용 트랜지스터(3)의 게이트에 접속되어 있다.
리셋용 트랜지스터(5)의 게이트는 RST 신호선(8)에 접속되어 있고, 그 드레인은 전원선(VR선)(12)에 접속되어 있다. 증폭용 트랜지스터(3)의 드레인은 전원선(VR선)(12)에 접속되어 있고, 그 소스는 선택 소자인 예컨대 n 채널의 MOS 트랜지스터로 이루어지는 선택용 트랜지스터(4)의 드레인에 접속되어 있다. 선택용 트랜 지스터(4)의 게이트는 SEL 신호선(7)에 접속되어 있고, 그 드레인은 그 픽셀을 포함하는 열에 대응하는 CDS 회로(C1∼Cn)에 접속되어 있다. 모든 픽셀(P11∼P mn)의 구조는 동일하다.
TG 신호선(6), SEL 신호선(7) 및 RST 신호선(8)은 행마다 설치되어 있고, 화소부를 가로지르도록 행 방향(도 2의 가로 방향)으로 서로 평행하게 신장되고 있다. 그리고, 동일 행의 픽셀(Pj1, Pjn)은 동일한 TG 신호선(6), 동일한 SEL 신호선(7) 및 동일한 RST 신호선(8)에 접속되어 있다. TG 신호선(6), SEL 신호선(7) 및 RST 신호선(8)은 드라이버(Dj)에 접속되어 있다. 또한, TG 신호선(6)은 드라이버(Dj)와 반대측에 있어서, 홀드 회로(Hj)에 접속되어 있다.
홀드 회로(Hj)는 예컨대 n 채널의 MOS 트랜지스터(이하, 홀드용 트랜지스터라 함)(31)에 의해 구성되어 있다. 홀드용 트랜지스터(31)의 소스는 TG 신호선(6)에 접속되어 있고, 그 드레인은 접지되어 있다. 홀드용 트랜지스터(31)의 게이트는 HOLD 신호선(13)에 접속되어 있다. 홀드 회로(Hj)에는 이 HOLD 신호선(13)을 통해, 1차 드라이버(21, 22)(도 1 참조)로부터 HOLD 신호가 공급된다.
도 3은 도 2에 도시하는 회로 구성에 있어서 픽셀 신호를 독출할 때의 TG 신호선(6), SEL 신호선(7), RST 신호선(8) 및 HOLD 신호선(13)의 전위 변화를 도시하는 타이밍 차트이다. 시각 T1 이전에는 SEL 신호선(7), RST 신호선(8) 및 TG 신호선(6)의 전위는 전부 로우(Off)이며, HOLD 신호선(13)의 전위는 하이(On)이다. 시 각 T1에 RST 신호선(8)만이 하이(On)로 전환된다.
그 후, 시각 T2에 RST 신호선(8)이 로우(Off)로 전환되는 동시에, SEL 신호선(7)이 하이(On)로 전환된다. 그 후, 시각 T3에 HOLD 신호선(13)이 로우(Off)로 전환된다. 계속해서, 시각 T4에 TG 신호선(6)이 하이(전송)로 전환되고, 그 후의 시각 T5에 TG 신호선(6)이 로우(Off)로 전환된다. 계속해서, 시각 T6에 HOLD 신호선(13)이 하이(On)로 전환된다. 그 후, 시각 T7에 SEL 신호선(7)이 로우(Off)로 전환되어, 시각 T1 이전의 상태로 복귀한다.
시각 T1∼T4는 노이즈 독출 기간(Noise Read)이며, 전원 전압이 리셋용 트랜지스터(5), 증폭용 트랜지스터(3) 및 선택용 트랜지스터(4)를 통해 CDS 회로(C1∼Cn)에 인가된다. 그로써, CDS 회로(C1∼Cn)가 리셋된다. 전술한 바와 같이, 시각 T1∼T2의 기간에는 RST 신호선(8)의 전위가 하이(On)이며, 또한 시각 T2∼T7의 기간에는 SEL 신호선(7)의 전위가 하이(On)이다.
그 때문에, 시각 T1∼T4의 기간에는 TG 신호선(6)의 전위는 드라이버(Dj)에 의해 로우(Off)로 되고 있지만, RST 신호선(8)과의 사이의 기생 용량(9)(도 2 참조) 및 SEL 신호선(7)과의 사이의 기생 용량(10)(도 2 참조)에 의한 용량 결합에 의해서 서서히 상승하여, 드라이버(Dj)에서 멀어질수록 높아진다.
그 한편, 시각 T1∼T3의 기간에는 HOLD 신호선(13)의 전위가 하이(On)이기 때문에, 홀드용 트랜지스터(31)가 온 상태이며, TG 신호선(6)의, 홀드용 트랜지스터(31)와의 접속 노드의 전위는 접지 전위이다. 즉, 도 4에 TG 신호선(6)의 전위 변화를 개념적으로 도시한 바와 같이, TG 신호선(6)의 전위(14)는 그 양단에서 접지 전위로 되며, 중앙부에서 약간 높아진다.
따라서, 종래에 비해서, 노이즈 독출 기간 동안에 포토다이오드(1)로부터 새는 전하의 양을 적게 할 수 있다. 또, 동일 행 내의 픽셀(Pj1, Pjn) 사이에서, 노이즈 독출 기간에 포토다이오드(1)로부터 새는 전하의 양에 차이가 생기는 것을 억제할 수 있어, 픽셀(Pj1, Pjn) 사이에서의 전하가 새는 양의 차를 작게 할 수 있다.
시각 T4∼T7은 신호 독출(Signal Read) 기간이며, 포토다이오드(1)의 광전 변환에 의해 축적된 전하가 전송용 트랜지스터(2), 증폭용 트랜지스터(3) 및 선택용 트랜지스터(4)를 통해 CDS 회로(C1∼Cn)에 전송된다. 시각 T4∼T5의 기간에는 TG 신호선(6)의 전위를 하이(On)로 하여 전송용 트랜지스터(2)를 온 상태로 할 필요가 있기 때문에, 적어도 이 기간에는 HOLD 신호선(13)의 전위를 로우(Off)로 유지하여, 홀드용 트랜지스터(31)를 오프 상태로 해 둔다. 도 3에 도시하는 예에서는 실제의 전하의 전송 기간(시각 T4∼T5의 기간)에 대하여, 그 전후에 시각 T3∼T4의 기간과 시각 T5∼T6의 기간의 여유를 갖게 하여, 홀드용 트랜지스터(31)를 오프 상태로 하고 있다.
한편, 도 5에 도시한 바와 같이, 시각 T4에 TG 신호선(6)의 전위를 하이(전송)로 전환하는 동시에, HOLD 신호선(13)의 전위를 로우(Off)로 전환하고, 시각 T5에 TG 신호선(6)의 전위를 로우(Off)로 전환하는 동시에, HOLD 신호선(13)의 전위를 하이(On)로 전환하도록 하여도 좋다. 어느 쪽의 경우라도, 시각 T7 이후의 기간 은 아날로그 신호를 디지털 신호로 변환하는[ADC(Analog/Digital Conversion)] 기간이다.
(실시형태 2)
도 6은 본 발명의 실시형태 2에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다. 도 6에 도시한 바와 같이, 실시형태 2가 실시형태 1과 다른 것은 모든 홀드 회로(H1∼Hm)를 단일의 드라이버(구동부)(24)로 구동하도록 한 것이다.
그 밖의 구성 및 동작 타이밍 등은 실시형태 1과 동일하기 때문에, 설명을 생략한다. 실시형태 2에 따르면, 홀드 회로(H1∼Hm)를 구동하는 드라이버가 차지하는 면적이 작아지기 때문에, CMOS 이미지 센서 전체의 면적 축소를 도모할 수 있다.
(실시형태 3)
도 7은 본 발명의 실시형태 3에 따른 CMOS 이미지 센서의 화소부 및 그 주변부의 개략 구성을 도시하는 블록도이다. 도 7에 도시한 바와 같이, 실시형태 3이 실시형태 1과 다른 것은 제어 회로(25)로부터 공급된 HOLD 신호를 시프트 레지스터(S1∼Sm)에 의해 순차 보내어, 각 시프트 레지스터(S1∼Sm)에서 각 홀드 회로(H1∼Hm)로 HOLD 신호를 공급하도록 한 것이다.
그 밖의 구성 및 동작 타이밍 등은 실시형태 1과 동일하기 때문에, 설명을 생략한다. 실시형태 3에 따르면, 저소비 전력화를 도모할 수 있다.
(실시형태 4)
도 8은 본 발명의 실시형태 4에 따른 동작 타이밍을 도시하는 타이밍 차트이다. 도 8에 도시한 바와 같이, 시각 T1과 시각 T2 사이의 어느 시각을 T11이라고 하면, 실시형태 4가 실시형태 1과 다른 것은 HOLD 신호선(13)의 전위를, 시각 T11∼T3의 기간만 하이(On)로 하고, 그 밖의 기간에는 로우(Off)로 하는 것이다.
이와 같이 하면, RST 신호선(8)의 전위가 하이(On)로 전환될 때에는 홀드용 트랜지스터(31)는 오프 상태이기 때문에, TG 신호선(6)은 RST 신호선(8)과의 사이의 기생 용량(9)에 의한 용량 결합의 영향을 받게 된다. 따라서, 이 동작 타이밍이 적합한 것은 TG 신호선(6)과 RST 신호선(8) 사이의 기생 용량(9)이 작고, 그 용량 결합의 영향이 작을 때이다.
(실시형태 5)
도 9는 본 발명의 실시형태 5에 따른 동작 타이밍을 도시하는 타이밍 차트이다. 도 9에 도시한 바와 같이, 시각 T1 이전의 어느 시각을 T0으로 하고, 시각 T1과 시각 T2 사이의 어느 시각을 T11이라고 하면, 실시형태 5가 실시형태 1과 다른 것은 HOLD 신호선(13)의 전위를, 시각 T0∼T11의 기간만 하이(On)로 하고, 그 밖의 기간에는 로우(Off)로 하는 것이다.
이와 같이 하면, SEL 신호선(7)의 전위가 하이(On)로 전환될 때에는 홀드용 트랜지스터(31)는 오프 상태이기 때문에, TG 신호선(6)은 SEL 신호선(7)과의 사이의 기생 용량(10)에 의한 용량 결합의 영향을 받게 된다. 따라서, 이 동작 타이밍이 적합한 것은 TG 신호선(6)과 SEL 신호선(7) 사이의 기생 용량(10)이 작고, 그 용량 결합의 영향이 작을 때이다.
(실시형태 6)
도 10은 본 발명의 실시형태 6에 따른 동작 타이밍을 도시하는 타이밍 차트이다. 도 10에 도시한 바와 같이, 시각 T1 이전의 어느 시각을 T0이라고 하면, 실시형태 6이 실시형태 1과 다른 것은, HOLD 신호선(13)의 전위를, 시각 T0∼T3의 기간만 하이(On)로 하고, 그 밖의 기간에는 로우(Off)로 하는 것이다.
이와 같이 하면, 실시형태 1과 마찬가지로, RST 신호선(8)의 전위가 하이(On)로 전환될 때도 SEL 신호선(7)의 전위가 하이(On)로 전환할 때도 홀드용 트랜지스터(31)를 온 상태로 해 둘 수 있다.
이상에 있어서, 본 발명은 상술한 실시형태에 한하지 않고, 여러 가지 변경이 가능하다. 예컨대, 상기 각 실시형태에서는, 4행분의 픽셀과 4열분의 픽셀을 나타냈지만, m행 n열의 화소부의 행수와 열수는 이것에 한하지 않는다. 또한, 행수는 1이어도 좋으며, 그 경우에는 라인 센서가 된다.
또한, 홀드용 트랜지스터(31)의 드레인의 전위를 접지 전위로 하는 대신에, 부전위로 하여도 좋다. 트랜지스터의 미세화가 진행되어, 그에 따라 누설 전류가 증가한 경우, TG 신호선(6)의 전위를 접지 전위로 하여도 충분히 누설 전류를 억제할 수 없을 우려가 있다. 그와 같은 경우에, TG 신호선(6)의 전위를 부전위로 하면, 누설 전류를 억제할 수 있다. 또한, 전송용 트랜지스터(2), 증폭용 트랜지스터(3), 선택용 트랜지스터(4), 리셋용 트랜지스터(5) 및 홀드용 트랜지스터(31)를 p 채널의 MOS 트랜지스터로 구성하더라도 좋다.
이상과 같이, 본 발명에 따른 고체 촬상 장치 및 고체 촬상 장치의 제어 방법은 CMOS 이미지 센서를 이용한 촬상 장치에 유용하며, 특히, 디지털 카메라나, 디지털 카메라를 구비한 휴대 전화기의 카메라부나, 스캐너 등의 화상 판독 장치에 적합하다.
본 발명에 따르면, 각 픽셀의 광전 변환 소자로부터 새는 전하의 양을 적게 할 수 있다고 하는 효과를 발휘한다. 또, 픽셀 사이의 광전 변환 소자로부터의 전하가 새는 양의 차를 작게 할 수 있다고 하는 효과를 발휘한다.

Claims (12)

  1. 복수의 픽셀을 가지고, 또한 각 픽셀이 광전 변환 소자, 동일한 전송 제어 신호선에 접속된 전송 소자, 동일한 선택 제어 신호선에 접속된 선택 소자 및 동일한 리셋 제어 신호선에 접속된 리셋 소자를 가지며, 상기 선택 소자에 의해 선택된 픽셀의 리셋 소자에 의해 그 픽셀에 접속된 검출부를 리셋한 후, 그 픽셀의 광전 변환 소자의 광전 변환에 의해 축적된 전하를 그 픽셀의 전송 소자에 의해 상기 검출부에 전송하는 동작을 하는 고체 촬상 장치에 있어서,
    상기 전송 제어 신호선의 일단은 구동부에 접속되고, 또한 상기 전송 제어 신호선의 타단은 홀드 회로에 접속되어 있으며,
    상기 홀드 회로는 상기 선택 제어 신호선의 전위가 그 픽셀을 선택하지 않는 전위에서 선택하는 전위로 변화할 때 및 상기 리셋 제어 신호선의 전위가 상기 검출부를 리셋하지 않는 전위에서 리셋하는 전위로 변화할 때의 한쪽 또는 양쪽일 때에, 상기 전송 제어 신호선의 타단의 전위가 접지 전위 또는 부전위이며, 한편, 상기 구동부에 의해 상기 전송 제어 신호선의 전위가 전하를 전송하는 전위일 때, 상기 전송 제어 신호선의 타단이 오픈 상태가 되도록 제어하는 것을 특징으로 하는 고체 촬상 장치.
  2. 복수의 픽셀을 가지고, 또한 각 픽셀이 광전 변환 소자, 동일한 전송 제어 신호선에 접속된 전송 소자, 동일한 선택 제어 신호선에 접속된 선택 소자 및 동일 한 리셋 제어 신호선에 접속된 리셋 소자를 가지며, 상기 선택 소자에 의해 선택된 픽셀의 리셋 소자에 의해 그 픽셀에 접속된 검출부를 리셋한 후, 그 픽셀의 광전 변환 소자의 광전 변환에 의해 축적된 전하를 그 픽셀의 전송 소자에 의해 상기 검출부에 전송하는 동작을 하는 고체 촬상 장치에 있어서,
    상기 전송 제어 신호선의 일단은 구동부에 접속되고, 또한 상기 전송 제어 신호선의 타단은 홀드 회로에 접속되어 있으며,
    상기 홀드 회로는 상기 선택 제어 신호선의 전위가 그 픽셀을 선택하지 않는 전위에서 선택하는 전위로 변화할 때 및 상기 리셋 제어 신호선의 전위가 상기 검출부를 리셋하지 않는 전위에서 리셋하는 전위로 변화할 때의 한쪽 또는 양쪽일 때에, 상기 전송 제어 신호선의 타단의 전위가 전원 전위이며, 한편, 상기 구동부에 의해 상기 전송 제어 신호선의 전위가 전하를 전송하는 전위일 때, 상기 전송 제어 신호선의 타단이 오픈 상태가 되도록 제어하는 것을 특징으로 하는 고체 촬상 장치.
  3. 제1항 또는 제2항에 있어서, 상기 전송 제어 신호선은 복수 라인 설치되고, 또한 상기 홀드 회로는 상기 전송 제어 신호선마다 설치되어 있으며, 모든 홀드 회로는 단일 구동부에서 공급되는 제어 신호에 의해 구동되는 것을 특징으로 하는 고체 촬상 장치.
  4. 제1항 또는 제2항에 있어서, 상기 전송 제어 신호선은 복수 라인 설치되고, 또한 상기 홀드 회로는 상기 전송 제어 신호선마다 설치되어 있으며, 모든 홀드 회로는 동일한 구동부에서 공급되는 제어 신호에 의해 구동되는 복수의 그룹으로 나누어지고, 각 그룹을 구동하는 상기 구동부는 또 다른 구동부에서 공급되는 제어 신호에 의해 구동되는 것을 특징으로 하는 고체 촬상 장치.
  5. 제1항 또는 제2항에 있어서, 상기 전송 제어 신호선은 복수 라인 설치되고, 또한 상기 홀드 회로는 상기 전송 제어 신호선마다 설치되어 있으며, 각 홀드 회로에는 시프트 레지스터가 접속되어 있고, 모든 홀드 회로는 상기 시프트 레지스터에 의해 순차 공급되는 제어 신호에 의해 구동되는 것을 특징으로 하는 고체 촬상 장치.
  6. 제3항에 있어서, 상기 홀드 회로는 상기 제어 신호가 게이트 단자에 입력되는 MOS 트랜지스터로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  7. 제4항에 있어서, 상기 홀드 회로는 상기 제어 신호가 게이트 단자에 입력되는 MOS 트랜지스터로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  8. 제5항에 있어서, 상기 홀드 회로는 상기 제어 신호가 게이트 단자에 입력되는 MOS 트랜지스터로 구성되어 있는 것을 특징으로 하는 고체 촬상 장치.
  9. 복수의 픽셀을 가지고, 또한 각 픽셀이 광전 변환 소자, 동일한 전송 제어 신호선에 접속된 전송 소자, 동일한 선택 제어 신호선에 접속된 선택 소자 및 동일한 리셋 제어 신호선에 접속된 리셋 소자를 가지며, 상기 선택 소자에 의해 선택된 픽셀의 리셋 소자에 의해 그 픽셀에 접속된 검출부를 리셋한 후, 그 픽셀의 광전 변환 소자의 광전 변환에 의해 축적된 전하를 그 픽셀의 전송 소자에 의해 상기 검출부에 전송하는 동작을 하는 고체 촬상 장치에 있어서, 선택된 픽셀로부터 전하를 상기 검출부에 전송함에 있어,
    상기 선택 제어 신호선의 전위가 그 픽셀을 선택하지 않는 전위에서 선택하는 전위로 변화할 때 및 상기 리셋 제어 신호선의 전위가 상기 검출부를 리셋하지 않는 전위에서 리셋하는 전위로 변화할 때의 한쪽 또는 양쪽일 때에, 상기 전송 제어 신호선의 타단의 전위가 접지 전위 또는 부전위이며, 한편, 상기 구동부에 의해 상기 전송 제어 신호선의 전위가 전하를 전송하는 전위일 때, 상기 전송 제어 신호선의 타단이 오픈 상태가 되도록 제어하는 것을 특징으로 하는 고체 촬상 장치의 제어 방법.
  10. 제9항에 있어서, 상기 전송 제어 신호선의 전위가 전하를 전송하지 않는 전위에서 전송하는 전위로 변화되는 타이밍보다도 전에, 상기 전송 제어 신호선의 타단을 접지 전위 또는 부전위에서 오픈 상태로 전환하도록 제어하는 것을 특징으로 하는 고체 촬상 장치의 제어 방법.
  11. 복수의 픽셀을 가지고, 또한 각 픽셀이 광전 변환 소자, 동일한 전송 제어 신호선에 접속된 전송 소자, 동일한 선택 제어 신호선에 접속된 선택 소자 및 동일한 리셋 제어 신호선에 접속된 리셋 소자를 가지며, 상기 선택 소자에 의해 선택된 픽셀의 리셋 소자에 의해 그 픽셀에 접속된 검출부를 리셋한 후, 그 픽셀의 광전 변환 소자의 광전 변환에 의해 축적된 전하를 그 픽셀의 전송 소자에 의해 상기 검출부에 전송하는 동작을 하는 고체 촬상 장치에 있어서, 선택된 픽셀로부터 전하를 상기 검출부에 전송함에 있어,
    상기 선택 제어 신호선의 전위가 그 픽셀을 선택하지 않는 전위에서 선택하는 전위로 변화할 때 및 상기 리셋 제어 신호선의 전위가 상기 검출부를 리셋하지 않는 전위에서 리셋하는 전위로 변화할 때의 한쪽 또는 양쪽일 때에, 상기 전송 제어 신호선의 타단의 전위가 전원 전위이며, 한편, 상기 구동부에 의해 상기 전송 제어 신호선의 전위가 전하를 전송하는 전위일 때에, 상기 전송 제어 신호선의 타단이 오픈 상태가 되도록 제어하는 것을 특징으로 하는 고체 촬상 장치의 제어 방법.
  12. 제11항에 있어서, 상기 전송 제어 신호선의 전위가 전하를 전송하지 않는 전위에서 전송하는 전위로 변화되는 타이밍보다도 전에, 상기 전송 제어 신호선의 타단을 전원 전위에서 오픈 상태로 전환하도록 제어하는 것을 특징으로 하는 고체 촬상 장치의 제어 방법.
KR1020040098545A 2004-07-02 2004-11-29 고체 촬상 장치 및 고체 촬상 장치의 제어 방법 KR100638698B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00197367 2004-07-02
JP2004197367A JP4359539B2 (ja) 2004-07-02 2004-07-02 固体撮像装置および固体撮像装置の制御方法

Publications (2)

Publication Number Publication Date
KR20060002697A true KR20060002697A (ko) 2006-01-09
KR100638698B1 KR100638698B1 (ko) 2006-10-30

Family

ID=35513427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098545A KR100638698B1 (ko) 2004-07-02 2004-11-29 고체 촬상 장치 및 고체 촬상 장치의 제어 방법

Country Status (5)

Country Link
US (1) US7369170B2 (ko)
JP (1) JP4359539B2 (ko)
KR (1) KR100638698B1 (ko)
CN (1) CN100356773C (ko)
TW (1) TWI253854B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090124949A (ko) * 2008-05-30 2009-12-03 소니 가부시끼 가이샤 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4786693B2 (ja) * 2008-09-30 2011-10-05 三菱重工業株式会社 ウェハ接合装置およびウェハ接合方法
JP5665484B2 (ja) * 2010-10-29 2015-02-04 キヤノン株式会社 撮像装置、放射線撮影システム、イメージセンサの制御方法
US9661205B2 (en) * 2011-02-28 2017-05-23 Custom Manufacturing & Engineering, Inc. Method and apparatus for imaging
CN102695007B (zh) * 2012-05-15 2014-10-29 格科微电子（上海）有限公司 图像传感器及其驱动方法
JP5429345B2 (ja) * 2012-10-12 2014-02-26 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP7414570B2 (ja) 2020-02-14 2024-01-16 キヤノン株式会社 保持装置、およびリソグラフィ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6086981A (ja) 1983-10-18 1985-05-16 Toshiba Corp 固体撮像装置
JP3186702B2 (ja) * 1998-07-14 2001-07-11 日本電気株式会社 固体撮像装置
JP2000277720A (ja) * 1999-03-23 2000-10-06 Sony Corp 固体撮像素子
US6635857B1 (en) * 2000-07-10 2003-10-21 National Semiconductor Corporation Method and apparatus for a pixel cell architecture having high sensitivity, low lag and electronic shutter
KR100504562B1 (ko) * 2001-07-18 2005-08-03 매그나칩 반도체 유한회사 씨모스 이미지 센서
JP2003143480A (ja) 2001-11-06 2003-05-16 Sony Corp 固体撮像装置およびその駆動方法
JP4109858B2 (ja) * 2001-11-13 2008-07-02 株式会社東芝 固体撮像装置
JP2003169256A (ja) 2001-12-03 2003-06-13 Sharp Corp 固体撮像装置
JP3944829B2 (ja) * 2002-01-17 2007-07-18 ソニー株式会社 固体撮像装置およびその駆動方法
US20050174455A1 (en) * 2004-01-27 2005-08-11 Transchip, Inc. Column amplifier for image sensors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090124949A (ko) * 2008-05-30 2009-12-03 소니 가부시끼 가이샤 고체 촬상 장치, 고체 촬상 장치의 구동 방법, 및 전자 기기

Also Published As

Publication number Publication date
TWI253854B (en) 2006-04-21
US20060001749A1 (en) 2006-01-05
TW200603623A (en) 2006-01-16
JP2006020174A (ja) 2006-01-19
CN1717015A (zh) 2006-01-04
JP4359539B2 (ja) 2009-11-04
CN100356773C (zh) 2007-12-19
KR100638698B1 (ko) 2006-10-30
US7369170B2 (en) 2008-05-06

Similar Documents

Publication Publication Date Title
KR101705491B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 신호 처리 방법, 및, 전자 기기
US9456158B2 (en) Physical information acquisition method, a physical information acquisition apparatus, and a semiconductor device
KR100797506B1 (ko) 증폭형 고체 촬상 장치
US7649561B2 (en) Physical quantity detecting device and imaging apparatus
KR101679858B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 전자기기
EP1271930B1 (en) Image sensing apparatus capable of outputting image with converted resolution, its control method, and image sensing system
US7106915B2 (en) Methods and devices for reading out an image sensor with reduced delay time between lines
US20100079648A1 (en) Driving method of solid-state imaging apparatus
KR20080107295A (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
US20060285001A1 (en) Image sensors with pixel reset
US20070001098A1 (en) Solid-state imaging device
EP3799422A1 (en) Image sensor and operation method thereof
US6933973B1 (en) CMOS image sensor having block scanning capability
US11601610B2 (en) Image sensor
US20110001860A1 (en) Solid-state imaging device
US9241119B2 (en) Image pickup apparatus, method of driving image pickup apparatus, and image pickup system
KR100638698B1 (ko) 고체 촬상 장치 및 고체 촬상 장치의 제어 방법
US6784932B1 (en) Hierarchical pixel readout multiplexer with switched capacitors for cancelling buffer offsets
JP4336544B2 (ja) 固体撮像装置
JP2018057048A (ja) 固体撮像装置及び撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150918

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160921

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170919

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180918

Year of fee payment: 13