KR20050120493A - 열간섭 방지형 웨이퍼 및 이의 제조방법 - Google Patents

Abstract

본 발명은 웨이퍼 내부에서 일어나는 열간섭을 방지하여 반도체 수율을 향상시킬 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것으로서, 반도체 웨이퍼를 구성함에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 하기 때문에 웨이퍼를 멀티구역화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있는 효과를 갖는다.

Description

열간섭 방지형 웨이퍼 및 이의 제조방법{Heat interference prevention type wafer}

본 발명은 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것으로서, 더욱 상세하게는 웨이퍼 내부에서 일어나는 열간섭을 방지하여 반도체 수율을 향상시킬 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법에 관한 것이다.

일반적으로 반도체 소자는 이온주입 공정, 막 증착 공정, 확산공정, 사진공정 등과 같은 다수의 공정들을 거쳐 제조된다. 이러한 공정들 중에서, 원하는 패턴을 형성하기 위한 사진공정은 반도체 소자 제조에 필수적으로 요구되는 공정이다.

이러한, 사진식각공정은 식각이나 이온주입이 될 부위와 보호될 부위를 선택적으로 정의하기 위해 마스크나 레티클의 패턴을 소자 위에 만드는 것으로 크게, 소자 상에 포토레지스트를 떨어뜨린 후 고속으로 회전시켜 소자 위에 원하는 두께로 입히는 도포공정, 포토레지스트가 도포된 소자와 정해진 마스크를 서로 정렬시킨 후 자외선과 같은 빛이 상기 마스크를 통하여 소자 상의 포토레지스트에 조사되도록 하여 마스크 또는 레티클의 패턴을 소자에 옮기는 노광공정 및 상기 노광공정이 완료된 소자의 포토레지스트를 현상하여 원하는 포토레지스트 패턴을 형성하는 현상공정으로 이루어진다.

또한, 상기 사진식각공정에는 반도체 소자를 소정 온도하에서 굽는 베이크 공정이 포함된다. 즉, 상기 베이크 공정은 포토레지스트를 도포하기 전에 소자에 흡착된 수분을 제거하기 위한 베이크, 소정의 유기용제 및 포토레지스트의 도포시에 생긴 전단응력을 완화시키기 위해 가열된 핫플레이트 상에서 소자를 가열하는 소프트 베이크, 노광시 자외선의 산란으로 인한 노광 부위의 화학적 구조의 불안정을 회복시키기 위한 노광 후 베이크 등이 있다.

상기와 같이, 반도체 소자를 베이킹하기 위해서는 실질적으로 베이크 챔버 내에서 웨이퍼의 베이크 공정을 진행하는 반도체 제조공정 설비의 한 형태인 반도체 히팅 시스템을 사용한다.

이러한, 종래의 반도체 히팅 시스템은, 통상적으로 소자에 열을 전달하도록 소자와 근접되게 설치되고, 평평한 히팅 플레이트 및 상기 히팅 플레이트의 하면에 설치되고, 상기 히팅 플레이트를 가열할 수 있는 히터 등을 구비하여 이루어지는 구성이였다.

그러나, 종래의 반도체 히팅 시스템의 히팅 플레이트는 중심부와 테두리부간의 온도편차나 베이크 챔버 내부의 환경에 따라 각 부분의 온도편차가 심하게 발생하였고, 이러한 온도편차로 인하여 소자의 균일한 베이크가 이루어지지 않아서 선폭이 포토레지스트의 베이크 온도 균일성이 사진공정시 커다란 영향을 미치는 최근에는 미세 패턴을 패터닝하는 경우, 반도체 소자의 수율이 크게 떨어지는 문제점이 있었다.

즉, 소자가 챔버 내에 실장되었을 때, 반도체 히팅 시스템에 의하여 소자를 일정온도까지 얼마나 빨리 그리고 미세한 오차를 가지는 균일한 베이크 온도를 유지시킬 수 있느냐가 반도체 소자의 수율에 직접적인 영향을 미치므로 온도조절이 정밀하고, 온도 보상시간이 빠른 소자의 베이크 장치가 절실히 요구되고 있는 실정이다.

한편, 이러한 종래의 문제점들을 개선하기 위하여 히팅 플레이트를 멀티존화하고 각각의 구역을 개별 온도 제어하여 소자 각 부분의 미세한 온도편차를 줄일 수 있고, 아울러 히팅 플레이트의 각 구역들 간의 온도 간섭을 최소화할 수 있게 하는 대한민국 특허출원 제2003-41425호가 출원되었다.

이러한 종래의 대한민국 특허출원 제2003-41425호에 의하면, 도 1에 도시된 바와 같이, 히팅 플레이트(2)와 히터(3)를 여러개의 구역(예를 들어, SECTION 1, SECTION 2,....SECTION N 등)으로 멀티존화한 것으로서, 상기 히팅 플레이트(2)는, 웨이퍼(1)에 열을 전달하도록 소자와 근접되게 설치되고, 중심부, 중간부, 테두리부 등으로 나누거나 또는 중심을 기준으로 소정 각도 등각으로 나누는 등 다중 구역(멀티존)으로 구획할 수 있고, 상기 히터(3)는, 상기 히팅 플레이트(2)의 하면에 설치되어 상기 히팅 플레이트(2) 각각의 구역을 개별적으로 가열할 수 있는 것이다.

그러나, 이러한 종래의 대한민국 특허출원 제2003-41425호와 같이, 상기 히팅 플레이트(2)와 히터(3)를 여러개의 구역으로 멀티존화하더라도, 웨이퍼(1)의 내부에서 전도에 의한 열간섭이 일어나 온도 제어를 어렵게 하는 문제점이 있었다.

즉, 예를 들어, 온도가 기준치 보다 떨어지는 특정 구역의 히터 온도를 높이면, 그 구역의 상방에 있는 웨이퍼의 특정 위치의 온도만 올라가는 것이 아니라 웨이퍼 내부에서 열간섭(열전도)이 일어나서 그 특정 위치(예를 들어 SECTION 1) 상방의 웨이퍼 온도가 올라가면 이웃하는 부근(예를 들어 SECTION 2) 상방의 웨이퍼의 온도까지 함께 동반하여 올라가게 되는 문제점이 있었다.

따라서, 특정 구역의 히터 온도를 높이려면 이웃하는 구역의 히터 온도를 낮추어야 하는 등 온도 제어가 매우 어렵고, 이러한 불명확성으로 인하여 온도에 매우 민감한 반도체 웨이퍼 소자의 수율이 떨어지게 되는 문제점이 있었다.

또한, 웨이퍼 특정 위치의 온도 이상으로 인한 피해가 열간섭으로 인하여 부근으로 확대되는 등 많은 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 웨이퍼를 멀티구역화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있게 하는 열간섭 방지형 웨이퍼 및 이의 제조방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 열간섭 방지형 웨이퍼는, 반도체 웨이퍼를 구성함에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 한다.

또한, 상기 열전달 차단수단은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 형성되고, 소정의 폭을 갖는 단열홈인 것이 바람직하다.

또한, 각 구역은 웨이퍼 표면에 형성된 적어도 하나 이상의 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로 블록화하여 구획될 수 있다.

한편, 상기 목적을 달성하기 위한 본 발명의 열간섭 방지형 웨이퍼의 제조방법은, 반도체 웨이퍼의 제조방법에 있어서, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것을 특징으로 한다.

이하, 본 발명의 바람직한 여러 실시예에 따른 열간섭 방지형 웨이퍼 및 이의 제조방법을 도면을 참조하여 상세히 설명한다.

먼저, 도 2에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 열간섭 방지형 웨이퍼는, 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단의 일종으로서, 웨이퍼(10)의 두께방향으로 아래에서 위로 소정의 폭을 갖는 단열홈(12)이 형성되는 구성이다.

여기서, 이러한 상기 단열홈(12)은, 웨이퍼(10)를 다수개의 특정 구역으로 나누어 형성되거나, 다중 구역으로 구획된 반도체 히팅 시스템의 히팅 플레이트(20) 및/또는 히터(30)의 각 구역간 경계선과 대응되는 위치에 형성될 수 있다.

따라서, 상기 단열홈(12)에 의하여, 즉 단열홈(12) 사이 공기층의 단열효과에 의하여 구역과 구역간의 열간섭(열전달)이 차단되기 때문에 다중 구역화된 상기 히팅 플레이트(20) 및/또는 히터(30)를 이용한 온도 제어가 용이한 것이다.

즉, 예를 들어, 온도가 기준치 보다 떨어지는 특정 구역(예를 들어, SECTION 1)의 히터 온도를 높이면, 그 구역의 상방에 있는 웨이퍼의 특정 구역의 온도만 올라가고, 웨이퍼 내부에서 구역 간 열간섭(열전도)이 일어나지 않아서 그 이웃하는 부근 구역(예를 들어, SECTION 2))의 온도는 올라가지 않으므로 이웃하는 구역(SECTION 2)의 히터 온도를 낮출 필요가 없고, 이러한 제어 과정에서의 불명확성 제거로 인하여 정밀한 온도 제어를 통해 반도체 웨이퍼 소자의 수율이 향상시킬 수 있고, 웨이퍼(10) 특정 구역의 온도 이상으로 인한 피해가 부근으로 확대되는 것 등을 방지할 수 있는 것이다.

한편, 도 3에 도시된 바와 같이, 이러한 상기 단열홈(12)은 웨이퍼(10)의 위에서 아래로 수직 형성될 수 있고, 도 5에 도시된 바와 같이, 웨이퍼(10)의 아래에서 위로 수직 형성될 수도 있으며, 여기에, 도 4 및 도 6에 도시된 바와 같이, 상기 단열홈(12)에 세라믹이나 합성수지나 고분자물질 등 각종 단열재(14)가 충진되는 것도 가능하다.

또한, 이러한 부분 절단식 단열홈(12) 이외에도, 도 7에 도시된 바와 같이, 상기 열전달 차단수단의 일종으로서, 웨이퍼(10)의 각 구역과 구역을 소정 거리(t) 이격시키고, 이격된 사이에 단열재(14)가 충진되는 것도 가능하다.

여기서, 이러한 단열홈(12)의 깊이나 폭이나 단열재(14)의 종류나 형태 등은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 웨이퍼(10) 각 구역간의 열간섭(열전달)을 최소화할 수 있도록 최적화 설계되는 것이 바람직하다.

한편, 도 8에 예시된 바와 같이, 웨이퍼(10)의 각 구역은 웨이퍼(10) 표면에 형성된 적어도 하나 이상의 4각진 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로(도 8에서는 중심을 기준으로) 블록화하여 구획되는 것이 바람직하고, 통상 4(2ㅧ2)개, 9(3ㅧ3)개, 16(4ㅧ4)개 등 N의 자승 개의 반도체 소자의 칩을 하나의 구역으로 구획할 수 있으며, 근본적으로는 1개의 반도체 소자의 칩을 1개의 구역으로까지 구획하는 것도 가능하다.

이외에도 각종 공정챔버의 특성이나 반도체 웨이퍼 소자의 형태나 웨이퍼의 특성 등을 고려하여 매우 다양한 형태의 웨이퍼 구역의 블록화가 가능한 것이다.

이러한 본 발명의 열간섭 방지형 웨이퍼의 제조방법은, 반도체 웨이퍼 제조공정 중에서, 웨이퍼를 여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것으로서, 상기 열전달 차단공정은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 소정의 폭을 갖는 단열홈을 형성하고, 상기 단열홈에 단열재를 충진시키는 단계를 포함하여 이루어질 수 있는 것이다.

본 발명은 상술한 실시예에 한정되지 않으며, 본 발명의 사상을 해치지 않는 범위 내에서 당업자에 의한 변형이 가능함은 물론이다.

예컨대, 본 발명에서는 히터를 구비한 반도체 히팅 공정에서 웨이퍼 열전도를 방지하기 위한 것이나 본 발명의 기술적 사상은, 반드시 히팅 공정에 국한되는 것이 아니라, 쿨러를 구비한 반도체 쿨링 공정에도 동일하게 적용될 수 있는 것이다.

따라서, 본 발명에서 권리를 청구하는 범위는 상세한 설명의 범위 내로 정해지는 것이 아니라 후술되는 청구범위와 이의 기술적 사상에 의해 한정될 것이다.

이상에서와 같이 본 발명의 열간섭 방지형 웨이퍼 및 이의 제조방법에 의하면, 웨이퍼를 멀티구역화하여 웨이퍼의 각 구역간 열간섭을 줄임으로써 온도 제어를 용이하게 하는 동시에 온도의 정확도 및 정밀도를 향상시키고, 웨이퍼 내부의 열간섭으로 인한 피해를 최소화할 수 있는 효과를 갖는 것이다.

도 1은 종래의 웨이퍼가 반도체 히팅장치에 안착된 상태를 나타내는 측단면도이다.

도 2는 본 발명의 바람직한 일 실시예에 따른 열간섭 방지형 웨이퍼가 반도체 히팅장치에 안착된 상태를 나타내는 측단면도이다.

도 3 내지 도 7은 본 발명의 바람직한 여러 실시예에 따른 열간섭 방지형 웨이퍼를 나타내는 측단면도이다.

도 8은 도 2의 열간섭 방지형 웨이퍼의 일례를 나타내는 평면도이다.

Claims (8)

1. 반도체 웨이퍼를 구성함에 있어서,

   여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 것을 특징으로 하는 열간섭 방지형 웨이퍼.
2. 제 1항에 있어서,

   상기 열전달 차단수단은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 형성되고, 소정의 폭을 갖는 단열홈인 것을 특징으로 하는 열간섭 방지형 웨이퍼.
3. 제 2항에 있어서,

   상기 단열홈은, 다중 구역으로 구획된 반도체 히팅 시스템의 히팅 플레이트 및/또는 히터의 각 구역간 경계선과 대응되는 위치에 형성되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.
4. 제 2항에 있어서,

   상기 단열홈에 단열재가 충진되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.
5. 제 1항에 있어서,

   상기 열전달 차단수단은, 웨이퍼의 각 구역과 구역을 소정 거리 이격시키고, 이격된 사이에 단열재가 충진되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.
6. 제 1항에 있어서,

   각 구역은 웨이퍼 표면에 형성된 적어도 하나 이상의 반도체 소자의 칩을 단위로 하여 중심(위치중심 및/또는 열중심)으로부터의 거리나 열특성을 기준으로 블록화하여 구획되는 것을 특징으로 하는 열간섭 방지형 웨이퍼.
7. 반도체 웨이퍼의 제조방법에 있어서,

   여러개의 구역으로 구획하고, 구획된 각 구역간의 열전달을 방지하도록 구역과 구역 사이에 열전달 차단수단을 형성하는 열전달 차단공정을 포함하여 이루어지는 것을 특징으로 하는 열간섭 방지형 웨이퍼의 제조방법.
8. 제 7항에 있어서,

   상기 열전달 차단공정은, 웨이퍼의 두께방향으로 위에서 아래 또는 아래에서 위로 소정의 폭을 갖는 단열홈을 형성하고, 상기 단열홈에 단열재를 충진시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 열간섭 방지형 웨이퍼의 제조방법.