KR20050116479A - 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 - Google Patents

이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 Download PDF

Info

Publication number
KR20050116479A
KR20050116479A KR1020040041506A KR20040041506A KR20050116479A KR 20050116479 A KR20050116479 A KR 20050116479A KR 1020040041506 A KR1020040041506 A KR 1020040041506A KR 20040041506 A KR20040041506 A KR 20040041506A KR 20050116479 A KR20050116479 A KR 20050116479A
Authority
KR
South Korea
Prior art keywords
layer
via hole
film
interlayer insulating
etch stop
Prior art date
Application number
KR1020040041506A
Other languages
English (en)
Inventor
이경우
신홍재
김재학
위영진
이승진
박기관
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040041506A priority Critical patent/KR20050116479A/ko
Publication of KR20050116479A publication Critical patent/KR20050116479A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

이중 다마신(dual damascene) 공정을 사용하여 비아콘택 구조체를 형성하는 방법이 개시된다. 이 방법은 반도체기판 상에 하부배선을 형성하는 것을 구비한다. 상기 하부배선을 갖는 반도체기판 상에 식각저지막 및 층간절연막을 차례로 형성한다. 상기 층간절연막을 패터닝하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성한다. 이어, 상기 예비비아홀에 노출된 상기 식각저지막을 건식식각하여 상기 하부배선을 노출시키는 비아홀을 형성한다. 상기 비아홀을 갖는 반도체기판 상에 콘포말한 보호막을 형성한다. 상기 비아홀을 매립하는 희생막을 형성한다. 그 후, 상기 희생막, 상기 보호막 및 상기 층간절연막을 패터닝하여 상기 비아홀의 상부를 가로지르며, 상기 층간절연막 내에 위치하는 트렌치 영역을 형성한다. 이어, 상기 트렌치 영역 형성 후 잔류하는 상기 희생막을 제거하여 상기 보호막을 노출시킨다. 상기 노출된 보호막을 식각하여 상기 하부배선을 노출시키는 최종비아홀을 형성한다.

Description

이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는 방법{Method of forming a via contact structure using a dual damascene process}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는 방법에 관한 것이다.
반도체 소자의 고집적화에 따라, RC 지연(RC delay) 및 EM (electro-migration) 등의 문제로 반도체 소자의 성능과 신뢰성을 결정하는 공정으로서 금속 배선 공정의 중요성이 커지고 있다. 이러한 문제에 대한 해결 방안으로서 구리 배선 및 저유전막이 반도체 장치에 적용되고 있고, 구리 배선을 형성하기 위해 다마신 공정이 사용되고 있다.
상기 다마신 공정은 하부 금속배선과 전기적으로 접속되는 상부 금속배선을 형성하는 데 널리 사용된다. 이 경우에, 상기 상부 금속배선은 금속 층간절연막 내에 형성되는 비아홀 및 트렌치 영역을 채운다. 상기 비아홀은 상기 하부 금속배선의 소정영역을 노출시키도록 형성되고, 상기 트렌치는 상기 비아홀의 상부를 가로지르는 라인 형태의 그루브를 갖도록 형성된다. 따라서, 상기 비아홀 및 상기 트렌치는 서로 분리된 2회의 식각 공정들을 사용하여 형성된다. 이러한 다마신 공정은 이중 다마신 공정(dual damascene process)이라 불리운다.
상기 이중 다마신 공정은 미국특허 제6,268,283호에 "이중 다마신 구조를 형성하는 방법(method for forming dual damascene structure)"라는 제목으로 후앙(Huang)에 의해 개시된 바 있다.
도 1a 및 도 1e는 종래기술에 의한 비아콘택 구조체 형성 방법을 설명하기 위한 단면도들이다.
도 1a를 참조하면, 반도체기판 상에 하부절연막(100)을 형성하고, 상기 하부절연막(100) 상에 또는 내부에 하부배선(105)을 형성한다. 상기 하부배선(105)을 갖는 반도체기판 상에 식각저지막(110)을 형성한다. 상기 식각저지막(110)은 실리콘 질화막으로 형성한다. 상기 식각저지막(110) 상에 층간절연막(115)을 형성한다. 상기 층간절연막(115)은 반도체소자의 동작속도를 향상시키고, 상기 층간절연막(115) 내에 계면이 형성되는 것을 방지하기 위하여 단일 저유전막(a single low-k dielectric layer)으로 형성한다. 상기 단일 저유전막은 탄소, 불소 또는 수소를 함유하는 실리콘 산화막, 예컨대 SiOC막, SiOCH막 또는 SiOF막으로 형성할 수 있다. 상기 층간절연막(115)은 이후 공정으로부터 손상을 받아 저유전막 특성이 저하될 수 있다. 따라서, 상기 층간절연막(115)의 특성을 보호하기 위해 상기 층간절연막(115) 상에 캐핑산화막(120)을 형성한다. 그러나, 상기 캐핑산화막(120)이 산소가스 분위기에서 형성되는데 이때 저유전막인 상기 층간절연막(115)의 표면에 손상을 입어 계면막(115a)이 형성된다. 만약 상기 층간절연막(115)을 SiOC로 형성한다면, 상기 캐핑산화막(120)을 형성할 때 산소가스가 SiOC의 C와 반응하여 CO2가스를 발생시킨다. 이에 따라, 치밀하지 못한 상기 계면막(115a)이 형성된다.
상기 캐핑산화막(120), 계면막(115a) 및 층간절연막(115)을 패터닝하여 상기 하부배선(105) 상부의 상기 식각저지막(110)을 노출시키는 예비비아홀(125)을 형성한다.
도 1b를 참조하면, 상기 예비비아홀(125)을 갖는 반도체기판 상에 상기 예비비아홀(125)을 매립하는 희생막(130)을 형성한다. 상기 희생막(130)은 상기 층간절연막(115)에 대하여 습식식각 선택비를 갖는 막으로 형성된다. 상기 희생막(130)은 이후 공정에서 상기 예비비아홀(125)을 보호하기 위해 형성한다.
도 1c를 참조하면, 상기 희생막(130), 캐핑산화막(120), 계면막(115a) 및 상기 층간절연막(115)을 사진 및 식각 공정으로 차례로 패터닝하여 상기 예비비아홀(125) 상부를 가로지르며, 상기 층간절연막(115) 및 상기 희생막(130) 내에 위치하는 트렌치 영역(135)을 형성한다. 이때, 상기 예비비아홀(125) 내에 희생막(130a)이 잔존하게 된다.
도 1d를 참조하면, 상기 예비비아홀(125) 내의 상기 희생막(130a) 및 상기 층간절연막(115) 상부의 상기 희생막(130)을 제거한다. 상기 희생막들(130 및 130a)은 습식식각을 사용하여 제거한다. 그 결과, 상기 예비비아홀(125) 저면에 상기 식각저지막(110)이 노출된다. 상기 희생막(130a)은 상기 층간절연막(115)에 대하여 습식식각 선택비를 가지므로, 상기 층간절연막(17)의 표면 식각손상이 방지된다. 그러나, 상기 계면막(115a)의 경우 치밀하지 못한 특성 때문에, 상기 희생막(130a)을 습식식각 할 때 같이 식각되게 된다. 그 결과, 상기 캐핑산화막(120) 아래로 언더컷 불량(A)이 발생하게 된다. 또한 상기 언더컷 현상이 심할 경우 상기 계면막(115a)이 모두 식각되어 상기 캐핑산화막(120)이 떨어져나간 영역(B)이 발생할 수 도 있다.
도 1e를 참조하면, 상기 예비비아홀(125) 저면에 노출된 상기 식각저지막(110)을 제거하여 상기 하부배선(105)을 노출시키는 비아홀(125a)을 형성한다. 상기 식각저지막(110)은 건식식각을 이용하여 제거한다. 그러나, 상기 식각저지막(110)은 저유전막 물질인 상기 층간절연막(115)과 큰 식각선택비 확보가 어렵다. 따라서, 상기 식각저지막(110)을 식각하는 동안 상기 층간절연막(115)도 동시에 식각된다. 이에 따라, 상기 하부배선(105)을 노출시키기 위해 충분한 시간동안 식각할 경우, 상기 트렌치 영역(135) 및 비아홀(125a)의 프로파일이 열화되는 현상이 발생하게 된다. 상기 트렌치 영역(135) 저면의 열화현상(C)은 상기 층간절연막(115) 내에 트렌치 식각저지막을 형성하여 방지할 수 있으나, 상기 트렌치 식각저지막에 의해 배선들 간의 정전용량이 증가하게 되어 소자의 성능을 저하시킨다.
특히, 상기 언더컷 불량(A)이 발생한 영역 아래쪽으로 일부 식각이 진행되어 더 넓어진 언더컷 불량(A1)이 발생할 수 있다. 또한 상기 캐핑산화막(120)이 떨어져나간 영역(B)은 상기 식각저지막(110)이 식각되는 동안 동시에 상기 층간절연막(115)이 식각된다. 그 결과, 트렌치 숄더(shoulder) 부분의 상기 층간절연막(115)이 더 빠르게 식각되어 트렌치 숄더 깍임(trench shoulder facet) 불량(B1)을 발생시킨다. 또한 상기 예비비아홀(125)의 측벽은 상기 층간절연막(115)이 그대로 노출되어 있어 상기 식각저지막(110)을 식각하는 동안 계속 식각된다. 그 결과, 상기 예비비아홀(125) 보다 직경이 더 넓어진 상기 비아홀(125a)이 형성된다.
상기 불량 현상들을 최소화하기 위해 상기 식각저지막(110)을 얇게 형성하여 상기 식각저지막(110)의 식각 시간을 줄일 수 있으나 상기 식각저지막(110)을 얇게 형성하게 되면, 상기 도 1a를 참조하여 설명된 예비비아홀(125) 형성 시 상기 하부배선(105)이 손상될 수 있다. 따라서, 상기 식각저지막(110)은 일정두께를 유지해야 한다.
따라서, 상기 하부배선의 손상을 방지하면서 상기 불량들을 방지할 수 있는 비아콘택 구조체 형성방법에 대한 연구가 요구되고 있다.
본 발명의 목적은, 금속매립을 위한 비아홀 및 트렌치 영역의 안정된 측벽 프로파일을 확보할 수 있는 비아콘택 구조체 형성방법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는 방법을 제공한다.
본 발명의 일양태에 따르면, 상기 방법은 반도체기판 상에 하부배선을 형성하는 것을 구비한다. 상기 하부배선을 갖는 반도체기판 상에 식각저지막 및 층간절연막을 차례로 형성한다. 상기 층간절연막을 패터닝하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성한다. 이어, 상기 예비비아홀에 노출된 상기 식각저지막을 건식식각하여 상기 하부배선을 노출시키는 비아홀을 형성한다. 상기 비아홀을 갖는 반도체기판 상에 콘포말한 보호막을 형성한다. 상기 비아홀을 매립하는 희생막을 형성한다. 그 후, 상기 희생막, 상기 보호막 및 상기 층간절연막을 패터닝하여 상기 비아홀의 상부를 가로지르며, 상기 층간절연막 내에 위치하는 트렌치 영역을 형성한다. 이어, 상기 트렌치 영역 형성 후 잔류하는 상기 희생막을 제거하여 상기 보호막을 노출시킨다. 상기 노출된 보호막을 식각하여 상기 하부배선을 노출시키는 최종비아홀을 형성한다.
상기 보호막은 상기 층간절연막에 대하여 건식식각 선택비를 갖는 절연성 질화막(insulating nitride layer), 절연성 탄화막(insulating carbide layer) 또는 선구물질(precursor)로 SiO를 사용하여 형성된 산화막으로 형성하는 것이 바람직하다.
상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성하고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있다.
상기 보호막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 방법에 의해 형성되는 것이 바람직하다.
상기 비아홀 저면에 형성된 상기 보호막의 두께가 상기 식각저지막 보다 얇게 형성되는 것이 바람직하다.
상기 비아홀 저면에 형성된 상기 보호막의 두께가 10 내지 250Å으로 형성될 수 있다.
상기 층간절연막은 단일 저유전막(a single low-k dielectric layer)인 SiOC막, SiOCH막 또는 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성될 수 있다.
상기 하부배선을 갖는 반도체기판 상에 식각저지막 및 층간절연막을 차례로 형성한 후, 상기 층간절연막 상에 캐핑산화막을 형성할 수도 있다.
상기 캐핑산화막 및 층간절연막을 패터닝하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성할 수 있다.
상기 예비비아홀에 노출된 상기 식각저지막을 건식식각하여 상기 하부배선을 노출시키는 비아홀을 형성한 후, 상기 캐핑산화막을 제거하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 실시예들에 따른 비아콘택 구조체를 형성하는 방법을 설명하기 위한 공정 순서도(process flow chart)이고, 도 3a 내지 도 3h는 본 발명의 실시예들에 따른 비아콘택 구조체를 형성하는 방법을 설명하기 위한 단면도들이다.
도 2 및 도 3a를 참조하면, 반도체기판(5) 상에 하부절연막(10)을 형성한다. 상기 하부절연막(10) 내에 통상의 다마신 기술을 사용하여 하부배선(12)을 형성한다(도 2의 단계 F1). 상기 하부배선(12)은 구리막 또는 텅스텐막으로 형성될 수 있다.
상기 하부배선(12)을 갖는 반도체기판 상에 식각저지막(15) 및 층간절연막(17)을 차례로 형성한다(도 2의 단계 F2). 상기 식각저지막(15)은 실리콘 질화막(SiN), 실리콘 탄화막(SiC), 실리콘 탄질화막(SiCN) 및 벤젠고리부틸렌(benzocyclobutene; BCB)으로 이루어진 일군으로부터 선택된 적어도 하나의 막으로 형성할 수 있다. 상기 층간절연막(17)은 반도체소자의 동작속도를 향상시키고, 상기 층간절연막(17) 내에 계면이 형성되는 것을 방지하기 위하여 단일 저유전막(a single low-k dielectric layer)으로 형성하는 것이 바람직하다. 상기 단일 저유전막은 탄소, 불소 또는 수소를 함유하는 실리콘 산화막, 예컨대 SiOC막, SiOCH막 또는 SiOF막으로 형성할 수 있다.
상기 층간절연막(17)은 이후 공정으로부터 손상을 받아 저유전막 특성이 저하될 수 있다. 따라서, 상기 층간절연막(17)의 특성을 보호하기 위해 상기 층간절연막(17) 상에 캐핑산화막(20)을 형성할 수 있다. 그러나, 상기 캐핑산화막(20)이 산소가스 분위기에서 형성되는데 이때 저유전막인 상기 층간절연막(17)의 표면에 손상을 입어 계면막(17a)이 형성될 수 있다. 만약 상기 층간절연막(17)을 SiOC로 형성한다면, 상기 캐핑산화막(20) 형성할 때 산소가스가 SiOC의 C와 반응하여 CO2가스를 발생시킨다. 이에 따라, 치밀하지 못한 상기 계면막(17a)이 형성된다. 상기 캐핑산화막(20)은 상기 층간절연막(17)에 대하여 건식 식각선택비를 갖는 물질막으로 형성할 수 있다.
상기 캐핑산화막(20), 계면막(17a) 및 층간절연막(17)을 사진 및 식각 공정으로 패터닝하여 상기 식각저지막(15)을 노출시키는 예비비아홀(22)을 형성한다(도 2의 단계 F3). 상기 캐핑산화막(20)은 상기 층간절연막(17)을 보호하며 또한 상기 예비비아홀(22)의 모서리(corner)를 보호한다.
도 2 및 도 3b를 참조하면, 상기 예비비아홀(22)에 노출된 상기 식각저지막(15)을 건식식각하여 상기 하부배선을 노출시키는 비아홀(25)을 형성한다(도 2의 단계 F4). 이 때, 상기 식각저지막(15)을 식각하는 동안 상기 캐핑산화막(20) 및 상기 계면막(17a)을 동시에 제거한다.
도 2 및 도 3c를 참조하면, 상기 비아홀(25)이 형성된 반도체기판 상에 콘포말한 보호막(27)을 형성한다(도 2의 단계 F5). 상기 층간절연막(17) 상부에 형성된 상기 보호막(27)은 상기 층간절연막(17)을 보호하는 역할을 수행한다. 상기 보호막(27)은 상기 층간절연막(17)에 대하여 건식식각 선택비를 갖는 절연성 질화막(insulating nitride layer), 절연성 탄화막(insulating carbide layer) 또는 선구물질(precursor)로 SiO를 사용하여 형성된 산화막으로 형성하는 것이 바람직하다. 상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성하고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성할 수 있다.
또한, 상기 보호막(27)은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 방법에 의해 형성되는 것이 바람직하다. 상기 비아홀(25) 저면에 형성된 상기 보호막(E)의 두께가 상기 식각저지막(15) 보다 얇게 형성되는 것이 바람직하다. 상기 비아홀(25) 저면에 형성된 상기 보호막(E)의 두께가 10 내지 250Å으로 형성될 수 있다.
상기 보호막(27)을 갖는 반도체기판 상에 상기 비아홀(25)을 채우는 희생막(30)을 형성한다(도 2의 단계 F6). 상기 희생막(30)은 상기 층간절연막(17) 및 상기 보호막(27)에 대하여 습식식각 선택비를 갖는 물질막으로 형성한다. 또한, 상기 희생막(30)은 상기 층간절연막(17)에 비해 1배 내지 2배 빠른 건식식각률을 갖는 물질막으로 형성하는 것이 바람직하다. 상기 희생막(30)은 스핀 코팅방식을 사용하여 수소가 함유된 산화막(hydro-silses-quioxane layer; HSQ layer)으로 형성할 수 있다. 이에 따라, 상기 비아홀(25)은 상기 희생막(30)으로 완전히 채워지고, 상기 희생막(30)은 평평한 상부면(flat surface)을 가질 수 있다.
도 2 및 도 3d를 참조하면, 상기 희생막(30), 보호막(27) 및 층간절연막(17)을 사진 및 건식식각 공정으로 차례로 패터닝하여 상기 비아홀(25) 상부를 가로지르며, 상기 층간절연막(17) 및 상기 희생막(30) 내에 위치하는 트렌치 영역(32)을 한정한다(도 2의 단계 F7). 상기 층간절연막(17)을 단일 저유전막으로 형성한 경우, 상기 트렌치 영역(32)은 상기 층간절연막(17)을 부분식각(partially etching)함으로써 형성된다.
상기 희생막(30)은 상기 층간절연막(17)에 비해 빠른 건식식각률을 갖는다. 따라서, 상기 희생막(30)은 상기 비아홀(25) 내에 잔류할 수는 있으나, 상기 트렌치 영역(32) 내에는 잔류하지 않는다. 한편, 상기 비아홀(25) 내에 잔류하는 희생막(30a)이 상기 하부배선(12)의 식각손상을 방지한다.
도 2 및 도 3e를 참조하면, 상기 비아홀(25) 내의 상기 희생막(30a) 및 상기 층간절연막(17) 상부의 상기 희생막(30)을 제거한다(도 2의 단계 F8). 상기 희생막들(30 및 30a)은 습식식각을 이용하여 제거한다. 그 결과, 상기 보호막(27)이 노출된다. 상기 희생막(30a)은 상기 층간절연막(17) 및 상기 보호막(27)에 대하여 습식식각 선택비를 가지므로, 상기 층간절연막(17) 및 상기 보호막(27)의 표면 식각손상이 방지된다.
도 2 및 도 3f를 참조하면, 상기 노출된 보호막(27)을 제거하여 상기 하부배선(12)을 노출시키는 최종비아홀(35)을 형성한다.(도 2의 단계 F9). 상기 보호막(27)은 건식식각을 이용하여 제거한다. 그러나, 상기 보호막(27)은 저유전막 물질인 상기 층간절연막(17)과 큰 식각선택비 확보가 어렵다. 따라서, 상기 트렌치 영역(32)의 저면부분이 상기 보호막(27)이 식각될 동안 낮은 식각선택비에 의해 일부 식각될 수 있다. 그러나, 상기 보호막(27)은 상기 식각저지막(15)에 비해 매우 얇은 두께로 형성되어 있어 종래기술에서처럼 식각저지막(15)을 식각할 때 보다 공정시간이 단축되어 종래기술에서의 열화현상이 발생하는 것을 방지할 수 있다. 특히, 상기 층간절연막(17) 상부의 상기 보호막(27)이 상기 비아홀(25) 저면의 상기 보호막(27)과 동시에 식각되어 트렌치 숄더 깍임(trench shoulder facet) 현상이 발생하는 것을 방지할 수 있게 된다. 또한, 상기 보호막(27) 식각 공정 후에 상기 비아홀(25) 측벽의 상기 보호막(27)은 스페이서 형태(27a)로 일부 잔존할 수 도 있다. 따라서, 상기 비아홀(25) 측벽의 상기 층간절연막(17)은 거의 식각되지 않는다. 그 결과, 상기 최종비아홀(35)은 상기 비아홀(25)과 비슷한 직경을 유지할 수 있게 된다. 만약, 상기 비아홀(25) 측벽에 상기 보호막(27)이 스페이서 형태(27a)로 잔존한다면 상기 최종비아홀(35)은 상기 비아홀(25)의 직경보다 좁아질 수 있으나, 상기 보호막(27)의 두께가 매우 얇기 때문에 거의 동일하다고 볼 수 있다.
도 2 및 도 3g를 참조하면, 상기 최종비아홀(35)을 갖는 반도체기판 상에 상부금속막을 형성한다. 상기 상부금속막은 확산방지금속막(barrier metal layer; 37) 및 금속막(40)을 차례로 적층시키어 형성할 수 있다. 상기 확산방지금속막(37)은 탄탈륨 질화막(TaN) 또는 타이타늄 질화막(TiN)으로 형성할 수 있으며, 상기 금속막(40)은 구리막으로 형성할 수 있다. 상기 구리막(40)은 상기 확산장벽금속막(37) 상에 구리씨드막(Cu seed layer)을 먼저 형성한 후, CVD법 또는 플레이팅(plaiting) 법으로 형성할 수 있다.
도 2 및 도 3h를 참조하면, 상기 확산장벽금속막(37) 및 상기 금속막(40)을 평탄화시키어 상기 트렌치 영역(32) 및 상기 최종 비아홀(35) 내에 상부 배선을 형성한다(도 2의 단계 F10). 상기 상부 배선은 평탄화된 확산장벽금속막(37a) 및 평탄화된 금속막(40a)으로 구성된다. 상기 평탄화 공정은 화학기계적 연마공정을 사용하여 실시될 수 있다.
상술한 바와 같이 본 발명의 실시예에 따르면, 비아홀에 희생막을 형성하기 전에 하부배선을 보호하기 위해 식각저지막 보다 얇은 보호막을 형성한다. 이 후, 트렌치 영역 형성 후 최종비아홀을 형성하기 위해 보호막을 제거할 때 얇은 보호막으로 인하여 식각시간을 단축시킬 수 있게 된다. 따라서, 금속매립을 위한 최종비아홀 및 트렌치 영역의 안정된 측벽 프로파일을 확보할 수 있다. 이에 따라, 금속매립 불량을 방지할 수 있다.
도 1a 및 도 1e는 종래기술에 의한 비아콘택 구조체 형성 방법을 설명하기 위한 단면도들이다.
도 2는 본 발명의 실시예들에 따른 비아콘택 구조체를 형성하는 방법을 설명하기 위한 공정 순서도(process flow chart)이다.
도 3a 내지 도 3h는 본 발명의 실시예들에 따른 비아콘택 구조체를 형성하는 방법을 설명하기 위한 단면도들이다.

Claims (10)

  1. 반도체기판 상에 하부배선을 형성하고,
    상기 하부배선을 갖는 반도체기판 상에 식각저지막 및 층간절연막을 차례로 형성하고,
    상기 층간절연막을 패터닝하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성하고,
    상기 예비비아홀에 노출된 상기 식각저지막을 건식식각하여 상기 하부배선을 노출시키는 비아홀을 형성하고,
    상기 비아홀을 갖는 반도체기판 상에 콘포말한 보호막을 형성하고,
    상기 비아홀을 매립하는 희생막을 형성하고,
    상기 희생막, 상기 보호막 및 상기 층간절연막을 패터닝하여 상기 비아홀의 상부를 가로지르며, 상기 층간절연막 내에 위치하는 트렌치 영역을 형성하고,
    상기 트렌치 영역 형성 후 잔류하는 상기 희생막을 제거하여 상기 보호막을 노출시키고,
    상기 노출된 보호막을 식각하여 상기 하부배선을 노출시키는 최종비아홀을 형성하는 것을 포함하는 비아콘택 구조체 형성방법.
  2. 제 1 항에 있어서,
    상기 보호막은 상기 층간절연막에 대하여 건식식각 선택비를 갖는 절연성 질화막(insulating nitride layer), 절연성 탄화막(insulating carbide layer) 또는 선구물질(precursor)로 SiO를 사용하여 형성된 산화막으로 형성하는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  3. 제 2 항에 있어서,
    상기 절연성 질화막은 실리콘 질화막(SiN), 실리콘 탄질화막(SiCN) 또는 붕소 질화막(boron nitride layer; BN)으로 형성하고, 상기 절연성 탄화막은 실리콘 탄화막(SiC)으로 형성하는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  4. 제 2 항에 있어서,
    상기 보호막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition) 방법에 의해 형성되는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  5. 제 1 항에 있어서,
    상기 비아홀 저면에 형성된 상기 보호막의 두께가 상기 식각저지막 보다 얇게 형성되는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  6. 제 1 항에 있어서,
    상기 비아홀 저면에 형성된 상기 보호막의 두께가 10 내지 250Å으로 형성되는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  7. 제 1 항에 있어서,
    상기 층간절연막은 단일 저유전막(a single low-k dielectric layer)인 SiOC막, SiOCH막 또는 SiOF막으로 이루어진 일군으로부터 선택된 어느 하나의 막으로 형성되는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  8. 제 1 항에 있어서,
    상기 하부배선을 갖는 반도체기판 상에 식각저지막 및 층간절연막을 차례로 형성한 후,
    상기 층간절연막 상에 캐핑산화막을 형성하는 것을 더 포함하는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  9. 제 8 항에 있어서,
    상기 캐핑산화막 및 층간절연막을 패터닝하여 상기 하부배선 상부의 상기 식각저지막을 노출시키는 예비비아홀을 형성하는 것을 특징으로 하는 비아콘택 구조체 형성방법.
  10. 제 9 항에 있어서,
    상기 예비비아홀에 노출된 상기 식각저지막을 건식식각하여 상기 하부배선을 노출시키는 비아홀을 형성한 후,
    상기 캐핑산화막을 제거하는 것을 특징으로 하는 비아콘택 구조체 형성방법.
KR1020040041506A 2004-06-07 2004-06-07 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법 KR20050116479A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040041506A KR20050116479A (ko) 2004-06-07 2004-06-07 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040041506A KR20050116479A (ko) 2004-06-07 2004-06-07 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법

Publications (1)

Publication Number Publication Date
KR20050116479A true KR20050116479A (ko) 2005-12-13

Family

ID=37290083

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040041506A KR20050116479A (ko) 2004-06-07 2004-06-07 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법

Country Status (1)

Country Link
KR (1) KR20050116479A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849186B1 (ko) * 2006-04-28 2008-07-30 주식회사 하이닉스반도체 엘에스오아이 공정을 이용한 반도체소자의 제조 방법
US9396988B2 (en) 2014-09-16 2016-07-19 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices using liner layers to avoid damage to underlying patterns

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849186B1 (ko) * 2006-04-28 2008-07-30 주식회사 하이닉스반도체 엘에스오아이 공정을 이용한 반도체소자의 제조 방법
US9396988B2 (en) 2014-09-16 2016-07-19 Samsung Electronics Co., Ltd. Methods for fabricating semiconductor devices using liner layers to avoid damage to underlying patterns

Similar Documents

Publication Publication Date Title
KR100487948B1 (ko) 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법
US7541276B2 (en) Methods for forming dual damascene wiring for semiconductor devices using protective via capping layer
US8791013B2 (en) Pattern forming method
US7635645B2 (en) Method for forming interconnection line in semiconductor device and interconnection line structure
US7767578B2 (en) Damascene interconnection structure and dual damascene process thereof
US7470616B1 (en) Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US8415799B2 (en) Dual damascene interconnect in hybrid dielectric
US7598168B2 (en) Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer
KR20060011187A (ko) 듀얼 다마신 배선의 제조방법
US7436009B2 (en) Via structures and trench structures and dual damascene structures
TWI812206B (zh) 半導體結構及其形成方法
US9431292B1 (en) Alternate dual damascene method for forming interconnects
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US7307014B2 (en) Method of forming a via contact structure using a dual damascene process
US7622331B2 (en) Method for forming contacts of semiconductor device
KR100691105B1 (ko) 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
CN108573912B (zh) 半导体结构及其形成方法
KR20050116479A (ko) 이중 다마신 공정을 사용하여 비아콘택 구조체를 형성하는방법
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
KR100587140B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
US20070072420A1 (en) Method of forming copper interconnection using dual damascene process and semiconductor device having copper interconnection according to the same
TW202245139A (zh) 互連結構及其形成方法
KR20050117131A (ko) 듀얼 다마신 패턴 형성 방법
KR20050015375A (ko) 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination