KR20050111176A - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은, 하나의 TV필드가 소정 휘도 가중치들을 갖는 복수개의 서브필드들로 분할되고, 상기 각 서브필드는 램프상승신호와 램프하강신호에 의해 각 셀의 상태를 초기화시키는 리셋기간, 켜져야 하는 셀과 그렇지 않은 셀을 선택하여 어드레싱하는 어드레스기간 및 어드레싱된 셀을 유지방전시키는 유지방전기간을 포함하는 플라즈마 디스플레이 패널의 구동방법이며, 상기 리셋기간에서 상기 램프상승신호는, 상기 휘도 가중치가 클수로 완만하게 상승하는 기울기를 갖는 것을 특징으로 한다.

본 발명의 플라즈마 디스플레이 패널 구동방법에 의하면, 휘도 가중치가 큰 서브필드일수록 램프상승신호의 기울기를 완만하게 하거나, 램프하강신호의 기울기를 완만하게 하거나, 램프상승신호 및 램프하강신호의 기울기를 동시에 완만하게 하는 것에 리셋기간을 구현함으로써, 램프리셋기간에서의 강방전을 방지한다.

따라서, 휘도 가중치가 큰 서브필드에서의 어드레싱 되지 않은 방전셀에서 오방전이 발생하는 것을 방지할 수 있다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method for plasma display panel}

본 발명은, 플라즈마 디스플레이 패널(PDP)에 관한 것으로서, 특히 오방전을 저감하기 위한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.

도 1를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극 라인들(A₁, A₂, ... , A _m), 유전층(102, 110), Y 전극 라인들(Y₁, ... , Y_n), X 전극 라인들(X₁, ... , X_n), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘 (MgO)층(104)이 마련되어 있다.

어드레스 전극 라인들(A₁, A₂, ... , A_m)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A₁, A₂, ... , A_m)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A₁, A₂, ... , A_m)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다.

X 전극 라인들(X₁, ... , X_n)과 Y 전극 라인들(Y₁, ... , Y_n )은 어드레스 전극 라인들(A₁, A₂, ... , A_m)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X₁, ... , X_n)과 각 Y 전극 라인(Y₁, ... , Y_n)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(X_na, Y_na)과 전도도를 높이기 위한 금속 전극 라인(X_nb, Y_nb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극 라인들(X₁, ... , X_n)과 Y 전극 라인들(Y₁, ... , Y_n)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.

이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.

도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다.

도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부(204)를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(202)는 영상 처리부(200)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.

상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.

도 3은 도 1의 플라즈마 디스플레이 패널구동방법의 일예로서 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다.

도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8 개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다.

각 유지방전 구간(S1, ..., S8)에서는, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256 계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133 계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.

각 서브필드에 할당되는 유지방전 수는, APC(Automatic power control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는. 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.

도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도로서, AC PDP의 ADS 구동방식에서 한 서브필드(SF)내에 어드레스 전극(A), 공통전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 4를 참조하면, 하나의 서브필드(SF)는 리셋기간(PR), 어드레스 기간(PA) 및 유지방전기간(PS)를 구비한다.

리셋기간(PR)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여, 강제로 기입방전을 수행함으로써, 전체 셀의 벽전하 상태를 초기화한다. 어드레스기간(PA)에 들어가기 전에 리셋기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋기간(PR)이 수행된 후에 어드레스 기간(PA)이 수행된다. 이 때 어드레스 기간(PA)에는, 공통전극(X)에 바이어스 전압(Ve)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다. 어드레스 기간(PA)이 수행된 후에, 공통전극(X)과 주사전극(Y1~Yn)에 유지펄스(Vs)를 교대로 인가하여, 유지방전 기간(PS)이 수행된다. 유지방전 기간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다. PDP에서 휘도는 유지방전 펄스수에 의하여 조정된다. 하나의 서브필드 또는 하나의 TV 필드에서의 유지방전 펄스수가 많으면 휘도가 증가한다.

특히 리셋기간(PR)의 전반에는, 어드레스전극(A) 및 공통전극(X)을 OV로 유지한 상태에서, 주사전극(Y1~Yn)에는 공통전극(X)에 대해 방전개시 전압보다 작은 Vs 전압으로부터 방전개시 전압보다 큰 Vs+Vset 전압까지 완만하게 상승하는 램프상승전압을 인가한다. 램프상승기간(PR1)에는 약방전에 의해 주사전극(Y1~Yn)에 음전하를 충분히 쌓아준다. 그러면 램프 전압이 상승하는 동안 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어난다. 이에 의하여 주사전극 상의 보호막의 표면에 음의 벽전하가 축적된다. 동시에 어드레스전극 상의 유전체 표면 및 공통전극 상의 보호막 표면에는 양의 벽전하가 축적된다.

이어서, 리셋기간의 후반에서는 공통전극(X)을 Ve 전압으로 유지한 상태에서, Vs 전압으로부터 램프 하강 전압이 주사 전극(Y)에 인가된다. 이 램프하강전압에 의해 모든 방전 셀에서는 다시 미약한 리셋 방전이 일어난다. 이에 의하여, 주사전극 상의 보호막 표면의 음의 벽전압 및 공통전극 상의 보호막 표면의 양의 벽전압이 약해진다. 또한, 어드레스전극과 주사전극과의 사이에도 미약한 방전이 일어나고, 어드레스전극 상의 유전체층 표면의 양의 벽전압은 어드레스동작에 적합한 값으로 조정된다. 이와 같이 하여, 리셋 기간의 리셋 동작이 완료된다.

도 5는 정상적인 리셋동작이 수행된 후에 형성되는 벽전하 상태를 나타낸다.

그러나 램프리셋신호에 의한 리셋기간에서는, 전술한 약방전에 의한 정상적인 램프리셋이 수행되지 못하는 경우가 발생할 수 있다. 즉 리셋기간의 램프상승기간 및/또는 램프하강기간에, 방전셀의 전기적, 구조적 불균일성 등의 불안정 요소에 기인하여, 강방전이 발생할 수 있다.

램프리셋신호에 의한 리셋기간에서 강방전이 발생하면, 어드레스 기간에서의 어드레스 방전이 수행되지 않은 셀에서도 유지방전기간에서 오방전이 발생하는 문제점이 있다. 특히, 휘도 가중치가 큰 고계조의 서브필드일수록 오방전이 화면상에 밝게 보이게 되는 문제점이 있다.

본 발명이 이루고자 하는 기술적 과제는, 휘도 가중치가 큰 서브필드에서의 불안정한 램프리셋 동작에 의한 오방전을 방지하는 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.

상기의 기술적 과제를 이루기 위한 본 발명의 일 측면에 의한 디스플레이 패널의 구동방법은, 하나의 TV필드가 소정 휘도 가중치들을 갖는 복수개의 서브필드들로 분할되고, 상기 각 서브필드는 램프상승신호와 램프하강신호에 의해 각 셀의 상태를 초기화시키는 리셋기간, 켜져야 하는 셀과 그렇지 않은 셀을 선택하여 어드레싱하는 어드레스기간 및 어드레싱된 셀을 유지방전시키는 유지방전기간을 포함하는 플라즈마 디스플레이 패널의 구동방법이며, 상기 리셋기간에서 상기 램프상승신호는, 상기 휘도 가중치가 클수로 완만하게 상승하는 기울기를 갖는 것을 특징으로 한다.

상기 구동방법에 있어서, 동일한 램프상승신호의 기울기를 갖는 서브필드들이 둘 이상 존재할 수 있다.

상기의 기술적 과제를 이루기 위한 본 발명의 다른 측면에 의한 디스플레이 패널의 구동방법은, 하나의 TV필드가 소정 휘도 가중치들을 갖는 복수개의 서브필드들로 분할되고, 상기 각 서브필드는 램프상승신호와 램프하강신호에 의해 각 셀의 상태를 초기화시키는 리셋기간, 유지기간에서 켜져야 하는 셀과 그렇지 않은 셀을 선택하여 어드레싱하는 어드레스기간 및 어드레싱된 셀을 유지방전시키는 유지기간을 포함하는 플라즈마 디스플레이 패널의 구동방법이며, 상기 리셋기간에서 상기 램프하강신호는, 상기 휘도 가중치가 클수로 완만하게 하강하는 기울기를 갖는 것을 특징으로 한다.

상기 구동방법에 있어서, 동일한 램프하강신호의 기울기를 갖는 서브필드들이 둘 이상 존재할 수 있다.

또한 상기 리셋기간에서 상기 램프상승신호는, 상기 휘도 가중치가 클수로 완만하게 상승하는 기울기를 가질 수 있다.

또한 상기 구동방법에 있어서, 동일한 램프상승신호의 기울기를 갖는 서브필드들이 둘 이상 존재할 수 있다.

이하 본 발명의 바람직한 실시예에 의한 플라즈마 디스플레이 패널의 구동방법의 구성 및 동작을 첨부한 도면들을 참조하여 상세히 설명한다.

도 6은 램프리셋기간에서 강방전이 발생하는 유형을 설명하기 위한 타이밍도로서, 세 가지 유형(M1-mode, M2-mode, M3-mode)의 과방전 실험 결과를 나타낸다.

램프리셋신호에 의한 리셋기간에서는, 약방전에 의한 정상적인 램프리셋이 수행되지 못하는 경우가 발생할 수 있다. 즉 리셋기간의 램프상승기간 및/또는 램프하강기간에, 방전셀의 전기적, 구조적 불균일성 등의 불안정 요소에 기인하여, 강방전이 발생할 수 있다.

이러한 리셋기간(PR)에서의 강방전에 의하여, 어드레스 기간(PA)에서 어드레스 방전이 일어나지 않은 셀에서도, 유지방전 기간(PS)에서 오방전이 발생하게 된다. 이러한 오방전은 해당 셀에서 본래의 휘도보다 높은 휘도를 나타낸다.

도 6을 참조하면 M1-mode는 램프상승기간(PR1)에서 강방전이 발생하고, 자기소거(self erasing)가 발생한 경우로서, 유지방전 기간(PS)에서 유지방전이 발생하지는 않는다. M2-mode는 램프상승기간(PR1)에서 강방전인 발생하고, 램프하강기간(PR2)에서도 강방전이 발생한 경우로서, 유지방전 기간(PS)에서 유지방전이 발생한다. M3-mode는 램프하강기간(PR2)에서 강방전이 발생한 경우로서, 유지방전 기간(PS)에서 유지방전이 발생한다.

M1-mode와 같이 램프상승기간(PR1)에서만 강방전이 일어나는 경우도 있지만, 램프상승기간(PR1)에서 강방전이 발생하면, M2-mode와 같이 램프하강기간(PR2)에도 강방전이 발생할 확률이 매우 높아진다.

도 7은 리셋하강기간에서의 강방전에 의하여 형성되는 벽전하 상태를 나타내는 것이다. 도 7은 전술한 세 가지 램프리셋의 강방전 유형 중에서, 어드레스 데이터 없이 유지방전이 발생하는 유형은 M2-mode와 M3-mode 의 리셋동작에 의해 형성된 벽전하 상태이다. 이러한 벽전하 상태에서 유지방전 기간(PS)에 진입하게 되면, 주사전극(Y)과 공통전극(X)의 벽전하에 의해 형성된 벽전압과, 유지전압(Vs)의 합이 유지방전 개시전압을 넘게 되는 경우, 어드레스 방전 없이도 유지방전 기간에서 일어나게 오방전이 발생하게 된다.

그런데, 이러한 오방전은 고계조의 서브필드에서 발생할수록 화면상에 뚜렷하게 나타나게 된다. 따라서, 고계조 서브필드에서의 오방전을 방지할 필요성이 더욱 커진다.

도 8은 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도로서, 주사전극에 인가되는 램프리셋신호를 나타낸다.

도 8을 참조하면, 주사전극(Y)에 인가되는 각 서브필드의 램프상승신호는, 공통전극(미도시)에 대하여 방전개시전압보다 작은 Vs전압으로부터 방전개시전압보다 큰 Vs+Vset 전압까지 완만하게 상승하는 전압으로 이루어진다.

램프상승기간에서, 각 서브필드(SF1...SFn)별로 휘도 가중치가 큰 서브필드일수록 완만하게 상승하도록, 램프상승신호의 기울기를 작게한다.

도 8에서는, 휘도 가중치가 가장 작은 서브필드(SF1)에서부터, 휘도 가중치가 가장 큰 서브필드(SFn)까지 램프상승기간이 TR1에서 부터 TRn으로 길어지는 것을 나타내고 있다.

다시 말해, 고계조 서브필드일수록 더욱 더 약방전에 의해 주사전극(Y)에 음전하를 쌓을 수 있도록, 램프상승신호를 인가한다. 따라서 고계조 서브필드 기간에, 불안정한 리셋을 유발한 요소가 존재하는 방전셀에서도 강방전을 방지할 수 있다.

이와 같이 램프상승신호의 기울기가 완만해지는 경향은, 휘도 가중치에 비례하도록 구현될 수 있다.

또한 휘도 가중치가 커질수록 램프상승신호의 기울기가 완만해지는 경향을 가지면서, 동일한 램프상승신호의 기울기를 갖는 서브필드들이 둘 이상 존재하도록 구현될 수도 있다.

다시 말해 본 발명의 리셋기간은, 한 TV필드가 8개의 서브필드 SF1~SF8로 이루어지는 경우에, 저계조의 4개의 서브필드 SF1~SF4 가 소정 기울기를 갖는 램프상승신호에 의해 리셋되고, 고계조의 4개의 서브필드 SF5~SF8 이 보다 완만한 기울기를 갖는 램프상승신호에 의해 리셋되도록 구현될 수 있다.

또는, SF1~SF3, SF4~SF6, SF7~SF8 쌍으로 각각 동일한 기울기를 갖는 램프상승신호에 의해 리셋기간에 구현될 수 있다.

램프상승기간(PR1)에서 강방전이 발생하면, 램프하강기간(PR2)에서도 강방전이 발생할 확률이 매우 높아진다. 따라서, 램프상승기간(PR1)에서 강방전이 발생하는 것을 방지하면, 결국 유지방전 기간에서 오방전이 발생하는 것을 저감할 수 있다. 도 8과 같은 램프상승신호에 의해 리셋동작을 수행하는 것에 의하여, 고휘도의 서브필드에서의 램프상승기간(PR1)에서의 강방전이 발생하는 것을 방지할 수 있다.

도 9는 본 발명의 바람직한 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도로서, 주사전극에 인가되는 램프리셋신호를 나타낸다.

도 9를 참조하면, 주사전극(Y)에 인가되는 각 서브필드의 램프하강신호는 방전개시전압보다 작은 Vs전압으로부터 방전개시전압보다 큰 전압까지 완만하게 하강하는 전압으로 이루어진다.

램프하강기간에서, 각 서브필드(SF1...SFn)별로 휘도 가중치가 큰 서브필드일수록 완만하게 하강하도록, 램프하강신호의 기울기를 작게한다.

도 9에서는, 휘도 가중치가 가장 작은 서브필드(SF1)에서부터, 휘도 가중치가 가장 큰 서브필드(SFn)까지 램프하강기간이 TF1에서 부터 TFn으로 길어지는 것을 나타내고 있다.

다시 말해, 고계조 서브필드일수록 더욱 더 약방전에 의해 주사전극(Y)에 쌓인 음전하를 소거할수 있도록, 램프하강신호를 인가한다. 따라서 고계조 서브필드기간에, 불안정한 리셋을 유발한 요소가 존재하는 방전셀에서도 강방전을 방지할 수 있다.

이와 같이 램프하강신호의 기울기가 완만해지는 경향은, 휘도 가중치에 비례하도록 구현될 수 있다.

또한 휘도 가중치가 커질수록 램프하강신호의 기울기가 완만해지는 경향을 가지면서, 동일한 램프하강신호의 기울기를 갖는 서브필드들이 둘 이상 존재하도록 구현될 수도 있다.

다시 말해 본 발명의 리셋기간은, 한 TV필드가 8개의 서브필드 SF1~SF8로 이루어지는 경우에, 저계조의 4개의 서브필드 SF1~SF4 가 소정 기울기를 갖는 램프하강신호에 의해 구현되고, 고계조의 4개의 서브필드 SF5~SF8 이 보다 완만한 기울기를 갖는 램프하강신호에 의해 구현될 수 있다.

또는, SF1~SF3, SF4~SF6, SF7~SF8 쌍으로 각각 동일한 기울기를 갖는 램프하강신호에 의해 리셋기간이 구현될 수도 있다.

도 9와 같이 휘도 가중치가 클수로 완만하게 하강하는 램프하강신호에 의해 리셋동작을 수행하는 것에 의하여, 고계조의 서브필드에서 램프하강기강에서 강방전이 발생하는 것을 방지할 수 있다. 따라서, 유지방전 기간(PS)에서의 오방전을 방지할 수 있다.

램프상승기간에서 강방전이 발생한 경우에, 램프하강기간에서 강방전이 발생할 확률이 매우 높아진다. 도 9의 실시예에 의하면 램프상승기간의 강방전이 발생한 영향으로 램프하강기간에서 강방전이 발생하는 것을 방지할 수 있다.

도 10은 본 발명의 바람직한 또 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도로서, 주사전극에 인가되는 램프리셋신호를 나타낸다.

도 10은 도 8의 휘도 가중치에 따라 가변하는 램프상승신호와 도 9의 휘도 가중치에 따라 가변하는 램프하강신호를 합성한 것으로서, 도 8의 효과와 도 9의 효과를 동시에 획득할 수 있다.

도 10과 같이 휘도 가중치가 클수로 완만하게 상승 및 하강하는 램프리셋신호에 의해 리셋동작을 수행하는 것에 의하여, 고휘도의 서브필드에서 리셋기간 중 강방전이 발생하는 것을 방지할 수 있다.

도 8에서 도 10에 도시된 실시예들은 플라즈마 디스플레이 패널의 전기적, 구조적 특성 및 사양을 고려하여 적절하게 선택되어 실시될 수 있다.

본 발명에 의한 플라즈마 디스플레이 패널의 구동방법은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.

상술한 바와 같이, 도 2에 도시된 패널구동장치에 포함되는 논리제어부(202) 및 영상처리부(200)는 그 내부에 메모리와 프로세서를 포함하는 집적회로로 구성되어, 패널을 구동시키기 위한 방법이 구현된 프로그램을 메모리에 저장할 수 있다. 패널 구동시에는 메모리에 저장된 프로그램을 실행하여 본 발명에 따른 어드레싱 및 유지 동작을 수행할 수 있다. 따라서, 이와 같이 패널구동방법을 실행하는 프로그램이 저장된 집적회로는 상기의 기록매체의 일종으로 해석되어야 한다.

특히, 플라즈마 디스플레이 패널 구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다. 또한 상기 기록매체는, 상기 방법이 구현된 집적회로에 의해 구현된 ASIC(application specific integrated circuit)을 포함하는 개념이다.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

이상에서 설명한 바와 같이, 본 발명에 의하면 다음과 같은 효과가 있다.

램프리셋신호에 의한 리셋기간에서 강방전이 발생하면, 어드레스 기간에서의 어드레스 방전이 수행되지 않은 셀에서도 유지방전기간에서 오방전이 발생하게 된다. 특히, 휘도 가중치가 큰 고계조의 서브필드일수록 오방전이 화면상에 밝게 보이게 되는 문제점이 있다.

본 발명의 플라즈마 디스플레이 패널 구동방법은, 휘도 가중치가 큰 서브필드일수록 램프상승신호의 기울기를 완만하게 하거나, 램프하강신호의 기울기를 완만하게 하거나, 램프상승신호 및 램프하강신호의 기울기를 동시에 완만하게 하는 것에 리셋기간을 구현함으로써, 램프리셋기간에서의 강방전을 방지한다.

따라서, 휘도 가중치가 큰 서브필드에서의 어드레싱 되지 않은 방전셀에서 오방전이 발생하는 것을 방지할 수 있다.

본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여준다.

도 3은 도 1의 플라즈마 디스플레이 패널구동방법의 일예로서 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여준다.

도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.

도 5는 정상적인 리셋동작이 수행된 후에 형성되는 벽전하 상태를 나타낸다.

도 6은 램프리셋기간에서 강방전이 발생하는 유형을 설명하기 위한 타이밍도이다.

도 7은 리셋하강기간에서의 강방전에 의하여 형성되는 벽전하 상태를 나타내는 것이다.

도 8은 본 발명의 바람직한 일 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도이다.

도 9는 본 발명의 바람직한 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도이다.

도 10은 본 발명의 바람직한 또 다른 실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 타이밍도이다.

Claims (7)

1. 하나의 TV필드가 소정 휘도 가중치들을 갖는 복수개의 서브필드들로 분할되고, 상기 각 서브필드는 램프상승신호와 램프하강신호에 의해 각 셀의 상태를 초기화시키는 리셋기간, 켜져야 하는 셀과 그렇지 않은 셀을 선택하여 어드레싱하는 어드레스기간 및 어드레싱된 셀을 유지방전시키는 유지방전기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   상기 리셋기간에서 상기 램프상승신호는,

   상기 휘도 가중치가 클수로 완만하게 상승하는 기울기를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제1항에 있어서,

   동일한 램프상승신호의 기울기를 갖는 서브필드들이 둘 이상 존재하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 하나의 TV필드가 소정 휘도 가중치들을 갖는 복수개의 서브필드들로 분할되고, 상기 각 서브필드는 램프상승신호와 램프하강신호에 의해 각 셀의 상태를 초기화시키는 리셋기간, 유지기간에서 켜져야 하는 셀과 그렇지 않은 셀을 선택하여 어드레싱하는 어드레스기간 및 어드레싱된 셀을 유지방전시키는 유지기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   상기 리셋기간에서 상기 램프하강신호는,

   상기 휘도 가중치가 클수로 완만하게 하강하는 기울기를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제3항에 있어서,

   동일한 램프하강신호의 기울기를 갖는 서브필드들이 둘 이상 존재하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제3항에 있어서,

   상기 리셋기간에서 상기 램프상승신호는,

   상기 휘도 가중치가 클수로 완만하게 상승하는 기울기를 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
6. 제5항에 있어서,

   동일한 램프상승신호의 기울기를 갖는 서브필드들이 둘 이상 존재하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
7. 제1항 내지 제6항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.