KR20050109452A - Semiconductor device and method for fabricating the same - Google Patents

Semiconductor device and method for fabricating the same Download PDF

Info

Publication number
KR20050109452A
KR20050109452A KR1020057006485A KR20057006485A KR20050109452A KR 20050109452 A KR20050109452 A KR 20050109452A KR 1020057006485 A KR1020057006485 A KR 1020057006485A KR 20057006485 A KR20057006485 A KR 20057006485A KR 20050109452 A KR20050109452 A KR 20050109452A
Authority
KR
South Korea
Prior art keywords
film
insulating film
rare earth
forming
earth metal
Prior art date
Application number
KR1020057006485A
Other languages
Korean (ko)
Other versions
KR100793471B1 (en
Inventor
요시히로 스기따
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Priority to KR1020057006485A priority Critical patent/KR100793471B1/en
Publication of KR20050109452A publication Critical patent/KR20050109452A/en
Application granted granted Critical
Publication of KR100793471B1 publication Critical patent/KR100793471B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02156—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing at least one rare earth element, e.g. silicate of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02161—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02192—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing at least one rare earth metal element, e.g. oxides of lanthanides, scandium or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

A p-well (12) is formed on the surface of an Si substrate (11) and an isolation insulating film (13) is formed. A thin SiO2 film (14a) is then formed on the entire surface and an oxide film containing a rare earth metal (e.g. La, Y) and Al is formed thereon as an insulating film (14b). Furthermore, a poly-Si film (15) is formed on the insulating film (14b). Thereafter, the SiO2film (14a) and the insulating film (14b) are caused to react each other by performing heat treatment at about 1000°C, for example, thus forming a silicate film containing a rare earth metal and Al. In other words, the SiO2 film (14a) and the insulating film (14b) form a single silicate film.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}Semiconductor device and manufacturing method therefor {SEMICONDUCTOR DEVICE AND METHOD FOR FABRICATING THE SAME}

본 발명은 MOSFET 및 캐패시터에 적합한 유전체막, 그 형성 방법, 그것을 구비한 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다. The present invention relates to a dielectric film suitable for a MOSFET and a capacitor, a method of forming the same, a semiconductor device having the same, and a method of manufacturing the semiconductor device.

MOSFET 등의 전계 효과 트랜지스터의 게이트 절연막이나 캐패시터의 용량 절연막에 이용되는 고유전율 절연막으로서, 실리콘 산화막(SiO2막) 및 실리콘 산질화막(SiON막)을 대신하는 보다 유전율이 높은 절연막이 요구되고 있다.As a high dielectric constant insulating film used for a gate insulating film of a field effect transistor such as a MOSFET or a capacitor insulating film of a capacitor, an insulating film having a higher dielectric constant is substituted for a silicon oxide film (SiO 2 film) and a silicon oxynitride film (SiON film).

이러한 고유전율 절연막으로서, 희토류 금속을 포함하는 절연막에 관한 연구가 이루어지고 있다. 단, 희토류 금속을 M이라고 표시했을 때에, 단순한 조성의 M2O3막은 열적 및 화학적으로 불안정하기 때문에, 그대로 이용할 수는 없다.As such a high dielectric constant insulating film, research has been conducted on an insulating film containing a rare earth metal. However, when the rare earth metal is denoted as M, since the M 2 O 3 film having a simple composition is thermally and chemically unstable, it cannot be used as it is.

그래서, 실리콘 기판과의 사이의 계면 준위가 양호한 얇은 SiO2막이 실리콘 기판 위에 형성되고, 그 위에 유전율이 높은 금속 산화물막이 형성된 다층 산화막 구조를 구비한 MOSFET가 고안되어 있다. 또한, 이러한 금속 산화물막으로서 희토류 금속 산화물막을 이용하는 것도 제안되어 있다.Therefore, a MOSFET having a multilayer oxide film structure in which a thin SiO 2 film having a good interfacial level with a silicon substrate is formed on a silicon substrate, and a metal oxide film having a high dielectric constant is formed thereon. It is also proposed to use a rare earth metal oxide film as such a metal oxide film.

그러나, 전술한 바와 같은 다층 산화막 구조에서는, 저온에서 성막을 행하고, 저온에서 시험을 행하는 것이면, 그 나름의 결과는 얻어지지만, 실제의 반도체 장치에 적용할 수는 없다. However, in the multilayer oxide film structure as described above, if the film is formed at a low temperature and the test is performed at a low temperature, its own result is obtained, but it cannot be applied to the actual semiconductor device.

즉, 실리콘 재료가 많이 포함되는 전자 디바이스를 제조할 때에는, 특히 금속 배선을 형성하기 이전에, 600℃ 내지 1050℃의 고온 열처리를 빈번하게 행한다. 따라서, 고유전율 절연막도 고온의 열처리에 견딜 수 있을 필요가 있다. 그러나, 전술한 바와 같은 다층 산화막 구조에 대하여 고온의 열처리를 행하면, 그 동안에 특성이 변화되어 버린다. 이 결과, 예를 들면 계면 준위의 악화 및 유전율 저하 등의 문제가 발생한다. That is, when manufacturing the electronic device containing much silicon material, especially high temperature heat processing of 600 degreeC-1050 degreeC is performed frequently, before forming a metal wiring. Therefore, the high dielectric constant insulating film also needs to be able to withstand high temperature heat treatment. However, when the high temperature heat treatment is performed on the multilayer oxide film structure as described above, the properties change during that time. As a result, for example, problems such as deterioration of the interface level and lowering of the dielectric constant occur.

[특허문헌 1] 일본 특허공개 2002-324901호 공보 [Patent Document 1] Japanese Patent Application Laid-Open No. 2002-324901

[특허문헌 2] 일본 특허공개 2002-184773호 공보 [Patent Document 2] Japanese Patent Application Laid-Open No. 2002-184773

[특허문헌 3] 일본 특허공개 2002-329847호 공보[Patent Document 3] Japanese Patent Application Laid-Open No. 2002-329847

도 1은 Si 기판 위에 자연 산화막을 개재하여 형성된 La2O3막의 열처리에 의한 변화를 적외 흡수법으로 평가한 결과를 나타내는 그래프.Figure 1 is a graph showing the results of evaluating the variation due to heat treatment La 2 O 3 film, which via a natural oxide film on the Si substrate by the infrared absorption method.

도 2는 도 1에 나타내는 평가에서 이용한 각 막의 X선 회절 스펙트럼을 나타내는 그래프. FIG. 2 is a graph showing an X-ray diffraction spectrum of each film used in the evaluation shown in FIG. 1. FIG.

도 3은 Si 기판 위에 자연 산화막을 개재하여 형성된 알루민산 이트륨막의 열처리에 의한 변화를 적외 흡수법으로 평가한 결과를 나타내는 그래프. 3 is a graph showing the results of evaluating the change by heat treatment of the yttrium aluminate film formed on the Si substrate via the natural oxide film by infrared absorption method.

도 4는 도 3에 나타내는 평가에서 이용한 각 막의 X선 회절 스펙트럼을 나타내는 그래프. 4 is a graph showing an X-ray diffraction spectrum of each film used in the evaluation shown in FIG. 3.

도 5는 YxAlyOz의 막 두께를 6nm로 했을 때에 얻어지는 X선 회절 스펙트럼을 나타내는 그래프.5 is a graph showing an X-ray diffraction spectrum obtained when the film thickness of Y x Al y O z is 6 nm.

도 6은 Al이 포함되어 있지 않은 Y2O3막(두께: 41nm)의 X선 회절 스펙트럼을 나타내는 그래프.6 is a graph showing an X-ray diffraction spectrum of a Y 2 O 3 film (thickness: 41 nm) not containing Al.

도 7A 및 도 7B는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 공정순으로 도시하는 단면도. 7A and 7B are cross-sectional views each showing the method for manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps.

도 8은 제1 실시 형태에 기초하여 실제로 제작한 MOSFET의 고주파 CV 특성을 도시하는 그래프. 8 is a graph showing high frequency CV characteristics of a MOSFET actually manufactured based on the first embodiment;

도 9A 및 도 9B는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 공정순으로 도시하는 단면도. 9A and 9B are cross-sectional views each showing the method for manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps.

도 10은 깊이와 SIMS 강도와의 관계를 나타내는 그래프. 10 is a graph showing the relationship between depth and SIMS strength.

도 11A 내지 도 11D는 본 발명을 적용하여 MOSFET를 제조하는 방법을 공정순으로 도시하는 단면도. 11A to 11D are sectional views showing, in process order, a method of manufacturing a MOSFET by applying the present invention.

도 12A 내지 도 12C는 본 발명을 적용하여 캐패시터를 제조하는 방법을 공정순으로 도시하는 단면도. 12A to 12C are cross-sectional views showing, in process order, a method of manufacturing a capacitor by applying the present invention.

도 13은 배치(batch)식의 장치를 도시하는 모식도. It is a schematic diagram which shows a batch apparatus.

도 14는 매엽식의 장치를 도시하는 모식도. It is a schematic diagram which shows a sheet type apparatus.

본 발명의 목적은 고온내성 및 유전율이 높은 유전체막, 그 형성 방법, 그것을 구비한 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것이다. An object of the present invention is to provide a dielectric film having high temperature resistance and high dielectric constant, a method of forming the same, a semiconductor device having the same, and a method of manufacturing the semiconductor device.

본 발명에 따른 반도체 장치에는 제1 및 제2 도전층이 형성되고, Si, 희토류 금속, Al 및 O를 함유하는 유전체막이 상기 제1 및 제2 도전층 사이에 끼워져 있다. In the semiconductor device according to the present invention, first and second conductive layers are formed, and a dielectric film containing Si, rare earth metal, Al, and O is sandwiched between the first and second conductive layers.

본 발명에 따른 반도체 장치의 제조 방법에서는 제1 도전층 상에 Si를 함유하는 제1 절연막을 형성한다. 이어서, 상기 제1 절연막 상에 희토류 금속, Al 및 O를 함유하는 제2 절연막을 형성한다. 그리고, 열처리에 의해서 상기 제1 절연막과 상기 제2 절연막을 반응시킴으로써 Si, 희토류 금속, Al 및 O를 함유하는 유전체막을 형성한다. In the method for manufacturing a semiconductor device according to the present invention, a first insulating film containing Si is formed on the first conductive layer. Subsequently, a second insulating film containing rare earth metal, Al and O is formed on the first insulating film. Then, the first insulating film and the second insulating film are reacted by heat treatment to form a dielectric film containing Si, a rare earth metal, Al and O.

본 발명에 따른 유전체막은 Si, 희토류 금속, Al 및 O를 함유하는 것을 특징으로 한다. The dielectric film according to the present invention is characterized by containing Si, rare earth metals, Al and O.

본 발명에 따른 유전체막의 형성 방법에서는, Si를 함유하는 제1 절연막을 형성한다. 이어서, 상기 제1 절연막 상에 희토류 금속, Al 및 O를 함유하는 제2 절연막을 형성한다. 그리고, 열처리에 의해서 상기 제1 절연막과 상기 제2 절연막을 반응시켜 상기 제1 절연막과 상기 제2 절연막을 단일한 막으로 한다. In the method for forming a dielectric film according to the present invention, a first insulating film containing Si is formed. Subsequently, a second insulating film containing rare earth metal, Al and O is formed on the first insulating film. The first insulating film and the second insulating film are reacted by heat treatment to make the first insulating film and the second insulating film a single film.

본원 발명자가 종래의 다층 산화막 구조에 있어서 고온의 열처리에 의해서 특성이 변화하는 원인을 조사했더니, 실리콘 산화막과 희토류 금속 산화물막이 반응하고 있다는 것을 발견하였다. When the inventor of the present invention investigated the cause of the characteristic change by high temperature heat treatment in the conventional multilayer oxide film structure, it was found that the silicon oxide film and the rare earth metal oxide film reacted.

도 1은 Si 기판 위에 자연 산화막을 개재하여 형성된 La2O3막의 열처리에 의한 변화를 적외 흡수법(FTIR)으로 평가한 결과를 나타내는 그래프이다. La2O3는 대표적인 희토류 산화물이다. 도 1에 도시하는 결과는 La2O3막을 500℃에서 형성했을 때의 것이다. 실선은 형성후에 열처리를 실시하지 않은 시료의 결과를 나타내고, 파선은 형성후에 800℃에서 10분간의 열처리를 실시한 시료의 결과를 나타내고, 1점 쇄선은 형성후에 900℃에서 10분간의 열처리를 실시한 시료의 결과를 나타내고, 2점 쇄선은 형성후에 1000℃에서 10분간의 열처리를 실시한 시료의 결과를 도시한다. 또, 자연 산화막의 두께는 1nm 정도이며, La2O3막의 두께는 40nm이다.1 is a graph showing a result of evaluating the change by heat treatment of a La 2 O 3 film formed on a Si substrate via a natural oxide film by infrared absorption method (FTIR). La 2 O 3 is a representative rare earth oxide. The results shown in FIG. 1 are obtained when a La 2 O 3 film was formed at 500 ° C. The solid line shows the result of the sample which was not heat-treated after formation, and the broken line shows the result of the sample which was heat-treated for 10 minutes at 800 ° C. after the formation. The dashed-dotted line shows the result of the sample which heat-treated for 10 minutes at 1000 degreeC after formation. The thickness of the natural oxide film is about 1 nm, and the thickness of the La 2 O 3 film is 40 nm.

도 1에 도시한 바와 같이, 열처리 전에는 자연 산화막의 존재를 나타내는 SiO2의 피크가 현저하다. 그러나, 불과 800℃의 열처리로 이 피크는 완전하게 소실되고, La의 규산염(실리케이트)의 피크가 현저해져 있다. 이 실리케이트는 실리카(SiO2)와 La2O3와의 복합 산화물이다.As shown in Fig. 1, before the heat treatment, a peak of SiO 2 indicating the presence of a natural oxide film is remarkable. However, the peak disappears completely by heat treatment at only 800 ° C., and the peak of La silicate (silicate) becomes remarkable. This silicate is a composite oxide of silica (SiO 2 ) and La 2 O 3 .

도 2는 도 1에 나타내는 평가에서 이용한 각 막의 X선 회절 스펙트럼을 나타내는 그래프이다. 도 2에 도시한 바와 같이, 열처리 전에는 La2O3의 존재를 나타내는 피크(2θ=21.89, 25.94)가 현저하다. 그러나, 800℃ 이상의 열처리 후에는, 이러한 피크는 소실되어, 열역학적으로 안정된 실리케이트 결정(La2SiO5)의 존재를 나타내는 피크(2θ=27.28, 30.11 등)가 현저해져 있다.FIG. 2 is a graph showing the X-ray diffraction spectrum of each film used in the evaluation shown in FIG. 1. As shown in Fig. 2, before the heat treatment, peaks indicating the presence of La 2 O 3 (2θ = 21.89 and 25.94) are remarkable. However, after the heat treatment of 800 ° C. or higher, these peaks disappear, and the peaks indicating the presence of thermodynamically stable silicate crystals (La 2 SiO 5 ) (2θ = 27.28, 30.11, etc.) become prominent.

도 1 및 도 2에 도시하는 결과로부터 알 수 있는 바와 같이, La2O3막을 이용한 다층 산화막 구조에서는, 고온의 열처리에 의해 자연 산화막과 La2O3막이 반응하고 있는 것이다. 또한, La2O3막의 두께는 40nm이기 때문에, 자연 산화막 중의 Si만으로는 Si가 부족하다. 즉, La2SiO5에서는, La 원자의 수의 1/2인 수의 Si 원자가 필요해지는데, 자연 산화막 중에는 충분한 Si 원자가 존재하지 않는다. 따라서, Si의 부족분이 Si 기판으로부터 보충되게 된다.As can be seen from the results shown in Figs. 1 and 2, in the multilayer oxide film structure using the La 2 O 3 film, the natural oxide film and the La 2 O 3 film are reacted by high temperature heat treatment. In addition, since the thickness of the La 2 O 3 film is 40 nm, only Si in the natural oxide film is insufficient for Si. That is, in La 2 SiO 5 , the number of Si atoms which is 1/2 of the number of La atoms is required, but there are not enough Si atoms in the natural oxide film. Thus, a shortage of Si is made up from the Si substrate.

한편, 일반적인 반도체 장치의 제조 방법에서는, MOS 트랜지스터가 층간 절연막 등에 의해 피복된 상태에서 여러가지 고온의 열처리가 행하여진다. 이 때문에, 외부로부터 산소가 보충되지 않아, 생성된 La2SiO5막에서는 산소가 부족하여 막의 유전율이 대폭 저하되어 버린다.On the other hand, in a general semiconductor device manufacturing method, various high temperature heat treatments are performed in a state where the MOS transistor is covered with an interlayer insulating film or the like. For this reason, oxygen is not supplemented from the outside, and the produced La 2 SiO 5 film lacks oxygen and the dielectric constant of the film is drastically reduced.

또한, 자연 산화막의 소실에 수반하여 계면 특성(계면 준위)도 대폭 열화되어 버린다. In addition, with the disappearance of the natural oxide film, the interface characteristics (interface levels) are also greatly deteriorated.

이와 같이, SiO2막 및 희토류 금속 산화물막의 다층 산화막 구조의 게이트 절연막을 갖는 MOSFET를 구비한 반도체 장치를 안정적으로 제조하기 위해서는, 게이트 절연막을 형성한 후에는 500℃ 내지 600℃ 이하의 저온 처리만이 가능하다. 이에 대하여, 현재의 폴리 Si로 이루어지는 게이트 전극을 갖는 MOSFET를 구비한 반도체 장치를 제조하기 위해서는 800℃ 이상의 열처리가 빈번히 필요해진다. 즉, 종래의 다층 산화막 구조의 게이트 절연막은 폴리 Si로 이루어지는 게이트 전극을 갖는 MOSFET에 적용할 수는 없는 것이다.As described above, in order to stably manufacture a semiconductor device having a MOSFET having a gate insulating film having a multilayer oxide film structure of a SiO 2 film and a rare earth metal oxide film, only a low temperature treatment of 500 ° C. to 600 ° C. or less is provided after the gate insulating film is formed. It is possible. On the other hand, in order to manufacture the semiconductor device provided with the MOSFET which has the gate electrode which consists of current poly Si, the heat processing of 800 degreeC or more is frequently required. That is, the gate insulating film of the conventional multilayer oxide film structure cannot be applied to a MOSFET having a gate electrode made of poly Si.

그래서, 본원 발명자가, 이러한 실험 결과 등을 고려한 후에, 게이트 절연막(유전체막)에 있어서, 높은 유전율을 얻으면서 높은 고온 내성을 얻기 위해서 예의 검토를 거듭한 결과, 게이트 절연막으로서 희토류 금속 뿐만 아니라 Al도 함유하는 실리콘 산화막을 이용함으로써, 극히 높은 유전율을 얻을 수 있으며, 또한 계면 특성의 열화를 방지할 수 있다는 것을 발견하였다. 또한, 이러한 희토류 금속 및 Al을 함유하는 실리콘 산화막은 캐패시터의 용량 절연막으로서도 적합하다는 것도 발견되었다. Therefore, after the present inventors have considered such experimental results and the like, the inventors have intensively studied to obtain a high dielectric constant while obtaining a high dielectric constant in the gate insulating film (dielectric film). By using the silicon oxide film containing, it was found that an extremely high dielectric constant can be obtained and the deterioration of interfacial properties can be prevented. It has also been found that a silicon oxide film containing such a rare earth metal and Al is also suitable as a capacitor insulating film of a capacitor.

도 3은 Si 기판 위에 자연 산화막을 개재하여 형성된 알루민산 이트륨(YxAlyOz)막(두께: 42nm)의 열처리에 의한 변화를 적외 흡수법(FTIR)으로 평가한 결과를 나타내는 그래프이다. 단, Al 원자의 수는 Y 원자의 수의 1/2이다. 도 3에 도시하는 결과는, YxAlyOz막을 500℃에서 형성했을 때의 것이다. 도 1과 마찬가지로, 실선은 형성후에 열처리를 실시하지 않은 시료의 결과를 나타내고, 파선은 형성후에 800℃에서 10분간의 열처리를 실시한 시료의 결과를 나타내고, 1점쇄선은 형성후에 900℃에서 10분간의 열처리를 실시한 시료의 결과를 나타내고, 2점 쇄선은 형성후에 1000℃에서 10분간의 열처리를 실시한 시료의 결과를 도시한다.3 is a graph showing the results of evaluating the change by heat treatment of the yttrium aluminate (Y x Al y O z ) film (thickness: 42 nm) formed on the Si substrate via a natural oxide film by infrared absorption method (FTIR). However, the number of Al atoms is 1/2 of the number of Y atoms. The result shown in FIG. 3 is when a Y x Al y O z film was formed at 500 ° C. Like FIG. 1, the solid line shows the result of the sample which was not heat-treated after formation, and the broken line shows the result of the sample which heat-treated for 10 minutes at 800 degreeC after formation, and the dashed-dotted line shows the result of 10 minute at 900 degreeC after formation. The result of the sample heat-treated is shown, and the dashed-dotted line shows the result of the sample heat-treated for 10 minutes at 1000 degreeC after formation.

도 3에 도시한 바와 같이, 열처리 전에는 자연 산화막의 존재를 나타내는 SiO2의 피크가 현저하다. 그러나, 불과 800℃의 열처리로 이 피크는 감소하고, 900℃의 열처리로 완전하게 소실되어 실리케이트의 피크가 현저해져 있다. 이 실리케이트는 실리카(SiO2)와 YxAlyOz와의 복합 산화물이다. 또한, 어느 온도에서도, 희토류 금속의 알루민산염(알루미네이트)인 YxAlyOz의 존재를 나타내는 피크가 나타나 있다.As shown in Fig. 3, before the heat treatment, a peak of SiO 2 indicating the presence of a natural oxide film is remarkable. However, this peak is reduced by heat treatment at only 800 ° C, and completely disappeared by heat treatment at 900 ° C, so that the peak of silicate becomes remarkable. This silicate is a composite oxide of silica (SiO 2 ) and Y x Al y O z . In addition, at any temperature, a peak indicating the presence of aluminate (aluminate) of Y x Al y O z of rare-earth metal occurred.

도 4는 도 3에 나타내는 평가에서 이용한 각 막의 X선 회절 스펙트럼을 나타내는 그래프이다. 또한, 도 5는 YxAlyOz의 막두께를 6nm으로 했을 때에 얻어지는 X선 회절 스펙트럼을 나타내는 그래프이다.FIG. 4 is a graph showing the X-ray diffraction spectrum of each film used in the evaluation shown in FIG. 3. 5 is a graph showing the X-ray diffraction spectrum obtained when the film thickness of Y x Al y O z is 6 nm.

도 4 및 도 5에 나타낸 바와 같이, 막두께와 상관없이, 열처리전에는 현저한 피크는 존재하지 않고, 형성된 알루민산 이트륨막은 비정질 상태로 되어 있다. 이 상태는 800℃의 열처리가 행해지더라도 유지되고 있다. 그리고, 900℃ 이상의 열처리가 행해지면, 실리콘을 수% 포함한 YxAlyOz가 결정화된다.4 and 5, regardless of the film thickness, no significant peak exists before the heat treatment, and the formed yttrium aluminate film is in an amorphous state. This state is maintained even if 800 degreeC heat processing is performed. And when heat processing of 900 degreeC or more is performed, Y x Al y O z containing several% of silicon will crystallize.

참고를 위하여, Al이 포함되어 있지 않은 Y2O3막(두께: 41nm)의 X선 회절 스펙트럼을 도 6에 도시한다. 도 6에 도시한 바와 같이, Y2O3막에서는 500℃에서 성막된 상태에서, 이미 결정화되어 있다. 따라서, 도 4 및 도 5와 도 6을 비교하면 알 수 있는 바와 같이, Al이 함유됨으로써 결정화가 억제되고 있다. 이러한 내부에 입계가 존재하지 않는 비정질막은 캐패시터의 용량 절연막에 매우 적합하다.For reference, an X-ray diffraction spectrum of a Y 2 O 3 film (thickness: 41 nm) not containing Al is shown in FIG. 6. As shown in Fig. 6, in the Y 2 O 3 film, it is already crystallized in a film formed at 500 ° C. Therefore, as can be seen when comparing FIG. 4, FIG. 5, and FIG. 6, crystallization is suppressed by containing Al. An amorphous film in which no grain boundaries exist therein is well suited for a capacitor insulating film of a capacitor.

이하, 이들 발견에 기초하여 이루어진 본 발명의 실시 형태에 대하여, 첨부한 도면을 참조하여 구체적으로 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention made based on these discoveries is demonstrated concretely with reference to attached drawing.

(제1 실시 형태)(1st embodiment)

우선, 본 발명의 제1 실시 형태에 대하여 설명한다. 단, 여기에서는, 편의상, 반도체 장치의 일부 구조에 대하여 그 형성 방법과 함께 설명한다. 도 7A 및 도 7B는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 공정순으로 나타내는 단면도이다. First, the first embodiment of the present invention will be described. However, here, for convenience, some structures of the semiconductor device will be described together with the formation method thereof. 7A and 7B are cross-sectional views showing a method for manufacturing a semiconductor device according to the first embodiment of the present invention in the order of steps.

제1 실시 형태에서는, 우선 도 7A에 도시한 바와 같이, Si 기판(1) 상에 SiO2막(2)을 형성한다. SiO2막(2)의 두께는 예를 들면 1nm 정도이다. 여기에서, SiO2막(2)으로서 자연 산화막을 그대로 이용하여도 된다. 이어서, SiO2막(2) 위에 희토류 금속 및 Al을 포함한 산화막으로서 절연막(3)을 형성한다. 절연막(3)의 두께는 예를 들면 3nm 정도이다. 그 후, 절연막(3) 위에 폴리 Si막(4)을 형성한다.In the first embodiment, first, as shown in FIG. 7A, a SiO 2 film 2 is formed on the Si substrate 1. The thickness of the SiO 2 film 2 is, for example, about 1 nm. Here, the natural oxide film may be used as it is as the SiO 2 film 2. Next, the insulating film 3 is formed on the SiO 2 film 2 as an oxide film containing a rare earth metal and Al. The thickness of the insulating film 3 is, for example, about 3 nm. After that, a poly Si film 4 is formed over the insulating film 3.

계속해서, 이러한 적층체에 대하여, 예를 들면 산화성 분위기 중에서 700℃ 이상의 열처리를 실시한다. 이 결과, 도 7B에 도시한 바와 같이, SiO2막(2)과 절연막(3)이 반응하여 희토류 금속 및 Al를 함유하는 절연성의 실리케이트(규산염)막(유전체막)(6)이 형성된다. 이 실리케이트막(6)은 종래 제안되어 있는 다층 구조의 절연막이 아니라, 4원계 이상의 다원계 단층막이다.Subsequently, such a laminate is subjected to a heat treatment of 700 ° C. or higher, for example, in an oxidizing atmosphere. As a result, as shown in FIG. 7B, the SiO 2 film 2 and the insulating film 3 react to form an insulating silicate (silicate) film (dielectric film) 6 containing a rare earth metal and Al. This silicate film 6 is not a conventionally proposed multilayer insulating film, but is a multi-membered monolayer film of four or more types.

그 후, 폴리 Si막(4)을 게이트 전극의 평면 형상으로 패터닝함으로써, 실리케이트막(6)을 게이트 절연막으로 하는 MOSFET를 형성할 수 있다. Thereafter, the poly Si film 4 is patterned into a planar shape of the gate electrode, whereby a MOSFET having the silicate film 6 as a gate insulating film can be formed.

또한, 불순물 확산층 및 층간 절연막 등을 형성하여 반도체 장치를 완성시킨다.Further, an impurity diffusion layer, an interlayer insulating film, and the like are formed to complete the semiconductor device.

이러한 제1 실시 형태에서는, SiO2막(2)과 절연막(3)이 반응하여 실리케이트막(6)이 형성되는데, 절연막(3)에 Al이 함유되어 있기 때문에, Si 기판(1)으로부터의 Si의 도입량은 극히 낮다. 즉, 실리케이트막(6) 중에 Si가 들어갈 여지가 거의 없다. 이 때문에, 유전율의 저하를 회피하는 것이 가능하다. 또한, 계면 준위의 열화도 방지된다.In this first embodiment, the silicate film 6 is formed by the reaction of the SiO 2 film 2 with the insulating film 3. Since the Al film is contained in the insulating film 3, the Si from the Si substrate 1 is used. The amount of introduced is extremely low. That is, there is little room for Si to enter in the silicate film 6. For this reason, it is possible to avoid the fall of permittivity. In addition, deterioration of the interface level is also prevented.

또, 제1 실시 형태에서는, SiO2막(2)의 두께, 절연막(3)의 두께 및 절연막(3)의 조성에 의해, 실리케이트막(6)의 조성 및 Si 기판(1)으로부터의 Si의 취입량을 제어할 수 있다.In the first embodiment, the composition of the silicate film 6 and the Si from the Si substrate 1 depend on the thickness of the SiO 2 film 2, the thickness of the insulating film 3, and the composition of the insulating film 3. Blowing amount can be controlled.

도 8은 제1 실시 형태에 기초하여 실제로 제작한 MOSFET의 고주파 CV 특성을 나타내는 그래프이다. 도 8에 나타내는 결과는, 표면의 면방위가 (100)인 Si 기판(1)을 이용하고, 그 위에 자연 산화막이 형성된 상태에서, 두께가 6nm인 절연막(3)을 형성하고, 게이트 전극으로서 Pt 전극을 형성했을 때에 얻어진 것이다. 또, 열처리 온도는 1000℃이며, 절연막(3)에는 희토류 금속으로서 Y가 함유되어 있다. 8 is a graph showing the high frequency CV characteristics of a MOSFET actually manufactured based on the first embodiment. The result shown in FIG. 8 uses the Si substrate 1 whose surface orientation is (100), and forms the insulating film 3 of 6 nm in thickness in the state in which the natural oxide film was formed on it, and Pt as a gate electrode. It is obtained when an electrode is formed. Moreover, the heat processing temperature is 1000 degreeC, and Y is contained in the insulating film 3 as a rare earth metal.

도 8에 나타낸 바와 같이, 1000℃나 되는 고온의 열처리에도 불구하고, 높은 유전율과 양호한 고주파 CV 특성이 얻어졌다. 즉, 히스테리시스는 거의 발생하지 않으며, 또한 누설 전류의 증가도 작았다. 그리고, 열처리에 의해서 유전율이 저하하지 않는 것은, Si 기판으로부터 실리케이트막에 취입되는 Si의 양을 적절하게 제한할 수 있다는 것을 나타내고 있다. 즉, 제1 실시 형태에 따르면, SiO2막(2)의 두께 등에 기초하여 다원계의 조성을 제어하면서, 양호한 절연 특성을 구비한 고유전율 박막을 형성할 수 있다.As shown in Fig. 8, despite the high temperature heat treatment of 1000 DEG C, high dielectric constant and good high frequency CV characteristics were obtained. That is, hysteresis hardly occurs and the increase of leakage current was also small. The fact that the dielectric constant does not decrease by heat treatment indicates that the amount of Si injected into the silicate film from the Si substrate can be appropriately limited. That is, according to the first embodiment, it is possible to form a high dielectric constant thin film having good insulating properties while controlling the composition of the multielement based on the thickness of the SiO 2 film 2 and the like.

(제2 실시 형태)(2nd embodiment)

이어서, 본 발명의 제2 실시 형태에 대하여 설명한다. 단, 여기에서도, 편의상, 반도체 장치의 일부의 구조에 대하여 그 형성 방법과 함께 설명한다. 도 9A 및 도 9B는 본 발명의 제1 실시 형태에 따른 반도체 장치의 제조 방법을 공정순으로 도시하는 단면도이다. Next, 2nd Embodiment of this invention is described. However, also for the sake of convenience, the structure of a part of the semiconductor device will be described together with the formation method thereof. 9A and 9B are sectional views showing the semiconductor device manufacturing method according to the first embodiment of the present invention in the order of steps.

제2 실시 형태에서는, 우선 도 9A에 도시한 바와 같이, Si 기판(1) 상에 절연막(2)을 형성한다. 절연막(2)의 두께는 예를 들면 1nm 정도이다. 여기에서, 절연막(2)으로서 자연 산화막을 그대로 이용하여도 되고, SiO2막, SiN막 또는 SiON막을 형성해도 된다. 이어서, 절연막(2) 위에 희토류 금속 및 Al을 포함한 산화막으로서 절연막(3)을 형성한다. 절연막(3)의 두께는 예를 들면 6nm 정도이다. 그 후, 절연막(3) 위에 Si 질화막(SiNx막)(5)을 형성하고, 그 위에 폴리 Si막(4)을 형성한다.In the second embodiment, first, the insulating film 2 is formed on the Si substrate 1 as shown in Fig. 9A. The thickness of the insulating film 2 is, for example, about 1 nm. Here, the natural oxide film may be used as the insulating film 2 as it is, or a SiO 2 film, a SiN film or a SiON film may be formed. Next, the insulating film 3 is formed on the insulating film 2 as an oxide film containing rare earth metal and Al. The thickness of the insulating film 3 is, for example, about 6 nm. Thereafter, a Si nitride film (SiN x film) 5 is formed on the insulating film 3, and a poly Si film 4 is formed thereon.

계속해서, 이러한 적층체에 대하여 예를 들면, 산화성 분위기 중에서 700℃ 이상의 열처리를 실시한다. 이 결과, 도 9B에 도시한 바와 같이, 절연막(2)과 절연막(3)과 Si 질화막(5)이 반응하여 희토류 금속, Al 및 N을 함유하는 절연성의 실리케이트(규산염)막(유전체막)(7)이 형성된다. 이 실리케이트막(7)은 종래 제안되어 있는 다층 구조의 절연막이 아니라, 5원계 이상의 다원계 단층막이다. Subsequently, such a laminate is subjected to a heat treatment of 700 ° C. or higher, for example, in an oxidizing atmosphere. As a result, as shown in FIG. 9B, the insulating film 2, the insulating film 3, and the Si nitride film 5 react to form an insulating silicate (silicate) film (dielectric film) containing rare earth metals, Al, and N ( 7) is formed. This silicate film 7 is not a conventionally proposed multilayer insulating film, but a multi-membered monolayer film of five or more types.

이러한 제2 실시 형태에 의해서도, 제1 실시 형태와 마찬가지의 효과가 얻어진다. 또한, N의 존재에 의해 실리케이트막(7)의 결정화가 억제되어 실리케이트막(7)은 비정질의 상태에 있다. 따라서, 누설 전류를 한층 더 억제할 수 있다. Also in such 2nd embodiment, the effect similar to 1st embodiment is acquired. In addition, crystallization of the silicate film 7 is suppressed by the presence of N, and the silicate film 7 is in an amorphous state. Therefore, leakage current can be further suppressed.

도 10은 깊이와 SIMS(2차 이온 질량 분석) 강도와의 관계를 나타내는 그래프이다. 도 10에 나타내는 그래프는 Y2O3막과 Si 기판과의 사이에 Si 질화막이 형성된 시료에 대하여 1000℃에서 10분간의 열처리를 한 후에 얻어진 것이다.10 is a graph showing the relationship between depth and SIMS (secondary ion mass spectrometry) intensity. Figure 10 a graph showing the is obtained after a heat treatment at 1000 ℃ 10 bungan respect to sample the Si nitride film is formed between the Y 2 O 3 film and the Si substrate.

도 10에 도시한 바와 같이, 얕은 부분, 즉 Y2O3막과 Si 질화막이 반응하여 생성된 실리케이트막 중에는, N이 거의 일정한 농도로 존재하고 있다. 도 10에 도시하는 실험에서 이용한 시료에서는, Al이 함유되어 있지 않은 희토류 금속 산화물막이 형성되어 있는데, 제2 실시 형태와 같이 Al이 함유된 희토류 금속 산화물막이 형성되어 있는 경우에도 마찬가지의 결과가 얻어지는 것으로 생각된다. 그리고, 이 결과는, Si 기판과 희토류 금속 산화물막과의 사이에, N을 적절한 농도로 함유하는 막, 예를 들면 SiN막 또는 SiON막을 적절한 두께로 형성해 두고 열처리를 행함으로써, N이 원하는 농도로 거의 균일하게 함유된 실리케이트막을 얻을 수 있다는 것을 나타내고 있다. 또한, 이러한 실리케이트막은 비정질로 되어 있고, 입계가 존재하지 않는다. 즉, 누설 전류의 경로가 존재하지 않아 누설 전류가 억제된다.As shown in Fig. 10, N is present at a substantially constant concentration in the silicate film formed by the reaction of the shallow portion, that is, the Y 2 O 3 film and the Si nitride film. In the sample used in the experiment shown in FIG. 10, a rare earth metal oxide film containing no Al was formed, but similar results were obtained even when a rare earth metal oxide film containing Al was formed as in the second embodiment. I think. This result is obtained by forming a film containing N at an appropriate concentration, for example, a SiN film or a SiON film, at an appropriate thickness between the Si substrate and the rare earth metal oxide film, and heat-treating the N to a desired concentration. It shows that the silicate film contained almost uniformly can be obtained. In addition, such a silicate film is amorphous, and no grain boundary exists. In other words, the leakage current is suppressed because no path of leakage current exists.

또, 제2 실시 형태에서는, 절연막(3)과 폴리 Si막(4)과의 사이에 Si 질화막(5)이 형성되어 있기 때문에, Si 질화막(5)도 실리케이트막(7)으로의 N의 공급원이 된다. 따라서, 제2 실시 형태에서는 절연막(2)의 두께, 절연막(3)의 두께, 절연막(3)의 조성 및 Si 질화막(5)의 두께에 따라 실리케이트막(7)의 조성 및 Si 기판(1)으로부터의 Si의 취입량을 제어할 수 있다. In the second embodiment, since the Si nitride film 5 is formed between the insulating film 3 and the poly Si film 4, the Si nitride film 5 is also a source of N to the silicate film 7. Becomes Therefore, in the second embodiment, the composition of the silicate film 7 and the Si substrate 1 depend on the thickness of the insulating film 2, the thickness of the insulating film 3, the composition of the insulating film 3, and the thickness of the Si nitride film 5. The blowing amount of Si from can be controlled.

또한, 제1 및 제2 실시 형태에서는, 폴리 Si막(4)을 형성한 후에 열처리를 행하고 있지만, 폴리 Si막(4)을 형성하기 전에 행하여도 된다. In addition, in 1st and 2nd embodiment, although heat processing is performed after the poly Si film 4 is formed, you may carry out before forming the poly Si film 4.

또, 제1 및 제2 실시 형태에서는, 절연막(3)과 폴리 Si막(4)(Si 질화막(5))을 반응시킬 때의 분위기를 산화성 분위기로 하고 있다. 이것은, Si 기판(1)으로부터 약간의 Si의 취입이 있을 수 있기 때문에, 이 때에 실리케이트막(6 및 7)이 산소 부족이 되지 않도록 하기 위함이다. Moreover, in 1st and 2nd embodiment, the atmosphere at the time of making the insulating film 3 and the poly Si film 4 (Si nitride film 5) react is made into the oxidative atmosphere. This is to prevent the silicate films 6 and 7 from running out of oxygen at this time since some Si may be blown from the Si substrate 1.

이어서, 제1 실시 형태를 이용한 MOSFET의 제조 방법 및 캐패시터의 제조 방법에 대하여 설명한다. Next, the manufacturing method of a MOSFET and the manufacturing method of a capacitor which used 1st Embodiment are demonstrated.

MOSFET를 제조함에 있어서는, 우선 도 11A에 도시한 바와 같이, Si 기판(11)의 표면에 p웰(12)을 형성하여, 소자 분리 절연막(13)을 형성한다. 이어서, 전체 면에 얇은 SiO2막(14a)을 형성하고, 그 위에 희토류 금속(예를 들면 La, Y) 및 Al를 함유하는 산화막을 절연막(14b)으로서 형성한다. 또한, 절연막(14b) 위에 폴리 Si막(15)을 형성한다. 또, SiO2막(14a)으로서 자연 산화막을 이용하여도 된다.In manufacturing the MOSFET, first, as shown in FIG. 11A, the p well 12 is formed on the surface of the Si substrate 11 to form the element isolation insulating film 13. Subsequently, a thin SiO 2 film 14a is formed on the entire surface, and an oxide film containing rare earth metals (for example, La, Y) and Al is formed thereon as the insulating film 14b. Further, a poly Si film 15 is formed over the insulating film 14b. In addition, a natural oxide film may be used as the SiO 2 film 14a.

그 후, 예를 들면 1000℃ 정도의 열처리를 행함으로써, SiO2막(14a)과 절연막(14b)을 반응시켜, 도 11B에 도시한 바와 같이, 희토류 금속 및 Al을 함유하는 실리케이트막(14)을 형성한다. 즉, SiO2막(14a) 및 절연막(14b)을 단일한 실리케이트막(14)으로 한다. 계속해서, 폴리 Si막(15) 및 실리케이트막(14)을 게이트 전극의 평면 형상으로 패터닝한다. 이어서, N형 불순물, 예를 들면 P의 이온 주입을 행함으로써 저농도 확산층(16)을 형성한다.Thereafter, for example, by performing a heat treatment at about 1000 ° C., the SiO 2 film 14a and the insulating film 14b are allowed to react, and as shown in FIG. 11B, the silicate film 14 containing rare earth metal and Al is shown. To form. In other words, the SiO 2 film 14a and the insulating film 14b are formed as a single silicate film 14. Subsequently, the poly Si film 15 and the silicate film 14 are patterned in the planar shape of the gate electrode. Subsequently, a low concentration diffusion layer 16 is formed by performing ion implantation of N-type impurities, for example, P.

이어서, 도 11C에 도시한 바와 같이, 측벽 절연막(17)을 게이트 전극(폴리 Si막(15))의 측방에 형성한다. 그 후, N형 불순물의 이온 주입을 저농도 확산층(16)의 형성시보다도 높은 도우즈량으로 행함으로써, 소스 확산층(18) 및 드레인 확산층(19)을 형성한다. Next, as shown in FIG. 11C, the sidewall insulating film 17 is formed on the side of the gate electrode (poly Si film 15). Thereafter, ion implantation of the N-type impurity is performed at a higher dose amount than when the low concentration diffusion layer 16 is formed, thereby forming the source diffusion layer 18 and the drain diffusion layer 19.

계속해서, 도 11D에 도시한 바와 같이, 소스 확산층(18), 드레인 확산층(19) 및 게이트 전극(폴리 Si막(15))의 표면에 각각 코발트 실리사이드층(20, 21, 22)을 형성한다. Subsequently, as shown in FIG. 11D, cobalt silicide layers 20, 21, 22 are formed on the surfaces of the source diffusion layer 18, the drain diffusion layer 19, and the gate electrode (poly Si film 15), respectively. .

그리고, 도시하지 않지만, 층간 절연막의 형성 및 배선의 형성 등을 행한다. Although not shown, formation of an interlayer insulating film, formation of wiring, and the like are performed.

또한, 캐패시터를 제조함에 있어서는, 우선 도 12A에 도시한 바와 같이, Si 기판(31)의 표면에 N+층(32)을 형성하고, 전체 면에 층간 절연막(33)을 형성한다. 이어서, 층간 절연막(33)에 N+층(32)까지 도달하는 컨택트홀을 형성한다. 이어서, 층간 절연막(33) 위에 컨택트홀을 통하여 N+층(32)에 접합되는 하부 전극(34)을 형성한다. 하부 전극(34)은 예를 들면 폴리 Si막으로 이루어진다.In manufacturing the capacitor, first, as shown in Fig. 12A, an N + layer 32 is formed on the surface of the Si substrate 31, and an interlayer insulating film 33 is formed on the entire surface. Subsequently, contact holes reaching the N + layer 32 are formed in the interlayer insulating film 33. Subsequently, a lower electrode 34 is formed on the interlayer insulating film 33 to be bonded to the N + layer 32 through the contact hole. The lower electrode 34 is made of, for example, a poly Si film.

그 후, 도 12B에 도시한 바와 같이, 전체 면에 얇은 SiO2막(35a)을 형성하고, 그 위에 희토류 금속(예를 들면 La, Y) 및 Al을 함유하는 산화막을 절연막(35b)으로서 형성한다.Then, as shown in FIG. 12B, a thin SiO 2 film 35a is formed on the entire surface, and an oxide film containing rare earth metals (for example, La, Y) and Al is formed thereon as the insulating film 35b. do.

계속해서, 도 12C에 도시한 바와 같이, 실리케이트막(35) 위에 상부 전극(36)을 형성한다. 이어서, 예를 들면 800℃ 정도의 열처리를 행함으로써, SiO2막(35a)과 절연막(35b)을 반응시켜, 희토류 금속 및 Al을 함유하는 실리케이트막(35)을 형성한다. 즉, SiO2막(35a) 및 절연막(35b)을 단일한 실리케이트막(35)으로 한다.Subsequently, as shown in FIG. 12C, the upper electrode 36 is formed on the silicate film 35. Subsequently, for example, a heat treatment at about 800 ° C. causes the SiO 2 film 35a to react with the insulating film 35b to form a silicate film 35 containing rare earth metal and Al. In other words, the SiO 2 film 35a and the insulating film 35b are formed as a single silicate film 35.

그리고, 도시하지 않지만, 층간 절연막의 형성 및 배선의 형성 등을 행한다. Although not shown, formation of an interlayer insulating film, formation of wiring, and the like are performed.

또, 이러한 MOSFET의 제조 방법 및 캐패시터의 제조 방법에서는 제1 실시 형태 대신에 제2 실시 형태를 이용하여도 된다. In the MOSFET manufacturing method and the capacitor manufacturing method, the second embodiment may be used instead of the first embodiment.

이어서, Al의 함유량에 대하여 설명한다. 종래의 다층 구조 절연막에서는, 일반적인 Si를 이용한 장치의 제조에서 필요해지는 고온의 열처리에 의해, 희토류 금속 산화막에 희토류 금속 원자의 1/2 정도의 수의 Si 원자가 취입되어 버린다. 이에 대하여, 전술한 바와 같이, 희토류 금속 산화막 중에 미리 Al를 함유시켜, 알루민산(알루미네이트)화하여 둠으로써, 열처리 중에 희토류 금속 산화막에 취입되는 Si의 양을 제어할 수 있다. 단, 희토류 금속 산화막에 함유되는 Al 원자의 수가 희토류 금속 원자보다도 많은 경우, 자연 산화막 등의 희토류 금속 산화막과 Si 기판과의 사이에 존재하는 유전율이 낮은 절연막과의 반응이 불충분해져서, 유전율이 낮은 절연막이 잔존하여 높은 유전율을 얻기 어렵게 된다. 따라서, Al 원자의 수는, 희토류 금속 원자의 수보다도 적은 것이 바람직하다. 반대로, Al 원자의 수가 희토류 금속 원자의 수의 1/2보다도 적으면, Si 기판으로부터 취입되는 Si의 양이 많아지는 경우가 있다. 따라서, Al 원자의 수는, 희토류 금속 원자의 수의 1/2 이상인 것이 바람직하다. 그리고, 이러한 조성의 희토류 금속 산화막을 이용함으로써, 저유전율층의 생성을 억제하여 단층의 다원계 복합 산화막을 얻을 수 있다. Next, content of Al is demonstrated. In the conventional multilayer structure insulating film, about 1/2 of the number of rare earth metal atoms is blown into the rare earth metal oxide film by the high temperature heat treatment required for the manufacture of a device using general Si. On the other hand, as described above, Al is contained in the rare earth metal oxide film in advance and alumina (aluminate) is formed to control the amount of Si injected into the rare earth metal oxide film during the heat treatment. However, when the number of Al atoms contained in the rare earth metal oxide film is larger than the rare earth metal atoms, the reaction between the rare earth metal oxide film such as a natural oxide film and the low dielectric constant insulating film present between the Si substrate is insufficient, resulting in an insulating film having a low dielectric constant. This remaining makes it difficult to obtain a high dielectric constant. Therefore, it is preferable that the number of Al atoms is smaller than the number of rare earth metal atoms. Conversely, when the number of Al atoms is less than 1/2 of the number of rare earth metal atoms, the amount of Si blown from the Si substrate may increase. Therefore, it is preferable that the number of Al atoms is 1/2 or more of the number of rare earth metal atoms. By using a rare earth metal oxide film having such a composition, generation of a low dielectric constant layer can be suppressed and a single layered multicomponent composite oxide film can be obtained.

또, 희토류 금속으로서는 Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu 중 어느 것을 이용하여도 무방하다. As the rare earth metal, any of Y, La, Ce, Pr, Nd, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb, Lu may be used.

여기에서, 희토류 금속, 예를 들면 Y 및 Al을 함유하는 실리콘 산화막의 형성에 적합한 장치에 대하여 설명한다. 도 13은 배치(batch)식의 장치를 도시하는 모식도 이며, 도 14는 매엽식의 장치를 도시하는 모식도이다. Here, an apparatus suitable for forming a silicon oxide film containing a rare earth metal such as Y and Al will be described. FIG. 13 is a schematic diagram showing a batch apparatus, and FIG. 14 is a schematic diagram showing a single sheet apparatus.

배치식의 장치에는, 도 13에 도시한 바와 같이, 복수매의 Si 웨이퍼(Si 기판)(51)이 수납되는 성막실(52)이 설치되어 있고, 그 주위에 히터(53)가 배치되어 있다. 성막실(52)에는 O2의 공급 배관, TMA(트리메틸알루미늄)용의 공급 배관 및 Y(DPM)3(이트륨 디피바로일메타네이트)용의 공급 배관이 연결되어 있다. Y(DPM)3의 용매로서는, 예를 들면 THF(테트라히드로푸란)를 이용한다. O2의 공급 배관에는 O2용의 질량 유량 제어기(MFC)(54) 및 N2용의 MFC(55)가 설치되어 있다. TMA 용의 공급 배관에는 기화기(56), TMA 용의 액체 MFC(57) 및 N2용의 MFC(58)가 설치되어 있다. Y(DPM)3용의 공급 배관에는 기화기(59), Y(DPM)3용의 액체 MFC(60) 및 N2용의 MFC(61)가 설치되어 있다.As shown in FIG. 13, the film-forming chamber 52 which accommodates several Si wafer (Si substrate) 51 is provided in the batch type apparatus, and the heater 53 is arrange | positioned around it. . The film formation chamber 52 is connected with a supply pipe for O 2 , a supply pipe for TMA (trimethylaluminum), and a supply pipe for Y (DPM) 3 (yttrium dipivaloyl methate). As a solvent of Y (DPM) 3 , THF (tetrahydrofuran) is used, for example. The supply pipe of the O 2 has a MFC (55) of the mass flow controller (MFC) (54) and for N 2 for O 2 is installed. The supply pipe for the TMA has a vaporizer (56), MFC (58) for liquid MFC (57) and N 2 for the TMA is installed. In the supply pipe for Y (DPM) 3 , a vaporizer 59, a liquid MFC 60 for Y (DPM) 3 , and an MFC 61 for N 2 are provided.

매엽식의 장치에는, 도 14에 도시한 바와 같이, 1장의 Si 웨이퍼(51)가 수납되는 성막실(62)이 설치되어 있고, 성막실(62) 내에 Si 웨이퍼(51)를 가열하는 히터(63), 및 샤워 헤드(64)가 설치되어 있다. 그리고, 배치식의 장치와 마찬가지의 3개의 배관이 샤워 헤드(64)에 연결되어 있다. As shown in FIG. 14, the sheet-forming apparatus is provided with a deposition chamber 62 in which one Si wafer 51 is housed, and a heater for heating the Si wafer 51 in the deposition chamber 62 ( 63 and a shower head 64 are provided. And three piping similar to a batch type apparatus are connected to the shower head 64. As shown in FIG.

이들 장치에서 이용하는 Y(DPM)3의 농도는, 예를 들면 0.01 내지 0.05 mo1/리터 정도이며, 기화기(59)의 온도는, 예를 들면 200 내지 250℃로 하고, Y(DPM)3의 유량은 예를 들면 1mm3/분으로 한다. 또한, TMA의 공급에 있어서는, 예를 들면 용매를 이용하지 않고 액체 그대로 공급을 하고, 그 유량은 1mm3/분으로 하고, 기화기(56)의 온도는, 예를 들면 80℃로 한다. 또한, O2의 유량은, 예를 들면 100 내지 1000sccm으로 한다. 그리고, 예를 들면, 성막실(52 또는 62)의 압력을 66.7 내지 667Pa(0.5 내지 5.0 Torr)로 하고, 성막 온도를 400 내지 650℃로 하여 성막을 한다.The density | concentration of Y (DPM) 3 used by these apparatuses is about 0.01-0.05 mo1 / liter, for example, The temperature of the vaporizer 59 is 200-250 degreeC, for example, and the flow volume of Y (DPM) 3 is Is set to, for example, 1 mm 3 / min. In addition, in supply of TMA, a liquid is supplied as it is, without using a solvent, for example, the flow volume is 1 mm <3> / min, and the temperature of the vaporizer | carburetor 56 is 80 degreeC, for example. In addition, the flow rate of O 2 is, for example, from 100 to 1000sccm. For example, film formation is carried out at a pressure in the film formation chamber 52 or 62 at 66.7 to 667 Pa (0.5 to 5.0 Torr) and at a film formation temperature of 400 to 650 ° C.

희토류 금속 및 Al을 함유하는 실리콘 산화막으로서, LaxAlyOx를 형성하는 경우에는, Y(DPM)3 대신에 La(DPM)3(란탄 디피바로일메타네이트)를 이용하면 된다.As a silicon oxide film containing a rare earth metal and Al, when La x Al y O x is formed, La (DPM) 3 (lanthanum dipivaloylmethate) may be used instead of Y (DPM) 3 .

또, Si, 희토류 금속, Al 및 O를 함유하는 절연막은 전술한 바와 같이 2개의 막의 반응에 의해서 형성할 수 있는 것이 아니라, 예를 들면 화학 기상 성장법(CVD법) 등으로 형성해도 된다. The insulating film containing Si, rare earth metal, Al and O can not be formed by the reaction of two films as described above, but may be formed by, for example, chemical vapor deposition (CVD).

이상 상술한 바와 같이, 본 발명에 따르면, 희토류 금속을 함유하는 실리케이트막에, Al을 더 함유시키기 때문에, 그 조성을 비교적 용이하게 제어할 수가 있어, 고온내성 및 유전율이 높은 유전체막을 용이하게 형성할 수 있다. 이 때문에, 폴리 Si를 이용한 반도체 장치의 제조에 있어서도 종래와 같이 고온의 열처리를 할 수가 있어 높은 성능의 반도체 장치를 얻을 수 있다. As described above, according to the present invention, since the silicate film containing the rare earth metal further contains Al, its composition can be controlled relatively easily, and a dielectric film having high high temperature resistance and high dielectric constant can be easily formed. have. For this reason, also in manufacture of the semiconductor device using poly Si, high temperature heat processing can be performed like a conventional thing, and the semiconductor device of high performance can be obtained.

Claims (23)

제1 및 제2 도전층과, The first and second conductive layers, 상기 제1 및 제2 도전층 사이에 끼워지고, Si, 희토류 금속, Al 및 O를 함유하는 유전체막을 갖는 것을 특징으로 하는 반도체 장치. A semiconductor device sandwiched between the first and second conductive layers and having a dielectric film containing Si, a rare earth metal, Al and O. 제1항에 있어서, The method of claim 1, 상기 유전체막은 N을 더 함유하는 것을 특징으로 하는 반도체 장치.And said dielectric film further contains N. 제1항에 있어서, The method of claim 1, 상기 제1 도전층은 반도체 기판의 표면에 형성된 채널이며, 상기 제2 도전층은 게이트 전극인 것을 특징으로 하는 반도체 장치. And the first conductive layer is a channel formed on a surface of the semiconductor substrate, and the second conductive layer is a gate electrode. 제1항에 있어서, The method of claim 1, 상기 제1 도전층은 캐패시터의 한쪽 전극이며, The first conductive layer is one electrode of the capacitor, 상기 제2 도전층은 상기 캐패시터의 다른쪽 전극인 것을 특징으로 하는 반도체 장치. And the second conductive layer is the other electrode of the capacitor. 제1항에 있어서, The method of claim 1, 상기 유전체막 중의 Al 원자의 수는 희토류 금속 원자의 수보다도 적은 것을 특징으로 하는 반도체 장치. The number of Al atoms in the dielectric film is less than the number of rare earth metal atoms. 제5항에 있어서, The method of claim 5, 상기 유전체막 중의 Al 원자의 수는 희토류 금속 원자의 수의 1/2 이상인 것을 특징으로 하는 반도체 장치. The number of Al atoms in the dielectric film is 1/2 or more of the number of rare earth metal atoms. 제1항에 있어서, The method of claim 1, 상기 유전체막은 비정질인 것을 특징으로 하는 반도체 장치. And the dielectric film is amorphous. 제1 도전층 상에, Si를 함유하는 제1 절연막을 형성하는 공정과, Forming a first insulating film containing Si on the first conductive layer, 상기 제1 절연막 상에, 희토류 금속, Al 및 O를 함유하는 제2 절연막을 형성하는 공정과, Forming a second insulating film containing a rare earth metal, Al, and O on the first insulating film; 열처리에 의해 상기 제1 절연막과 상기 제2 절연막을 반응시킴으로써, Si, 희토류 금속, Al 및 O를 함유하는 유전체막을 형성하는 공정A step of forming a dielectric film containing Si, rare earth metals, Al, and O by reacting the first insulating film and the second insulating film by heat treatment. 을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법. It has a manufacturing method of the semiconductor device characterized by the above-mentioned. 제8항에 있어서, The method of claim 8, 상기 유전체막 상에 제2 도전층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법. And forming a second conductive layer on the dielectric film. 제8항에 있어서, The method of claim 8, 상기 유전체막을 형성하는 공정 전에, 상기 제2 절연막 상에, 제2 도전층을 형성하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법. And a step of forming a second conductive layer on the second insulating film before the step of forming the dielectric film. 제8항에 있어서, The method of claim 8, 상기 제1 절연막은 Si 산화막, Si 질화막 및 Si 산화질화막으로 이루어지는 군으로부터 선택된 1종인 것을 특징으로 하는 반도체 장치의 제조 방법.And the first insulating film is one selected from the group consisting of Si oxide film, Si nitride film and Si oxynitride film. 제8항에 있어서, The method of claim 8, 상기 유전체막을 형성하는 공정 전에, 상기 제2 절연막 상에, Si 및 N을 함유하는 제3 절연막을 형성하는 공정을 가지며, Before the step of forming the dielectric film, a step of forming a third insulating film containing Si and N on the second insulating film, 상기 유전체막을 형성하는 공정에서, 상기 제1 절연막과 상기 제2 절연막과 상기 제3 절연막을 반응시키는 것을 특징으로 하는 반도체 장치의 제조 방법. And in the step of forming the dielectric film, reacting the first insulating film, the second insulating film and the third insulating film. 제8항에 있어서, The method of claim 8, 상기 제2 절연막 중의 Al 원자의 수를, 희토류 금속의 원자 수보다도 적게 하는 것을 특징으로 하는 반도체 장치의 제조 방법. The number of Al atoms in the said 2nd insulating film is made smaller than the number of atoms of a rare earth metal, The manufacturing method of the semiconductor device characterized by the above-mentioned. 제13항에 있어서, The method of claim 13, 상기 제2 절연막 중의 Al 원자의 수를, 희토류 금속의 원자 수의 1/2 이상으로 하는 것을 특징으로 하는 반도체 장치의 제조 방법. The number of Al atoms in the said 2nd insulating film is made into 1/2 or more of the number of atoms of a rare earth metal, The manufacturing method of the semiconductor device characterized by the above-mentioned. 제8항에 있어서, The method of claim 8, 상기 유전체막을 형성하는 공정에서, 비정질의 막을 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법. In the step of forming the dielectric film, an amorphous film is formed. 제1 도전층 상에 Si, 희토류 금속, Al 및 O를 함유하는 유전체막을 화학 기상 성장법에 의해 형성하는 공정과, Forming a dielectric film containing Si, a rare earth metal, Al, and O on the first conductive layer by chemical vapor deposition; 상기 유전체막 상에 제2 도전층을 형성하는 공정Forming a second conductive layer on the dielectric film 을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법. It has a manufacturing method of the semiconductor device characterized by the above-mentioned. Si, 희토류 금속, Al 및 O를 함유하는 것을 특징으로 하는 유전체막. A dielectric film containing Si, a rare earth metal, Al and O. 제17항에 있어서, The method of claim 17, N을 더 함유하는 것을 특징으로 하는 유전체막. The dielectric film further contains N. Si를 함유하는 제1 절연막을 형성하는 공정과, Forming a first insulating film containing Si, 상기 제1 절연막 상에 희토류 금속, Al 및 O를 함유하는 제2 절연막을 형성하는 공정과, Forming a second insulating film containing a rare earth metal, Al, and O on the first insulating film; 열처리에 의해 상기 제1 절연막과 상기 제2 절연막을 반응시켜 상기 제1 절연막과 상기 제2 절연막을 단일한 막으로 하는 공정A step of reacting the first insulating film and the second insulating film by a heat treatment to make the first insulating film and the second insulating film a single film 을 갖는 것을 특징으로 하는 유전체막의 형성 방법. A dielectric film forming method comprising: 제19항에 있어서, The method of claim 19, 상기 제1 절연막은 Si 산화막, Si 질화막 및 Si 산화 질화막으로 이루어지는 군으로부터 선택된 1종인 것을 특징으로 하는 유전체막의 형성 방법. And the first insulating film is one selected from the group consisting of Si oxide film, Si nitride film and Si oxynitride film. 제19항에 있어서, The method of claim 19, 상기 제1 절연막과 상기 제2 절연막을 단일한 막으로 하는 공정 전에, 상기 제2 절연막 상에, Si 및 N을 함유하는 제3 절연막을 형성하는 공정을 가지며, Before the step of forming the first insulating film and the second insulating film into a single film, a step of forming a third insulating film containing Si and N on the second insulating film, 상기 단일한 막으로 하는 공정에서, 상기 제1 절연막과 상기 제2 절연막과 상기 제3 절연막을 반응시키는 것을 특징으로 하는 유전체막의 형성 방법. And in the step of forming a single film, the first insulating film, the second insulating film, and the third insulating film are reacted. 제19항에 있어서, The method of claim 19, 상기 제2 절연막 중의 Al 원자의 수를, 희토류 금속의 원자 수보다도 적게 하는 것을 특징으로 하는 유전체막의 형성 방법. The number of Al atoms in the said 2nd insulating film is made smaller than the number of atoms of a rare earth metal, The formation method of the dielectric film characterized by the above-mentioned. 제22항에 있어서, The method of claim 22, 상기 제2 절연막 중의 Al 원자의 수를, 희토류 금속의 원자 수의 1/2 이상으로 하는 것을 특징으로 하는 유전체막의 형성 방법. And the number of Al atoms in the second insulating film is 1/2 or more of the number of atoms of the rare earth metal.
KR1020057006485A 2005-04-14 2003-03-24 Semiconductor device and method for fabricating the same KR100793471B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020057006485A KR100793471B1 (en) 2005-04-14 2003-03-24 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020057006485A KR100793471B1 (en) 2005-04-14 2003-03-24 Semiconductor device and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR20050109452A true KR20050109452A (en) 2005-11-21
KR100793471B1 KR100793471B1 (en) 2008-01-14

Family

ID=37285364

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006485A KR100793471B1 (en) 2005-04-14 2003-03-24 Semiconductor device and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100793471B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63182847A (en) * 1987-01-26 1988-07-28 Toshiba Corp Manufacture of capacitor for semiconductor device
JP2001257344A (en) * 2000-03-10 2001-09-21 Toshiba Corp Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
KR100793471B1 (en) 2008-01-14

Similar Documents

Publication Publication Date Title
US6642131B2 (en) Method of forming a silicon-containing metal-oxide gate dielectric by depositing a high dielectric constant film on a silicon substrate and diffusing silicon from the substrate into the high dielectric constant film
JP4713518B2 (en) Semiconductor device
KR100313091B1 (en) Method of forming gate dielectric layer with TaON
US6048766A (en) Flash memory device having high permittivity stacked dielectric and fabrication thereof
US7473994B2 (en) Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device
US6383873B1 (en) Process for forming a structure
US6355519B1 (en) Method for fabricating capacitor of semiconductor device
KR20020005432A (en) Doped zirconia, or zirconia-like, dielectric film transistor structure and deposition method for same
KR20040033307A (en) Semiconductor device and production method therefor
US6995069B2 (en) Dielectric capacitor manufacturing method and semiconductor storage device manufacturing method
US7514316B2 (en) Semiconductor device and method of manufacturing the same
EP1363333B1 (en) Semiconductor device
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
KR100859256B1 (en) Semiconductor device and fabrication method thereof
US20050142715A1 (en) Semiconductor device with high dielectric constant insulator and its manufacture
KR100793471B1 (en) Semiconductor device and method for fabricating the same
EP1742269B1 (en) Semiconductor device and production method therefor
JP2003017687A (en) Semiconductor device
KR100327587B1 (en) Method of forming capacitor provided with TaON dielectric layer
KR20010045960A (en) Method of manufacturing a capacitor in a semiconductor device
JPWO2004073072A1 (en) MIS type semiconductor device and method for manufacturing MIS type semiconductor device
KR100355602B1 (en) Method for manufacturing capacitor in semiconductor device
KR20010008503A (en) Method of forming capacitor provied with TaON dielectric layer
JP2003017688A (en) Semiconductor device and manufacturing method therefor
KR20050067484A (en) Gate-electrode of semiconductor device including hardmask nitride and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee