KR20050108586A - Electro static discharge device - Google Patents
Electro static discharge device Download PDFInfo
- Publication number
- KR20050108586A KR20050108586A KR1020040033496A KR20040033496A KR20050108586A KR 20050108586 A KR20050108586 A KR 20050108586A KR 1020040033496 A KR1020040033496 A KR 1020040033496A KR 20040033496 A KR20040033496 A KR 20040033496A KR 20050108586 A KR20050108586 A KR 20050108586A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- well
- cathode
- anode
- predetermined depth
- Prior art date
Links
- 230000003068 static effect Effects 0.000 title 1
- 238000002955 isolation Methods 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 10
- 239000012535 impurity Substances 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- 229910021478 group 5 element Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thyristors (AREA)
Abstract
본 발명은 정전기 방전 보호 소자에 관한 것으로서, 비교적 높은 동작 전압에서 역방향 항복 전압을 만족하면서 저항 성분도 줄임으로써, 소자 특성을 향상시키고, 또한 애노드 영역과 캐소드 영역의 수직 방향의 길이 증가는 억제하고, 수평 방향의 길이 성분은 증가시킴으로써, 소자 특성을 향상시킬 수 있도록, 평면상 사각 링 형태로 형성된 소자 격리층과, 소자 격리층의 안쪽 영역 전체에 일정 깊이로 형성된 P-웰과, 소자 격리층의 안쪽 영역으로서 P-웰의 표면으로부터 하부로 일정깊이까지 평면상 사각 링 형태로 형성된 산화막과, 소자 격리층과 산화막 사이에, P-웰의 표면으로부터 하부로 일정깊이까지 평면상 사각 링 형태로 형성된 P+ 애노드 영역과, P+ 애노드 영역의 하부로부터 일정 깊이까지 형성된 P- 애노드 도핑층과, 산화막의 안쪽 영역으로서 P-웰의 표면으로부터 하부로 일정깊이까지 형성된 N+ 캐소드 영역과, N+ 캐소드 영역의 하부로부터 일정 깊이까지 형성된 N- 캐소드 도핑층으로 이루어진 것을 특징으로 함.The present invention relates to an electrostatic discharge protection device, which satisfies the reverse breakdown voltage at a relatively high operating voltage and also reduces the resistance component, thereby improving device characteristics and suppressing an increase in the length of the anode region and the cathode region in the vertical direction. The length component in the direction is increased, so that the device isolation layer formed in a planar rectangular ring shape, the P-well formed to a certain depth throughout the inner region of the device isolation layer, and the inside of the device isolation layer so as to improve device characteristics. As an area, an oxide film formed in a planar rectangular ring shape from the surface of the P-well to a predetermined depth downward, and P + formed in a planar rectangular ring shape from the surface of the P-well to a constant depth downward from the surface of the P-well, An anode region, a P− anode doping layer formed from a lower portion of the P + anode region to a predetermined depth, and an inner region of the oxide film. N + cathode region formed to a certain depth from the surface of the P-well to the bottom, and N- cathode doped layer formed to a certain depth from the bottom of the N + cathode region.
Description
본 발명은 정전기 방전 보호 소자에 관한 것으로서, 더욱 상세하게 설명하면 비교적 높은 동작 전압에서 역방향 항복 전압을 만족하면서 저항 성분도 줄임으로써, 소자 특성을 향상시키고, 또한 애노드 영역과 캐소드 영역의 수직 방향의 길이 증가는 억제하고, 수평 방향의 길이 성분은 증가시킴으로써, 소자 특성을 향상시킬 수 있는 정전기 방전 보호 소자에 관한 것이다.The present invention relates to an electrostatic discharge protection device, and in more detail, satisfies the reverse breakdown voltage at a relatively high operating voltage and reduces the resistance component, thereby improving the device characteristics and increasing the length of the anode and cathode regions in the vertical direction. Is suppressed and the length component in the horizontal direction is increased, thereby to an electrostatic discharge protection device that can improve device characteristics.
도 1a를 참조하면, 종래 정전기 방전 보호 소자(100')가 평면도로서 도시되어 있고, 도 1b를 참조하면, 도 1a의 1-1선 단면도가 도시되어 있다.Referring to FIG. 1A, a conventional electrostatic discharge protection device 100 ′ is shown as a top view, and referring to FIG. 1B, a cross-sectional view taken along line 1-1 of FIG. 1A is shown.
도시된 바와 같이 종래 정전기 방전 보호 소자(100')는 평면상 대략 사각 링 형태를 하는 소자 격리층(110')과, 상기 소자 격리층(110')의 안쪽 영역에 일정 깊이로 형성된 P-웰(120')과, 상기 P-웰(120')에 평면상 대략 사각 링 형태로 형성된 산화막(130')과, 상기 P-웰(120')로서 상기 소자 격리층(110')과 산화막(130') 사이에 평면상 대략 사각 링 형태로 형성된 P+ 애노드 영역(140')과, 상기 P-웰(120')로서 평면상 상기 산화막(130')의 안쪽 영역에 형성된 N+ 캐소드 영역(160')으로 이루어져 있다. 여기서, 상기 산화막(130')은 통상의 LOCOS(Local Oxidation of Silicon)이다.As illustrated, the conventional electrostatic discharge protection device 100 ′ has a device isolation layer 110 ′ having a substantially rectangular ring shape on a plane, and a P-well formed to a predetermined depth in an inner region of the device isolation layer 110 ′. (120 '), an oxide film 130' formed in a substantially rectangular ring shape on the P-well 120 ', and the device isolation layer 110' and the oxide film as the P-well 120 '. 130 ') and a P < + > anode region 140' formed in a substantially rectangular ring shape in plan view, and an N + cathode region 160 'formed in an inner region of the oxide film 130' in plan view as the P-well 120 '. ) Here, the oxide film 130 ′ is a conventional LOCOS (Local Oxidation of Silicon).
이와 같은 통상적인 LOCOS 형태의 정전기 방전 보호 소자는 수평 방향의 저항 성분(도면에서는 저항 기호로 표시되어 있음)이 높은 전류 영역에서 중요하다. 즉, 정전기 방전과 같은 매우 짧은 시간에 높은 전류를 흘려야 하는 정전기 방전 보호 소자는 고전류 상태에서 소자의 저항 크기가 정전기 방전 특성과 직접적인 관계가 있기 때문이다. 또한 정전기 방전 보호 소자의 주요 특성에는 역방향 항복 전압과 고전류 상태에서 저항 성분 등이 있다. 역방향 항복 전압은 정상적인 동작 전원 전압보다 높아야 하고, 저항 성분은 가능한 작아야 한다.This conventional LOCOS type electrostatic discharge protection element is important in the high current region where the resistance component in the horizontal direction (indicated by the resistance symbol in the figure) is high. That is, in the electrostatic discharge protection device that requires high current to flow in a very short time such as electrostatic discharge, the resistance size of the device in the high current state is directly related to the electrostatic discharge characteristics. In addition, the main characteristics of the electrostatic discharge protection device includes a reverse breakdown voltage and a resistance component in a high current state. The reverse breakdown voltage should be higher than the normal operating supply voltage and the resistance component should be as small as possible.
그러나, 종래의 정전기 방전 보호 소자는 도시된 바와 같이 수직 구조가 동작 전원 전압이 낮은 경우에는 역방향 항복 전압을 낮게 설계할 수 있어 P-웰의 농도를 높일 수 있으므로 저항 성분을 작게 하는 것이 가능하나, 동작 전압이 높은 경우(~10V 이상)에는 역방향 항복 전압을 높이기 위해 P-웰의 농도를 낮춰야 하므로 저항 성분이 증가하여 정전기 방전 특성을 열화시키게 된다. 더욱이 이를 보상하기 위해서는 정전기 방전 보호 소자의 크기가 증가해야 하는 문제가 있다.However, in the conventional electrostatic discharge protection device, as shown, when the vertical structure has a low operating power supply voltage, the reverse breakdown voltage can be designed low, so that the concentration of the P-well can be increased. If the operating voltage is high (~ 10V or higher), the concentration of the P-well must be lowered to increase the reverse breakdown voltage, which increases the resistance component and degrades the electrostatic discharge characteristics. Furthermore, in order to compensate for this, there is a problem that the size of the electrostatic discharge protection device must be increased.
또한, 종래의 정전기 방전 보호 소자는 수직 방향의 전류 성분 수송 능력보다 수평 방향의 전류 수송 능력이 상당히 높다. 즉, 종래의 정전기 방전 보호 소자는 고전류 스트레스에 대한 전류 수송에서 수직 방향의 기여도는 크지 않다. 도 1a에서와 같이 종래의 정전기 방전 보호 소자는 특성을 향상시키기 위해 면적을 넓히는 방향으로 전계되고 있다. 도1a에서 면적은 A*B이다.In addition, the conventional electrostatic discharge protection element has a considerably higher current carrying capacity in the horizontal direction than the current component carrying capacity in the vertical direction. In other words, the conventional electrostatic discharge protection element does not have a large contribution in the vertical direction in current transport to high current stress. As shown in FIG. 1A, a conventional electrostatic discharge protection element is electric field in a direction in which an area is enlarged to improve characteristics. In FIG. 1A the area is A * B.
그러나, 이는 늘어난 면적에 비해 정전기 방전 보호 소자의 특성이 크게 향상되지 않는 문제가 있다. 즉, 상기 원인으로 면적 증가에 대해 수평 방향보다는 수직 방향의 길이가 상대적으로 크게 증가하기 때문이다.However, this is a problem that the characteristics of the electrostatic discharge protection device is not significantly improved compared to the increased area. That is, because of the above reason, the length in the vertical direction increases relative to the area increase rather than the horizontal direction.
본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 비교적 높은 동작 전압에서 역방향 항복 전압을 만족하면서 저항 성분도 줄임으로써, 소자 특성을 향상시킬 수 있는 정전기 방전 보호 소자를 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned problems, and an object of the present invention is to provide an electrostatic discharge protection device capable of improving device characteristics by satisfying a reverse breakdown voltage at a relatively high operating voltage and also reducing resistance components. .
본 발명의 다른 목적은 애노드 영역과 캐소드 영역의 수직 방향의 길이 증가는 억제하고, 수평 방향의 길이 성분을 증가시킴으로써, 소자 특성을 향상시킬 수 있는 정전기 방전 보호 소자를 제공하는데 있다.Another object of the present invention is to provide an electrostatic discharge protection device capable of improving device characteristics by suppressing an increase in the length in the vertical direction of the anode area and the cathode area and increasing the length component in the horizontal direction.
상기한 목적을 달성하기 위해 본 발명에 의한 정전기 방전 보호 소자는 평면상 사각 링 형태로 형성된 소자 격리층과, 상기 소자 격리층의 안쪽 영역 전체에 일정 깊이로 형성된 P-웰과, 상기 소자 격리층의 안쪽 영역으로서 상기 P-웰의 표면으로부터 하부로 일정깊이까지 평면상 사각 링 형태로 형성된 산화막과, 상기 소자 격리층과 산화막 사이에, 상기 P-웰의 표면으로부터 하부로 일정깊이까지 평면상 사각 링 형태로 형성된 P+ 애노드 영역과, 상기 P+ 애노드 영역의 하부로부터 일정 깊이까지 형성된 P- 애노드 도핑층과, 상기 산화막의 안쪽 영역으로서 상기 P-웰의 표면으로부터 하부로 일정깊이까지 형성된 N+ 캐소드 영역과, 상기 N+ 캐소드 영역의 하부로부터 일정 깊이까지 형성된 N- 캐소드 도핑층으로 이루어진 것을 특징으로 한다.In order to achieve the above object, an electrostatic discharge protection device according to the present invention includes a device isolation layer formed in a planar quadrangular ring shape, a P-well formed to a predetermined depth in the entire inner region of the device isolation layer, and the device isolation layer. An oxide film formed in a planar rectangular ring shape to a predetermined depth downward from the surface of the P-well as an inner region of the plane, and between the device isolation layer and the oxide film, planar rectangular to a predetermined depth downward from the surface of the P-well A P + anode region formed in a ring shape, a P- anode doping layer formed to a predetermined depth from a lower portion of the P + anode region, and an N + cathode region formed to a predetermined depth from the surface of the P-well as an inner region of the oxide film; And an N− cathode doping layer formed from a lower portion of the N + cathode region to a predetermined depth.
상기 P- 애노드 도핑층은 P- 애노드 영역의 깊이보다 깊게 형성되고, 상기 N- 캐소드 도핑층은 N- 캐소드 영역의 깊이보다 깊게 형성될 수 있다.The P- anode doped layer may be formed deeper than the depth of the P- anode region, and the N- cathode doped layer may be formed deeper than the depth of the N- cathode region.
상기 P- 애노드 도핑층과 N- 캐소드 도핑층 사이의 수평 거리는 상기 P- 애노드 영역과 N- 캐소드 영역 사이의 수평 거리보다 가깝게 형성될 수 있다.The horizontal distance between the P- anode doped layer and the N- cathode doped layer may be formed closer than the horizontal distance between the P- anode area and the N- cathode area.
상기와 같이 하여 본 발명에 의한 정전기 방전 보호 소자는 애노드 영역과 캐소드 영역에 저농도의 도핑층을 더 형성함으로써, 고전류 상태에서의 저항을 줄일 수 있게 된다. 즉, 애노드 도핑층과 캐소드 도핑층 사이인 P-웰의 길이가 상대적으로 짧아짐으로써, 저항을 대폭 줄일 수 있게 되고, 이로 인해 소자 특성이 향상된다. 물론, 역방향 항복 전압은 산화막 하부의 저농도 도핑층과 P-웰 사이의 접합면 구조에 의해 원하는 값으로 쉽게 구현할 수 있다.As described above, the electrostatic discharge protection device according to the present invention further forms a low concentration doping layer in the anode region and the cathode region, thereby reducing the resistance in a high current state. That is, since the length of the P-well between the anode doped layer and the cathode doped layer is relatively short, the resistance can be greatly reduced, thereby improving device characteristics. Of course, the reverse breakdown voltage can be easily implemented at a desired value by the junction surface structure between the P-well and the lightly doped layer under the oxide layer.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 정전기 방전 보호 소자는 평면상 사각 링 형태로 형성된 소자 격리층과, 상기 소자 격리층의 안쪽 영역 전체에 일정 깊이로 형성된 P-웰과, 상기 소자 격리층의 안쪽 영역 일측에 상기 P-웰의 표면으로부터 하부로 일정깊이까지 평면상 사각 링 형태로 형성된 제1산화막과, 상기 소자 격리층의 안쪽 영역 타측인 동시에, 상기 제1산화막과 일정 거리 이격되어, 상기 P-웰의 표면으로부터 하부로 일정 깊이까지 평면상 사각 링 형태로 형성된 제2산화막과, 상기 소자 격리층의 안쪽 영역과 상기 제1,2산화막의 바깥측 영역에 상기 P-웰의 표면으로부터 하부로 일정깊이까지 형성된 P+ 애노드 영역과, 상기 제1산화막의 안쪽 영역으로서 상기 P-웰의 표면으로부터 하부로 일정깊이까지 형성된 제1N+ 캐소드 영역과, 상기 제2산화막의 안쪽 영역으로서 상기 P-웰의 표면으로부터 하부로 일정깊이까지 형성된 제2N+ 캐소드 영역으로 이루어진 것을 특징으로 한다.In addition, in order to achieve the above object, the electrostatic discharge protection device according to the present invention comprises a device isolation layer formed in a planar quadrangular ring shape, a P-well formed to a predetermined depth throughout the inner region of the device isolation layer, and the device A first oxide film formed in a planar quadrangular ring shape on one side of an inner region of the isolation layer from the surface of the P-well to a predetermined depth downward, and the other side of the inner region of the device isolation layer, and spaced apart from the first oxide film by a predetermined distance And a second oxide film formed in a planar quadrangular ring shape from the surface of the P-well down to a predetermined depth, the inner region of the device isolation layer and the outer region of the first and second oxide films. A P + anode region formed downward from the surface to a certain depth, a first N + cathode region formed downward from the surface of the P-well as an inner region of the first oxide film; And a second N + cathode region formed as an inner region of the second oxide layer to a predetermined depth from the surface of the P-well to a lower portion thereof.
상기 제2산화막과 소자 격리층 사이에는 제3산화막이 더 형성되고, 상기 제3산화막의 안쪽 영역으로서 상기 P-웰의 표면으로부터 하부로 일정 깊이까지 제3N+ 캐소드 영역이 더 형성될 수 있다.A third oxide layer may be further formed between the second oxide layer and the device isolation layer, and a third N + cathode region may be further formed as an inner region of the third oxide layer from a surface of the P-well to a predetermined depth.
상기와 같이 하여 본 발명에 의한 정전기 방전 보호 소자는 애노드 영역과 캐소드 영역 사이의 접합 면적을 증가시킴으로써, 수직 방향의 길이 증가없이, 수평 방향의 길이 성분을 대폭 향상시킬 수 있게 된다. 즉, 수평 방향의 전류 수송 성분이 대폭 증가됨으로써, 종래에 비해 1.5~2배 정도 정전기 방전 효율이 향상된다.As described above, the electrostatic discharge protection device according to the present invention can significantly improve the length component in the horizontal direction without increasing the length in the vertical direction by increasing the junction area between the anode region and the cathode region. That is, by greatly increasing the current transport component in the horizontal direction, the electrostatic discharge efficiency is improved about 1.5 to 2 times as compared with the prior art.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.
도 2a를 참조하면, 본 발명의 한 실시예에 의한 정전기 방전 보호 소자(200)가 평면도로서 도시되어 있고, 도 2b를 참조하면, 도 2a의 2-2선 단면도가 도시되어 있다.Referring to FIG. 2A, an electrostatic discharge protection device 200 according to an embodiment of the present invention is shown in plan view, and referring to FIG. 2B, a cross-sectional view taken along line 2-2 of FIG. 2A is shown.
도시된 바와 같이 본 발명에 의한 정전기 방전 보호 소자(200)는 소자 격리층(210)과, P-웰(220)과, 산화막(230)과, P+ 애노드 영역(240)과, P- 애노드 도핑층(250)과, N+ 캐소드 영역(260)과, N- 캐소드 도핑층(270)으로 이루어져 있다. 물론, 상기한 모든 구성 요소는 반도체 섭스트레이트 위에 형성된 에피텍셜층에 형성됨은 당연하다.As shown, the electrostatic discharge protection device 200 according to the present invention includes a device isolation layer 210, a P-well 220, an oxide film 230, a P + anode region 240, and a P- anode doping. Layer 250, N + cathode region 260, and N− cathode doping layer 270. Of course, all of the above components are naturally formed in the epitaxial layer formed on the semiconductor substrate.
먼저 상기 소자 격리층(210)은 평면상 대략 사각 링 형태로 형성되어 있다. 이러한 소자 격리층(210)은 통상적인 LOCOS로 형성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 또한, 도면에서는 비록 상기 소자 격리층(210)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 소자 격리층(210)의 평면 형태를 한정하는 것은 아니다.First, the device isolation layer 210 is formed in a substantially rectangular ring shape on a plane. The device isolation layer 210 may be formed of a conventional LOCOS, but the present invention is not limited thereto. In addition, although the device isolation layer 210 is formed in a substantially rectangular ring shape on a plane in the drawing, in addition to this shape, it may be formed in a triangular, pentagonal or polygonal shape, where the plane of the device isolation layer 210 It is not intended to limit the form.
상기 P-웰(220)은 상기 소자 격리층(210)의 안쪽 영역 전체에 일정 깊이로 형성되어 있다. 이러한 P-웰(220)은 예를 들면 3족 원소인 B 또는 In 등의 불순물이 에피텍셜층에 저농도로 이온 주입되거나 또는 확산되어 형성될 수 있다.The P-well 220 is formed to a predetermined depth in the entire inner region of the device isolation layer 210. The P-well 220 may be formed by, for example, implanting or diffusing impurities such as B or In, which is a Group 3 element, at a low concentration into the epitaxial layer.
상기 산화막(230)은 상기 소자 격리층(210)의 안쪽 영역으로서 상기 P-웰(220)의 표면으로부터 하부로 일정 깊이까지 평면상 대략 사각 링 형태로 형성되어 있다. 물론, 상기 산화막(230) 역시 통상적인 LOCOS로 형성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 더욱이, 상기 산화막(230)이 LOCOS로 형성될 경우에는 도시된 바와 같이 상부로 일정 두께 돌출된 형태를 할 수 있다. 또한 도면에서는 비록 상기 산화막(230)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 산화막(230)의 평면 형태를 한정하는 것은 아니다.The oxide layer 230 is an inner region of the device isolation layer 210 and is formed in a substantially rectangular ring shape on a plane to a predetermined depth from the surface of the P-well 220 downward. Of course, the oxide film 230 may also be formed of a conventional LOCOS, but this is not a limitation of the present invention. In addition, when the oxide film 230 is formed of LOCOS, the oxide film 230 may have a predetermined thickness to protrude upward. In addition, although the oxide film 230 is formed in a substantially rectangular ring shape in plan view, in addition to such a shape, it may be formed in a triangular, pentagonal or polygonal shape, where the limitation of the planar shape of the oxide film 230 no.
상기 P+ 애노드 영역(240)은 상기 소자 격리층(210)과 산화막(230) 사이에 형성되어 있다. 즉, 상기 P-웰(220)의 표면으로부터 하부로 일정 깊이까지 평면상 대략 사각 링 형태로 형성되어 있다. 이러한 P+ 애노드 영역(240)은 예를 들면 3족 원소인 B 또는 In 등의 불순물이 P-웰(220)에 고농도로 이온주입되거나 또는 확산되어 형성될 수 있다. 더욱이, 도면에서는 비록 상기 P+ 애노드 영역(240)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 P+ 애노드 영역(240)의 평면 형태를 한정하는 것은 아니다.The P + anode region 240 is formed between the device isolation layer 210 and the oxide film 230. That is, it is formed in a substantially rectangular ring shape on a plane from the surface of the P-well 220 to a predetermined depth downward. The P + anode region 240 may be formed by, for example, implanting or diffusing impurities such as B or In, which are a Group 3 element, in the P-well 220 at a high concentration. Furthermore, although the P + anode region 240 is formed in a substantially rectangular ring shape in plan view, in addition to such a shape, it may be formed in a triangular, pentagonal or polygonal shape, where the plane of the P + anode region 240 is formed. It is not intended to limit the form.
상기 P- 애노드 도핑층(250)은 상기 P+ 애노드 영역(240)의 하부로부터 일정 깊이까지 더 형성되어 있다. 즉, 상기 P- 애노드 도핑층(250)은 깊이가 상기 P+ 애노드 영역(240)의 깊이보다는 깊고, 상기 P-웰(220)의 깊이보다는 작게 되어 있다. The P− anode doped layer 250 is further formed from a lower portion of the P + anode region 240 to a predetermined depth. That is, the P-anode doped layer 250 is deeper than the depth of the P + anode region 240 and smaller than the depth of the P-well 220.
한편, 제조 공정중 상기 P- 애노드 도핑층(250)이 먼저 형성되고, 이후 P+ 애노드 영역(240)이 형성된다. 즉, 공정중 P- 애노드 도핑층(250)이 비교적 넓은 영역에 걸쳐 상대적으로 깊게 형성되고, 이어서 고농도의 P+ 애노드 영역(240)이 상기 P- 애노드 도핑층(250)의 넓이보다 작은 넓이 및 작은 깊이를 가지며 형성된다.Meanwhile, the P− anode doped layer 250 is first formed during the manufacturing process, and then the P + anode region 240 is formed. That is, during the process, the P- anode doped layer 250 is formed relatively deep over a relatively large area, and then the high concentration P + anode region 240 is smaller in area and smaller than the area of the P- anode doped layer 250. It is formed with depth.
상기 N+ 캐소드 영역(260)은 상기 산화막(230)의 안쪽 영역으로서 상기 P-웰(220)의 표면으로부터 하부로 일정깊이까지 형성되어 있다. 이러한 N+ 캐소드 영역(260)은 예를 들면, 5족 원소인 P 또는 As 등의 고농도 불순물이 이온주입 또는 확산되어 형성될 수 있다.The N + cathode region 260 is formed as an inner region of the oxide film 230 to a predetermined depth from the surface of the P-well 220 downward. The N + cathode region 260 may be formed by, for example, ion implantation or diffusion of high concentration impurities such as P or As, which is a Group 5 element.
상기 N- 캐소드 도핑층(270)은 상기 N+ 캐소드 영역(260)의 하부로부터 일정 깊이까지 더 형성되어 있다. 즉, 상기 N- 캐소드 도핑층(270)은 깊이가 상기 N+ 캐소드 영역(260)의 깊이보다는 깊고, 상기 P-웰(220)의 깊이보다는 작게 되어 있다. The N− cathode doping layer 270 is further formed from a lower portion of the N + cathode region 260 to a predetermined depth. That is, the N-cathode doped layer 270 is deeper than the depth of the N + cathode region 260 and smaller than the depth of the P-well 220.
한편, 제조 공정중 상기 N- 캐소드 도핑층(270)이 먼저 형성되고, 이후 N+ 캐소드 영역(260)이 형성된다. 즉, 공정중 N- 캐소드 도핑층(270)이 비교적 넓은 영역에 걸쳐 상대적으로 깊게 형성되고, 이어서 고농도의 N+ 캐소드 영역(260)이 상기 N- 캐소드 도핑층(270)의 넓이보다 작은 넓이 및 작은 깊이를 가지며 형성된다.Meanwhile, the N− cathode doping layer 270 is first formed during the manufacturing process, and then the N + cathode region 260 is formed. That is, during the process, the N-cathode doped layer 270 is formed relatively deep over a relatively large area, and then the high concentration of the N + cathode region 260 is smaller than the width of the N- cathode doped layer 270 and smaller. It is formed with depth.
물론, 위와 같은 P+ 애노드 영역(240), P- 애노드 도핑층(250), N+ 캐소드 영역(260), N- 캐소드 도핑층(270)의 구조 및 그 제조 공정에 의해, 상기 P- 애노드 도핑층(250)과 N- 캐소드 도핑층(270) 사이의 수평 거리는 상기 P- 애노드 영역(240)과 N- 캐소드 영역(260) 사이의 수평 거리보다 가깝게 형성된다.Of course, the structure of the P + anode region 240, the P- anode doped layer 250, the N + cathode region 260, the N- cathode doped layer 270 and the manufacturing process thereof, the P- anode doped layer The horizontal distance between 250 and N-cathode doped layer 270 is formed closer than the horizontal distance between P-anode region 240 and N-cathode region 260.
상기와 같이 하여 본 발명에 의한 정전기 방전 보호 소자(200)는 애노드 영역(240)과 캐소드 영역(260)에 저농도의 도핑층(250,270)을 더 형성함으로써, 고전류 상태에서의 저항을 줄일 수 있게 된다. 즉, 애노드 도핑층(250)과 캐소드 도핑층(270) 사이인 P-웰(220)의 길이가 종래 기술에 비해 상대적으로 짧아짐으로써, 저항을 대폭 줄일 수 있게 되고, 이로 인해 소자 특성이 향상된다. 물론, 역방향 항복 전압은 산화막(230) 하부의 저농도 도핑층(250,270)과 P-웰(220) 사이의 접합면 구조에 의해 원하는 값으로 쉽게 구현될 수 있다.As described above, in the electrostatic discharge protection device 200 according to the present invention, the doping layers 250 and 270 having low concentrations are further formed in the anode region 240 and the cathode region 260, thereby reducing resistance in a high current state. . That is, since the length of the P-well 220 between the anode doped layer 250 and the cathode doped layer 270 is relatively shorter than that of the prior art, the resistance can be greatly reduced, thereby improving device characteristics. . Of course, the reverse breakdown voltage may be easily implemented at a desired value by the junction surface structure between the lightly doped layers 250 and 270 under the oxide film 230 and the P-well 220.
도 3a를 참조하면, 본 발명의 다른 실시예에 의한 정전기 방전 보호 소자(300)가 평면도로서 도시되어 있고, 도 3b를 참조하면, 도3-3선 단면도가 도시되어 있다.Referring to FIG. 3A, an electrostatic discharge protection device 300 according to another embodiment of the present invention is shown as a plan view, and referring to FIG. 3B, a sectional view taken along line 3-3 is shown.
도시된 바와 같이 본 발명에 의한 정전기 방전 보호 소자(300)는 소자 격리층(310)과, P-웰(320)과, 제1산화막(331)과, 제2산화막(332)과, P+ 애노드 영역(340)과, 제1N+ 캐소드 영역(351)과, 제2N+ 캐소드 영역(352)으로 이루어진 것을 특징으로 한다.As shown, the electrostatic discharge protection device 300 according to the present invention includes a device isolation layer 310, a P-well 320, a first oxide film 331, a second oxide film 332, and a P + anode. And a region 340, a first N + cathode region 351, and a second N + cathode region 352.
먼저 상기 소자 격리층(310)은 평면상 대략 사각 링 형태로 형성되어 있다. 이러한 소자 격리층(310)은 통상적인 LOCOS로 형성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 또한, 도면에서는 비록 상기 소자 격리층(310)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 소자 격리층(310)의 평면 형태를 한정하는 것은 아니다.First, the device isolation layer 310 is formed in a substantially rectangular ring shape on a plane. The device isolation layer 310 may be formed of a conventional LOCOS, but the present invention is not limited thereto. In addition, although the device isolation layer 310 is formed in a substantially rectangular ring shape on a plane in the drawing, in addition to this shape, it may be formed in a triangular, pentagonal or polygonal shape, where the plane of the device isolation layer 310 It is not intended to limit the form.
상기 P-웰(320)은 상기 소자 격리층(310)의 안쪽 영역 전체에 일정 깊이로 형성되어 있다. 이러한 P-웰(320)은 예를 들면 3족 원소인 B 또는 In 등의 불순물이 에피텍셜층에 저농도로 이온 주입되거나 또는 확산되어 형성될 수 있다.The P-well 320 is formed to a predetermined depth in the entire inner region of the device isolation layer 310. The P-well 320 may be formed by ion implantation or diffusion of impurities such as B or In, which is a Group 3 element, at a low concentration into the epitaxial layer.
상기 제1산화막(331)은 상기 소자 격리층(310)의 안쪽 영역 일측에 상기 P-웰(320)의 표면으로부터 하부로 일정깊이까지 평면상 대략 사각 링 형태로 형성되어 있다.The first oxide layer 331 is formed in a substantially rectangular ring shape on a plane from a surface of the P-well 320 to a predetermined depth on one side of an inner region of the device isolation layer 310.
또한, 상기 제2산화막(332) 역시 상기 소자 격리층(310)의 안쪽 영역 타측인 동시에, 상기 제1산화막(331)과 일정 거리 이격되어, 상기 P-웰(320)의 표면으로부터 하부로 일정 깊이까지 평면상 대략 사각 링 형태로 형성되어 있다.In addition, the second oxide layer 332 is also on the other side of the inner region of the device isolation layer 310, and is spaced apart from the first oxide layer 331 by a predetermined distance, and is fixed downward from the surface of the P-well 320. It is formed in a substantially rectangular ring shape on a plane to the depth.
물론, 상기 제1,2산화막(331,332) 역시 통상적인 LOCOS로 형성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 더욱이, 상기 제1,2산화막(331,332)이 LOCOS로 형성될 경우에는 도시된 바와 같이 상부로 일정 두께 돌출된 형태를 할 수 있다. 더욱이 도면에서는 비록 상기 산화막(331,332)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 산화막(331,332)의 평면 형태를 한정하는 것은 아니다.Of course, the first and second oxide films 331 and 332 may also be formed of a conventional LOCOS, but this is not a limitation of the present invention. Further, when the first and second oxide films 331 and 332 are formed of LOCOS, the first and second oxide films 331 and 332 may protrude to a predetermined thickness as shown in the figure. Furthermore, although the oxide films 331 and 332 are formed in a substantially rectangular ring shape in plan view, in addition to these shapes, the oxide films 331 and 332 may be formed in a triangular, pentagonal or polygonal shape. no.
상기 P+ 애노드 영역(340)은 상기 소자 격리층(310)의 안쪽 영역과 상기 제1,2산화막(331,332)의 바깥측 영역에 상기 P-웰(320)의 표면으로부터 하부로 일정깊이까지 형성되어 있다. 이러한 상기 P+ 애노드 영역(340)은 예를 들면 3족 원소인 B 또는 In 등의 불순물이 P-웰(320)에 고농도로 이온주입되거나 또는 확산되어 형성될 수 있다.The P + anode region 340 is formed in the inner region of the device isolation layer 310 and the outer region of the first and second oxide films 331 and 332 to a predetermined depth downward from the surface of the P-well 320. have. The P + anode region 340 may be formed by ion implantation or diffusion of impurities such as B or In, which is a Group 3 element, in the P-well 320 at a high concentration.
상기 제1N+ 캐소드 영역(351)은 상기 제1산화막(331)의 안쪽 영역으로서 상기 P-웰(320)의 표면으로부터 하부로 일정깊이까지 형성되어 있다.The first N + cathode region 351 is formed as an inner region of the first oxide layer 331 to a predetermined depth from the surface of the P-well 320 downward.
상기 제2N+ 캐소드 영역(352)은 상기 제2산화막(332)의 안쪽 영역으로서 상기 P-웰(320)의 표면으로부터 하부로 일정깊이까지 형성되어 있다. 이러한 제1,2N+ 캐소드 영역(351,352)은 예를 들면, 5족 원소인 P 또는 As 등의 고농도 불순물이 P-웰(320)에 이온주입 또는 확산되어 형성될 수 있다.The second N + cathode region 352 is formed to a predetermined depth from the surface of the P-well 320 as an inner region of the second oxide layer 332. The first and second N + cathode regions 351 and 352 may be formed by ion implantation or diffusion of high concentration impurities such as P or As, which is a Group 5 element, into the P-well 320.
상기와 같이 하여 본 발명에 의한 정전기 방전 보호 소자(300)는 애노드 영역(340)과 캐소드 영역(351,352) 사이의 접합 면적이 증가된다. 즉, 단면으로 볼 때 3개의 애노드 영역(340)과 2개의 캐소드 영역(351,352)이 형성됨으로써, 각각의 애노드 영역(340), 캐소드 영역(351,352)과 P-웰(320) 사이의 접합 면적이 대폭 증가하게 된다. 따라서, 수직 방향의 길이 증가없이, 수평 방향의 길이 성분을 대폭 향상시킬 수 있고, 이에 따라 수평 방향의 전류 수송 성분이 대폭 증가됨으로써, 종래에 비해 1.5~2배 정도 정전기 방전 효율이 향상된다.As described above, in the electrostatic discharge protection device 300 according to the present invention, the junction area between the anode region 340 and the cathode regions 351 and 352 is increased. That is, three anode regions 340 and two cathode regions 351 and 352 are formed in cross section so that the junction area between each of the anode regions 340, cathode regions 351 and 352 and the P-well 320 is reduced. It will increase significantly. Accordingly, the length component in the horizontal direction can be greatly improved without increasing the length in the vertical direction. As a result, the current transport component in the horizontal direction is greatly increased, thereby improving the electrostatic discharge efficiency by 1.5 to 2 times as compared with the related art.
도 4a를 참조하면, 본 발명의 다른 실시예에 의한 정전기 방전 보호 소자의 평면도가 도시되어 있고, 도 4b를 참조하면, 도 4a의 4-4선 단면도가 도시되어 있다.Referring to FIG. 4A, a plan view of an electrostatic discharge protection device according to another embodiment of the present invention is shown, and referring to FIG. 4B, a cross-sectional view taken along line 4-4 of FIG. 4A is shown.
도시된 바와 같이 본 발명에 의한 정전기 방전 보호 소자(400)는 소자 격리층(410)과, P-웰(420)과, 제1산화막(431)과, 제2산화막(432)과, 제3산화막(433)과, P+ 애노드 영역(440)과, 제1N+ 캐소드 영역(451)과, 제2N+ 캐소드 영역(452), 제3N+ 캐소드 영역(453)으로 이루어져 있다. 이러한 정전기 방전 보호 소자(400)는 상술한 방전 보호 소자(300)와 유사하므로 그 차이점만을 설명하기로 한다.As shown, the electrostatic discharge protection device 400 according to the present invention includes a device isolation layer 410, a P-well 420, a first oxide film 431, a second oxide film 432, and a third The oxide film 433, the P + anode region 440, the first N + cathode region 451, the second N + cathode region 452, and the third N + cathode region 453 are formed. Since the electrostatic discharge protection device 400 is similar to the discharge protection device 300 described above, only the difference will be described.
제2산화막(432)과 소자 격리층(410) 사이에는 상기 P-웰(420)의 표면으로부터 하부로 일정 깊이까지 평면상 대략 사각 링 형태인 제3산화막(433)이 형성되어 있다.A third oxide film 433 is formed between the second oxide film 432 and the device isolation layer 410 in the form of a substantially rectangular ring in planar shape from the surface of the P-well 420 to a predetermined depth.
또한, 상기 제3산화막(433)의 내측인 상기 P-웰(420)의 표면으로부터 하부로 일정 깊이까지는 제3N+ 캐소드 영역(453)이 더 형성되어 있다.In addition, a third N + cathode region 453 is further formed from a surface of the P-well 420, which is inside the third oxide film 433, to a predetermined depth downward.
이러한 제3산화막(433) 역시 통상적인 LOCOS로 형성될 수 있으나, 이것으로 본 발명을 한정하는 것은 아니다. 더욱이, 상기 제3산화막(433)이 LOCOS로 형성될 경우에는 도시된 바와 같이 상부로 일정 두께 돌출된 형태를 할 수 있다. 더욱이 도면에서는 비록 상기 산화막(433)이 평면상 대략 사각 링 형태로 형성되어 있으나, 이러한 형태 외에, 삼각, 오각 또는 다각 형태로 형성될 수 있으며, 여기서 상기 산화막(433)의 평면 형태를 한정하는 것은 아니다.The third oxide film 433 may also be formed of a conventional LOCOS, but the present invention is not limited thereto. In addition, when the third oxide film 433 is formed of LOCOS, the third oxide film 433 may have a predetermined thickness to protrude upward. In addition, although the oxide film 433 is formed in a substantially rectangular ring shape in plan view, in addition to such a shape, the oxide film 433 may be formed in a triangular, pentagonal, or polygonal shape, wherein the planar shape of the oxide film 433 is limited. no.
제3N+ 캐소드 영역(453)은 상기 제3산화막(433)의 안쪽 영역으로서 상기 P-웰(420)의 표면으로부터 하부로 일정깊이까지 형성되어 있다. 이러한 제3N+ 캐소드 영역(453)은 예를 들면, 5족 원소인 P 또는 As 등의 고농도 불순물이 P-웰(420)에 이온주입 또는 확산되어 형성될 수 있다.The 3N + cathode region 453 is an inner region of the third oxide film 433 and is formed to a predetermined depth from the surface of the P-well 420 to the bottom. The 3N + cathode region 453 may be formed by, for example, implanting or diffusing high concentration impurities such as P or As, which are a Group 5 element, into the P-well 420.
상기와 같이 하여 본 발명에 의한 정전기 방전 보호 소자(400)는 애노드 영역(440)과 캐소드 영역(451,452,453) 사이의 접합 면적이 증가된다. 즉, 단면으로 볼 때 4개의 애노드 영역(440)과 3개의 캐소드 영역(451,452,453)이 형성됨으로써, 각각의 애노드 영역(440), 캐소드 영역(451,452,453)과 P-웰(420) 사이의 접합 면적이 대폭 증가하게 된다. 따라서, 수직 방향의 길이 증가없이, 수평 방향의 길이 성분을 대폭 향상시킬 수 있고, 이에 따라 수평 방향의 전류 수송 성분이 대폭 증가됨으로써, 종래에 비해 1.5~2배 정도 정전기 방전 효율이 향상된다.As described above, the electrostatic discharge protection device 400 according to the present invention increases the junction area between the anode region 440 and the cathode regions 451, 452, 453. In other words, four anode regions 440 and three cathode regions 451, 452, 453 are formed in cross section, so that the junction area between each of the anode regions 440, the cathode regions 451, 452, 453 and the P-well 420 is formed. It will increase significantly. Accordingly, the length component in the horizontal direction can be greatly improved without increasing the length in the vertical direction. As a result, the current transport component in the horizontal direction is greatly increased, thereby improving the electrostatic discharge efficiency by 1.5 to 2 times as compared with the related art.
더불어, 상술한 도 3a 내지 도4b에서는 산화막의 갯수를 2~3로, 캐소드 영역의 갯수를 2~3개로 하여 설명하였지만, 이러한 갯수는 더 증가될 수도 있으며, 여기서 그 갯수를 한정하는 것은 아니다.3A to 4B, the number of oxide films is set to 2 to 3 and the number of cathode regions is set to 2 to 3, but the number may be further increased, but the number is not limited thereto.
상술한 바와 같이, 본 발명에 따른 정전기 방전 보호 소자는 애노드 영역과 캐소드 영역에 저농도의 도핑층을 더 형성함으로써, 고전류 상태에서의 저항을 줄일 수 있게 된다. 즉, 애노드 도핑층과 캐소드 도핑층 사이인 P-웰의 길이가 상대적으로 짧아짐으로써, 저항을 대폭 줄일 수 있게 되고, 이로 인해 소자 특성이 향상된다. 물론, 역방향 항복 전압은 산화막 하부의 저농도 도핑층과 P-웰 사이의 접합면 구조에 의해 원하는 값으로 쉽게 구현할 수 있다.As described above, the electrostatic discharge protection device according to the present invention further reduces the resistance in a high current state by further forming a low concentration doping layer in the anode region and the cathode region. That is, since the length of the P-well between the anode doped layer and the cathode doped layer is relatively short, the resistance can be greatly reduced, thereby improving device characteristics. Of course, the reverse breakdown voltage can be easily implemented at a desired value by the junction surface structure between the P-well and the lightly doped layer under the oxide layer.
또한, 상술한 바와 같이, 본 발명에 따른 정전기 방전 보호 소자는 애노드 영역과 캐소드 영역 사이의 접합 면적을 증가시킴으로써, 수직 방향의 길이 증가없이, 수평 방향의 길이 성분을 대폭 향상시킬 수 있게 된다. 즉, 수평 방향의 전류 수송 성분이 대폭 증가됨으로써, 종래에 비해 1.5~2배 정도 정전기 방전 효율이 향상된다.In addition, as described above, the electrostatic discharge protection device according to the present invention can significantly improve the length component in the horizontal direction without increasing the length in the vertical direction by increasing the junction area between the anode region and the cathode region. That is, by greatly increasing the current transport component in the horizontal direction, the electrostatic discharge efficiency is improved about 1.5 to 2 times as compared with the prior art.
이상에서 설명한 것은 본 발명에 따른 정전기 방전 보호 소자를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for implementing the electrostatic discharge protection device according to the present invention, and the present invention is not limited to the above-described embodiment, and as claimed in the following claims, the gist of the present invention Without departing from the technical spirit of the present invention to the extent that any person of ordinary skill in the art to which the present invention pertains various modifications can be made.
도 1a는 종래 정전기 방전 보호 소자를 도시한 평면도이고, 도 1b는 도 1a의 1-1선 단면도이다.1A is a plan view illustrating a conventional electrostatic discharge protection device, and FIG. 1B is a cross-sectional view taken along line 1-1 of FIG. 1A.
도 2a 본 발명의 한 실시예에 의한 정전기 방전 보호 소자를 도시한 평면도이고, 도 2b는 도 2a의 2-2선 단면도이다.2A is a plan view illustrating an electrostatic discharge protection device according to an exemplary embodiment of the present invention, and FIG. 2B is a cross-sectional view taken along line 2-2 of FIG. 2A.
도 3a는 본 발명의 다른 실시예에 의한 정전기 방전 보호 소자를 도시한 평면도이고, 도 3b는 도3a의 3-3선 단면도이다.3A is a plan view illustrating an electrostatic discharge protection device according to another exemplary embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line 3-3 of FIG. 3A.
도 4a는 본 발명의 다른 실시예에 의한 정전기 방전 보호 소자를 도시한 평면도이고, 도 4b는 도 4a의 4-4선 단면도이다.4A is a plan view illustrating an electrostatic discharge protection device according to another exemplary embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along line 4-4 of FIG. 4A.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
200; 본 발명에 의한 정전기 방전 보호 소자200; Electrostatic discharge protection device according to the present invention
210; 소자 격리층 220; P-웰210; Device isolation layer 220; P-well
230; 산화막 240; P+ 애노드 영역230; Oxide film 240; P + anode area
250; P- 애노드 도핑층 260; N+ 캐소드 영역250; P- anode doped layer 260; N + cathode area
270; N- 캐소드 도핑층270; N-cathode doping layer
300; 본 발명에 의한 정전기 방전 보호 소자300; Electrostatic discharge protection device according to the present invention
310; 소자 격리층 320; P-웰310; Device isolation layer 320; P-well
331; 제1산화막 332; 제2산화막331; First oxide film 332; Second oxide film
340; P+ 애노드 영역 351; 제1N+ 캐소드 영역340; P + anode region 351; 1N + cathode region
352; 제2N+ 캐소드 영역352; 2N + cathode region
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033496A KR100636836B1 (en) | 2004-05-12 | 2004-05-12 | Electro static discharge device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040033496A KR100636836B1 (en) | 2004-05-12 | 2004-05-12 | Electro static discharge device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050108586A true KR20050108586A (en) | 2005-11-17 |
| KR100636836B1 KR100636836B1 (en) | 2006-10-20 |
Family
ID=37284650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040033496A KR100636836B1 (en) | 2004-05-12 | 2004-05-12 | Electro static discharge device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100636836B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101018709B1 (en) * | 2007-07-20 | 2011-03-04 | 주식회사 하이닉스반도체 | Diode Used for Controling the Pin Resistor of Memory Device |
| KR101522530B1 (en) * | 2008-12-24 | 2015-05-26 | 주식회사 동부하이텍 | Apparatus of protecting Semiconductor device from the Electro Static Discharge, and method for manufactruing the same |
-
2004
- 2004-05-12 KR KR1020040033496A patent/KR100636836B1/en active IP Right Grant
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101018709B1 (en) * | 2007-07-20 | 2011-03-04 | 주식회사 하이닉스반도체 | Diode Used for Controling the Pin Resistor of Memory Device |
| US8253223B2 (en) | 2007-07-20 | 2012-08-28 | SK Hynix Inc. | Diode for adjusting pin resistance of a semiconductor device |
| US8373255B2 (en) | 2007-07-20 | 2013-02-12 | SK Hynix Inc. | Diode for adjusting pin resistance of a semiconductor device |
| KR101522530B1 (en) * | 2008-12-24 | 2015-05-26 | 주식회사 동부하이텍 | Apparatus of protecting Semiconductor device from the Electro Static Discharge, and method for manufactruing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100636836B1 (en) | 2006-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8008723B2 (en) | Semiconductor device including a plurality of diffusion layers and diffusion resistance layer | |
| US6639278B2 (en) | Semiconductor device | |
| JP2010157636A (en) | Semiconductor device and method of manufacturing the same | |
| US8455958B2 (en) | Insulated gate semiconductor device with well region edge positioned within ring-shaped buffer trench | |
| US9496333B2 (en) | Resurf high voltage diode | |
| JP2011100877A (en) | Semiconductor device and method of manufacturing the same | |
| KR20080095768A (en) | Semiconductor device | |
| JP2018006639A (en) | Semiconductor and manufacturing method therefor | |
| JP2007220814A (en) | Semiconductor device | |
| KR20070061361A (en) | Semiconductor device and manufacturing method thereof | |
| WO2018207712A1 (en) | Semiconductor device | |
| JP2010153762A (en) | Semiconductor device and method of manufacturing the same | |
| JP2010062315A (en) | Semiconductor device | |
| US20170345947A1 (en) | Method of producing a high-voltage semiconductor drift device | |
| US7323750B2 (en) | Bipolar transistor and semiconductor device using same | |
| KR100636836B1 (en) | Electro static discharge device | |
| US9263574B1 (en) | Semiconductor device and method for fabricating the same | |
| JP2006505943A (en) | Semiconductor device channel termination | |
| JP2009135493A (en) | Electrostatic discharge protection device and method for manufacturing same | |
| KR20100122281A (en) | Schottky barrier diode and fabricating method thereof | |
| JP2008277353A (en) | Semiconductor device | |
| KR100625362B1 (en) | Transient voltage suppressor and its manufacturing method | |
| US9190470B2 (en) | Semiconductor device which suppresses fluctuations in breakdown voltage | |
| JP2014165317A (en) | Semiconductor device | |
| US8963238B2 (en) | Double diffused drain metal-oxide-semiconductor devices with floating poly thereon and methods of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120927 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130829 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140922 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190910 Year of fee payment: 14 |