KR20050106983A - 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버 - Google Patents

2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버 Download PDF

Info

Publication number
KR20050106983A
KR20050106983A KR1020040032098A KR20040032098A KR20050106983A KR 20050106983 A KR20050106983 A KR 20050106983A KR 1020040032098 A KR1020040032098 A KR 1020040032098A KR 20040032098 A KR20040032098 A KR 20040032098A KR 20050106983 A KR20050106983 A KR 20050106983A
Authority
KR
South Korea
Prior art keywords
voltage level
state
providing
power supply
signal
Prior art date
Application number
KR1020040032098A
Other languages
English (en)
Other versions
KR100597061B1 (ko
Inventor
쿠웬-샨 창
Original Assignee
윈본드 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윈본드 일렉트로닉스 코포레이션 filed Critical 윈본드 일렉트로닉스 코포레이션
Priority to KR1020040032098A priority Critical patent/KR100597061B1/ko
Publication of KR20050106983A publication Critical patent/KR20050106983A/ko
Application granted granted Critical
Publication of KR100597061B1 publication Critical patent/KR100597061B1/ko

Links

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03F—SEWERS; CESSPOOLS
    • E03F5/00—Sewerage structures
    • E03F5/02—Manhole shafts or other inspection chambers; Snow-filling openings; accessories
    • E03F5/021—Connection of sewer pipes to manhole shaft
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/10—Tunnels or galleries specially adapted to house conduits, e.g. oil pipe-lines, sewer pipes ; Making conduits in situ, e.g. of concrete ; Casings, i.e. manhole shafts, access or inspection chambers or coverings of boreholes or narrow wells
    • E—FIXED CONSTRUCTIONS
    • E02—HYDRAULIC ENGINEERING; FOUNDATIONS; SOIL SHIFTING
    • E02D—FOUNDATIONS; EXCAVATIONS; EMBANKMENTS; UNDERGROUND OR UNDERWATER STRUCTURES
    • E02D29/00—Independent underground or underwater structures; Retaining walls
    • E02D29/12—Manhole shafts; Other inspection or access chambers; Accessories therefor
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
    • E03B7/00—Water main or service pipe systems
    • E03B7/02—Public or like main pipe systems
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03B—INSTALLATIONS OR METHODS FOR OBTAINING, COLLECTING, OR DISTRIBUTING WATER
    • E03B7/00—Water main or service pipe systems
    • E03B7/04—Domestic or like local pipe systems
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G9/00—Installations of electric cables or lines in or on the ground or water
    • H02G9/10—Installations of electric cables or lines in or on the ground or water in cable chambers, e.g. in manhole or in handhole

Landscapes

  • Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Water Supply & Treatment (AREA)
  • Health & Medical Sciences (AREA)
  • Mining & Mineral Resources (AREA)
  • Public Health (AREA)
  • Hydrology & Water Resources (AREA)
  • Civil Engineering (AREA)
  • Structural Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • General Life Sciences & Earth Sciences (AREA)
  • Paleontology (AREA)
  • Environmental & Geological Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호와, 제 1 전압 레벨을 제공하는 제 1 전원 장치와, 제 1 전원 장치에 연결된 게이트 전극, 신호를 수신하는 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 1 고전압 트랜지스터와, 제 3 전압 레벨을 제공하는 제 2 전원 장치와, 제 2 전원 장치에 연결된 제 1 전극 및 노드에 연결된 제 2 전극을 포함하는 제 2 고전압 트랜지스터를 포함하는, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 회로에 관한 것이며, 여기서, 노드의 전압 레벨은 신호의 제 1 상태에 응답하여 대략 제 3 전압 레벨로 풀되며, 신호의 제 2 상태에 응답하여 대략 제 2 전압 레벨로 풀된다.

Description

2 전이 출력 레벨 시프터를 구비한 ＴＦＴ ＬＣＤ 게이트 드라이버{TFT LCD GATE DRIVER CIRCUIT WITH TWO-TRANSISTION OUTPUT LEVEL SHIFTER}
본 발명은 일반적으로 박막 트랜지스터의 액정 디스플레이("TFT LCD") 소자에 관한 것이고, 보다 상세하게는, TFT LCD 게이트 드라이버의 출력 레벨 시프터에 관한 것이다.
액티브 매트릭스 액정 디스플레이("LCD") 소자는 일반적으로 디스플레이 패널과, 그 디스플레이 패널을 구동하는 구동 회로를 포함한다. 구동 회로는 게이트 라인의 하나의 행을 선택하는 게이트 드라이버와, 소스 라인을 통해 그 선택된 게이트 라인에 대응하는 픽셀로 픽셀 신호를 제공하는 소스 드라이버를 더 포함할 수 있다. 혼합형 전압 환경에서 일반적으로 동작하는 게이트 드라이버는, 자신이 사용하는 상이한 전압 레벨을 변환시키는 회로를 필요로 한다.
도 1a는 종래 기술의 게이트 드라이버(10)의 블록도이다. XGA/SXGA 디스플레이 시스템에 있어서, 게이트 드라이버(10)는 256개의 출력 채널(OUT1 - OUT256)을 포함할 수 있다. 게이트 드라이버(10)는 입력 레벨 시프터(12), 시프트 레지스터(14), 제어 장치(16), 출력 레벨 시프터(18) 및 출력 버퍼(20)를 포함한다. 입력 레벨 시프터(12)는 LCD 제어 주문형 반도체("ASIC")으로부터의 입력 신호의 전압 레벨을 변환시킨다. 입력 신호는 좌/우 시프트 제어 신호(LR), 출력 인에이블 신호(OE) 및 글로벌 온(global-on) 제어 신호(XON) 등의 제어 신호, 클록 신호(SCLK), 및 우측 데이터 입력/출력(DIOR)과 좌측 데이터 입력/출력(DIOL) 등의 데이터 신호를 포함한다. 시프트 레지스터(14)는 신호(SCLK)의 상승 에지에서 신호(LR)에 따라서 신호(DIOR 또는 DIOL)의 개시 펄스(start pulse)를 시프트한다. 제어 장치(16)는 시프트 레지스터(14)로부터의 신호를 디코딩하고, 신호(OE, XON)를 통해 게이트 드라이버(10)의 동작 모드를 제어한다. 출력 레벨 시프터(18)는 제어 장치(16)로부터의 신호의 전압 레벨을 변환한다. 레벨 변환된 신호는 디스플레이 패널을 구동하기 위해 출력 버퍼(20)에 저장된다.
도 1b는 게이트 드라이버(10)에 사용되는 상이한 전압 레벨을 도시하는 도면이다. LCD 제어 ASIC으로부터의 입력 신호는 VSS ~ VDD(예를 들어, 각각 0V, 3.6V) 범위의 제 1 전압 레벨을 가지고 있다. 입력 레벨 시프터(12)는 제 1 전압 레벨을, VEE ~ VAA(예를 들어, 각각 -10V, (-10 + (3.6 ~ 5))V) 범위의 제 2 전압 레벨로 변환한다. 제 2 전압 레벨은 입력 레벨 시프터(12), 시프트 레지스터(14), 및 제어 장치(16)에 사용된다. 출력 레벨 시프터(18)는 제 2 전압 레벨을, VEE ~ VCOM(예를 들어, 각각 -10V, 25V) 범위의 제 3 전압 레벨로 변환한다. 제 3 전압 레벨은 출력 레벨 시프터(18)와 출력 버퍼(20)에 사용된다.
종래 기술인 출력 레벨 시프터의 일예가, "Single-Ended High-Voltage Level Shifter for a TFT-LCD Gate Driver"의 미국 특허 출원 공보 제 2002-0135555 호(이하, '555 특허 출원이라 함)에 기술되어 있다. 특히, '555 특허 출원의 도 5에서, 2 레벨 출력 레벨 시프터(51)가 개시되어 있다. 레벨 시프터(51)는 입력 신호의 전압 레벨을 변환하기 위해 2개의 고전압 트랜지스터(M1, M2)를 포함한다. 레벨 시프터(51)는 부분 회로(511)를 내장함으로써, 칩 면적을 감소시킨다. 그러나, 부분 회로(511)는, 레벨 시프터(51)가 정적 전력을 많이 소비하는 것을 방지하기 위해서, 글로벌 온 제어 신호(XON2, XON3)에 응답하여 동작하는 2개의 다른 고전압 트랜지스터(M11, M12)를 포함한다. 또한, 신호(XON2, XON3)에 대한 전압 레벨을 발생시키기 위해서는 추가적인 레벨 시프터가 필요하다. 결과적으로, 레벨 시프터(51)는 바람직하지 않게 복잡해지고 큰 칩 면적을 여전히 차지하게 될 것이다.
따라서, 본 발명은 종래 기술의 한계 및 단점으로 인한 하나 이상의 문제점을 극복하는 회로 및 방법에 관한 것이다.
이들 장점 및 다른 장점을 달성하기 위해서, 그리고, 구현되고 광범위하게 설명된 본 발명의 목적에 따라서, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호와, 제 1 전압 레벨을 제공하는 제 1 전원 장치와, 제 1 전원 장치에 연결된 게이트 전극, 신호를 수신하는 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 1 고전압 트랜지스터와, 제 3 전압 레벨을 제공하는 제 2 전원 장치와, 제 2 전원 장치에 연결된 제 1 전극 및 노드에 연결된 제 2 전극을 포함하는 제 2 고전압 트랜지스터를 포함하는, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 회로가 제공되며, 여기서, 노드의 전압 레벨은 신호의 제 1 상태에 응답하여 대략 제 3 전압 레벨로 풀(pull)되며, 신호의 제 2 상태에 응답하여 대략 제 2 전압 레벨로 풀된다.
또한, 본 발명에 따르면, 기준 전압을 제공하는 전류원과, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 복수의 회로 - 각각의 회로는, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호와, 제 1 전압 레벨을 제공하는 제 1 전원 장치와, 제 1 전원 장치에 연결된 게이트 전극, 신호를 수신하는 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 1 트랜지스터와, 제 3 전압 레벨을 제공하는 제 2 전원 장치와, 기준 전압에서 바이어싱되는 게이트 전극, 제 2 전원 장치에 연결된 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 2 트랜지스터를 포함함 - 를 포함하는 액정 디스플레이 패널용 구동 회로가 제공되며, 노드에서의 전압 레벨은 신호의 제 1 상태에 응답하여 대략 제 3 전압 레벨로 풀되고, 신호의 제 2 상태에 응답하여 대략 제 2 전압 레벨로 풀된다.
또한, 본 발명에 따르면, 제 1 전압 레벨을 제공하는 제 1 전원 장치와, 제 2 전압 레벨을 제공하는 제 2 전원 장치와, 제 3 전압 레벨을 제공하는 제 3 전원 장치와, 제 1 전원 장치에 연결된 전극을 포함하는 제 1 트랜지스터와, 제 2 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터와, 제 3 전원 장치에 연결된 전극을 포함하는 제 3 트랜지스터와, 제 1 상태 및 제 2 상태를 포함하는 제 1 입력 신호와, 제 1 상태 및 제 2 상태를 포함하는 제 2 입력 신호와, 출력 신호와, 제 1 입력 신호의 제 1 및 제 2 상태에 각각 응답하여 제 1 트랜지스터를 턴 온 및 턴 오프하는 제 1 장치와, 제 2 입력 신호의 제 1 및 제 2 상태에 각각 응답하여 제 2 트랜지스터를 턴 온 및 턴 오프하는 제 2 장치와, 제 1 및 제 2 입력 신호를 디코딩하여 제 1 상태 및 제 2 상태를 포함하는 디코딩 신호를 제공하는 디코더와, 디코딩 신호의 제 1 및 제 2 상태에 각각 응답하여 제 3 트랜지스터를 턴 온 및 턴 오프하는 제 3 장치를 포함하는, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 회로가 제공된다.
또한, 본 발명에 따르면, 기준 전압을 제공하는 전류원을 제공하는 단계와, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호를 제공하는 단계와, 제 1 전압 레벨을 제공하는 제 1 전원 장치를 제공하는 단계와, 제 1 전원 장치에 연결된 게이트 전극, 신호를 수신하는 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 1 트랜지스터를 제공하는 단계와, 제 3 전압 레벨을 제공하는 제 2 전원 장치를 제공하는 단계와, 기준 전압에서 바이어싱되는 게이트 전극, 제 2 전원 장치에 연결된 제 1 전극, 및 노드에 연결된 제 2 전극을 포함하는 제 2 트랜지스터를 제공하는 단계와, 신호의 제 1 상태에 응답하여 노드의 전압 레벨을 대략 제 3 전압 레벨로 풀하는 단계와, 신호의 제 2 상태에 응답하여 노드의 전압 레벨을 대략 제 2 전압 레벨로 풀하는 단계를 포함하는, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 방법이 제공된다.
또한, 본 발명에 따르면, 제 1 전압 레벨을 제공하는 제 1 전원 장치를 제공하는 단계와, 제 2 전압 레벨을 제공하는 제 2 전원 장치를 제공하는 단계와, 제 3 전압 레벨을 제공하는 제 3 전원 장치를 제공하는 단계와, 제 1 전원 장치에 연결된 전극을 포함하는 제 1 트랜지스터를 제공하는 단계와, 제 2 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터를 제공하는 단계와, 제 3 전원 장치에 연결된 전극을 포함하는 제 3 트랜지스터를 제공하는 단계와, 제 1 상태 및 제 2 상태를 포함하는 제 1 입력 신호를 제공하는 단계와, 제 1 상태 및 제 2 상태를 포함하는 제 2 입력 신호를 제공하는 단계와, 출력 신호를 제공하는 단계와, 제 1 입력 신호의 제 1 및 제 2 상태에 각각 응답하여 제 1 트랜지스터를 턴 온 및 턴 오프하는 제 1 장치를 제공하는 단계와, 제 2 입력 신호의 제 1 상태 및 제 2 상태에 각각 응답하여 제 2 트랜지스터를 턴 온 및 턴 오프하는 제 2 장치를 제공하는 단계와, 제 1 및 제 2 입력 신호를 디코딩하여 제 1 상태 및 제 2 상태를 포함하는 디코딩 신호를 제공하는 디코더를 제공하는 단계와, 디코딩 신호의 제 1 및 제 2 상태에 각각 응답하여 제 3 트랜지스터를 턴 온 및 턴 오프하는 제 3 장치를 제공하는 단계를 포함하는, 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 방법이 제공된다.
본 발명의 추가적인 목적 및 장점은 다음의 상세한 설명에서 부분적으로 설명될 것이며, 부분적으로 상세한 설명으로부터 자명해질 것이며, 본 발명의 실행에 의해 알게 될 것이다. 본 발명의 목적 및 장점은 첨부한 청구 범위에서 특히 지시된 구성 요소 및 그 조합에 의해 실현되고 얻어질 것이다.
청구된 바와 같이, 상술한 일반적인 설명과 다음의 상세한 설명 둘다는 단지 예시적이며, 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에 포함되며 그 일부를 구성하는 첨부된 도면은 본 발명의 일 실시예를 도시하며, 설명과 함께, 본 발명의 이론을 설명하는 역할을 한다.
이하에서는, 본 발명의 실시예를 상세히 살펴보며, 그 예가 첨부한 도면에 예시되어 있다. 가능한 한 어느 곳이든, 도면 전체에 걸쳐 동일 참조 부호가 사용되어 동일 또는 유사 구성 요소를 지칭하게 될 것이다.
도 2는 본 발명의 일 실시예에 따라서 전압 레벨을 변환하는 회로(10)를 도시하는 회로도이다. 회로(10)는 2 레벨 입력 신호(VIN)에 응답하여 2 레벨 출력 신호(VOUT)를, 예를 들어, 게이트 드라이버(도시 생략)의 256개의 출력 채널 중 하나에 제공한다. 회로(10)는 시프트 레지스터(12), 레벨 시프터(14), 및 출력 버퍼(16)를 포함한다. 시프트 레지스터(12)는 예를 들어, D형 플립 플롭의 래치 소자(12-2)와, 인버터(12-4)를 더 포함한다. 입력 신호(VIN)는 예를 들어, VAA인 제 1 전압 레벨의 제 1 상태와, 예를 들어, VEE인 제 2 전압 레벨의 제 2 상태를 포함한다. 인버터(12-4)는 출력 단자, 즉 노드 A에서 입력 신호(VIN)의 반전 신호를 제공한다.
레벨 시프터(14)는 제 1 트랜지스터(14-2)와 제 2 트랜지스터(14-4)를 더 포함한다. 제 1 트랜지스터(14-2)는 제 1 전압 레벨(VAA)을 제공하는 제 1 전원 장치(18)에 연결된 게이트 전극(참조 번호 없음), 노드 A에 연결된 제 1 전극(참조 번호 없음), 및 노드 B에 연결된 제 2 전극(참조 번호 없음)을 포함한다. 제 2 트랜지스터(14-4)는 기준 전압(VR)에 연결된 게이트 전극(참조 번호 없음), 예를 들어, VCOM인 제 3 전압 레벨을 제공하는 제 2 전원 장치(20)에 연결된 제 1 전극(참조 번호 없음), 및 노드 B에 연결된 제 2 전극(참조 번호 없음)을 포함한다. 전류원에 의해 생성되는 기준 전압(VR)은 게이트 드라이버의 256개의 출력 채널 각각에 전체적으로 제공된다. 제 2 트랜지스터(14-4)가 턴 온되도록, 기준 전압(VR)의 전압 레벨은 사전결정되어 있다.
본 발명에 따른 일 실시예에서, 제 1 트랜지스터(14-2)는 고전압의 n 채널 금속 산화물 반도체(NMOS) 트랜지스터이고, 제 2 트랜지스터(14-4)는 고전압의 p 채널 금속 산화물 반도체(PMOS) 트랜지스터이다. 제 1 및 제 2 트랜지스터(14-2, 14-4)는 각각 스위치와 풀 업 소자로서 기능하기 때문에, 이들 트랜지스터는 바람직하게 보다 소형으로 설계될 수 있다.
출력 버퍼(16)는 PMOS 트랜지스터(16-2)와 NMOS 트랜지스터(16-4)를 더 포함하며, 이들 트랜지스터는 함께 하나의 상보 인버터를 형성한다. PMOS 트랜지스터(16-2)는 노드 B에 연결된 게이트 전극(참조 번호 없음), 제 2 전원 장치(20)에 연결된 제 1 전극(참조 번호 없음), 및 회로(10)의 출력 단자로서 기능하는 노드 C에 연결된 제 2 전극(참조 번호 없음)을 포함한다. NMOS 트랜지스터(16-4)는 노드 B에 연결된 게이트 전극(참조 번호 없음), 노드 C에 연결된 제 1 전극(참조 번호 없음), 및 제 2 전압 레벨(VEE)을 제공하는 제 3 전원 장치(22)에 연결된 제 2 전극(참조 번호 없음)을 포함한다.
입력 신호(VIN)의 제 1 상태 또는 노드 A에 존재하는 반전 신호의 제 2 상태에 응답하여, 제 1 트랜지스터(14-2)는 턴 온된다. 노드 B의 전압 레벨은 대략 제 2 전압 레벨(VEE)로 풀되고, 그 다음, PMOS 트랜지스터(16-2)를 턴 온하고, NMOS 트랜지스터(16-4)를 턴 오프한다. 노드 C의 전압 레벨, 즉 VOUT는 대략 제 3 전압 레벨(VCOM)이다.
입력 신호(VIN)의 제 2 상태 또는 노드 A에 존재하는 반전 신호의 제 1 상태에 응답하여, 제 1 트랜지스터(14-2)는 턴 오프된다. 노드 B의 전압 레벨은 대략 제 3 전압 레벨(VCOM)로 풀되고, 그 다음, PMOS 트랜지스터(16-2)를 턴 오프하고 NMOS 트랜지스터(16-4)를 턴 온한다. 노드 C의 전압 레벨(VOUT)은 대략 제 2 전압 레벨(VEE)이다. 결과적으로, 입력 전압 레벨(VAA, VEE)은 각각 출력 전압 레벨(VCOM, VEE)로 변환된다.
도 3은 본 발명의 다른 실시예에 따라서 전압 레벨을 변환하는 회로(30)를 도시하는 회로도이다. 회로(30)는 전압 발전기(32), 시프트 레지스터 및 제어 장치(34), 레벨 시프터(14), 및 출력 버퍼(16)를 포함한다. 게이트 드라이버의 출력 채널 모두에 기준 전압(VR)을 제공하는 전압 발전기(32)는 고전압 트랜지스터(32-2)와 전류원(32-4)을 포함한다. 트랜지스터(32-2)는 레벨 시프터(14)의 제 2 트랜지스터(14-4)의 게이트 전극에 연결된 게이트 전극(참조 번호 없음), 제 2 전원 장치(VCOM)에 연결된 제 1 전극(참조 번호 없음), 및 전류원(32-4)에 연결된 제 2 전극(참조 번호 없음)을 포함한다. 시프트 레지스터 및 제어 장치(34)는 래치 소자(12-2), AND 게이트(34-2), 및 NOR 게이트(34-4)를 포함한다. 회로(30)는 2 레벨 입력 신호(VIN)에 응답하여 2 레벨 출력 신호(VOUT)를, 예를 들어, 게이트 드라이버의 256개의 출력 채널 중 하나에 제공한다.
게이트 드라이버는 3개의 모드, 즉, 정상 모드, OFF 모드, 및 ON 모드 중 하나의 모드에서 동작할 것이다. 둘 다 제 1 전압 레벨(VAA)의 제 1 상태 및 제 2 전압 레벨(VEE)의 제 2 상태를 포함하는 제 1 및 제 2 제어 신호(XON, OE)는 3개의 모드 중 하나를 선택할 때 제공된다. 게이트 드라이버는, 제 2 상태(VEE)의 제 1 제어 신호(XON) 및 제 1 상태(VAA)의 제 2 제어 신호(OE)가 제공될 때, 정상 모드에서 동작한다. 정상 모드에서, 입력 신호(VIN)의 제 1 상태(VAA)에 응답하여, 출력 전압 레벨(VOUT)은 대략 제 3 전압 레벨(VCOM)로 풀된다. 입력 신호(VIN)의 제 2 상태(VEE)에 응답하여, 출력 전압 레벨(VOUT)은 대략 제 2 전압 레벨(VEE)로 풀된다.
게이트 드라이버는, 제 2 상태(VEE)의 제 1 제어 신호(XON) 및 제 2 상태(VEE)의 제 2 제어 신호(OE)가 제공될 때, OFF 모드에서 동작한다. OFF 모드에서, AND 게이트(34-2)의 출력은, 입력 신호(VIN)의 상태와는 무관하게, 논리값 0 또는 VEE이다. 입력 단자에 존재하는 VEE 레벨의 제어 신호(XON, OE)에 응답하여, NOR 게이트(34-4)는 출력 단자에서 논리값 1 또는 VAA를 제공한다. 계속해서, 출력 전압 레벨(VOUT)은 대략 제 2 전압 레벨(VEE)로 풀된다.
게이트 드라이버는, 제 1 상태(VAA)의 제 1 제어 신호(XON)가 제공될 때, 제 2 제어 신호(OE)와 입력 신호(VIN)의 상태와는 무관하게, ON 모드에서 동작한다. ON 모드에서, NOR 게이트(34-4)의 출력은 논리값 0 또는 VEE이다. 계속해서, 출력 전압 레벨(VOUT)은 대략 제 3 전압 레벨(VCOM)로 풀된다. 글로벌 신호로서의 제 1 제어 신호(XON)는, 제 1 상태(VAA)가 어서트될 때, 게이트 드라이버의 출력 채널 모두를 턴 온할 것이며, 그 결과, 바람직하지 않게, 게이트 드라이버에는 대규모 정적 전류가 흐르게 된다. 게이트 드라이버를 원하지 않는 정적 전류로부터 보호하기 위해서, 특히, 도 3에 도시된 실시예에서, 전류원(32-4)은 제 1 제어 신호(XON)의 제 1 상태에 응답하여 컷 오프된다.
도 4는 본 발명의 또 다른 실시예에 따라서 전압 레벨을 변환하는 회로(50)를 도시하는 회로도이다. 회로(50)는 전압 발전기(32), 시프트 레지스터 및 제어 장치(52), 레벨 시프터(14), 및 출력 버퍼(16)를 포함한다. 시프트 레지스터 및 제어 장치(52)는 래치 소자(12-2)와 저전압 트랜지스터(M1 - M6)를 더 포함한다. 회로(50)는 2 레벨 입력 신호(VIN)에 응답하여 2 레벨 출력 신호(VOUT)를, 예를 들어, 게이트 드라이버의 256개의 출력 채널 중 하나에 제공한다. 게이트 드라이버는, 제 2 상태(VEE)의 제 1 제어 신호(XON)와 제 1 상태(VAA)의 제 2 제어 신호(OE)가 제공될 때, 정상 모드에서 동작한다. 정상 모드에서, 트랜지스터(M1, M6)는 턴 온되고, 트랜지스터(M3, M5)는 턴 오프된다. 입력 신호(VIN)의 제 1 상태(VAA)에 응답하여, 트랜지스터(M4)는 턴 온되고, 트랜지스터(M2)는 턴 오프된다. 노드 D의 출력 전압 레벨은 대략 제 2 전압 레벨(VEE)로 풀되고, 출력 전압 레벨(VOUT)은 대략 제 3 전압 레벨(VCOM)로 풀된다. 입력 신호(VIN)의 제 2 상태(VEE)에 응답하여, 트랜지스터(M4)는 턴 오프되고, 트랜지스터(M2)는 턴 온된다. 노드 D의 출력 전압 레벨은 대략 제 1 전압 레벨(VAA)로 풀되고, 출력 전압 레벨(VOUT)은 대략 제 2 전압 레벨(VEE)로 풀된다.
게이트 드라이버는, 제 2 상태(VEE)의 제 1 제어 신호(XON)와 제 2 상태(VEE)의 제 2 제어 신호(OE)가 제공될 때, OFF 모드에서 동작한다. OFF 모드에서, 트랜지스터(M1, M3)는 턴 온되고, 트랜지스터(M5, M6)는 턴 오프된다. 입력 신호(VIN)의 상태와는 무관하게, 노드 E의 전압 레벨은 대략 제 1 전압 레벨(VAA)로 풀되고, 출력 전압 레벨(VOUT)은 대략 제 2 전압 레벨(VEE)로 풀된다.
게이트 드라이버는, 제 1 상태(VAA)의 제 1 제어 신호(XON)가 제공될 때, 입력 신호(VIN)의 제 2 제어 신호(OE)의 상태와는 무관하게, ON 모드에서 동작한다. ON 모드에서, 트랜지스터(M1)는 턴 오프되고, 트랜지스터(M5)는 턴 온된다. 노드 E의 전압 레벨은 대략 제 2 전압 레벨(VEE)로 풀되고, 출력 전압 레벨(VOUT)은 대략 제 3 전압 레벨(VCOM)로 풀된다. 게이트 드라이버를 대규모 정적 전류로부터 보호하기 위해서, 전류원(32-4)은 제 1 제어 신호(XON)의 제 1 상태에 응답하여 컷 오프된다.
도 5는 본 발명의 또 다른 실시예에 따라서 전압 레벨을 변환하는 회로(70)를 도시하는 회로도이다. 회로(70)는 2 레벨 입력 신호(VIN1, VIN2)에 응답하여 3 레벨 출력 신호(VOUT)를, 예를 들어, 게이트 드라이버의 256개의 출력 채널 중 하나에 제공한다. 입력 신호(VIN1, VIN2) 둘다는 제 1 전압 레벨, 예를 들어, VAA 의 제 1 상태와, 제 2 전압 레벨(VEE)의 제 2 상태를 포함한다. 회로(70)는 시프트 레지스터 및 디코더(72), 레벨 시프터(74), 및 출력 버퍼(76)를 포함한다. 시프트 레지스터 및 디코더(72)는 래치 소자(72-2), 제 1 인버터(72-4), 제 2 인버터(72-6), 및 디코더(72-8)를 더 포함한다. 특정 실시예에서, 디코더(72-8)는 NOR 게이트를 포함한다.
레벨 시프터(74)는 제 1, 제 2, 및 제 3 세트의 시프터 장치(참조 번호 없음)를 더 포함한다. 제 1 세트의 시프터 장치는, 각각이 스위치와 풀 업 장치로서 기능하는 트랜지스터(M1A, M1B)를 포함한다. 유사하게, 제 2 세트의 시프터 장치는 트랜지스터(M2A, M2B)를 포함하고, 제 3 세트의 시프터 장치는 트랜지스터(M3A, M3B)를 포함한다. 제 2 세트의 시프터 장치는 트랜지스터(M2B)에 정적 전류가 흐르는 것을 차단하는 인버터(74-2)를 더 포함한다. 특정 실시예에서, 인버터(74-2)는 NOT 게이트를 포함한다. 트랜지스터(M1A, M2A, M3A) 각각은 제 1 전압 레벨(VAA)을 제공하는 제 1 전원 장치에 연결된 게이트 전극(참조 번호 없음)과, 제 1 인버터(72-4), 제 2 인버터(72-6) 또는 디코더(72-8) 중 하나에 연결된 전극(참조 번호 없음)을 포함한다. 트랜지스터(M1B, M2B, M3B) 각각은 전류원(도시 생략)에 의해 제공되는 기준 전압(VR)에 연결된 게이트 전극(참조 번호 없음)을 포함한다.
출력 버퍼(76)는 제 1, 제 2 및 제 3 세트의 시프터 장치에 각각 대응하는 제 1, 제 2, 및 제 3 트랜지스터(M1C, M2C, M3C)를 더 포함한다. 제 1 트랜지스터(M1C)는 제 3 전압 레벨(VCOM)을 제공하는 제 2 전원 장치에 연결된 전극(참조 번호 없음)을 포함한다. 제 2 트랜지스터(M2C)는 제 2 전압 레벨(VEE)을 제공하는 제 3 전원 장치에 연결된 전극(참조 번호 없음)을 포함한다. 제 3 트랜지스터(M3C)는 제 4 전압 레벨(VL)을 제공하는 제 4 전원 장치에 ㅇ녀결된 전극(참조 번호 없음)을 포함한다. 제 4 전압(VL)은 LCD 소자의 오프 제어 전압으로서 작용한다. 본 발명에 따른 일 실시예에서, VL은 대략 VEE 내지 (VEE + 10V)의 범위이다.
VAA 레벨의 VIN1과 VEE 레벨의 VIN2에 응답하여, 트랜지스터(M1C)는 턴 온되고, 트랜지스터(M2C, M3C)는 턴 오프된다. 출력 전압(VOUT)은 대략 VCOM로 풀된다. V EE 레벨의 VIN1과 VAA 레벨의 VIN2에 응답하여, 트랜지스터(M2C)는 턴 온되고, 트랜지스터(M1C, M3C)는 턴 오프된다. 출력 전압(VOUT)은 대략 VEE로 풀된다. VEE 레벨의 VIN1과 VEE 레벨의 VIN2에 응답하여, 트랜지스터(M3C)는 턴 온되고, 트랜지스터(M1C, M2C)는 턴 오프된다. 출력 전압(VOUT)은 대략 VL로 풀된다. VAA 레벨의 VIN1과 VAA 레벨의 VIN2에 응답하여, 트랜지스터(M1C, M2C)는 턴 온되고, 트랜지스터(M3C)는 턴 오프된다. 출력 전압(VOUT)은 대략 VL로 풀된다.
또한, 본 발명은 액정 디스플레이 패널에서 전압 레벨을 변환하는 방법을 제공한다. 기준 전압(VR)을 제공하는 전류원(32-4)이 제공된다. 제 1 전압 레벨(VAA)의 제 1 상태와 제 2 전압 레벨(VEE)의 제 2 상태를 포함하는 신호가 제공된다. 제 1 전압 레벨(VAA)을 제공하는 제 1 전원 장치(18)가 제공된다. 제 1 전원 장치(18)에 연결된 게이트 전극과, 신호를 수신하는 제 1 전극과, 노드 B에 연결된 제 2 전극을 포함하는 제 1 트랜지스터(14-2)가 제공된다. 제 3 전압 레벨(VCOM)을 제공하는 제 2 전원 장치(20)가 제공된다. 기준 전압(VR)에서 바이어싱되는 게이트 전극과, 제 2 전원 장치(20)에 연결된 제 1 전극과, 노드 B에 연결된 제 2 전극을 포함하는 제 2 트랜지스터(14-4)가 제공된다. 노드 B의 전압 레벨은, 신호의 제 1 상태에 응답하여, 대략 제 3 전압 레벨(VCOM)로 풀된다. 노드 B의 전압 레벨은, 신호의 제 2 상태에 응답하여, 대략 제 2 전압 레벨(VEE)로 풀된다.
본 발명에 따른 일 실시예에서, 제 1 전압 레벨(VAA)의 제 1 상태와, 제 2 전압 레벨(VEE)의 제 2 상태를 포함하는 제 1 제어 신호(XON)가 제공된다. 제 1 전압 레벨(VAA)의 제 1 상태와 제 2 전압 레벨(VEE)의 제 2 상태를 포함하는 제 2 제어 신호(OE)가 제공된다. 전류원(32-4)은 제 1 제어 신호(XON)의 제 1 상태(VAA)에 응답하여 턴 오프된다.
또한, 본 발명은 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 방법을 제공한다. 제 1 전원 장치(VCOM), 제 2 전원 장치(VEE), 및 제 3 전원 장치(V L)가 제공된다. 제 1 전원 장치(VCOM)에 연결된 전극을 포함하는 제 1 트랜지스터(M1C)가 제공된다. 제 2 전원 장치(VEE)에 연결된 전극을 포함하는 제 2 트랜지스터(M2C)가 제공된다. 제 3 전원 장치(VL)에 연결된 전극을 포함하는 제 3 트랜지스터(M3C)가 제공된다. 제 1 상태와 제 2 상태를 포함하는 제 1 입력 신호(VIN1)가 제공된다. 제 1 상태와 제 2 상태를 포함하는 제 2 입력 신호(VIN2)가 제공된다. 출력 신호(VOUT)가 제공된다. 제 1 입력 신호(VIN1)의 제 1 및 제 2 상태에 각각 응답하여, 제 1 트랜지스터(M1C)를 턴 온 및 턴 오프하는 제 1 장치가 제공된다. 제 2 입력 신호(VIN2)의 제 1 및 제 2 상태에 각각 응답하여, 제 2 트랜지스터(M2C)를 턴 온 및 턴 오프하는 제 2 장치가 제공된다. 제 1 및 제 2 입력 신호(VIN1, VIN2)를 디코딩하여, 제 1 상태와 제 2 상태를 포함하는 디코딩 신호를 제공하는 디코더(72-8)가 제공된다. 디코딩 신호의 제 1 및 제 2 상태에 각각 응답하여, 제 3 트랜지스터(M3C)를 턴 온 및 턴 오프하는 제 3 장치가 제공된다.
본 발명에 따른 일 실시예에서, 제 1, 제 2, 및 제 3 장치 각각은, 제 4 전압 레벨(VAA)을 제공하는 제 4 전원 장치에 연결된 게이트 전극을 포함하는 제 1 트랜지스터(14-2)와, 제 1 전원 장치(VCOM)에 연결된 전극을 포함하는 제 2 트랜지스터(14-4)를 구비하고 있다.
출력 신호의 전압 레벨(VOUT)은, 제 1 입력 신호(VIN1)의 제 1 상태와 제 2 입력 신호(VIN2)의 제 2 상태에 응답하여, 대략 제 1 전압 레벨(VCOM)로 풀된다. 출력 신호의 전압 레벨(VOUT)은, 제 1 입력 신호(VIN1)의 제 2 상태와 제 2 입력 신호(V IN2)의 제 2 상태에 응답하여, 대략 제 2 전압 레벨(VEE)로 풀된다. 출력 신호의 전압 레벨(VOUT)은, 동일 상태에 있는 제 1 및 제 2 입력 신호(VIN1, VIN2)에 응답하여, 대략 제 3 전압 레벨(VL)로 풀된다.
당업자라면, 본 명세서에 기재된 본 발명의 설명 및 실행을 고려하여, 본 발명의 다른 실시예를 알 수 있을 것이다. 다음의 청구 범위에 나타낸 본 발명의 사상과 범위에서, 이러한 설명 및 실시예는 단지 예시적인 것으로만 고려되어야 한다.
본 발명에 따르면, 개선된 액정 디스플레이 패널에 있어서의 전압 레벨 변환 회로 및 방법을 제공할 수 있다.
도 1a는 종래 기술의 게이트 드라이버를 도시하는 블록도,
도 1b는 종래 기술의 게이트 드라이버에서 사용되는 상이한 전압 레벨을 도시하는 도면,
도 2는 본 발명의 일 실시예에 따라서 전압 레벨을 변환하는 회로를 도시하는 회로도,
도 3은 본 발명의 다른 실시예에 따라서 전압 레벨을 변환하는 회로를 도시하는 회로도,
도 4는 본 발명의 또 다른 실시예에 따라서 전압 레벨을 변환하는 회로를 도시하는 회로도,
도 5는 본 발명의 또 다른 실시예에 따라서 전압 레벨을 변환하는 회로를 도시하는 회로도이다.

Claims (27)

  1. 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 회로로서,
    제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호와,
    상기 제 1 전압 레벨을 제공하는 제 1 전원 장치와,
    상기 제 1 전원 장치에 연결된 게이트 전극과, 상기 신호를 수신하는 제 1 전극과, 노드에 연결된 제 2 전극을 포함하는 제 1 고전압 트랜지스터와,
    제 3 전압 레벨을 제공하는 제 2 전원 장치와,
    상기 제 2 전원 장치에 연결된 제 1 전극과, 상기 노드에 연결된 제 2 전극을 포함하는 제 2 고전압 트랜지스터를 포함하며,
    상기 노드의 전압 레벨은 상기 신호의 상기 제 1 상태에 응답하여 대략 상기 제 3 전압 레벨로 풀되고, 상기 신호의 상기 제 2 상태에 응답하여 대략 상기 제 2 전압 레벨로 풀되는 것인 전압 레벨 변환 회로.
  2. 제 1 항에 있어서, 상기 제 2 전원 장치와, 상기 제 2 전압 레벨을 제공하는 제 3 전원 장치 사이에 연결된 상보 인버터를 더 포함하는 것인 전압 레벨 변환 회로.
  3. 제 2 항에 있어서, 상기 상보 인버터는,
    상기 노드에 연결된 게이트 전극과, 상기 제 2 전원 장치에 연결된 전극을 포함하는 제 1 트랜지스터와,
    상기 노드에 연결된 게이트 전극과, 상기 제 3 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터를 더 포함하는 것인 전압 레벨 변환 회로.
  4. 제 1 항에 있어서, 상기 제 2 고전압 트랜지스터는 전류원에 의해 제공되는 기준 전압에서 바이어싱되는 게이트 전극을 더 포함하는 것인 전압 레벨 변환 회로.
  5. 제 4 항에 있어서, 상기 제 1 전압 레벨의 제 1 상태와 상기 제 2 전압 레벨의 제 2 상태를 포함하는 제어 신호를 더 포함하는 것인 전압 레벨 변환 회로.
  6. 제 5 항에 있어서, 상기 전류원은 상기 제어 신호의 상기 제 1 상태에 응답하여 턴 오프되는 것인 전압 레벨 변환 회로.
  7. 액정 디스플레이 패널에 있어서의 구동 회로로서,
    기준 전압을 제공하는 전류원과,
    상기 액정 디스플레이 패널에서 전압 레벨을 변환하는 복수의 회로를 포함하며,
    상기 복수의 회로 각각은,
    제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호와,
    상기 제 1 전압 레벨을 제공하는 제 1 전원 장치와,
    상기 제 1 전원 장치에 연결된 게이트 전극과, 상기 신호를 수신하는 제 1 전극과, 노드에 연결된 제 2 전극을 포함하는 제 1 트랜지스터와,
    제 3 전압 레벨을 제공하는 제 2 전원 장치와,
    상기 기준 전압에서 바이어싱되는 게이트 전극과, 상기 제 2 전원 장치에 연결된 제 1 전극과, 상기 노드에 연결된 제 2 전극을 포함하는 제 2 트랜지스터를 포함하며,
    상기 노드의 전압 레벨은, 상기 신호의 상기 제 1 상태에 응답하여, 대략 상기 제 3 전압 레벨로 풀되며, 상기 신호의 상기 제 2 상태에 응답하여, 대략 제 2 전압 레벨로 풀되는 것인 구동 회로.
  8. 제 7 항에 있어서, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 제 1 제어 신호와,
    상기 제 1 전압 레벨의 제 1 상태와 상기 제 2 전압 레벨의 제 2 상태를 포함하는 제 2 제어 신호를 더 포함하는 것인 구동 회로.
  9. 제 8 항에 있어서, 상기 전류원은 상기 제 1 제어 신호의 상기 제 1 상태에 응답하여 턴 오프되는 것인 구동 회로.
  10. 제 8 항에 있어서, 상기 제 2 제어 신호를 수신하는 AND 게이트를 더 포함하는 것인 구동 회로.
  11. 제 8 항에 있어서, 상기 제 1 제어 신호를 수신하는 NOR 게이트를 더 포함하는 것인 구동 회로.
  12. 제 8 항에 있어서, 상기 신호는 상기 제 1 및 제 2 제어 신호의 상기 제 2 상태에 응답하여 상기 제 1 상태로 되는 것인 구동 회로.
  13. 제 8 항에 있어서, 상기 신호는 상기 제 1 제어 신호의 상기 제 1 상태에 응답하여 상기 제 2 상태로 되는 것인 구동 회로.
  14. 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 회로로서,
    제 1 전압 레벨을 제공하는 제 1 전원 장치와,
    제 2 전압 레벨을 제공하는 제 2 전원 장치와,
    제 3 전압 레벨을 제공하는 제 3 전원 장치와,
    상기 제 1 전원 장치에 연결된 전극을 포함하는 제 1 트랜지스터와,
    상기 제 2 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터와,
    상기 제 3 전원 장치에 연결된 전극을 포함하는 제 3 트랜지스터와,
    제 1 상태와 제 2 상태를 포함하는 제 1 입력 신호와,
    제 1 상태와 제 2 상태를 포함하는 제 2 입력 신호와,
    출력 신호와,
    상기 제 1 입력 신호의 상기 제 1 및 제 2 상태에 각각 응답하여 상기 제 1 트랜지스터를 턴 온 및 턴 오프하는 제 1 장치와,
    상기 제 2 입력 신호의 상기 제 1 및 제 2 상태에 각각 응답하여 상기 제 2 트랜지스터를 턴 온 및 턴 오프하는 제 2 장치와,
    상기 제 1 및 제 2 입력 신호를 디코딩하여, 제 1 상태와 제 2 상태를 포함하는 디코딩 신호를 제공하는 디코더와,
    상기 디코딩 신호의 상기 제 1 및 제 2 상태에 각각 응답하여 상기 제 3 트랜지스터를 턴 온 및 턴 오프하는 제 3 장치를 포함하는 것인 전압 레벨 변환 회로.
  15. 제 14 항에 있어서, 상기 제 1, 제 2, 및 제 3 장치 각각은,
    제 4 전압 레벨을 제공하는 제 4 전원 장치에 연결된 게이트 전극을 포함하는 제 1 트랜지스터와,
    상기 제 1 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터를 더 포함하는 것인 전압 레벨 변환 회로.
  16. 제 14 항에 있어서, 상기 출력 신호의 전압 레벨은, 상기 제 1 입력 신호의 상기 제 1 상태와 상기 제 2 입력 신호의 상기 제 2 상태에 응답하여, 대략 상기 제 1 전압 레벨로 풀되는 것인 전압 레벨 변환 회로.
  17. 제 14 항에 있어서, 상기 출력 신호의 전압 레벨은, 상기 제 1 입력 신호의 상기 제 2 상태와 상기 제 2 입력 신호의 상기 제 1 상태에 응답하여, 대략 상기 제 2 전압 레벨로 풀되는 것인 전압 레벨 변환 회로.
  18. 제 14 항에 있어서, 상기 출력 신호의 전압 레벨은, 동일 상태인 상기 제 1 및 제 2 신호에 응답하여, 대략 상기 제 3 전압 레벨로 풀되는 것인 전압 레벨 변환 회로.
  19. 제 14 항에 있어서, 상기 디코더는 논리 NOR 게이트를 더 포함하는 것인 전압 레벨 변환 회로.
  20. 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 방법으로서,
    기준 전압을 제공하는 전류원을 제공하는 단계와,
    제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 신호를 제공하는 단계와,
    상기 제 1 전압 레벨을 제공하는 제 1 전원 장치를 제공하는 단계와,
    상기 제 1 전원 장치에 연결된 게이트 전극과, 상기 신호를 수신하는 제 1 전극과, 노드에 연결된 제 2 전극을 포함하는 제 1 트랜지스터를 제공하는 단계와,
    제 3 전압 레벨을 제공하는 제 2 전원 장치를 제공하는 단계와,
    기준 전압에서 바이어싱되는 게이트 전극과, 상기 제 2 전원 장치에 연결된 제 1 전극과, 상기 노드에 연결된 제 2 전극을 포함하는 제 2 트랜지스터를 제공하는 단계와,
    상기 노드의 전압 레벨을, 상기 신호의 상기 제 1 상태에 응답하여, 대략 제 3 전압 레벨로 풀하는 단계와,
    상기 노드의 전압 레벨을, 상기 신호의 상기 제 2 상태에 응답하여, 대략 제 2 전압 레벨로 풀하는 단계를 포함하는 것인 전압 레벨 변환 방법.
  21. 제 20 항에 있어서, 제 1 전압 레벨의 제 1 상태와 제 2 전압 레벨의 제 2 상태를 포함하는 제 1 제어 신호를 제공하는 단계와,
    상기 제 1 전압 레벨의 제 1 상태와 상기 제 2 전압 레벨의 제 2 상태를 포함하는 제 2 제어 신호를 제공하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
  22. 제 21 항에 있어서, 상기 제 1 제어 신호의 상기 제 1 상태에 응답하여, 상기 전류원을 턴 오프하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
  23. 액정 디스플레이 패널에 있어서의 전압 레벨을 변환하는 방법으로서,
    제 1 전압 레벨을 제공하는 제 1 전원 장치를 제공하는 단계와,
    제 2 전압 레벨을 제공하는 제 2 전원 장치를 제공하는 단계와,
    제 3 전압 레벨을 제공하는 제 3 전원 장치를 제공하는 단계와,
    상기 제 1 전원 장치에 연결된 전극을 포함하는 제 1 트랜지스터를 제공하는 단계와,
    상기 제 2 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터를 제공하는 단계와,
    상기 제 3 전원 장치에 연결된 전극을 포함하는 제 3 트랜지스터를 제공하는 단계와,
    제 1 상태와 제 2 상태를 포함하는 제 1 입력 신호를 제공하는 단계와,
    제 1 상태와 제 2 상태를 포함하는 제 2 입력 신호를 제공하는 단계와,
    출력 신호를 제공하는 단계와,
    상기 제 1 입력 신호의 상기 제 1 및 제 2 상태에 각각 응답하여, 상기 제 1 트랜지스터를 턴 온 및 턴 오프하는 제 1 장치를 제공하는 단계와,
    상기 제 2 입력 신호의 상기 제 1 및 제 2 상태에 각각 응답하여, 상기 제 2 트랜지스터를 턴 온 및 턴 오프하는 제 2 장치를 제공하는 단계와,
    상기 제 1 및 제 2 입력 신호를 디코딩하여, 제 1 상태와 제 2 상태를 포함하는 디코딩 신호를 제공하는 디코더를 제공하는 단계와,
    상기 디코딩 신호의 상기 제 1 및 제 2 상태에 각각 응답하여, 상기 제 3 트랜지스터를 턴 온 및 턴 오프하는 제 3 장치를 제공하는 단계를 포함하는 것인 전압 레벨 변환 방법.
  24. 제 23 항에 있어서, 제 4 전압 레벨을 제공하는 제 4 전원 장치에 연결된 게이트 전극을 포함하는 제 1 트랜지스터와, 상기 제 1 전원 장치에 연결된 전극을 포함하는 제 2 트랜지스터를, 상기 제 1, 제 2, 및 제 3 장치 각각에 제공하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
  25. 제 23 항에 있어서, 상기 출력 신호의 전압 레벨을, 상기 제 1 입력 신호의 상기 제 1 상태와 상기 제 2 입력 신호의 상기 제 2 상태에 응답하여, 대략 상기 제 1 전압 레벨로 풀하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
  26. 제 23 항에 있어서, 상기 출력 신호의 전압 레벨을, 상기 제 1 입력 신호의 상기 제 2 상태와 상기 제 2 입력 신호의 상기 제 1 상태에 응답하여, 대략 상기 제 2 전압 레벨로 풀하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
  27. 제 23 항에 있어서, 상기 출력 신호의 전압 레벨을, 동일 상태에 있는 상기 제 1 및 제 2 신호에 응답하여, 대략 상기 제 3 전압 레벨로 풀하는 단계를 더 포함하는 것인 전압 레벨 변환 방법.
KR1020040032098A 2004-05-07 2004-05-07 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버 KR100597061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040032098A KR100597061B1 (ko) 2004-05-07 2004-05-07 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040032098A KR100597061B1 (ko) 2004-05-07 2004-05-07 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버

Publications (2)

Publication Number Publication Date
KR20050106983A true KR20050106983A (ko) 2005-11-11
KR100597061B1 KR100597061B1 (ko) 2006-07-06

Family

ID=37283654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040032098A KR100597061B1 (ko) 2004-05-07 2004-05-07 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버

Country Status (1)

Country Link
KR (1) KR100597061B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927790B1 (ko) * 2008-10-28 2009-11-20 매그나칩 반도체 유한회사 멀티 기능 집적회로 및 이를 갖는 소스 드라이버 장치
US7834676B2 (en) 2009-01-21 2010-11-16 Samsung Electronics Co., Ltd. Method and apparatus for accounting for changes in transistor characteristics

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100927790B1 (ko) * 2008-10-28 2009-11-20 매그나칩 반도체 유한회사 멀티 기능 집적회로 및 이를 갖는 소스 드라이버 장치
US8780031B2 (en) 2008-10-28 2014-07-15 Magnachip Semiconductor, Ltd. Multi-functional integrated circuit and source driver having the same
US9082328B2 (en) 2008-10-28 2015-07-14 Magnachip Semiconductor, Ltd. Multi-functional integrated circuit and source driver having the same
US7834676B2 (en) 2009-01-21 2010-11-16 Samsung Electronics Co., Ltd. Method and apparatus for accounting for changes in transistor characteristics

Also Published As

Publication number Publication date
KR100597061B1 (ko) 2006-07-06

Similar Documents

Publication Publication Date Title
US8248355B2 (en) Shift register and liquid crystal display using same
US6335721B1 (en) LCD source driver
US8054934B2 (en) Shift register with no overlap effective output signal and liquid crystal display using the same
US8116424B2 (en) Shift register and liquid crystal display using same
US8373637B2 (en) Shift register and liquid crystal display using same
US8106874B2 (en) Shift register and liquid crystal display using same
US7406146B2 (en) Shift register circuit
US7986761B2 (en) Shift register and liquid crystal display device using same
US7760845B2 (en) Shift register for a liquid crystal display
JP3512763B2 (ja) 薄膜トランジスタ液晶表示装置のゲートドライバに用いられるシングルエンド型高電圧レベルシフタ
KR20040076087A (ko) 버퍼 회로 및 이를 이용한 액티브 매트릭스 표시 장치
JP2005070673A (ja) 半導体回路
JPH11251891A (ja) マルチプレクサ
US20070200816A1 (en) Decoder circuit having level shifting function and liquid crystal drive device using decoder circuit
US7952572B2 (en) Image data driving apparatus and method of reducing peak current
US20020093500A1 (en) Drive circuit and display unit for driving a display device and portable equipment
KR100597061B1 (ko) 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버
US7002373B2 (en) TFT LCD gate driver circuit with two-transistion output level shifter
US7023241B2 (en) Two-ended voltage level shifter for TFT LCD gate driver
JP2006208517A (ja) 半導体回路
JP2000221926A (ja) ラッチ回路およびこれを搭載した液晶表示装置
JPH09252240A (ja) マルチプレクサ
KR100835518B1 (ko) 레벨 쉬프트 회로
US6346900B1 (en) Driving circuit
KR100492986B1 (ko) 박막트랜지스터액정표시소자게이트구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130415

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160419

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190510

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200313

Year of fee payment: 15