KR20050104489A - 액정표시장치 및 그 구동 방법 - Google Patents
액정표시장치 및 그 구동 방법 Download PDFInfo
- Publication number
- KR20050104489A KR20050104489A KR1020040029802A KR20040029802A KR20050104489A KR 20050104489 A KR20050104489 A KR 20050104489A KR 1020040029802 A KR1020040029802 A KR 1020040029802A KR 20040029802 A KR20040029802 A KR 20040029802A KR 20050104489 A KR20050104489 A KR 20050104489A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- divided
- source drive
- liquid crystal
- timing controller
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005070 sampling Methods 0.000 claims description 14
- 230000008569 process Effects 0.000 claims description 5
- 239000000872 buffer Substances 0.000 description 17
- 230000009467 reduction Effects 0.000 description 9
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- BNPSSFBOAGDEEL-UHFFFAOYSA-N albuterol sulfate Chemical compound OS(O)(=O)=O.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1.CC(C)(C)NCC(O)C1=CC=C(O)C(CO)=C1 BNPSSFBOAGDEEL-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K7/00—Watering equipment for stock or game
- A01K7/005—Drinking bowls with anti-splash or anti-spilling features
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01K—ANIMAL HUSBANDRY; AVICULTURE; APICULTURE; PISCICULTURE; FISHING; REARING OR BREEDING ANIMALS, NOT OTHERWISE PROVIDED FOR; NEW BREEDS OF ANIMALS
- A01K7/00—Watering equipment for stock or game
- A01K7/02—Automatic devices ; Medication dispensers
- A01K7/027—Drinking equipment with water heaters, coolers or means for preventing freezing
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Animal Husbandry (AREA)
- Biodiversity & Conservation Biology (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 액정표시장치에 인가되는 데이터 신호의 지연을 방지하고, EMI(Electromagnetic Interference)로부터 신호 왜곡을 방지할 수 있는 액정표시장치 및 그 구동방법을 개시한다. 개시된 본 발명은 데이터 신호를 발생하는 타이밍 컨트롤러와; 상기 타이밍 컨트롤러로부터 발생하는 데이터 신호를 각각 독립적으로 분할하여 전송하는 신호 배선들과; 상기 신호 배선들로부터 전송되는 데이터 신호를 처리하는 복수개의 소스 드라이브 IC들과; 상기 소스 드라이브 IC들로부터 처리된 데이터 신호를 순차적으로 샘플링하여 화상을 디스플레이 하는 액정 패널을 포함하는 것을 특징으로 한다.
여기서, 상기 신호 배선들은 상기 액정패널을 4분할에 대응되도록 4개의 독립된 신호 배선들로 분할되어 있고, 상기 신호 배선들의 분할된 영역에 대응되도록 각각 소스 드라이브 IC들이 전기적으로 연결되어 있으며, 상기 신호 배선들은 홀수 번째와 짝수 번째로 구분되어 상기 타이밍 컨트롤러로부터 발생하는 포지티브와 네가티브 데이터 신호를 전송하는 것을 특징으로 한다.
Description
본 발명은 액정표시장치에 관한 것으로, 보다 구체적으로는 액정표시장치에 인가되는 데이터 신호의 지연을 방지하고, EMI(Electromagnetic Interference)에 의한 신호 왜곡을 방지할 수 있는 액정표시장치 및 그 구동방법에 관한 것이다.
평판표시장치의 일종인 액정표시장치는 화소별로 인가되는 전압에 따라서 광의 투과도가 변하는 액정의 전기적인 특성을 이용한 것으로, 다른 표시장치에 비해서 경량, 박형화이고 저 전압 구동이 가능하며, 소비전력이 적기 때문에 휴대용 컴퓨터뿐만 아니라 데스크탑형 컴퓨터의 모니터로도 널리 이용되고 있다.
이러한 특징을 갖는 액정표시장치는 화상신호 및 광에 의해 화상을 표시하는 LCD 패널, 화상을 표시하는데 필요한 화상신호를 LCD 패널로 전송하는 인쇄회로기판(Printed Circuit Board: PCB), LCD 패널 쪽으로 광을 안내하는 백라이트 어셈블리 및 이들 부재들을 고정시키기 위한 기타 고정물들로 구성된다.
이들 부재들 중 LCD 패널과 인쇄회로기판은 복수개의 소스 및 게이트 드라이브 IC와 전기적으로 연결되며, 인쇄회로기판에는 컨트롤러와 같은 각종 부품들이 실장된다.
여기서, 소스 드라이브 IC에서 생성된 데이터 신호와 게이트 드라이브 IC에서 생성된 구동 신호가 LCD 패널의 각 화소들에 인가되면, 구동 신호는 LCD 패널에 형성된 게이트 라인을 통해서 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)의 게이트 전극으로 인가됨으로써, TFT를 턴온(turn on) 또는 턴오프(turn off)시킨다.
한편, LCD 패널에 형성된 데이터 라인들을 따라 흐르는 데이터 신호는 구동 신호에 의해 TFT가 턴온(Turn On)될 경우에만 화소전극에 인가되어 화소전극과 대향전극 사이에 존재하는 액정의 배열상태를 변화시킴으로써, 투과되는 빛의 양을 조절한다.
도 1은 종래 기술에 따른 액정표시장치 구동 시스템을 도시한 도면이다.
도 1에 도시된 바와 같이, 액정표시장치(100)의 구동 시스템에서 소정 컬러 데이터와 컨트롤 신호는 컨트롤러(110)에 입력되고, 직류 전원은 전원 공급부(120)에 제공된다.
상기 전원공급부(120)에 직류 전원이 인가되면 전원 공급부(120)는 컨트롤러(110)와 계조발생부(130) 및 게이트 전압 발생부(140)의 동작에 필요한 정전압을 공급하게 된다.
여기서, 상기 컨트롤러(110)는 LCD 패널(160)과 전기적으로 연결된 소스 드라이브 파트(200)에 각종 컨트롤 신호들과 화소별 그레이 레벨을 결정하기 위한 데이터를 출력하고, 게이트 드라이브 파트(150)에도 각종 컨트롤 신호들을 출력하도록 구성된다.
또한, 상기 계조 발생부(130)는 소스 드라이브 파트(200)에 계조전압을 공급하도록 구성되며, 상기 게이트 전압발생부(140)는 게이트 드라이브 파트(150)에 턴온(Turn On)/턴오프(Turn Off) 전압 발생을 위한 전압을 공급한다.
그리고, LCD 패널(160)과 전기적으로 연결된 게이트 및 소스 드라이브 파트(150, 200)에서는 각각 게이트 신호와 데이터 신호를 생성하여 상기 LCD 패널(160)에 인가시킨다.
또한, 상기 LCD 패널(160)에는 게이트 배선(162)과 데이터 배선들(164)이 서로 교차되어 형성되고, 이들 교차점에 TFT(166)들이 각각 형성되는데, 구동 신호는 게이트 배선들(162)을 통해 TFT(166)의 게이트 전극에 인가되고 데이터 신호는 데이터 배선들(164)을 통해 소스 전극에 인가되며, 드레인 전극 쪽에는 액정 캐패시터(Clc)와 스토리지 캐패시터(Cs)가 형성된다.
한편, 상기 게이트 드라이브 파트(150)에는 구동 신호를 생성하는 복수개의 게이트 드라이브 IC가 전기적으로 연결되는데, 각 게이트 드라이브 IC의 내부에는 도면에서는 도시하지 않았지만, 시프트 레지스터와 레벨 시프트 및 증폭부로 구성된다.
그리고, 상기 소스 드라이브 파트(200)에는 도면에는 도시하지 않았지만, 복수개의 소스 드라이브 IC가 전기적으로 연결되는데, 각 소스 드라이브 IC의 내부에는 래치부, 레벨 시프터, 디지털/아날로그 컨버터 및 버퍼부로 구성된다.
도 2는 종래 기술에 따른 액정표시장치의 소스 드라이브 구동 시스템을 도시한 도면이다.
도 2에 도시된 바와 같이, 액정표시장치의 컨트롤러에 내장되어 있는 타이밍 컨트롤러(Timing Controller: T-CON, 180)에서 소스 드라이브 IC(170)에 데이터 신호를 인가하면, 상기 소스 드라이브 IC(170)에서는 LCD 패널(160) 상에 데이터 신호를 순차적으로 샘플링 시킴으로써 화상을 디스플레이 하도록 하였다.
상기 타이밍 컨트롤러(180)에서는 데이터 신호를 도트 인버젼(dot inversion) 방식에 따라 구동하기 적합한 형태로 정렬한 후, 각각의 소스 드라이브 IC(170)로 출력한다.
상기 타이밍 컨트롤러(180)에서 정렬된 데이터 신호들(R, G, B)은 상기 LCD 패널(160) 중심을 기준으로 양분된도록 형성된 복수개의 신호 배선을 따라 상기 소스 드라이브 IC(170)로 전송된다.
상기에서와 같이 LCD 패널(160) 중심을 기준으로 양분된 영역에는 복수개의 신호 배선을 통하여 데이터 신호들이 전송되고, 양분된 신호 배선에 연결되어 있는 복수개의 소스 드라이브 IC(170)는 데이터 신호를 인가 받아, 상기 LCD 패널(160) 상에 순차적으로 데이터 신호를 출력하게 된다.
상기 타이밍 컨트롤러(180)로부터 전송되는 데이터 신호는 소스 드라이브 IC(170)에 인가되는 감마 전압과 함께 조절된 다음, LCD 패널(160)에 데이터 신호를 출력하여 순차적으로 샘플링하는데, 그 구성은 제 1 래치부(Latch: 170a), 제 2 래치부(Holding Latch: 170b), 레벨 시프터(Level Shifter: 170c), 디지털/아날로그 컨버터(D/A Convertor: 170d) 및 버퍼부(Output Buffer: 170e)로 되어 있다.
상기 제 1 래치부(170a)에서는 신호 배선을 통하여 전송되는 데이터 신호를 인가 받은 다음, 이를 제 2 래치부(170b)로 출력하는데, 상기 제 2 래치부(170b)에서는 데이터 신호를 홀딩한다.
상기 제 2 래치부(170b)에서 데이터 신호를 홀딩(holding)하는 이유는, 모든 소스 드라이브 IC(170)에 순차적으로 데이터 신호를 채운 다음, 이를 동시에 레벨 시프터(level shifter: 170c)로 출력하기 위해서이다.
상기 제 2 래치부로(170b)부터 출력된 데이터 신호는 상기 레벨 시프터(170c)에서 증폭된 후에 상기 디지털/아날로그 컨버터(170d)로 출력된다.
상기 디지털/아날로그 컨버터(170d)에서는 디지털 신호인 R, G, B 데이터 신호를 아날로그 신호로 변환하는데, 이때, 계조 전압 발생부에서 출력된 계조 전압이 반영된다.
상기 디지털/아날로그 컨버터(170d)에서 반영된 계조 전압이 상기 버퍼부(170e)에 출력되고, 상기 버퍼부(170e)에서는 이를 LCD 패널(160)에 출력하여 순차적으로 매트릭스(matrix) 형태의 화소 영역으로 인가된다.
상기 도 2에서는 데이터 신호가 LCD 패널(160)의 양측 가장자리 영역까지 전달되는데, 신호 지연이 발생하기 때문에 이를 개선하기 위해서 LCD 패널(160)을 두 영역으로 나누어 데이터 신호를 전송하도록 하였다.
도 3은 종래 기술에 따라 타이밍 컨트롤러에서 소스 드라이브 IC로 데이터 신호를 전송하는 신호 배선의 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, LCD 패널을 이분하고, 이분된 영역에 배치되어 있는 소스 드라이브 IC에서 타이밍 컨트롤러로부터 전송되는 데이터 신호가 전송되는 구조이다.
즉, 상기 타이밍 컨트롤러로부터 데이터 라인 버퍼(Data Line Buffer:190)들을 따라 신호 배선에 데이터 신호가 전송되면, 상기 소스 드라이브 IC에서는 상기 신호 배선들과 전기적으로 연결되어 있는 신호선들을 이용해서 데이터 신호를 인가 받는다.
상기 인가된 데이터 신호는 상기 도 2에 설명한 소스 드라이브 IC의 신호 처리 과정에 따라 처리된 다음, 순차적으로 LCD 패널에 데이터 신호를 출력한다.
이때, 상기 타이밍 컨트롤러로부터 인출되는 신호 배선들에는 순차적으로 복수개의 소스 드라이브 IC가 연결되어 있기 때문에 차례대로 상기 신호 배선으로부터 상기 소스 드라이브 IC들이 데이터 신호들을 인가 받는다.
상기 도면에서는 도시하였지만 설명하지 않은 185는 시프트 레지스터이고, 172는 소스 드라이브 IC의 래치부이다.
그러나, 상기와 같은 종래 기술에서는 타이밍 컨트롤러로부터 인출되어 있는 복수개의 신호 배선들에 차례대로 소스 드라이브 IC들이 연결되어 있어, 상기 신호 배선 입장에서는 큰 부하가 걸리게 된다.
이와 같이 신호 배선에 걸리는 큰 부하가 신호 지연을 크게 하여 구동 신뢰성을 저하시키는 문제가 발생된다.
이와 같은 큰 부하는 상기 타이밍 컨트롤러와 가까운 곳에 배치되어 있는 소스 드라이브 IC와 가장 먼 쪽인 가장자리에 배치되어 있는 소스 드라이브 IC에서의 데이터 신호의 지연을 크게하는 문제점이 있다.
그리고 상기 신호 배선들 각각에 모두 데이터 신호가 전송되고, 각각의 데이터 신호는 동일한 길이의 신호 배선 전체에 전송되므로, 기생 저항 및 기생 커패시터에 의해서 신호에 큰 영향을 미치는 단점이 있다.
최근 액정표시장치가 대형화, 고해상도화 되어감에 따라 이와 같은 신호 배선간의 부하는 소비 전력을 증가시키고, 화질 품위에 큰 영향을 미치게 되는 문제가 있다.
본 발명은, 타이밍 컨트롤러로부터 소스 드라이브 IC에 데이터 신호를 전송하는 신호 배선의 수를 두배로 증가시키고, LCD 패널을 기준으로 이분할 된 영역에서 다시 각각 2분하여 데이터 신호를 샘플링함으로써, 신호 지연 방지 및 부하 감소로 인하여 화질 개선을 할 수 있는 액정표시장치 및 그 구동방법을 제공함에 그 목적이 있다.
상기한 목적을 달성하기 위한, 본 발명에 따른 액정표시장치는,
데이터 신호를 발생하는 타이밍 컨트롤러와;
상기 타이밍 컨트롤러로부터 발생하는 데이터 신호를 각각 독립적으로 분할하여 전송하는 신호 배선들과;
상기 신호 배선들로부터 전송되는 데이터 신호를 처리하는 복수개의 소스 드라이브 IC들과;
상기 소스 드라이브 IC들로부터 처리된 데이터 신호를 순차적으로 샘플링하여 화상을 디스플레이 하는 액정 패널을 포함하는 것을 특징으로 한다.
여기서, 상기 신호 배선들은 상기 액정패널을 4분할에 대응되도록 4개의 독립된 신호 배선들로 분할되어 있고, 상기 신호 배선들의 분할된 영역에 대응되도록 각각 소스 드라이브 IC들이 전기적으로 연결되어 있으며, 상기 신호 배선들은 홀수 번째와 짝수 번째로 구분되어 상기 타이밍 컨트롤러로부터 발생하는 포지티브와 네가티브 데이터 신호를 전송하는 것을 특징으로 한다.
그리고 상기 신호 배선들은 전자기적 간섭(EMI)을 방지하기 위하여 홀수 또는 짝수 번째 배선을 따라 포지티브와 네가티브 데이터 신호가 전송되고, 상기 분할된 신호 배선들에 데이터 신호를 전송에 함으로써, 신호 배선들간에 로드(load) 부하를 감소시킬 수 있는 것을 특징으로 한다.
본 발명에 따른 액정표시장치는,
레드, 그린, 블루로된 데이터 신호를 발생하는 타이밍 컨트롤러와;
상기 타이밍 컨트롤러로부터 발생하는 서로 다른 데이터 신호를 각각 홀수 또는 짝수 번째 배선으로 분할하여 전송하는 신호 배선들과;
상기 신호 배선들로부터 전송되는 데이터 신호를 화소 신호로 샘플링하는 복수개의 소스 드라이브 IC들과;
상기 소스 드라이브 IC들로부터 샘플링된 화소 신호에 의하여 화상을 디스플레이 하는 액정패널을 포함하는 것을 특징으로 한다.
여기서, 상기 신호 배선들은 상기 액정패널의 4분할 영역에 대응되도록 4개의 독립 배선들로 분할되어 있고, 상기 타이밍 컨트롤러에서 발생하는 데이터 신호는 포지티브와 네가티브 데이터 신호이며, 상기 소스 드라이브 IC들은 신호 배선들의 홀수 또는 짝수 번째 신호 배선들과 각각 연결되어 있는 것을 특징으로 한다.
그리고 상기 소스 드라이브 IC들은 상기 홀수 또는 짝수 번째 신호 배선들로부터 전송되는 포지티브 또는 네가티브 데이터 신호를 선택적으로 처리하고, 상기 신호 배선들은 4개의 독립 배선들로 분할된 영역에서 홀수 또는 짝수 번째 배선들로 구분되는 것을 특징으로 한다.
또한, 본 발명의 다른 실시 예에 따른 액정표시장치 구동방법은,
액정표시장치의 타이밍 컨트롤러로부터 데이터 신호를 발생하는 단계와;
상기 타이밍 컨트롤러로부터 발생된 데이터 신호를 다수개의 영역으로 분할된 신호 배선들에 전송하는 단계와;
상기 분할된 신호 배선들로부터 각각 데이터 신호를 인가 받아 소스 드라이브 IC들에서 신호 처리하는 단계와;
상기 소스 드라이브 IC들에서 각각 처리된 데이터 신호를 액정 패널에 출력하여 화상을 디스플레이 하는 단계;를 포함하는 것을 특징으로 한다.
여기서, 상기 타이밍 컨트롤러에서는 데이터 신호를 포지티브와 네가티브를 선택적으로 발생하고, 상기 소스 드라이브 IC들에서는 포지티브와 네가티브 데이터 신호를 각각 선택적으로 처리하여 전자기적 간섭(EMI)에 의한 신호 왜곡을 방지하며, 상기 분할된 신호 배선들을 따라 전송되는 신호들에 대응되도록 액정 패널의 디스플레이 영역이 분할되어 디스플레이 되는 것을 특징으로 한다.
그리고 상기 액정 패널은 포지티브 또는 네가티브 데이터 신호에 의해서 화상을 디스플레이하고, 상기 신호 배선들의 분할에 의해 액정 패널에 인가되는 데이터 신호의 지연을 방지하는 것을 특징으로 한다.
본 발명에 의하면, 타이밍 컨트롤러로부터 소스 드라이브 IC에 데이터 신호를 전송하는 신호 배선의 수를 두배로 증가시키고, LCD 패널을 기준으로 이분할된 영역에서 다시 각각 2분하여 데이터 신호를 샘플링함으로써, 신호 지연 방지 및 부하 감소로 인하여 화질 개선을 할 수 있다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 4는 본 발명에 따른 액정표시장치의 소스 드라이브 구동 시스템을 도시한 도면이다.
도 4에 도시된 바와 같이, 타이밍 컨트롤러(Timing Controller: 210)부터 인출 되는 신호 배선들은 LCD 패널(200)의 중심을 기준으로 양측으로 양분되어 있고, 다시 양분된 영역에서 각각 두 부분으로 신호 배선들이 분할되어 있다.
따라서, 상기 LCD 패널(200)은 4 영역으로 분할되어 데이터 샘플링 신호가 인가된다.
종래 기술에서는 상기 타이밍 컨트롤러(210)에서 양측으로 신호 배선들이 이분되어 있었지만, 본 발명에서는 신호 배선들의 수를 두배로 증가시키고, LCD 패널(200)을 중심으로 이분된 영역에서 다시, 이분하여 전체적으로 4 분할된 데이터 신호를 상기 LCD 패널(200)에 인가할 수 있도록 하였다.
그러므로, 상기 타이밍 컨트롤러(210)에서 인가되는 데이터 신호는 4 분할된 신호 배선들에 의해서 4 영역으로 각각 신호가 전송된다. 그래서 각각 4 분할된 상기 신호 배선들에 전기적으로 연결되는 소스 드라이브 IC들(201)의 수는 종래보다 2배 줄어들기 때문에 신호 배선들에서 발생하는 로드 캡(load cap)은 감소하게 된다.
상기 타이밍 컨트롤러(210)로부터 상기 신호 배선들을 따라 데이터 신호가 전송될 때, 신호 배선들 사이에서 발생하는 로드 캡의 감소는 데이터 신호를 소스 드라이브 IC들(201)에 인가하기 위하여 버퍼링하는 버퍼의 크기를 줄일 수 있는 이점이 있다.
아울러, 상기 신호 배선들 간의 로드 캡 감소는 소스 드라이브 IC들에 각각 인가되는 데이터 신호의 주파수를 감소시켜, 신호 지연 없는 빠른 데이터 신호를 전송할 수 있도록 한다.
그리고 상기 신호 배선들 각각에 걸리는 로드 캡의 감소는 신호 감쇄를 줄일 수 있어 전체적으로 시스템의 소비 전력을 줄일 수 있게 된다.
도 4에 도시된 도면을 보면은 LCD 패널(200)에 배치되는 소스 드라이브 IC들(201)의 수는 동일하지만, 타이밍 컨트롤러(210)로부터 인출되는 4 분할된 신호 배선들 각각에 연결되어 있는 소스 드라이브 IC들(201)의 수는 감소하였음으로 볼 수 있다.
분할된 상기 신호 배선에 각각 연결된 소스 드라이브 IC들(201)은 상기 LCD 패널(200)의 1/4 영역에 대응되는 데이터 신호를 래치 한 후에 LCD 패널(200)에 순차적으로 데이터 신호를 샘플링하기 때문에 신호 처리가 빠르고, 상기 신호 배선들 간에 큰 로드가 걸리지 않는 이점이 있다.
본 발명에서 제안한 4분할 신호 배선 구조에 따라 타이밍 컨트롤러(210)로부터 LCD 패널(200)까지 신호가 전송되는 과정은 다음과 같다.
먼저, 상기 타이밍 컨트롤러(210)로부터 인출되어 있는 신호 배선들의 구조는 LED 패널(200)의 중심을 기준으로 양측으로 각각 2분할되어 있고. 2 분할 영역에서 다시 이분할되어, 전체적으로 4 분할 영역으로 나뉘어져 있다.
상기 신호 배선들의 4 분할 영역에는 서로 독립적으로 데이터 신호들이 전송되고, 분할된 신호 배선들 각각에는 소스 드라이브 IC들(201)이 4 군으로 분리되어 연결되어 있다.
이렇게 4 분할된 신호 배선들 각각에는 상기 타이밍 컨트롤러(210)로부터 전송되는 데이터 신호를 상기 신호 배선들에 연결되어 있는 소스 드라이브 IC들(201)의 제 1 래치부(Latch: 201a)에 전달되고, 상기 제 1 래치부(201a)에 전달된 데이터 신호는 제 2 래치부(Holding Latch: 201b)에 전달되어 데이터 신호를 홀딩(holding)한다.
상기 제 2 래치부(201b)에서 홀딩된 데이터 신호를 출력하면 레벨 시프터(201c)에서 신호를 증폭한 다음, 디지털/아날로그 컨버터(201d)로 출력된다.
상기 디지털/아날로그 컨버터(201d)에서는 디지털 신호인 데이터 신호(R, G, B)를 아날로그 신호로 변환하는데, 이때, 계조 전압 발생부에서 출력된 계조 전압이 반영된다.
상기 디지털/아날로그 컨버터(201d)에서 반영된 계조 전압이 상기 버퍼부(Output Buffer: 201e)에 출력되고, 상기 버퍼부(201e)에서는 데이터 신호를 LCD 패널(200)에 신호를 인가하여 화상이 인가된다.
이때, 상기 LCD 패널(200)을 기준으로 4분할된 영역에 대응되도록 서로 독립적으로 데이터 신호들이 샘플링되기 때문에 4 영역으로 나뉘어진 소스 드라이브 IC들(201)의 버퍼부(201e)에서는 인접한 다른 소스 드라이브 IC들(201)의 버퍼부(201e)들과 타이밍을 맞추어 상기 LED 패널(200)의 4분할 영역에 데이터 신호를 인가하게 된다.
도 5는 본 발명에 따라 타이밍 컨트롤러에서 소스 드라이브 IC로 데이터 신호를 전송하는 신호 배선의 구조 도시한 도면이다.
도 5에 도시된 바와 같이, LCD 패널에 데이터 신호가 샘플링되는 영역은 패널을 중심으로 2 분할하고, 2분할된 영역을 다시 2분할하여 전체적으로 4 분할 영역으로 분할시켰다.
이와 대응되도록 타이밍 컨트롤러로부터 인출되는 신호 배선들도 4 분할 영역으로 구분된다.
따라서, 상기 LCD 패널을 중심으로 이분할된 영역에 대응되는 분할된 신호 배선들을 확대하면, 신호 배선들이 종래보다 2배 많게 형성되어 있고, 각각은 다시 A 영역과 B 영역으로 분할되어 있음을 볼 수 있다.
상기 A 영역에서는 소스 드라이브 IC들이 독립적으로 연결되어 있고, B 영역에서도 소스 드라이브 IC들이 독립적으로 연결되어 있어, LCD 패널의 1/4 영역에 대하여 데이터 신호를 순차적으로 샘플링한다.
상기 타이밍 컨트롤러로부터 인출되는 신호 배선의 수는 2배이지만, 각각의 배선들은 이분할되고, 이분할된 배선에는 소스 드라이브 IC들 중에서 1/4만이 연결되기 때문에 상기 신호 배선들에 걸리는 로드가 종래 기술에 비해서 절반으로 줄어든다.
이렇게 신호 배선들에 걸리는 로드가 두배로 줄어드는 것은 상기 타이밍 컨트롤러와 신호 배선들 사이에 연결되어 있는 버퍼의 크기를 줄일 수 있는 이점이 있다.
즉, 상기 타이밍 컨트롤러로부터 전송되는 데이터 신호는 신호 배선의 입력단에 배치되어 있는 데이터 라인 버퍼(Data Line Buffer: 209)를 거쳐서 분할된 신호 배선들에 데이터 신호를 전달하는데, 이분할된 신호 배선들 각각에 연결된 소스 드라이브 IC의 수가 종래보다 적기 때에 적은 크기의 버퍼를 사용하여 구동할 수 있다.
또한, 상기 신호 배선들을 따라 배치되어 있는 시프트 레지스터들(205)도 이분할된 소스 드라이브 IC들에 해당하는 영역에서만, 데이터 신호를 시프트 시키기 때문에 신호 지연이나 신호 왜곡 현상을 줄일 수 있는 장점이 있다.
도면에서는 도시하였지만, 설명하지 않은 202는 소스 드라이브 IC의 래치부를 나타낸다.
도 6은 본 발명에 따른 다른 실시 예로서 EMI 현상을 방지할 수 있는 소스 드라이브 구동 시스템을 도시한 도면이다.
도 6에 도시된 바와 같이, 타이밍 컨트롤러(Timing Controller: 210)로부터 소스 드라이브 IC들(301)에 데이터 신호를 인가하기 위한 신호 배선이 LCD 패널(200)을 중심으로 이분할하고, 이때 이분할 신호 배선들은 홀수 배선(odd)과 짝수 배선(even)으로 분리하여 배치된다.
그러므로 이분할된 영역에 배치되어 있는 소스 드라이브 IC들(301)은 서로 교대로 짝수 번째(even) 신호 배선과 홀수 번째(odd) 신호 배선으로부터 데이터 신호를 인가 받아 데이터 신호를 샘플링하도록 하였다.
예를 들어 상기 홀수 번째 신호 배선(odd)에서는 포지티브(positive) 데이터 신호를 샘플링하고, 상기 짝수 번째 신호 배선(even)에서는 네가티브(negative) 데이터 신호를 샘플링하도록 한다.
즉, 상기 타이밍 컨트롤러(210)로부터 데이터 신호의 변화량을 판별하여 네가티브 데이터 신호 또는 포지티브 데이터 신호를 선택적으로 출력하게 되면, 이분할 영역에 각각 배치되어 있는 소스 드라이브 IC들(301)이 각각 선택적으로 네가티브 데이터 신호 또는 포지티브 데이터 신호를 샘플링하도록 하였다.
상기 LED 패널(200)을 기준으로 이분할된 영역에 배치되어 있는 소스 드라이브 IC들(301)이 데이터 변화량에 따라 선택적으로 홀수 신호 배선(odd) 또는 짝수 신호 배선(even)으로부터 신호를 전달받아 처리할 수 있으므로, 각각의 소스 드라이브 IC(301)에서의 처리량이 감소된다.
이와 같은 방식으로 소스 드라이브 IC들(301)이 데이터 신호들을 샘플링하게 되면, 상기 신호 배선으로 전달되는 데이터 신호들 중 그 변화량이 종래보다 작기 때문에 EMI에 의한 신호 불량을 방지할 수 있다.
도면에서는 도시하지 않았지만, 설명하지 않은 301a, 301b, 301c, 301d, 301e는 상기 도 4에서 설명한 소스 드라이브 IC의 제 1 래치부, 제 2 래치부, 레벨 시프터, 디지털/아날로그 컨버터, 버퍼부를 나타낸다.
도 7은 본 발명의 또 다른 실시 예를 설명하기 위한 도면이다.
도 7에 도시된 바와 같이, 타이밍 컨트롤러(210)부터 인출되는 신호 배선들은 각각 홀수(odd) 또는 짝수(even)로 구분하여, LCD 패널(200)의 중심을 기준으로 양측에 배치되어 있다.
상기 LCD 패널(200)의 중심을 기준으로 양측으로 짝수(even)와 홀수(odd)로 구분된 신호 배선들은 다시 짝수(even)와 홀수(odd)로 이분된 신호 배선들로 구성된다.
즉, 상기 LCD 패널(200)은 4 영역으로 각각 분할되어 데이터 신호를 샘플링하도록 되어 있고, 각각의 4분할 영역에 데이터 신호를 샘플링할 때에는 홀수(odd) 또는 짝수(even) 번째 신호 배선으로부터 포지티브와 네가티브 데이터 신호들을 선택적으로 샘플링하도록 하였다.
따라서, 상기 LCD 패널(200)의 4분할에 대응되는 영역으로 구분하여 신호 배선들 사이에 로드 캡을 감소시키고, 아울러 포지티브와 네가티브 데이터 신호를 선택적으로 샘플링함으로써 EMI에 의한 신호 왜곡 현상을 방지할 수 있는 이점이 있다.
도 7에서는 도 4에 도시된 바와 같이, LCD 패널(200)을 기준으로 4분할 영역으로 구분된 것은 동일하지만, 각각의 신호 배선들이 다시 홀수(odd)와 짝수(even) 배선으로 구분되어 데이터 신호를 샘플링하는 점이 차이가 있다.
따라서, 각각 4 분할된 상기 신호 배선들에 데이터 신호가 전송되고, 분할된 영역에 대해서만 샘플링을 진행하므로 신호 배선들 간에 로드 캡(Load Cap)이 감소되고, 데이터 신호를 샘플링할 때, 홀수 배선(odd)과 짝수 배선(even)에서 선택적으로 서로 다른 극성의 신호를 처리하므로 EMI를 방지할 수 있다.
상기 타이밍 컨트롤러(210)로부터 상기 신호 배선들을 따라 데이터 신호가 전송될 때, 신호 배선들 사이에서 발생하는 로드 캡의 감소는 데이터 신호를 소스 드라이브 IC들(401)에 인가하기 위하여 버퍼링하는 버퍼의 크기를 줄일 수 있는 이점이 있다.
아울러, 상기 신호 배선들 간의 로드 캡 감소는 소스 드라이브 IC들에 각각 인가되는 데이터 신호의 주파수를 감소시킬 수 있게 되는데, 이로 인하여 신호 지연 없는 빠른 데이터 신호 전송이 가능해진다.
그리고 상기 신호 배선들 각각에 걸리는 로드 캡의 감소는 신호 감쇄를 줄일 수 있어 전체적으로 시스템의 소비 전력을 줄일 수 있게 된다.
도 7에 도시된 도면을 보면은 LCD 패널에 배치되는 소스 드라이브 IC들(401)의 수는 도 4와 달리 두배로 증가하는데, 이것은 포지티브 데이터 신호와 네가티브 데이터 신호를 각각 선택적으로 샘플링하기 때문이다.
하지만, 상기 타이밍 컨트롤러(210)로부터 인출되는 4 분할된 신호 배선들 각각에 연결되어 있는 소스 드라이브 IC들(401)의 수는 증가한 것처럼 보이지만, 각각 선택적으로 데이터 신호를 샘플링하므로 신호 처리량은 종래 기술에 비해서 감소한다.
이와 같은 구조를 갖는 소스 구동 시스템의 신호 처리 과정을 보면은, 타이밍 컨트롤러로부터 홀수와 짝수 번째 신호 배선들에 각각 포지티브와 네가티브 데이터 신호를 전송한다.
상기 데이터 신호를 샘플링하는 소스 드라이브 IC는 홀수와 짝수에 대응될 수 있도록 두 개의 드라이브 IC가 구동한다. 이때, 홀수와 짝수의 선택은 인접한 데이터 신호의 변화량에 따라 감소율이 적은 방향으로 선택한다.
따라서, 데이터 신호의 변화량이 적기 때문에 EMI에 의한 신호 왜곡 특성을 방지할 수 있다.
상기 홀수 또는 짝수 번째 신호 배선들로부터 데이터 신호가 각각 전송되면, 신호 처리 방식은 도 4에 설명한 바와 같이, 제 1 래치부(401a)와 제 2 래치부(401b)를 거쳐, 레벨 시프터(401c)로 출력한다.
상기 레벨 시프터(401d)에서 레벨 업된 데이터 신호는 디지털/아날로그 컨버터(401d)와 버퍼부(401e)를 통하여 상기 LCD 패널(200)로 인가된다.
따라서, 데이터 신호에 의한 EMI 현상을 방지하면서, 신호 지연, 부하 감소 및 화질 개선을 할 수 있는 장점이 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 타이밍 컨트롤러로부터 소스 드라이브 IC에 데이터 신호를 전송하는 신호 배선의 수를 두배로 증가시키고, LCD 패널을 기준으로 이분할된 영역에서 다시 각각 2분하여 데이터 신호를 샘플링함으로써, 신호 지연 방지 및 부하 감소로 인하여 화질 개선을 할 수 있는 효과가 있다.
아울러, 타이밍 컨트롤러로부터 포지티브 데이터 신호 또는 네가티브 데이터 신호를 홀수 번째와 짝수 번째 신호 배선들에 각각 인가함으로써, EMI에 따른 신호 불량을 방지할 수 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
도 1은 종래 기술에 따른 액정표시장치 구동 시스템을 도시한 도면.
도 2는 종래 기술에 따른 액정표시장치의 소스 드라이브 구동 시스템을 도시한 도면.
도 3은 종래 기술에 따라 타이밍 컨트롤러에서 소스 드라이브 IC로 데이터 신호를 전송하는 신호 배선의 구조를 도시한 도면.
도 4는 본 발명에 따른 액정표시장치의 소스 드라이브 구동 시스템을 도시한 도면.
도 5는 본 발명에 따라 타이밍 컨트롤러에서 소스 드라이브 IC로 데이터 신호를 전송하는 신호 배선의 구조 도시한 도면.
도 6은 본 발명에 따른 다른 실시 예로서 EMI 현상을 방지할 수 있는 소스 드라이브 구동 시스템을 도시한 도면.
도 7은 본 발명의 또 다른 실시 예를 설명하기 위한 도면.
*도면의 주요 부분에 대한 부호의 설명*
200: LCD 패널 210: 타이밍 컨트롤러
201: 소스 드라이브 IC 201a: 제 1 래치부
201b: 제 2 래치부 201c: 레벨 시프터
201d: 디지털/아날로그 컨버터 201e: 버퍼부
Claims (18)
- 데이터 신호를 발생하는 타이밍 컨트롤러와;상기 타이밍 컨트롤러로부터 발생하는 데이터 신호를 각각 독립적으로 분할하여 전송하는 신호 배선들과;상기 신호 배선들로부터 전송되는 데이터 신호를 처리하는 복수개의 소스 드라이브 IC들과;상기 소스 드라이브 IC들로부터 처리된 데이터 신호를 순차적으로 샘플링하여 화상을 디스플레이 하는 액정 패널을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 신호 배선들은 상기 액정 패널을 4분할에 대응되도록 4개의 독립된 신호 배선들로 분할되어 있는 것을 특징으로 하는 액정표시장치.
- 제 1 또는 제 2 항에 있어서,상기 신호 배선들의 분할된 영역에 대응되도록 각각 소스 드라이브 IC들이 전기적으로 연결되어 있는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 신호 배선들은 홀수 번째와 짝수 번째로 구분되어 상기 타이밍 컨트롤러로부터 발생하는 포지티브와 네가티브 데이터 신호를 전송하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 신호 배선들은 전자기적 간섭(EMI)을 방지하기 위하여 홀수 또는 짝수 번째 배선을 따라 포지티브와 네가티브 데이터 신호가 전송되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 분할된 신호 배선들에 데이터 신호를 전송에 함으로써, 신호 배선들간에 로드 부하를 감소시킬 수 있는 것을 특징으로 하는 액정표시장치.
- 레드, 그린, 블루로된 데이터 신호를 발생하는 타이밍 컨트롤러와;상기 타이밍 컨트롤러로부터 발생하는 서로 다른 데이터 신호를 각각 홀수 또는 짝수 번째 배선으로 분할하여 전송하는 신호 배선들과;상기 신호 배선들로부터 전송되는 데이터 신호를 화소 신호로 샘플링하는 복수개의 소스 드라이브 IC들과;상기 소스 드라이브 IC들로부터 샘플링된 화소 신호에 의하여 화상을 디스플레이 하는 액정 패널을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 신호 배선들은 상기 액정 패널의 4분할 영역에 대응되도록 4개의 독립 배선들로 분할되어 있는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 타이밍 컨트롤러에서 발생하는 데이터 신호는 포지티브와 네가티브 데이터 신호 인 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 소스 드라이브 IC들은 신호 배선들의 홀수 또는 짝수 번째 신호 배선들과 각각 연결되어 있는 것을 특징으로 하는 액정표시장치.
- 제 7 또는 제 9 항에 있어서,상기 소스 드라이브 IC들은 상기 홀수 또는 짝수 번째 신호 배선들로부터 전송되는 포지티브 또는 네가티브 데이터 신호를 선택적으로 처리하는 것을 특징으로 하는 액정표시장치.
- 제 8 항에 있어서,상기 신호 배선들은 4개의 독립 배선들로 분할된 영역에서 홀수 또는 짝수 번째 배선들로 구분되는 것을 특징으로 하는 액정표시장치.
- 액정표시장치의 타이밍 컨트롤러로부터 데이터 신호를 발생하는 단계와;상기 타이밍 컨트롤러로부터 발생된 데이터 신호를 다수개의 영역으로 분할된 신호 배선들에 전송하는 단계와;상기 분할된 신호 배선들로부터 각각 데이터 신호를 인가 받아 소스 드라이브 IC들에서 신호 처리하는 단계와;상기 소스 드라이브 IC들에서 각각 처리된 데이터 신호를 액정 패널에 출력하여 화상을 디스플레이 하는 단계; 를 포함하는 것을 특징으로 하는 액정표시장치 구동방법.
- 제 13 항에 있어서,상기 타이밍 컨트롤러에서는 데이터 신호를 포지티브와 네가티브를 선택적으로 발생하는 것을 특징으로 하는 액정표시장치 구동방법.
- 제 13 또는 제 14 항에 있어서,상기 소스 드라이브 IC들에서는 포지티브와 네가티브 데이터 신호를 각각 선택적으로 처리하여 전자기적 간섭(EMI)에 의한 신호 왜곡을 방지하는 것을 특징으로 하는 액정표시장치 구동방법.
- 제 13 항에 있어서,상기 분할된 신호 배선들을 따라 전송되는 신호들에 대응되도록 액정 패널의 디스플레이 영역이 분할되어 디스플레이 되는 것을 특징으로 하는 액정표시장치 구동방법.
- 제 13 항에 있어서,상기 액정 패널은 포지티브 또는 네가티브 데이터 신호에 의해서 화상을 디스플레이 하는 것을 특징으로 하는 액정표시장치 구동방법.
- 제 13 항에 있어서,상기 신호 배선들의 분할에 의해 액정 패널에 인가되는 데이터 신호의 지연을 방지하는 것을 특징으로 하는 액정표시장치 구동방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029802A KR100623791B1 (ko) | 2004-04-29 | 2004-04-29 | 액정표시장치 및 그 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040029802A KR100623791B1 (ko) | 2004-04-29 | 2004-04-29 | 액정표시장치 및 그 구동 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050104489A true KR20050104489A (ko) | 2005-11-03 |
| KR100623791B1 KR100623791B1 (ko) | 2006-09-19 |
Family
ID=37282017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040029802A KR100623791B1 (ko) | 2004-04-29 | 2004-04-29 | 액정표시장치 및 그 구동 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100623791B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110017280A (ko) * | 2009-08-13 | 2011-02-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| US9799250B2 (en) | 2014-06-09 | 2017-10-24 | Samsung Display Co., Ltd. | Data driver |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101404545B1 (ko) | 2007-07-05 | 2014-06-09 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 및 구동 방법과 표시 장치 |
-
2004
- 2004-04-29 KR KR1020040029802A patent/KR100623791B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8493310B2 (en) | 2007-02-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Liquid crystal display device having time controller and source driver that can reuse intellectual property blocks |
| KR20110017280A (ko) * | 2009-08-13 | 2011-02-21 | 엘지디스플레이 주식회사 | 액정표시장치 |
| US9799250B2 (en) | 2014-06-09 | 2017-10-24 | Samsung Display Co., Ltd. | Data driver |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100623791B1 (ko) | 2006-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7808493B2 (en) | Displaying apparatus using data line driving circuit and data line driving method | |
| US7038652B2 (en) | Apparatus and method data-driving for liquid crystal display device | |
| KR101286541B1 (ko) | 액정표시장치 | |
| US8159431B2 (en) | Electrooptic device and electronic apparatus | |
| JP2008116964A (ja) | 液晶表示装置及びその駆動方法 | |
| US7157740B2 (en) | Electro-optical device and electronic apparatus | |
| US20050285842A1 (en) | Liquid crystal display device and method of driving the same | |
| JP2004094014A (ja) | 表示装置 | |
| US20100164856A1 (en) | Field sequential display with overlapped multi-scan driving and method thereof | |
| KR20080002140A (ko) | 액정표시장치 | |
| KR20080041089A (ko) | 액정표시장치와 그 구동방법 | |
| US20090267965A1 (en) | Data Driving Circuits for Low Color Washout Liquid Crystal Devices | |
| KR100920341B1 (ko) | 액정 표시 장치 | |
| US8305328B2 (en) | Multimode source driver and display device having the same | |
| US20210005152A1 (en) | Driving method and driving device of display panel, and display device | |
| KR20050097032A (ko) | 액정표시장치의 구동장치 및 방법 | |
| KR20030061552A (ko) | 데이터 전송 장치 및 방법 | |
| KR100623791B1 (ko) | 액정표시장치 및 그 구동 방법 | |
| KR101112063B1 (ko) | 게이트드라이버 및 이를 구비한 액정표시장치 | |
| KR101487225B1 (ko) | 액정표시장치 | |
| KR100849098B1 (ko) | 액정표시장치 | |
| KR20030058140A (ko) | 액정표시장치의 구동방법 | |
| KR20090059217A (ko) | 액정표시장치 구동방법 | |
| US20080018580A1 (en) | Apparatus for driving a display device and method therefor | |
| KR20020071569A (ko) | 액정 표시 장치 및 그 구동 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130619 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 14 |