KR20050102211A - 플라즈마 디스플레이 패널의 전극구조 - Google Patents

플라즈마 디스플레이 패널의 전극구조 Download PDF

Info

Publication number
KR20050102211A
KR20050102211A KR1020040027377A KR20040027377A KR20050102211A KR 20050102211 A KR20050102211 A KR 20050102211A KR 1020040027377 A KR1020040027377 A KR 1020040027377A KR 20040027377 A KR20040027377 A KR 20040027377A KR 20050102211 A KR20050102211 A KR 20050102211A
Authority
KR
South Korea
Prior art keywords
electrode
width
display panel
plasma display
scan
Prior art date
Application number
KR1020040027377A
Other languages
English (en)
Other versions
KR100579332B1 (ko
Inventor
이병호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020040027377A priority Critical patent/KR100579332B1/ko
Publication of KR20050102211A publication Critical patent/KR20050102211A/ko
Application granted granted Critical
Publication of KR100579332B1 publication Critical patent/KR100579332B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/24—Sustain electrodes or scan electrodes
    • H01J2211/245—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 전극구조에 관한 것으로, 특히 방전지연 현상에 의한 휘도단차를 개선하도록 하여 고속 구동을 가능하게 하는 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.
본 발명에 따른 플라즈마 디스플레이 패널의 전극구조는 상부기판 상에 형성되어진 주사/유지전극 및 공통유지전극과, 하부기판 상에 형성되어진 어드레스전극이 구비되고, 상기 주사/유지전극 및 공통유지전극은 ITO전극과 버스전극으로 구성되는 플라즈마 디스플레이 패널의 전극구조에 있어서,
상기 공통유지전극의 폭과 주사/유지전극 폭을 비대칭으로 형성하는 것을 특징으로 한다.
본 발명은 주사/유지전극에 비해 공통유지전극의 폭을 넓게 형성함으로서, 방전지연 현상에 의한 휘도단차를 개선하는 하여 고속 구동을 가능하게 하는 효과가 있고, 또, 방전 특성이 안정됨에 따라 풀 화이트 및 피크 휘도가 향상되는 효과가 있다.

Description

플라즈마 디스플레이 패널의 전극구조{Electrode Structure Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 전극구조에 관한 것으로, 특히 방전지연 현상에 의한 휘도단차를 개선하도록 하여 고속 구동을 가능하게 하는 플라즈마 디스플레이 패널의 전극구조에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(이하 'PDP'라 함)이 주목받고 있다. PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 3전극 교류 면방전형 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사/유지전극(12Y) 및 공통유지전극(12Z)과, 하부기판(18)상에 형성되어진 어드레스전극(20X)을 구비한다.
주사/유지전극(12Y)과 공통유지전극(12Z)이 나란하게 형성된 상부기판(10)에는 상부 유전층(14)과 보호막(16)이 적층된다.
상기 상부 유전층(14)에는 플라즈마 방전 시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전층(22), 격벽(24)이 형성되며, 하부 유전층(22)과 격벽(24) 표면에는 형광체(26)가 도포된다. 어드레스전극(20X)은 주사/유지전극(12Y) 및 공통유지전극(12Z)과 교차되는 방향으로 형성된다.
격벽(24)은 어드레스전극(20)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체(26)는 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하판과 격벽 사이에 마련된 방전공간에는 가스방전을 위한 불활성 가스가 주입된다.
도 2를 참조하면, 3전극 교류 면방전형 PDP의 구동장치는 ｍ×ｎ 개의 방전 셀들(1)이 주사/유지 전극라인들(Y1 내지 Ym), 공통유지전극라인들(Z1 내지 Zm) 및 어드레스 전극라인들(X1 내지 Xn)의 교차부에 매트릭스 형태로 배치된 PDP(30)와, 주사/유지 전극라인들(Y1 내지 Ym)을 구동하기 위한 주사/유지 구동부(32)와, 공통유지 전극라인들(Z1 내지 Zm)을 구동하기 위한 공통유지 구동부(34)와, 기수번째 어드레스전극라인들(X1, X3, …, Xn-3, Xn-1)과 우수 번째 어드레스전극라인들(X2, X4, …, Xm-2, Xm)로 분할 구동하기 위한 제1 및 제2 어드레스 구동부(36A,36B)를 구비한다.
주사/유지 구동부(32)와 공통유지 구동부(34)는 도 3에 도시된 바와 같이 주사/유지전극라인들(Y1 내지 Ym)과 공통유지 전극라인들(Z1 내지 Zm)에 공통적으로 라이팅 펄스(RPy, RPz)를 공급하여 모든 방전 셀들에서 방전이 발생되게 함으로써 모든 방전 셀들을 초기화하게 된다.
이러한, 리셋기간에 이어 주사/유지 구동부(32)는 주사/유지 전극라인들(Y1 내지 Ym)에 순차적으로 주사펄스(SP)를 공급함과 아울러 제1 및 제2 어드레스 구동부(36A, 36B)는 그 주사펄스(SP)에 동기 되는 데이터펄스(DP)를 어드레스전극라인들(X1 내지 Xn)에 공급함으로써 선택적인 어드레스방전이 발생되게 한다.
이러한, 어드레스 방전기간에 이어 주사/유지 구동부(32)와 공통유지 구동부(34)는 주사/유지 전극라인들(Y1 내지 Ym)과 공통유지 전극라인들(Z1 내지 Zm)에 교번적으로 유지펄스(SUSP)를 공급함으로써, 상기 어드레스방전이 발생된 방전 셀들에서 방전이 소정의 기간동안 유지되게 한다.
이러한, 3전극 교류 면방전형 PDP는 상기 리셋기간과 어드레스기간 및 방전유지기간을 가지는 다수개의 서브필드로 분리되어 구동되고, 각 서브필드 기간에는 비디오 데이터의 가중치에 비례시킨 횟수의 발광이 진행됨으로써 계조표시가 행해지게 된다. 실례로, 8비트의 비디오 데이터를 이용하여 256 계조로 화상이 표시되는 경우 각 방전셀(1)에서의 1 프레임 표시 기간(예를 들면, 1/60초=약 16.7msec)은 도 4에 도시된 바와 같이 8개의 서브 필드(SF1 내지 SF8)로 분할하게 된다.
각 서브 필드(SF1 내지 SF8)에서 리셋 기간 및 어드레스 기간은 동일하게 할당되는 반면에 방전유지 기간에는 1:2:4:8:…:128의 비율로 가중치를 부여하여 할당되게 된다.
이러한, 서브필드 구동방법에서는 휘도에 기여하지 않는 리셋기간과 어드레스 기간이 차지하는 시간에 의해 방전유지기간이 그 만큼 줄어들게 되므로 휘도가 낮은 문제점이 있다.
예를 들어, 480개의 주사라인을 싱글 스캔(single scan) 하는 경우 한 프레임 내에서 필요한 어드레스 기간은 1라인 주사시간(즉, 주사펄스의 폭)×480 주사라인×8 서브필드를 필요로 하게 된다.
확실한 어드레스 방전을 위해 3μs 정도의 펄스폭을 가지는 주사펄스를 사용하는 경우, 어드레스기간으로는 총 11.52ms가 소요되고 리셋기간까지 포함한다면 13ms 이상이 소요되므로 한 프레임 내에서 방전유지기간에 할당될 수 있는 시간은 16.67ms-13ms로 절대적으로 부족하여 휘도가 낮은 문제점이 있다.
나아가, 주사라인 수가 늘어나는 고해상도의 PDP에 종래의 PDP 구동방법을 이용하는 경우 어드레스기간의 증가에 의해 방전유지기간이 더욱 부족하게 되어 디스플레이 자체가 불가능해지게 된다. 여기서, 어드레스기간의 단축을 위해 주사펄스의 폭을 줄이는 방법을 고려할 수 있으나 주사펄스의 폭을 2.5μs 이하로 줄이는 경우 PDP 고유의 특성인 방전 지연 현상에 의해 오방전이 발생할 우려가 있다.
이러한 PDP의문제점을 해결하기 위하여, 고속 어드레싱으로 어드레스기간을 줄이기 위한 방법들이 제안되고 있다. 종래의 고속 어드레싱 방법들 중 패널을 상하로 분할하여 더블 스캔 함으로써 어드레스 기간을 1/2로 단축하는 방법이 있다.
그러나, 이 화면분할 구동방법에서는 주사/유지 전극라인들 및 어드레스 전극라인들을 상하로 분할하여 구동해야 하므로 구동 드라이버 IC의 수가 두배로 증가함으로써 PDP의 제조 원가가 상승되는 단점이 있다.
따라서, 구동 드라이버 IC의 수를 증가시키지 않고도 어드레스 기간을 단축시켜 휘도를 향상하도록 하는 플라즈마 디스플레이 패널의 전극구조가 시급히 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하고자 제안된 것으로서, 본 발명의 목적은 특히 방전지연 현상에 의한 휘도단차를 개선하도록 하여 고속 구동을 가능하게 하는 플라즈마 디스플레이 패널의 전극구조를 제공하는데 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 전극구조는 상부기판 상에 형성되어진 주사/유지전극 및 공통유지전극과, 하부기판 상에 형성되어진 어드레스전극이 구비되고, 상기 주사/유지전극 및 공통유지전극은 ITO전극과 버스전극으로 구성되는 플라즈마 디스플레이 패널의 전극구조에 있어서,
상기 공통유지전극의 폭과 주사/유지전극 폭을 비대칭으로 형성하는 것을 특징으로 한다.
여기서, 상기 공통유지전극의 폭을 주사/유지전극 폭보다 넓게 형성하는 것을 특징으로 한다.
여기서, 상기 공통유지전극의 폭과 주사/유지전극의 폭 비율이 40~45% : 60~65%인 것을 특징으로 한다.
여기서, 상기 공통유지전극 및 주사/유지전극을 구성하는 ITO전극의 폭을 비대칭으로 형성하는 것을 특징으로 한다.
여기서, 상기 ITO전극 구조는 사각형 구조인 것을 특징으로 한다.
여기서, 상기 ITO전극 구조는 얼라인 프리(Align Free)형 구조인 것을 특징으로 한다.
여기서, 상기 ITO전극 구조는 T형 구조인 것을 특징으로 한다.
그리고, 본 발명의 목적을 달성하기 위한 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극구조는 상부기판 상에 형성되어진 주사/유지전극 및 공통유지전극과, 하부기판상에 형성되어진 어드레스전극이 구비되고, 상기 주사/유지전극 및 공통유지전극은 버스전극만으로 구성되는 플라즈마 디스플레이 패널의 전극구조에 있어서,
상기 공통유지전극의 폭과 주사/유지전극 폭을 비대칭으로 형성하는 것을 특징으로 한다.
여기서, 상기 공통유지전극의 폭을 주사/유지전극 폭보다 넓게 형성하는 것을 특징으로 한다.
여기서, 상기 공통유지전극의 폭과 주사/유지전극의 폭 비율이 40~45% : 60~65%인 것을 특징으로 한다.
여기서, 상기 공통유지전극 및 주사/유지전극을 구성하는 버스전극구조는 펜스(fence)형 구조인 것을 특징으로 한다.
여기서, 상기 버스전극의 폭은 펜스 간격에 의해 조절되는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부된 도면을 참조하여 자세히 설명하면 다음과 같다.
도면의 설명에 앞서 종래와 동일한 구성 부분에 대해서는 동일한 부호를 사용하도록 한다.
도 5의 (a)내지 (d)는 본 발명의 실시 예에 따른 ITO전극이 있는 경우의 유지전극 구조를 보인 도면이다.
동 도면에서 보여지는 바와 같이 본 발명의 플라즈마 디스플레이 패널의 전극구조는 상부기판 상에 주사/유지전극(12Y) 및 공통유지전극(12Z)이 형성되고, 하부기판 상에 어드레스전극이 구비된다.
이때, 상기 주사/유지전극(12Y) 및 공통유지전극(12Z)은 투명전극인 ITO전극과 버스전극으로 구성된다.
그리고, 상기 공통유지전극(12Z)의 폭과 주사/유지전극(12Y) 폭을 비대칭으로 형성하는데, 공통유지전극(12Z)의 폭을 주사/유지전극(12Y) 폭보다 넓게 형성하도록 한다.
이때, 상기 공통유지전극(12Z) 및 주사/유지전극(12Y)의 폭은 ITO전극의 폭으로 결정된다.
상기와 같이 공통유지전극(12Z)의 폭을 주사/유지전극(12Y)의 폭보다 넓게 형성하게 되면, 주사/유지전극(12Y)가 (+)극성일 때, 불안정한 벽전하 분포를 보이는데 반해, 공통유지전극(12Z)이 (+)극성일 때 안정적인 벽전하 분포를 갖게 되어 안정적인 방전 모드를 형성할 수 있게 된다.
하지만, 반대로 주사/유지전극(12Y)의 폭이 공통유지전극(12Z)의 폭 보다 넓게 형성되면, 주사/유지전극 회로의 출력이 공통유지전극 회로의 출력보다 복잡해지고, 파형에 대한 왜곡이 발생하여 방전특성이 불안하게 된다.
상기와 같은 본 발명은 특히, 상기 공통유지전극(12Z)의 폭과 주사/유지전극(12Y)의 폭 비율을 40~45% : 60~65%로 유지했을 때 가장 안정된 방전 특성을 보이는 반면, 공통유지전극(12Z)의 폭 비율이 65% 이상이 되면 오히려 서스테인 시, 챠지(charge) 부족으로 인한 휘도저하 및 전압 상승의 원인이 될 수 있다.
상기 본 발명에 따른 ITO전극 구조는 도 5에서 보여지는 바와 같이 사각형 구조(b), T형 구조(c), 얼라인 프리(Align Free)형 구조(d)에 적용될 수 있다.
도 6은 본 발명의 실시 예로서, 본 발명의 실시 예에 따른 ITO전극이 없는 경우의 유지전극 구조를 보인 도면이다.
동 도면에서 보여지는 바와 같이 본 발명의 다른 실시 예에 따른 플라즈마 디스플레이 패널의 전극 구조는 상부기판 상에 주사/유지전극(12Y) 및 공통유지전극(12Z)이 형성되고, 하부기판 상에 어드레스전극(20X)이 형성되는데, 상기 공통유지전극 및 주사/유지전극은 버스전극만으로 형성된다.
이때, 상기 버스전극의 구조는 펜스(fence)형 구조로 형성되고, 전극 폭은 펜스 간격에 의해 조절된다.
상기와 같은 구성의 본 발명은 공통유지전극(12Z)의 폭과 주사/유지전극(12Y) 폭을 비대칭으로 형성하는데, 상기 공통유지전극(12Z)의 폭과 주사/유지전극(12Y)의 폭 비율이 40~45% : 60~65%가 되도록 하는 것이 바람직하다.
본 발명은 주사/유지전극에 비해 공통유지전극의 폭을 넓게 형성함으로서, 방전지연 현상에 의한 휘도단차를 개선하는 하여 고속 구동을 가능하게 하는 효과가 있다.
또, 안정된 방전 특성에 의해 풀 화이트 및 피크 휘도가 향상되는 효과가 있다.
도 1은 종래의 3전극 교류 면방전 플라즈마 디스플레이 패널의 방전 셀 구조를 도시한 사시도.
도 2는 도 1에 도시된 방전 셀들을 포함하는 플라즈마 디스플레이 패널의 구동장치를 나타낸 도면.
도 3은 통상의 서브필드 구동방법을 설명하기 위한 한 프레임 구성도.
도 4는 종래의 플라즈마 디스플레이 패널 구동방법에서의 구동파형도.
도 5의 (a)내지 (d)는 본 발명의 실시 예에 따른 ITO전극이 있는 경우의 유지전극 구조를 보인 도면.
도 6은 본 발명의 실시 예로서, 본 발명의 실시 예에 따른 ITO전극이 없는 경우의 유지전극 구조를 보인 도면.
*도면의 주요부분에 대한 부호의 설명*
10 : 상부기판 12Y : 주사/유지 전극
12Z : 공통 유지전극 14 : 상부 유전층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 22 : 하부 유전층
24 : 격벽 26 : 형광체
1 : 방전셀 30 : PDP
32 : 주사/유지 구동부 34 : 공통유지 구동부
36A: 제1 어드레스 구동부 36B : 제2 어드레스 구동부

Claims (12)

  1. 상부기판 상에 형성되어진 주사/유지전극 및 공통유지전극과, 하부기판 상에 형성되어진 어드레스전극이 구비되고, 상기 주사/유지전극 및 공통유지전극은 ITO전극과 버스전극으로 구성되는 플라즈마 디스플레이 패널의 전극구조에 있어서,
    상기 공통유지전극의 폭과 주사/유지전극 폭을 비대칭으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  2. 제 1항에 있어서,
    상기 공통유지전극의 폭을 주사/유지전극 폭보다 넓게 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  3. 제 1항에 있어서,
    상기 공통유지전극의 폭과 주사/유지전극의 폭 비율이 40~45%:60~65%인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  4. 제 1항, 2항 또는 3항 중 어느 한 항에 있어서,
    상기 공통유지전극 및 주사/유지전극을 구성하는 ITO전극의 폭을 비대칭으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  5. 제 4항에 있어서,
    상기 ITO전극 구조는 사각형 구조인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  6. 제 4항에 있어서,
    상기 ITO전극 구조는 얼라인 프리(Align Free)형 구조인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  7. 제 4항에 있어서,
    상기 ITO전극 구조는 T형 구조인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  8. 상부기판 상에 형성되어진 주사/유지전극 및 공통유지전극과, 하부기판상에 형성되어진 어드레스전극이 구비되고, 상기 주사/유지전극 및 공통유지전극은 버스전극만으로 구성되는 플라즈마 디스플레이 패널의 전극구조에 있어서,
    상기 공통유지전극의 폭과 주사/유지전극 폭을 비대칭으로 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  9. 제 8항에 있어서,
    상기 공통유지전극의 폭을 주사/유지전극 폭보다 넓게 형성하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  10. 제 8항에 있어서,
    상기 공통유지전극의 폭과 주사/유지전극의 폭 비율이 40~45%:60~65%인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  11. 제 8항, 9항 또는 10항 중 어느 한 항에 있어서,
    상기 공통유지전극 및 주사/유지전극을 구성하는 버스전극구조는 펜스(fence)형 구조인 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
  12. 제 11항에 있어서,
    상기 버스전극의 폭은 펜스 간격에 의해 조절되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 전극구조.
KR1020040027377A 2004-04-21 2004-04-21 플라즈마 디스플레이 패널의 전극구조 KR100579332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040027377A KR100579332B1 (ko) 2004-04-21 2004-04-21 플라즈마 디스플레이 패널의 전극구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027377A KR100579332B1 (ko) 2004-04-21 2004-04-21 플라즈마 디스플레이 패널의 전극구조

Publications (2)

Publication Number Publication Date
KR20050102211A true KR20050102211A (ko) 2005-10-26
KR100579332B1 KR100579332B1 (ko) 2006-05-12

Family

ID=37280450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027377A KR100579332B1 (ko) 2004-04-21 2004-04-21 플라즈마 디스플레이 패널의 전극구조

Country Status (1)

Country Link
KR (1) KR100579332B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778456B1 (ko) * 2006-12-18 2007-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법
KR20200069859A (ko) 2018-12-07 2020-06-17 배성원 초코딸기 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778456B1 (ko) * 2006-12-18 2007-11-21 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법
KR20200069859A (ko) 2018-12-07 2020-06-17 배성원 초코딸기 제조방법

Also Published As

Publication number Publication date
KR100579332B1 (ko) 2006-05-12

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100421487B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3028087B2 (ja) プラズマディスプレイパネルの駆動方法
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100358696B1 (ko) 교류형 플라즈마 디스플레이 패널의 구동 방법
KR100579332B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR20010038687A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100482322B1 (ko) 플라즈마 디스플레이 패널의 고속 스캐닝 방법 및 장치
KR100330031B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100359016B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100324263B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100359017B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100323972B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR100359570B1 (ko) 플라즈마 디스플레이 패널
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100336608B1 (ko) 플라즈마 디스플레이 패널과 그 구동장치 및 방법
KR100359572B1 (ko) 플라즈마 디스플레이 패널
KR100482349B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2002189444A (ja) プラズマディスプレイパネル及びその駆動方法
KR100667109B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100364398B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR20030014884A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20010104080A (ko) 플라즈마 디스플레이 패널 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130424

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140424

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee