KR20050102005A

KR20050102005A - 전력 증폭기의 디지털 아날로그 변환기

Info

Publication number: KR20050102005A
Application number: KR1020040027266A
Authority: KR
Inventors: 김상민
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-04-20
Filing date: 2004-04-20
Publication date: 2005-10-25
Also published as: KR100592775B1

Abstract

본 발명은 전원전압을 자동으로 검출하여 전원전압의 변화에 따라 출력전압 범위를 자동으로 변화시켜 항상 최대 출력전압 범위로 제어할 수 있는 전력 증폭기의 디지털 아날로그 변환기(Digital to Analog Converter; 이하 DAC)를 개시한다. 이를 위해, 전원전압과 기준전압을 비교하여 그 비교 결과 값에 해당하는 트리밍(trimming) 데이터를 출력하는 전력 검출부와, 인에이블 신호에 의해 제어되어 기준전압 및 트리밍 데이터를 이용하여 디지털 신호에 해당하는 출력전압을 발생하는 전압 발생부를 포함하는 것을 특징으로 한다.

Description

전력 증폭기의 디지털 아날로그 변환기{Digital to Analog Converter of power amplifier}

본 발명은 전력 증폭기의 디지털 아날로그 변환기(Digital to Analog Converter; 이하 DAC)에 관한 것으로, 보다 상세하게는 전원전압을 자동으로 검출하여 전원전압의 변화에 따라 출력전압 범위를 자동으로 변화시켜 항상 최대 출력전압 범위로 제어할 수 있는 전력 증폭기의 DAC에 관한 것이다.

일반적으로 전력 증폭기(power amplifier)의 출력전력의 크기를 조절하기 위해 디지털 아날로그 변환기(Digital to Analog Converter; 이하 DAC)를 사용하는 경우 전원전압이 변할 때 전력 증폭기의 출력조절 범위가 변한다.

그러나, DAC의 출력 전압의 범위가 고정되어 있기 때문에 전력 증폭기의 출력을 최대로 제어하지 못하는 문제점이 있다.

이를 해결하기 위해 DAC의 출력 전압을 상승시키거나 줄여주기 위한 회로 또는 칩을 추가하는데, 이러한 경우 추가적인 칩 면적 및 비용이 발생하는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 전원전압을 자동을 검출하여 전원전압의 변화에 따라 출력전압 범위를 자동으로 변화시켜 최대 출력전압 범위로 제어하는 것이다.

본 발명의 다른 목적은 최대 출력전압을 제어하기 위한 추가적인 회로를 사용하지 않아 칩 면적 및 그에 따른 시간과 비용을 줄이는 것이다.

상기 목적을 달성하기 위한 본 발명의 전력 증폭기의 DAC는 전원전압과 기준전압을 비교하여 그 비교 결과 값에 해당하는 트리밍(trimming) 데이터를 출력하는 전력 검출부; 및 인에이블 신호에 의해 제어되어 상기 기준전압, 및 상기 트리밍 데이터를 이용하여 디지털 신호에 해당하는 출력전압을 발생하는 전압 발생부를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 전력 증폭기의 DAC를 나타낸 블록도이다. 여기서는 8비트 DAC를 예를 들어 설명한다.

또한, 스위치로 구성된 전류 셀(current cell)을 디지털 신호(d<0:7>)에 의해 온오프하여 원하는 아날로그 출력전압(vout)을 생성하는 전류 스티어링 타입(current steering type) DAC를 예를 들어 설명한다.

본 발명에 따른 DAC는 전력 검출부(2) 및 디지털 아날로그 변환부(4)를 포함한다.

전력 검출부(2)는 전압 분압부(6) 및 전력 비교부(8)를 포함한다. 전압 분압부(6)는 전원전압과 접지전압 사이에 직렬 연결되어 공통 노드에서 일정비율로 분압된 검출전압(vdet)을 출력하는 두 개의 저항(10, 12)을 포함하고, 전력 비교부(8)는 전압 분압부(6)로부터 출력된 검출전압(vdet)과 기준전압(vrefb)을 비교하여 그 비교 결과 값에 해당하는 트리밍(trimming) 데이터(trim<0:3>)를 출력한다. 여기서, 트리밍 데이터(trim<0:3>)는 검출전압(vdet)을 전원전압에 해당하는 코드 값으로 변환한 데이터 값이다.

디지털 아날로그 변환부(4)는 인에이블 신호(en), 기준전압(vrefb), 및 트리밍 데이터(trim<0:3>)를 이용하여 전력 증폭기의 제어회로로부터 출력된 디지털 신호(d<0:7>에 해당하는 출력전압(vout)으로 변화시킨다.

도 2는 도 1에 도시된 전력 비교부(8)를 나타낸 상세 회로도이다.

전력 비교부(8)는 레벨 분압부(14), 비교부(16), 및 인코더(18)를 포함한다.

레벨 분압부(14)는 기준전압(vrefb)과 접지전압 사이에 직렬 연결된 다수의 저항(15)을 포함하여 기준전압(vrefb)을 다수의 레벨을 갖는 비교전압으로 분압한다.

비교부(16)는 다수의 비교부(17)를 포함하여 레벨 분압부(14)로부터 출력된 해당하는 레벨을 갖는 비교전압과 검출전압(vdet)을 비교한다.

인코더(18)는 비교부(16)로부터 출력된 비교결과를 인코딩하여 트리밍 데이터(trim<0:3>)를 출력한다.

도 3은 도 1에 도시된 디지털 아날로그 변환부(4)를 나타낸 상세 블록도이다.

디지털 아날로그 변환부(4)는 디지털 신호 버퍼(20), 인에이블 신호 버퍼(22), 트리밍 데이터 버퍼(24), 바이어스 발생부(26), 전류 셀 어레이 블록(28), 및 전압 변환부(30)를 포함한다.

디지털 신호 버퍼부(20)는 디지털 신호(d<0:7>)를 버퍼링하여 출력하고, 인에이블 신호 버퍼부(22)는 직렬 연결된 두 개의 인버터(32, 33)를 포함하여 인에이블 신호(en)를 버피링하여 출력하고, 트리밍 데이터 버퍼(24)는 각각 3개씩 직렬 연결된 다수의 인버터(36∼56)를 포함하여 트리밍 데이터(trim<0:3>)를 버피링하여 출력한다.

바이어스 발생부(26)는 트리밍 데이터 버퍼(24)에 의해 버퍼링된 트리밍 데이터(trimb<0:3>)에 따라 바이어스 전압(vb1, vb2)을 발생한다.

전류 셀 어레이 블록(28)은 해당하는 개수의 전류 셀을 포함하는 다수의 전류 셀 어레이를 포함하여 해당하는 디지털 신호(d<0:7>)에 의한 전류를 바이어스 전압(vb1, vb2)에 따라 조절한다.

전압 변환부(30)는 저항(58)을 포함하여 전류 셀 어레이 블록(28)으로부터 출력된 전류를 출력전압(vout)으로 변환한다.

도 4는 도 3에 도시된 바이어스 발생부(28)를 나타낸 상세 회로도이다.

바이어스 발생부(28)는 셀프 바이어스부(60), 전류 변환부(62), 및 전류 미러(current mirror)(64)를 포함한다.

셀프 바이어스부(60)는 인에이블 신호 버퍼(22)에 의해 버퍼링된 인에이블 신호(enb)에 따라 바이어스(vbop)를 발생한다. 여기서, 반전 인에이블 신호(enbb)는 인에이블 신호 버퍼(22)에 의해 버퍼링된 인에이블 신호(enb)와 위상이 반대이다.

전류 변환부(62)는 연산 증폭기(operational amplifier)를 포함하여 공급전압(vdd)과 기준전압(vref)을 비교하여 전류 미러(64)를 구동한다.

전류 미러(64)는 반전 인에이블 신호(enbb)에 의해 제어되고, 전류 변환부(62)로부터 출력된 신호에 의해 구동되어 트리밍 데이터 버퍼(24)에 의해 버퍼링된 트리밍 데이터(trimb<0:7>)에 따라 바이어스 전압(vb1, vb2)을 발생한다.

도 5는 도 3에 도시된 전류 셀 어레이 블록(28)을 나타낸 상세 블록도이다.

전류 셀 어레이 블록(28)은 해당하는 디지털 신호(db<0:7>)에 의해 구동되고, 바이어스 전압(vb1, vb2)에 의해 전류가 조절되는 다수의 전류 셀 어레이(66∼80)를 포함한다. 여기서, 각 전류 셀 어레이는 해당하는 개수의 전류 셀(current cell)을 포함한다. 즉, 제 1 전류 셀 어레이(66)는 1 개의 전류 셀을 포함하고, 제 2 전류 셀 어레이(68)는 2 개의 전류 셀을 포함하고, 제 3 전류 셀 어레이(70)는 4개의 전류 셀을 포함하고, 제 4 전류 셀 어레이(72)는 8개의 전류 셀을 포함하고, 제 5 전류 셀 어레이(74)는 16개의 전류 셀을 포함하고, 제 6 전류 셀 어레이(76)는 32개의 전류 셀을 포함하고, 제 7 전류 셀 어레이(78)는 64개의 전류 셀을 포함하고, 제 8 전류 셀 어레이(80)는 128개의 전류 셀을 포함한다.

도 6은 도 5에 도시된 전류 셀 어레이(66)를 나타낸 상세 회로도이다. 여기서, 제 1 전류 셀 어레이(66)는 1개의 전류 셀을 포함하기 때문에 전류 셀과 동일한 구성을 갖는다.

전류 셀 어레이(66)는 출력 단자(io)와 접지전압(GND) 사이에 직렬 연결되고 게이트에 해당하는 디지털 신호(db<0>) 및 바이어스 전압(vb1, vb2)이 각각 인가되는 NMOS 트랜지스터(68, 70, 72)를 포함한다.

이와 같이 구성된 본 발명에 따른 전력 증폭기의 DAC의 동작을 설명하면 다음과 같다.

[표 1]은 전원전압에 따른 코드와 해당하는 DAC 출력범위를 나타낸다.

[표 1]

전원	2.7	2.8	2.9	3.0	3.1	3.2	3.3	3.4	3.5	3.6	3.7	3.8	3.9	4.0	4.1	4.2
코드	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
출력범위	0.3∼2.7	0.3∼2.8	0.3∼2.9	0.3∼3.0	0.3∼3.1	0.3∼3.2	0.3∼3.3	0.3∼3.4	0.3∼3.5	0.3∼3.6	0.3∼3.7	0.3∼3.8	0.3∼3.9	0.3∼4.0	0.3∼4.1	0.3∼4.2

[표 1]은 전원전압이 2.7∼4.2V 까지 변하여도 항상 최대 출력 전압 범위가 설정되도록 코드 값을 정리한 것이다.

또한, 더 많은 전원전압의 변화에 대응하고자 하는 경우 코드의 비트 수를 늘리거나 코드 간 전원전압의 간격을 늘리는 방법 등 다양하게 응용할 수 있다.

예를 들어, 전원전압이 3.3V인 경우 하나의 전류 셀에 흐를 수 있는 전류는 1.96uA가 된다.

그리고, 8 비트의 코드가 "00000000"이면 모든 전류 셀들이 턴 온 되어 500uA의 전류가 흐른다.

이러한 전류는 전압 변환부(30)의 저항(58)에 의해 전압 강하(voltage drop)된 출력전압(vout)을 발생한다. 즉, 저항(58)이 6KΩ의 저항 값을 갖는다면, 3V의 전압 강하가 발생하여 출력전압(vout)의 크기는 0.3V가 된다.

또한, 8 비트의 코드가 "11111111"이면 모든 전류 셀들이 턴 오프 되어 0A의 전류가 흐른다.

이러한 전류는 전압 변환부(30)의 저항(58)에 의한 전압 강하가 발생되지 않아 출력전압(vout)은 3.3V가 된다.

여기서, 출력전압(vout)의 최소 값을 0.3V로 설정한 이유는 전류 셀의 NMOS 트랜지스터의 하위 단이 포화(saturation) 영역에 있을 수 있는 최소 값이 0.3V가 되도록 바이어스 회로가 설계되어있기 때문이다.

한편, 전원전압이 2.7V일 경우 단위 전류는 1.56uA이고, 전원전압이 3.6V일 경우는 2.16uA가 될 수 있도록 바이어스 회로에서 제어하여 항상 출력전압 범위는 0.3V∼전원전압이 된다.

도 7은 도 1에 도시된 전력 증폭기의 DAC에서 전원전압에 따른 디지털 신호에 대한 출력전압의 변화 시뮬레이션을 나타낸 그래프이다.

도 7을 참조하면, 전원전압이 2.7V, 3.3V, 3.6V일 경우의 8비트 디지털 신호(d<0:7>)에 대한 출력전압(vout)이 항상 0.3V에서 전원전압까지의 범위를 갖는 것을 알 수 있다.

이상에서 살펴본 바와 같이, 본 발명에 따른 전력 증폭기의 DAC는 전원전압을 자동으로 검출하여 전원전압의 변화에 따라 출력전압 범위를 자동으로 변화시켜 항상 최대의 출력전압 범위로 제어할 수 있는 효과가 있다.

또한, 본 발명에 따른 전력증폭기의 DAC는 최대 출력전압을 제어하기 위한 추가적인 회로를 사용하지 않아 칩 면적 및 그에 따른 시간과 비용을 줄일 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명에 따른 전력 증폭기의 디지털 아날로그 변환기(DAC)를 나타낸 블록도.

도 2는 도 1에 도시된 전력 비교부를 나타낸 상세 회로도.

도 3은 도 1에 도시된 디지털 아날로그 변환부를 나타낸 상세 블록도.

도 4는 도 3에 도시된 바이어스 발생부를 나타낸 상세 회로도.

도 5는 도 3에 도시된 전류 셀 어레이 블록을 나타낸 상세 블록도.

도 6은 도 5에 도시된 전류 셀 어레이를 나타낸 상세 회로도.

도 7은 도 1에 도시된 전력 증폭기의 DAC에서 전원전압을 변화에 대한 출력전압의 변화 시뮬레이션을 나타낸 그래프.

Claims

전원전압과 기준전압을 비교하여 그 비교 결과 값에 해당하는 트리밍(trimming) 데이터를 출력하는 전력 검출부; 및

인에이블 신호에 의해 제어되어 상기 기준전압, 및 상기 트리밍 데이터를 이용하여 디지털 신호에 해당하는 출력전압을 발생하는 전압 발생부를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC(Digital to Analog Converter).
제 1 항에 있어서,

상기 트리밍 데이터는 상기 전원전압을 전원전압에 해당하는 코드 값으로 변환한 데이터 값인 것을 특징으로 하는 전력 증폭기의 DAC.
제 1 항에 있어서,

상기 전력 검출부는 상기 전원전압을 일정비율로 분압하는 전압 분압부를 더 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.
제 1 항에 있어서, 상기 전력 검출부는

상기 기준전압을 다수의 레벨로 분압하는 레벨 분압부;

상기 레벨 분압부로부터 출력된 해당하는 레벨과 상기 전원전압을 각각 비교하는 다수의 비교부; 및

상기 다수의 비교부로부터 출력된 비교결과를 인코딩하여 상기 트리밍 데이터를 발생하는 인코더를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.
제 3 항에 있어서, 전압 발생부는

상기 트리밍 데이터에 따른 바이어스 전압을 발생하는 바이어스 발생부;

다수의 전류 셀을 포함하여 해당하는 디지털 신호에 의한 전류를 상기 바이어스 전압에 따라 조절하는 다수의 전류 셀 어레이; 및

상기 다수의 전류 셀 어레이로부터 출력된 전류를 전압으로 변환하는 전압 변환부를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.
제 5 항에 있어서, 상기 바이어스 발생부는

상기 인에이블 신호에 따라 바이어스를 발생하는 셀프 바이어스부;

인에이블 신호에 의해 제어되고, 상기 트리밍 데이터에 따라 상기 바이어스 전압을 발생하는 전류 미러; 및

상기 전원전압과 상기 기준전압을 비교하여 상기 전류 미러를 구동하는 전류 변환부를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.
제 6 항에 있어서,

상기 전류 변환부는 연산 증폭기(operational amplifier)를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.
제 5 항에 있어서,

상기 전류 셀은 출력 단자와 접지전압 사이에 직렬 연결되고 게이트에 상기 해당하는 디지털 신호 및 바이어스 전압이 각각 인가되는 다수의 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전력 증폭기의 DAC.