KR20050101844A

KR20050101844A - 전원 제어 장치

Info

Publication number: KR20050101844A
Application number: KR1020040027065A
Authority: KR
Inventors: 박영철
Original assignee: 매그나칩 반도체 유한회사
Priority date: 2004-04-20
Filing date: 2004-04-20
Publication date: 2005-10-25
Also published as: KR100599973B1

Abstract

본 발명은 파워다운 모드(power down mode) 시 전류를 최소화할 수 있는 전원 제어 장치(Power Management Unit; PMU)를 개시한다. 이를 위해, 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부와, 온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference)과, 에러 검출부로부터 출력된 에러 검출 전압을 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부와, 정상 모드 시에 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자를 통해 출력되는 출력단자의 전류를 보상하는 전류 제어부와, 모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 출력단자로 출력하고, BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 한다.

Description

전원 제어 장치{Power management unit}

본 발명은 휴대용 장치에 사용되는 전원 제어 장치(Power Management Unit; 이하 PMU)에 관한 것으로, 보다 상세하게는 파워다운 모드(power down mode) 시 전류를 최소화할 수 있는 PMU에 관한 것이다.

일반적으로 PMU는 밴드 갭 기준전압 발생 회로(Band Gap Reference; 이하 BGR)를 사용하여 온도 및 외부 환경에 둔감한 전원을 생성한다.

또한, 파워다운 모드에서는 예를 들어 핸드폰의 경우 기지국으로부터 송신되는 신호를 항상 대기하고 있어야 하기 때문에 최소한으로 동작시켜야하는 회로가 존재한다. 따라서, PMU가 동작하여야 하기 때문에 PMU를 통해 소비되는 전류는 줄일 수 없는 문제점이 있다.

상기 문제점을 해결하기 위한 본 발명의 목적은 파워다운 모드 시 로컬 피드백 회로(local feedback circuit)를 사용하여 소비전류를 최소화하는 것이다.

상기 목적을 달성하기 위한 본 발명의 전원 제어 장치는 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부; 온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference); 상기 에러 검출부로부터 출력된 에러 검출 전압을 상기 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부; 정상 모드 시에 상기 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자의 전류를 보상하는 전류 제어부; 및 모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 상기 출력단자로 출력하고, 상기 BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.

도 1은 본 발명에 따른 PMU를 나타낸 블록도이다.

PMU는 전류 제어부(2), 에러 검출부(4), 바이어스 발생부(6), BGR(8), 및 비교부(10)를 포함한다.

전류 제어부(2)는 비교부(10)로부터 출력된 신호(con)가 게이트에 인가되는 PMOS 트랜지스터(12)로 구성되어, 정상 모드 시에 비교부(10)로부터 출력된 신호(con)에 따라 입력단자에 인가된 외부전원(input)에 의한 출력단자를 통해 출력되는 메인 회로(main circuit)의 전원전압, 즉 내부전압(output)이 전류를 보상한다.

에러 검출부(4)는 출력단자와 전지전압 사이에 직렬 연결된 두 개의 저항(14, 16)을 포함하여, 두 개의 저항(14, 16)의 공통 노드에서 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 내부 전압(output)의 변화량을 검출하여 에러 검출 전압(vdet)을 발생한다.

바이어스 발생부(6)는 모드 제어신호(mdc)에 따라 제어되어, 파워다운 모드(power down mode) 시 원하는 바이어스(vbias)를 생성하여 출력단자(output)로 출력한다.

BGR(8)은 온도 및 외부환경에 둔감한 기준전압(vref)을 생성하는데, 파워다운 모드 시 바이어스 발생부(6)로부터 발생된 바이어스(vbias)에 의해 오프 된다.

비교부(10)는 에러 검출부(4)로부터 출력된 에러 검출 전압(vdet)을 BGR(8)로부터 출력된 기준 전압(vref)과 비교하여 그 비교 결과(con)를 출력한다.

도 2는 도 1에 도시된 바이어스 발생부(6)를 나타낸 상세 회로도이다.

바이어스 발생부(6)는 모드 전환부(18), 바이어스 전압 발생부(20), 및 로컬 피드백부(22)를 포함한다.

모드 전환부(18)는 모드 제어신호(mdc)에 따라 각 출력노드(n1, n2)의 전위를 설정한다. 즉, 정상 모드에서, 모드 제어신호(mdc)가 하이 레벨이 되고 출력노드(n1, n2)는 각각 하이 레벨(vcc)과 로우 레벨(vss)이 되고, 파워다운 모드에서, 모드 제어신호(mdc)가 로우 레벨이 되고 출력노드(n1, n2)는 각각 로우 레벨(vss)과 하이 레벨(vcc)이 된다.

바이어스 전압 발생부(20)는 모드 전환부(18)의 출력노드(n1, n2)의 전위에 따라 일정 바이어스 전압(vbs)을 발생한다. 여기서, 바이어스 전압 발생부(20)는 일반적인 고정 이득 바이어스(constant gm bias) 회로를 사용한다.

로컬 피드백부(22)는 차동 증폭기(24), 에러 검출부(26), 및 풀업부(28)를 포함하는데, 차동 증폭기(24)는 모드 전환부(18)의 출력노드(n2)의 전위에 따라 인에이블되어 바이어스 전압 발생부(20)로부터 출력된 바이어스 전압(vbs)을 에러 검출부(26)로부터 출력된 기준전압(vr)과 비교한 결과에 따라 출력단자를 하이 레벨(vcc)로 구동하고, 에러 검출부(26)는 두 개의 저항(28, 30)을 포함하여 출력단자의 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 바이어스 전압(vbias)의 변화량을 검출하고, 풀업부(28)는 게이트에 차동 증폭기(24)로부터 출력된 신호가 인가되는 PMOS 트랜지스터로 구성되어, 바이어스 전압(vbias)을 하이 레벨(vcc)로 풀업한다.

이와 같이 구성된 본 발명에 따른 PMU의 동작을 설명하면 다음과 같다.

먼저, 정상 모드에서, PMU는 BGR(8)을 사용하는 LDO(Low-DropOut voltage regulator)로써 동작한다.

즉, PMU는 입력단자(input port)에 외부전원(input), 예를 들어 핸드폰의 경우 배터리에 의해 공급되는 전원이 입력단자에 인가되고, 출력 단자(output port)를 통해 메인 회로의 전원전압(output)을 생성하고 원하는 전류를 공급한다.

이때, BGR(8)은 기준전압(vref)을 발생하고, 에러 검출부(4)는 내부전압(output)이 노이즈 또는 부하 전류의 변화에 따른 변화량을 검출한 검출전압(vdet)을 발생한다.

비교부(10)는 검출전압(vdet)을 기준전압(vref)과 비교하여 그 결과(con)를 출력하고, 전류 제어부(2)는 비교부(10)로부터 출력된 신호(con)에 따라 입력단자에 인가된 외부전원(input)에 의한 전류를 조절하여 출력단자를 통해 출력되는 내부전압(output)을 보상한다.

한편, 파워다운 모드에서는, 바이어스 발생부(6)는 모드 제어신호(mdc)에 의해 피드백 루프(feed back loop)를 생성하여 자체 내부전원(vbias)을 생성한다.

이때, BGR(8)은 오프 되어 에러 검출부(4)로부터 출력된 검출전압(vdet)에 상관없이 전류 제어부(2)가 오프 된다.

따라서, 바이어스 발생부(6)로부터 생성된 자체 내부전원(vbias)은 출력단자로 공급되어 최소한의 전류를 소모하도록 설정한다.

이상에서 살펴본 바와 같이, 본 발명에 따른 PMU는 파워다운 모드(power down mode)와 같은 저전력 모드(low power mode)일 때 BGR을 사용하지 않고 로컬 피드백 루프(local feedback loop)를 이용하여 소비전력을 줄일 수 있는 효과가 있다.

아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

도 1은 본 발명에 따른 PMU를 나타낸 블록도.

도 2는 도 1에 도시된 바이어스 발생부를 나타낸 상세 회로도.

Claims

노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 출력단자의 전위의 변화량을 검출하는 에러 검출부;

온도 및 외부환경에 둔감한 기준전원을 생성하는 BGR(band gap reference);

상기 에러 검출부로부터 출력된 에러 검출 전압을 상기 BGR로부터 출력된 기준 전압과 비교하여 그 비교 결과를 출력하는 비교부;

정상 모드 시에 상기 비교부로부터 출력된 신호에 따라 입력단자에 인가된 외부전원에 의한 전류를 조절하여 출력단자의 전류를 보상하는 전류 제어부; 및

모드 제어신호에 따라 파워다운 모드(power down mode) 시 원하는 바이어스를 생성하여 상기 출력단자로 출력하고, 상기 BGR을 오프 시키는 바이어스 발생부를 포함하는 것을 특징으로 하는 전원 제어 장치.
제 1 항에 있어서,

상기 에러 검출부는 출력 단자와 전지전압 사이에 직렬 연결되고 공통 노드의 전위를 이용하여 상기 출력단자의 전위 변화량을 검출하는 두 개의 저항을 포함하는 것을 특징으로 하는 전원 제어 장치.
제 1 항에 있어서,

상기 전류 제어부는 상기 비교부로부터 출력된 신호가 게이트에 인가되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 전원 제어 장치.
제 1 항에 있어서,

상기 출력단자의 전위는 메인 회로(main circuit)의 전원전압으로 사용되는 것을 특징으로 하는 전원 제어 장치.
제 1 항에 있어서, 상기 바이어스 발생부는

일정한 바이어스 전압을 발생하는 바이어스 전압 발생부;

상기 바이어스 전압과 바이어스 기준전압을 비교하여 그 결과에 따라 상기 바이어스를 출력하는 로컬 피드백부; 및

상기 모드 제어신호에 따라 상기 바이어스 전압 발생부 및 상기 로컬 피드백부를 제어하는 모드 전환부를 포함하는 것을 특징으로 하는 전원 제어 장치.
제 5 항에 있어서,

상기 바이어스 전압 발생부는 고정 이득 바이어스(constant gm bias) 회로인 것을 특징으로 하는 전원 제어 장치.
제 5 항에 있어서, 상기 로컬 피드백부는

상기 모드 전환부로부터 출력된 신호에 따라 인에이블되어 상기 바이어스 전압을 상기 바이어스 기준전압과 비교한 결과를 출력하는 바이어스 비교부; 및

상기 바이어스 비교부로부터 출력된 신호에 따라 상기 바이어스의 전위를 하이 레벨로 풀업하는 풀업수단을 포함하는 것을 특징으로 하는 전원 제어 장치.
제 7 항에 있어서, 상기 로컬 피드백부는

상기 출력단자의 노이즈(noise) 또는 부하 전류(loading current) 변화에 의한 상기 출력단자의 전위의 변화량을 검출하여 상기 바이어스 기준전압을 발생하는 바이어스 에러 검출부를 더 포함하는 것을 특징으로 하는 전원 제어 장치.
제 7 항에 있어서,

상기 비교부는 차동 증폭기인 것을 특징으로 하는 전원 제어 장치.
제 7 항에 있어서,

상기 풀업부는 게이트에 상기 비교부로부터 출력된 신호가 인가되는 PMOS 트랜지스터로 구성되는 것을 특징으로 하는 전원 제어 장치.