KR20050101587A - Measurement method for overlay - Google Patents
Measurement method for overlay Download PDFInfo
- Publication number
- KR20050101587A KR20050101587A KR1020040026503A KR20040026503A KR20050101587A KR 20050101587 A KR20050101587 A KR 20050101587A KR 1020040026503 A KR1020040026503 A KR 1020040026503A KR 20040026503 A KR20040026503 A KR 20040026503A KR 20050101587 A KR20050101587 A KR 20050101587A
- Authority
- KR
- South Korea
- Prior art keywords
- misalignment
- nce
- overlay
- analyzing
- measured
- Prior art date
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/30—Aerobic and anaerobic processes
- C02F3/302—Nitrification and denitrification treatment
- C02F3/305—Nitrification and denitrification treatment characterised by the denitrification
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/02—Aerobic processes
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F3/00—Biological treatment of water, waste water, or sewage
- C02F3/28—Anaerobic digestion processes
- C02F3/2813—Anaerobic digestion processes using anaerobic contact processes
-
- C—CHEMISTRY; METALLURGY
- C02—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F—TREATMENT OF WATER, WASTE WATER, SEWAGE, OR SLUDGE
- C02F2101/00—Nature of the contaminant
- C02F2101/30—Organic compounds
- C02F2101/38—Organic compounds containing nitrogen
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Microbiology (AREA)
- Biodiversity & Conservation Biology (AREA)
- Hydrology & Water Resources (AREA)
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Water Supply & Treatment (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
하부패턴층과 상부패턴층간의 미스 얼라인먼트를 측정하는 오버레이 측정방법에 관한 것이다. 소정의 단위 공정들을 수행하여 형성된 제1 오버레이 마크와 제2 오버레이 마크가 위치한 미스 얼라인먼트 사이트들에서 측정할 미스 얼라인먼트 사이트를 지정한다. 이어서, 상기 지정된 미스 얼라인먼트 사이트에서 상기 제1 오버레이 마크와 제2 오버레이 마크 사이의 미스 얼라인먼트를 측정한다. 이어서, 상기 측정된 미스 얼라인먼트 데이터들로부터 다중 회귀 방정식을 이용하여 NCE(Non Correctable Error)와 미스 얼라인 파라미터를 분석하여 이루어지는 것이 특징이다. 이로써, NCE의 유형의 구분과 정도변화를 실질적으로 파악할 수 있게 되어 미스 얼라인의 발생 유형에 대한 정도변화를 실시간으로 분석하여 오버레이 관리를 향상시킬 수 있다.. The present invention relates to an overlay measuring method for measuring a misalignment between a lower pattern layer and an upper pattern layer. The misalignment site to be measured is designated at the misalignment sites where the first overlay mark and the second overlay mark formed by performing predetermined unit processes are located. Subsequently, a misalignment between the first overlay mark and the second overlay mark is measured at the designated misalignment site. Subsequently, NCE (Non Correctable Error) and misalignment parameters are analyzed by using a multiple regression equation from the measured misalignment data. As a result, the classification and degree change of the types of NCE can be grasped substantially, and the overlay management can be improved by analyzing the degree change of the misalignment type in real time.
Description
본 발명은 오버레이 측정방법에 관한 것으로서, 보다 상세하게는 하부패턴층과 상부패턴층간의 미스 얼라인먼트를 측정하는 오버레이 측정방법에 관한 것이다.The present invention relates to an overlay measuring method, and more particularly, to an overlay measuring method for measuring a misalignment between a lower pattern layer and an upper pattern layer.
일반적으로 반도체 장치는 퇴적, 사진식각 등의 단위공정을 반복하여 반도체 기판 상에 회로패턴들을 적층하여 회로소자를 구현하는 것이다. In general, a semiconductor device implements a circuit device by stacking circuit patterns on a semiconductor substrate by repeating a unit process such as deposition and photolithography.
특히, 사진식각공정은 웨이퍼 상에 하부막을 형성한 후에 상기 하부막을 회로패턴으로 변형시키기 위하여 다음과 같은 일련의 과정으로 이루어진다. In particular, the photolithography process includes a series of processes as described below in order to transform the lower layer into a circuit pattern after forming the lower layer on the wafer.
즉, 사진식각공정은 상기 하부막 상면에 포토레지스트막을 도포하고, 도포된 포토레지스트막을 회로패턴이 형성된 마스크를 통하여 노광한다. 다음에, 노광된 포토레지스트막을 현상하여 포토레지스트 패턴을 형성하는 사진공정과 현상된 포토레지스트패턴을 식각마스크로 사용하여 하부막을 식각함으로써, 하부막에 회로패턴을 형성하는 식각공정으로 이루어진다. That is, in the photolithography process, a photoresist film is coated on the upper surface of the lower film, and the coated photoresist film is exposed through a mask on which a circuit pattern is formed. Next, a photolithography process is performed in which the exposed photoresist film is developed to form a photoresist pattern, and the lower film is etched using the developed photoresist pattern as an etching mask, thereby forming a circuit pattern in the lower film.
그리고, 이와 같은 사진식각공정을 반복하여 패턴들을 적층함에 있어서, 하부 패턴과 상부패턴의 중첩도, 즉 미스 얼라인먼트를 관리하는 것이 매우 중요하다. Further, in stacking the patterns by repeating the photolithography process, it is very important to manage the overlapping degree of the lower pattern and the upper pattern, that is, the misalignment.
이와 같은 미스 얼라인먼트를 관리하는 것은 노광장비 내에서 자체적으로 1차 회귀식을 이용하여 얻어진 장비 보정 데이터, 웨이퍼 상면에 노광 및 현상 후에 얻어진 포토레지스트 패턴의 오버레이 측정장비에 의하여 계측된 데이터들을 회귀분석하여 얻어진 미스 얼라인 파라미터들, 또는 오버레이 측정장비에 의하여 계측되었으나 가공되지 않은 로(RAW) 데이터의 최소(MIN) 및 최고(MAX)의 트렌드에 의하여 얻어진 데이터를 이용하여 이루어진다. Managing such misalignment is performed by regression analysis of equipment calibration data obtained by using a first-order regression equation in an exposure apparatus and data measured by an overlay measuring apparatus of a photoresist pattern obtained after exposure and development on an upper surface of a wafer. Using the misaligned parameters obtained, or data obtained by trends of minimum (MIN) and maximum (MAX) of raw (RAW) data measured by an overlay measuring instrument but not processed.
특히, 미스 얼라인 파라미터들은 웨이퍼 다이 절단선(스크라이브 레인) 상에 형성되는 오버레이 마크를 측정 및 분석을 통하여 이루어진다. 예컨대, 하부패턴층, 즉 제1 층에 형성된 제1 오버레이 마크와 상부패턴층, 즉 제2 층에 추가로 형성된 제2 오버레이 마크 사이의 dx/dy를 측정하게 되고, 이 데이터에 대한 1차 회귀식을 이용한 회귀분석을 통하여 OFFSET, SCALING, ORT, W-ROT, RED 및 ROT 등의 미스 얼라인 파라미터들을 추출하게 된다. In particular, the misalignment parameters are made through measurement and analysis of overlay marks formed on wafer die cutting lines (scribe lanes). For example, dx / dy is measured between the first overlay mark formed on the lower pattern layer, that is, the first layer, and the second overlay mark formed on the upper pattern layer, that is, the second layer, and the first regression on this data. The regression analysis using the equation extracts misaligned parameters such as OFFSET, SCALING, ORT, W-ROT, RED, and ROT.
또한, 추출된 미스 얼라인 파라미터들을 오버레이 보정 제어기에 제공한 후, 장비 입력 데이터를 추출하여 노광장비에 장비 입력 데이터를 제공하여 다음 노광공정에 반영된다. In addition, after providing the extracted misalignment parameters to the overlay correction controller, the equipment input data is extracted and the equipment input data is provided to the exposure equipment, and is reflected in the next exposure process.
여기서, 미스 얼라인 파라미터를 추출할 때 1차 회귀식을 이용하는 이유는 노광장비 내에서 자체적으로 장비 보정 데이터를 얻기 위하여 1차 회귀식을 사용하기 때문이다. 즉 노광 장비와 오버레이 측정장비 간에 사용되는 회귀식 자체의 오차발생을 줄이기 위해서이다. The reason for using the first order regression equation when extracting the misalignment parameter is that the first order regression equation is used to obtain equipment correction data in the exposure apparatus. That is, to reduce the error of the regression itself used between the exposure equipment and the overlay measurement equipment.
그러나, 1차 회귀식을 사용할 경우에 1차 회귀식은 NCE(Non Correctable Error)의 정보가 거의 들어 있지 않기 때문에 NCE(Non Correctable Error)의 유형을 구분하여 설명할 수 없을 뿐만 아니라 NCE의 구분에 따른 정도 변화를 파악하지 못하여 결국에 미스 얼라인의 정확한 현상 파악에 한계를 가지고 있다. However, when the first regression equation is used, the first regression equation contains little information about non-correctable error (NCE). Since the degree change is not grasped, there is a limit in accurately identifying the misalignment.
여기서, NCE(Non Correctable Error)란 잔차(Residual)라고 불러지고 있으며, 이론적으로 더 이상 수정되지 않은 불확실성 요소이다. 이러한 요소들은 오버레이 측정 장치, 측정 대상물 및 측정 대상물의 형성 공정 간에 복잡하게 연계되어 있으며 결국에 제거되어야 한다.Here, NCE (Non Correctable Error) is called residual, and is theoretically an element of uncertainty that is no longer corrected. These elements are intricately linked between the overlay measuring device, the measurement object and the formation process of the measurement object and must eventually be removed.
예컨대, 노광장치의 스테이지(stage), 렌즈 수차(lens variations), 레지스트를 도포하고 현상에서 유래되는 변동(variations), 위이퍼의 불균일 및 측정 에러(Error)등이다.For example, the stage of the exposure apparatus, lens aberrations, the resists applied and the variations resulting from development, the unevenness of the wiper and the measurement error.
본 발명의 목적은 NCE(Non Correctable Error)의 유형의 구분과 정도변화를 파악할 수 있는 오버레이 측정방법을 제공하는 것이다. An object of the present invention is to provide an overlay measurement method that can grasp the type of NCE (Non Correctable Error) and change in degree.
상기 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 오버레이 측정방법은 소정의 단위 공정들을 수행하여 형성된 제1 오버레이 마크와 제2 오버레이 마크가 위치한 미스 얼라인먼트 사이트들에서 측정할 미스 얼라인먼트 사이트을 지정한다. 이어서, 상기 지정된 미스 얼라인먼트 사이트에서 상기 제1 오버레이 마크와 제2 오버레이 마크 사이의 미스 얼라인먼트를 측정한다. 이어서, 상기 측정된 미스 얼라인먼트 데이터들로부터 다중 회귀방정식을 이용하여 NCE(Non Correctable Error)와 미스 얼라인 파라미터와를 분석하여 이루어지는 것이 특징이다. In order to achieve the above object, the overlay measurement method according to an embodiment of the present invention designates a misalignment site to be measured at the misalignment sites where the first overlay mark and the second overlay mark are formed by performing predetermined unit processes. Subsequently, a misalignment between the first overlay mark and the second overlay mark is measured at the designated misalignment site. Subsequently, NCE (Non Correctable Error) and misalignment parameters are analyzed by using a multiple regression equation from the measured misalignment data.
NCE의 유형의 구분과 정도변화를 실질적으로 파악할 수 있게 되어 미스 얼라인의 발생 유형에 대한 정도변화를 실시간으로 분석하여 오버레이 관리를 향상시킬 수 있다.The classification and degree change of NCE types can be grasped practically, and overlay management can be improved by analyzing the degree change of miss align type in real time.
이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다. Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 1은 사진공정을 수행하기 위한 장치의 블록구성을 나타내는 도이다. 1 is a block diagram of an apparatus for performing a photographic process.
도 1을 참조하면, 사진장비(10)는 코팅처리부(12), 얼라인 및 노광처리부(14) 및 현상처리부(16)를 포함한다. Referring to FIG. 1, the photographic apparatus 10 includes a coating processing unit 12, an alignment and exposure processing unit 14, and a developing processing unit 16.
사진장비(10)는 웨이퍼(W) 상에 피식각층을 데포(deposition)하고, 피식각층 상에 포토레지스트 패턴을 형성하고, 포토레지스트 패턴을 식각 마스크로 사용하여 피식각층을 식각하는 사진식각(photolithography) 공정에 의해 웨이퍼 상에 하나의 패턴층을 형성한다. 이와 같은 공정을 각층마다 반복하여 다층의 패턴층들을 중첩 형성하여 원하는 회로패턴을 웨이퍼 상에 형성함으로써 하나의 웨이퍼 상에 다수의 집적회로칩들을 만든다. The photographic apparatus 10 may deposit a layer to be etched on the wafer W, form a photoresist pattern on the layer, and etch the layer to be etched using the photoresist pattern as an etching mask. ) Patterned layer is formed on the wafer. This process is repeated for each layer to form a plurality of integrated circuit chips on a single wafer by forming a desired circuit pattern on the wafer by overlapping a plurality of pattern layers.
그러므로, 사진공정은 반도체 소자의 제조공정에 있어서 생산수율에 지대한 영향을 미치는 매우 중요한 핵심 공정이라 할 수 있다. Therefore, the photographic process is a very important core process that has a great influence on the production yield in the semiconductor device manufacturing process.
사진공정은 크게 코팅공정, 얼라인먼트 및 노광공정, 현상공정으로 구분될 수 있다. Photographic processes can be broadly classified into coating processes, alignment and exposure processes, and development processes.
코팅처리부(202)에서는 웨이퍼 표면의 습기를 제거하고, 도포될 포토레지스트와 웨이퍼 표면과의 밀착성을 증가시키기 위하여 프리 베이크 공정과 고압 순수와 브러쉬를 이용하여 웨이퍼 표면의 불순물을 제거하는 스크러빙공정, 균일한 코팅을 위한 스핀공정, 솔벤트를 휘발시키고 포토레지스트를 경화시키는 소프트 베이크 공정 등을 수행한다. The coating processing unit 202 removes moisture from the surface of the wafer and increases the adhesion between the photoresist to be applied and the surface of the wafer. A spin process for one coating, a soft bake process to volatilize the solvent and cure the photoresist, and the like.
얼라인 및 노광처리부(12)에서는 스텝퍼의 기준마크에 의해 레티클를 정렬시키고, 웨이퍼와 레티클를 정렬시키는 프리 얼라인공정, 웨이퍼의 플랫존을 고정시키는 얼라인 공정, 노출량을 결정하여 포토레지스트를 노광시키는 노광공정 등을 수행한다. The alignment and exposure processing unit 12 aligns the reticles according to the reference marks of the stepper, prealignment process for aligning the wafer and the reticle, alignment process for fixing the flat zone of the wafer, and exposure for determining the exposure amount to expose the photoresist. Process and the like.
현상처리부(16)에서는 정재파 효과를 제거하는 포스트 노광공정, UV광과 반응한 부분을 선택적으로 제거하는 현상공정, 웨이퍼에 남겨진 포토레지스트 패턴이 충분히 열적 환경에 견딜 수 있도록 경화시키는 하드 베이크 공정 등을 수행한다.The developing unit 16 may include a post exposure process to remove standing wave effects, a development process to selectively remove portions reacted with UV light, and a hard bake process to cure the photoresist pattern remaining on the wafer to sufficiently withstand the thermal environment. Perform.
오버레이 측정 장치(20)는 상기 사진 장비(10)를 통하여 웨이퍼(W) 상에 포토레지스트 패턴를 형성시킨 다음에 하부 패턴층과의 중첩도를 측정하여 얻은 미스 얼라인먼트 데이터를 다중 회귀분석하여 NCE(Non Correctable Error), 즉 더 이상 이론적으로 수정할 수 없는 에러 데이터를 유형별로 구분하고, 또한 상기 유형별 정도변화 데이터를 얻고, 또한, 수정가능한 미스 얼라인먼트 파라메터들, 즉, OF-X, OF-Y, SC-X, SC-Y, ORT, W-ROT, RED-X, RED-Y, ROT-X, ROT-Y를 순차적으로 얻는다. The overlay measurement apparatus 20 forms a photoresist pattern on the wafer W through the photographic equipment 10 and then multi-regressively analyzes misalignment data obtained by measuring overlapping with the lower pattern layer. Correctable Error), that is, error data that can no longer be theoretically corrected by type, and also obtain the type change data, and also correctable misalignment parameters, ie OF-X, OF-Y, SC- X, SC-Y, ORT, W-ROT, RED-X, RED-Y, ROT-X, ROT-Y are obtained sequentially.
오버레이 보정 제어기(30)에서는 상기 오버레이 측정 장치(20)에서 수정 가능한 미스 얼라인먼트 파라메터를 제공받아 적당한 알고리즘를 이용하여 장비 입력 데이터를 생성하여 스텝퍼(14)에 제공하여 스텝퍼의 보정 과정을 통하여 미스 얼라인먼트를 보정한다.The overlay correction controller 30 receives the misalignment parameter that can be corrected by the overlay measurement device 20, generates equipment input data using an appropriate algorithm, and provides the input data to the stepper 14 to correct the misalignment through the stepper correction process. do.
도 2는 본 발명의 일실시예에 따른 상기 오버레이 측정 방법을 개략적으로 설명하는 흐름도이다. 2 is a flowchart schematically illustrating the overlay measurement method according to an embodiment of the present invention.
도 3은 미스 얼라인먼트 사이트와 오버레이 측정 방법을 설명하기 위한 도면이다. 3 is a diagram for describing a misalignment site and an overlay measuring method.
도 4는 상기 도 3의 지정된 미스 얼라인먼트 사이트를 확대한 도면이다.4 is an enlarged view of the designated misalignment site of FIG. 3.
도 2와 도 3을 참조하면, 미스 얼라인먼트 측정용으로 제1 오버레이 마크(40a)를 갖는 하부패턴층(도시하지 않음)이 형성된 웨이퍼(W) 상면에 상술한 도 1의 사진장비(10)를 이용하여 사진공정을 수행하여 미스 얼라인먼트 측정용으로 제2 오버레이 마크(40b)를 갖는 포토레지스트 패턴(도시하지 않음)을 형성한다. 여기서, 상기 제1 오버레이 마크(40a)와 제2 오버레이 마크(40b)는 중첩되는 층들의 모든 패턴들을 비교하여 미스 얼라인먼트를 측정할 수는 없기 때문에 대체용으로 형성되고, 바람직하게는 웨이퍼(W) 상면의 스크라이브 레인에 형성된다. 2 and 3, the photo equipment 10 of FIG. 1 described above is formed on the upper surface of a wafer W on which a lower pattern layer (not shown) having a first overlay mark 40a is formed for misalignment measurement. A photoresist pattern is performed to form a photoresist pattern (not shown) having the second overlay mark 40b for misalignment measurement. Here, the first overlay mark 40a and the second overlay mark 40b are formed as a substitute because the misalignment cannot be measured by comparing all patterns of overlapping layers, and preferably the wafer W It is formed in the scribe lane on the upper surface.
그리고, 스크라이브 레인에서 제1 오버레이 마크와 제2 오버레이 마크가 위치한 영역을 미스 얼라인먼트 사이트(50)라 명명한다. 웨이퍼 상면에 다수의 미스 얼라인먼트 사이트(50)들이 형성된다. The region where the first overlay mark and the second overlay mark are located in the scribe lane is called a misalignment site 50. A plurality of misalignment sites 50 are formed on the upper surface of the wafer.
이어서, 상기 포토레지스트 패턴과 하부패턴층과의 미스 얼라인먼트를 확인하기 위하여 상기 웨이퍼(W)를 오버레이 측정기(20, 도 1 참조)에 로딩한다. 이어서, 웨이퍼(W) 상면의 스크라이브 레인에 위치한 미스 얼라인먼트 사이트(50)들 중 측정할 사이트를 지정한다. (S202 단계)Subsequently, the wafer W is loaded on the overlay measuring device 20 (see FIG. 1) to confirm misalignment between the photoresist pattern and the lower pattern layer. Next, one of the misalignment sites 50 located in the scribe lane on the upper surface of the wafer W is designated. (Step S202)
이어서, 도 3과 도 4를 참조하면, 상기 지정된 미스 얼라인먼트 사이트(50a)에서 상기 제1 오버레이 마크(40a)와 제2 오버레이 마크 사이(40b)의 미스 얼라인먼트를 측정한다. (S204 단계) 3 and 4, the misalignment between the first overlay mark 40a and the second overlay mark 40b is measured at the designated misalignment site 50a. (Step S204)
구체적으로 상기 웨이퍼(W)의 중심(C1)으로부터 지정된 미스 얼라인먼트 사이트(50a)의 중심(C2)까지의 거리인 x,y 와, 지정된 미스 얼라인먼트 사이트(50a)에서 하부 패턴층에 형성된 제1 오버레이 마크(40a), 즉 외측 마크(Outer mark)와 상부 패턴층에 형성된 제2 오버레이 마크(40b), 즉 내측 마크(Inner mark) 사이의 dx/dy를 측정하여 미스 얼라인먼트 데이터를 얻는다. Specifically, x, y which is the distance from the center C1 of the wafer W to the center C2 of the designated misalignment site 50a, and the first overlay formed on the lower pattern layer at the designated misalignment site 50a The misalignment data is obtained by measuring the dx / dy between the mark 40a, that is, the outer mark and the second overlay mark 40b formed on the upper pattern layer, that is, the inner mark.
이어서, 상기 미스 얼라인먼트 데이터를 다중 회귀분석을 통하여 NCE(Non Correctable Error)와 미스 얼라인먼트 파라미터를 분석한다.(S206 단계)Subsequently, the non-alignable error (NCE) and the misalignment parameter are analyzed through the multiple regression analysis of the miss alignment data (step S206).
구체적으로, 먼저, 상기 미스 얼라인먼트 데이터들로부터 고차 회귀방정식, 예를 들면, dx=a+b*x2y-c*y2x 등의 식을 이용하여 NCE(Non Correctable Error), 즉 수정할 수 없는 에러 데이터를 유형별로 구분하고, 또한 상기 유형별 정도변화에 대한 에러 데이터를 얻는다.Specifically, first, from the misalignment data using a higher-order regression equation, for example, dx = a + b * x 2 yc * y 2 x, etc., NCE (Non Correctable Error), that is, error that cannot be corrected The data is classified by type, and error data on the degree change of each type is obtained.
바람직하게는 노광장치의 스테이지(stage), 렌즈 수차(lens variations), 레지스트를 도포하고 현상에서 유래되는 변동(variations), 웨이퍼의 불균일 및 측정 에러(Error) 등으로 분류되어 분류된 항목별로 에러 데이터를 얻는다.Preferably, the error data is categorized into categories classified by the stage of the exposure apparatus, lens aberrations, resists applied, and variations resulting from development, wafer unevenness, and measurement error. Get
다음에, 상기 미스 얼라인먼트 데이터들로부터 1차 선형 회귀방정식, 예를 들면, dx=a+b*x-c*y 등의 식을 사용하여 미스 얼라인 파라미터, 즉 OF-X, OF-Y, SC-X, SC-Y, ORT, W-ROT, RED-X, RED-Y, ROT-X, ROT-Y를 분석한다. Next, from the misalignment data, a first-order linear regression equation, for example, dx = a + b * xc * y, is used to miss alignment parameters, that is, OF-X, OF-Y, and SC-. Analyze X, SC-Y, ORT, W-ROT, RED-X, RED-Y, ROT-X, ROT-Y.
상기 분석된 미스 얼라인 파라미터는 웨이퍼 관련 파라메터들과 레티클 관련 파라메터들로 구분된다. 상기 웨이퍼 관련 파라미터는 웨이퍼 얼라인이 틀어진 정도를 나타내는 파라미터들이고, 상기 레티클(raticle) 관련 파라미터는 레티클 얼라인이 틀어진 정도를 나타내는 파라미터들이다. The analyzed misalign parameter is divided into wafer related parameters and reticle related parameters. The wafer related parameters are parameters indicating the degree of misalignment of the wafer alignment, and the reticle related parameters are parameters indicating the degree of misalignment of the reticle alignment.
도 5 내지 도 7은 웨이퍼와 레티클에 관련된 미스 얼라인먼트 파라미터의 예들을 나타내는 도면이다.5 to 7 illustrate examples of misalignment parameters related to wafers and reticles.
1)반도체 기판 관련 파라메터1) Semiconductor substrate related parameters
오프셋(OFfset);얼라인먼트 패턴이 좌우, 상하로 어긋난 정도.(도 5 참조)Offset (OFfset); the degree to which the alignment pattern is shifted left and right, up and down. (See Fig. 5).
스케일링(SCaling);웨이퍼의 워페이지(warpage) 및 웨이퍼 스테이지 이동정밀도에 의해 반도체 기판 상의 패턴이 좌우, 상하로 확대된 정도.(도 6 참조)Scaling; the degree to which the pattern on the semiconductor substrate is enlarged from side to side and up and down by the warpage of the wafer and the wafer stage movement precision (see FIG. 6).
회전(W ROTation); 얼라인먼트 패턴의 축이 얼라인먼트 기준축에 대해 틀어진 정도.(도 7 참조)W ROTation; The degree to which the axis of the alignment pattern is misaligned with respect to the alignment reference axis (see FIG. 7).
직교(ORThogonality); 반도체 기판 얼라인 축이 서로 틀어진 정도.Orthogonality; The degree to which the semiconductor substrate alignment axes are misaligned.
2)레티클에 관련된 파라메터2) Parameters related to the reticle
레티클 회전(reticle ROTation);레티클이 부정확하게 세팅되어 얼라인먼트 패턴의 축이 얼라인먼트 기준축에 대해 틀어진 정도.(도 7 참조)Reticle ROTation; the degree to which the reticle is set incorrectly so that the axis of the alignment pattern is displaced with respect to the alignment reference axis (see FIG. 7).
레티클 축소(reticle REDuction);레티클이 부정확하게 세팅되어 반도체 기판 상의 패턴이 좌우 상하로 확대된 정도.(도 6 참조)Reticle REDuction; the degree to which the reticle is set incorrectly, causing the pattern on the semiconductor substrate to expand left, right, up and down (see Figure 6).
이때, 본 발명은 미스 얼라인먼트 파라미터를 분석한 후에 NCE(Non Correctable Error)를 분석할 수도 있고, 동시에 분석할 수도 있음을 밝힌다. In this case, the present invention reveals that after analyzing the misalignment parameter, NCE (Non Correctable Error) may be analyzed or simultaneously.
이어서, 1차 선형회귀식에 의하여 분석된 미스 얼라인 파라메터를 측정시간 및 롯트 ID와 함께 오버레이 보정 제어기(30)에 제공되고 오버레이 보정 제어기에서는 적당한 알고리즘을 이용하여 장비 입력 데이터를 추출한다.(S208 단계) Subsequently, the misalignment parameters analyzed by the first linear regression equation are provided to the overlay correction controller 30 together with the measurement time and the lot ID, and the overlay correction controller extracts the equipment input data using a suitable algorithm. step)
이어서, 상기 분석된 NCE(Non Correctable Error)와 추출된 장비 입력 데이터를 사진 공정에 관련된 부분에 피드백한다.(S210 단계)Subsequently, the analyzed NCE (Non Correctable Error) and the extracted equipment input data are fed back to the part related to the photographic process.
구체적으로 분석된 NCE(Non Correctable Error)는 유형의 구분과 정도변화가 파악됨으로 구체적인 조치를 취하고, 오버레이 보정 제어기(30)에서 추출된 장비 입력 데이터를 스텝퍼(12)에 피드백하여 미스 얼라인먼트를 보정하여 다음 공정에 반영한다.The NCE (Non Correctable Error) analyzed in detail takes specific measures as the type classification and degree change are grasped, and feeds back the equipment input data extracted from the overlay correction controller 30 to the stepper 12 to correct the misalignment. Reflect to the next process.
본 발명의 일 실시예에 따른 오버레이 측정방법은 미스 얼라인먼트를 보정 뿐만아니라 NCE(Non Correctable Error)의 유형의 구분과 정도변화가 파악되는 특징이 있다. 그러므로 본 발명의 일 실시예를 사용함으로 오버레이 측정을 향상시킬 수 있다.The overlay measurement method according to an embodiment of the present invention is characterized in that the classification and degree of change of the type of NCE (Non Correctable Error) are grasped as well as correction of misalignment. Therefore, overlay measurement can be improved by using one embodiment of the present invention.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.
도 1은 사진공정을 수행하기 위한 장치의 블록구성을 나타내는 도이다.1 is a block diagram of an apparatus for performing a photographic process.
도 2는 본 발명의 일실시예에 따른 상기 오버레이 측정 방법을 개략적으로 설명하는 흐름도이다. 2 is a flowchart schematically illustrating the overlay measurement method according to an embodiment of the present invention.
도 3은 미스 얼라인먼트 사이트와 오버레이 측정 방법을 설명하기 위한 도면이다. 3 is a diagram for describing a misalignment site and an overlay measuring method.
도 4는 상기 도 3의 지정된 미스 얼라인먼트 사이트를 확대한 도면이다.4 is an enlarged view of the designated misalignment site of FIG. 3.
도 5 내지 도 7은 웨이퍼와 레티클에 관련된 미스 얼라인먼트 파라미터의 예들을 나타내는 도면이다.5 to 7 illustrate examples of misalignment parameters related to wafers and reticles.
<주요 도면의 부호에 대한 설명><Description of Signs of Main Drawings>
10 : 사진장비 12 : 코팅처리부 10: photographic equipment 12: coating treatment
14 : 얼라인 및 노광처리부 16 : 현상처리부14: alignment and exposure processing unit 16: development processing unit
20 : 오버레이 측정기 30 : 오버레이 보정 제어기20: Overlay Meter 30: Overlay Correction Controller
40a : 제1 오버레이 마크 40b : 제2 오버레이 마크 40a: first overlay mark 40b: second overlay mark
50 : 미스 얼라인먼트 사이트 50: Miss Alignment Site
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026503A KR20050101587A (en) | 2004-04-19 | 2004-04-19 | Measurement method for overlay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040026503A KR20050101587A (en) | 2004-04-19 | 2004-04-19 | Measurement method for overlay |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20050101587A true KR20050101587A (en) | 2005-10-25 |
Family
ID=37279991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040026503A KR20050101587A (en) | 2004-04-19 | 2004-04-19 | Measurement method for overlay |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20050101587A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100817092B1 (en) * | 2007-03-14 | 2008-03-26 | 삼성전자주식회사 | Measuring system for correcting overlay measurement error and method of measurement using the system |
KR100818420B1 (en) * | 2006-12-27 | 2008-04-01 | 동부일렉트로닉스 주식회사 | Overlay measurement method |
US9703280B2 (en) | 2014-07-04 | 2017-07-11 | Samsung Electronics Co., Ltd. | Method and apparatus for fabricating semiconductor device |
-
2004
- 2004-04-19 KR KR1020040026503A patent/KR20050101587A/en not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818420B1 (en) * | 2006-12-27 | 2008-04-01 | 동부일렉트로닉스 주식회사 | Overlay measurement method |
KR100817092B1 (en) * | 2007-03-14 | 2008-03-26 | 삼성전자주식회사 | Measuring system for correcting overlay measurement error and method of measurement using the system |
US9703280B2 (en) | 2014-07-04 | 2017-07-11 | Samsung Electronics Co., Ltd. | Method and apparatus for fabricating semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7241541B2 (en) | Method of the adjustable matching map system in lithography | |
US7288848B2 (en) | Overlay mark for measuring and correcting alignment errors | |
US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
US6803292B2 (en) | Method for manufacturing a semiconductor device and semiconductor device with overlay mark | |
KR100439472B1 (en) | Method and apparatus for measuring of processing error and method and apparatus for measuring of overlay | |
US7333173B2 (en) | Method to simplify twin stage scanner OVL machine matching | |
TW200404346A (en) | A method for monitoring overlay alignment on a wafer | |
US8174673B2 (en) | Method for wafer alignment | |
KR20050101587A (en) | Measurement method for overlay | |
TWI802369B (en) | Multi-step process inspection method | |
US6399259B1 (en) | Method of forming alignment marks for photolithographic processing | |
US9871001B2 (en) | Feeding overlay data of one layer to next layer for manufacturing integrated circuit | |
KR100714266B1 (en) | Method for amending image in process for manufacturing semiconductor device | |
KR100966998B1 (en) | Method for processing optical proximity correction | |
KR100457223B1 (en) | Method for forming overlay measurement pattern capable of using with a alignment mark | |
US7171319B2 (en) | Method and apparatus to separate field and grid parameters on first level wafers | |
KR100827472B1 (en) | Method for forming overlay mark in semiconductor photolithograph process | |
KR20010028305A (en) | Method for revising registration | |
KR20060055112A (en) | Exposure apparatus and method for control the same | |
KR100577556B1 (en) | method for matching exposing equipment for semiconductor manufaction | |
KR100576425B1 (en) | Method for measuring overlay using of photoresist thickness | |
JP2005244153A (en) | Inspection device of aligner and its use method | |
KR20060110022A (en) | Method for forming overlay pattern of reticle for fabricating semiconductor device | |
KR20010061363A (en) | Method for improving over accuracy by using stepper and scanner type exposing system during semiconductor device fabrication process | |
KR20070005810A (en) | Wafer alignment method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |