KR20050100848A

KR20050100848A - 초 광대역 통신시스템에서 헤더정보 전송장치 및 방법

Info

Publication number: KR20050100848A
Application number: KR1020040026040A
Authority: KR
Inventors: 최승훈; 안종훈; 김재열; 성상경
Original assignee: 삼성전자주식회사
Priority date: 2004-04-16
Filing date: 2004-04-16
Publication date: 2005-10-20

Abstract

본 발명은 DS-UWB(Direct Sequence-Ultra Wide Band) 통신시스템에서 헤더 정보를 부호화하기 위한 장치 및 방법에 관한 것이다. 본 발명에 따른 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 장치는, 길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제1부호 발생기와, 길이 8인 일차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제2부호 발생기와, 상기 8개의 정보비트들을 입력하고, 상기 8개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 가산하여 상기 이차 리드뮬러 부호의 부호어를 발생하는 제1연산부와, 상기 8개의 정보비트들의 소정 일부를 입력하고, 상기 일부의 정보비트들에 의해 선택되는 적어도 하나의 제2 기저 시퀀스들을 가산하여 일차 리드뮬러 부호의 부호어를 발생하는 제2연산기부와, 상기 제1연산부로부터의 상기 이차 리드뮬러 부호의 부호어와 상기 제2연산부로부터의 상기 일차 리드뮬러 부호의 부호어를 다중화하여 상기 24개의 심볼들을 발생하는 멀티플랙서를 포함한다.

Description

초 광대역 통신시스템에서 헤더정보 전송장치 및 방법{APPARATUS AND METHOD FOR TRANSMITTING HEADER INFORMATION IN A DS-UWB COMMUNICATION SYSTEM}

본 발명은 DS-UWB(Direct Sequence-Ultra Wide Band) 통신시스템에서 헤더정보를 전송하기 위한 장치 및 방법에 관한 것으로, 특히 헤더를 오류정정부호로 부호화하여 전송하기 위한 장치 및 방법에 관한 것이다.

통상적으로 무선 통신시스템은 기지국에 의해 형성되는 셀을 기본 단위로 하며, 이동단말들은 자신이 위치하는 셀을 제어하는 기지국으로부터 통신 서비스를 제공받는 것을 기본적인 구성으로 한다. 하지만, 통신 산업의 발달로 인해 기지국 등과 같은 별도의 중계 장치를 통하지 않고 각 이동단말들간 직접 통신이 이루어지도록 하는 무선 개인 지역망(WPAN : Wireless Personal Area Network)에 대한 다양한 기술들이 제안되고 있다. 상기 WPAN은 무선 채널을 이용하여 10m 이내의 협소한 작동 범위 내에서 비교적 적은 수의 개인 단말기 혹은 가전 기기를 구성원으로 가지는 통신망을 칭한다. 상기 WPAN은 기간 망 구조가 아닌 필요에 의해 망이 형성 또는 해체되는 ad-hoc 망 구조를 가지고 있다. 이와 같은 WPAN 시스템에서는 개인용 컴퓨터의 주변기기 혹은 오디오 및 비디오 기기를 서비스 대상으로 하는 경우 단절 없는 데이터 송/수신을 보장할 수 있다.

상기 WPAN의 대표적인 기술로는 블루투스, 무선 지역망(WLAN : Wireless Local Area Network) 등이 있다. 하지만, 상기 블루투스의 경우에는 고속의 데이터 전송에 있어 제약이 있으며, 상기 WLAN의 경우에는 제품이 고가라는 제약을 가진다. 이와 같은 문제점들을 해결하기 위해 새로이 제안되고 있는 상기 WPAN 시스템이 초 광대역(UWB: Ultra Wide Band, 이하 "UWB"이라 칭하기로 한다) 통신시스템이다.

통상적으로 통신시스템의 용량(capacity)은 대역폭(bandwidth)과 신호대 잡음비(SNR: Signal to Noise Ratio)에 비례한다. 즉, 상기 대역폭을 넓히거나 신호대 잡음비를 증가시킴으로써 통신시스템의 용량을 증가시킬 수 있는 것이다. 이러한 원리를 이용하여 상기 UWB 통신시스템은 근거리에서 비교적 낮은 전력으로 비교적 넓은 대역폭의 주파수를 사용하여 비교적 많은 양의 데이터를 고속으로 전송한다. 즉 상기 UWB 통신시스템은 펄스의 확산 특성, 즉 시간 도메인(domain) 상에서는 펄스의 주기가 매우 짧으나 주파수 도메인 상에서 아주 넓게 확산된다는 원리를 이용한 시스템이다. 따라서 상기 UWB 통신시스템에서는 펄스의 파형에 따라서 전송 주파수 대역이 결정된다. 결과적으로, 전송되는 펄스 열들의 주기를 매우 짧게 하는 것이 가능하고, 잡음의 전파 기준으로 삼고 있는 주파수당 송신 에너지 밀도를 낮출 수 있도록 하는 시스템이 상기 UWB 통신시스템이다.

이와 같은 UWB 통신시스템은 높은 주파수 대역폭을 가지는 아주 짧은 펄스 신호를 이용함으로써 고속의 송/수신이 가능할 뿐만 아니라 기기의 구성이 간편하다. 또한, 주파수 특성상 UWB 주파수는 확산 대역을 넓게 하므로 장애물이 많은 장소에서도 페이딩(fading) 현상에 강하며, 잡음보다 주파수당 송신 에너지 밀도가 낮으므로 전력소모가 작다. DS-CDMA UWB(Direct-Sequence Code Division Multiple Access-Ultra Wide Band, 이하 "DS-UWB"이라 칭하기로 한다) 시스템이란 주어진 대역(3.1㎓ ~ 10.6㎓)을 2개로 나누어 사용하며, M-BOK(m-ary bi-orthogonal keying) 코드를 사용해서 대역 확산을 시키는 초광대역 시스템이다. DS-UWB는 주어진 대역을 다수의 서브밴드(sub-band)로 나누어 사용하는 멀티밴드(multi-band) UWB 시스템에 비해 상술한 UWB 시스템의 특성을 잘 반영할 수 있는 기술이다.

전술한 특징을 가지는 UWB 통신시스템은 근거리 무선 통신시스템으로써, IEEE(Institute of Electrical and Electronics Engineers) 802.15.3a 표준 규격에서 논의되고 있다. 한편, 상기 UWB 통신시스템은 그 특성상 근거리 무선 통신을 목표(target)로 하고 있기 때문에 홈 네트워크(home network) 혹은 근거리 레이더(radar) 등에 적용될 것으로 예상된다. 그리고, 상기 UWB 통신시스템은 그 무선 통신의 기본 단위로서 피코넷(Pico-net)을 사용한다.

도 1은 일반적인 UWB 통신시스템의 피코넷을 개략적으로 도시한 도면이다. 상기 UWB 통신시스템에서 기본 단위가 되는 피코넷은 상기 도 1에서 보여지고 있는 바와 같이 피코넷 조정기(PNC: Pico Net Coordinator) 120과, 다수의 기기들, 즉 제1기기 100과, 제2기기 130과, 제3기기 110과, 제4기기 140으로 구성된다. 상기 PNC 120은 상기 피코넷에 위치하는 기기들 중 별도의 요청에 의해 지정된 임의 하나의 기기이다.

상기 도 1을 참조하면, 피코넷 조정기 120은 피코넷 내에 위치하는 기기들간의 전송 채널을 제어하기 위해 요구되는 각종 파라미터들을 결정하고, 상기 결정된 파라미터들을 상기 기기들 100, 110, 130, 140으로 제공한다. 상기 도 1에서는 상기 기기들간의 전송 채널을 제어하기 위해 비이콘(beacon) 신호를 사용하는 예를 보이고 있다. 상기 파라미터들은 상기 기기들 100, 110, 130, 140 각각에 대해 시간 채널 또는 주파수 채널을 할당하기 위한 값들이 될 수 있다.

상기 기기들 100, 110, 130, 140은 무선 통신을 수행하는 것이 가능한 모든 기기들을 통칭한다. 일 예로, 텔레비전, 모뎀(MODEM), VTR, 자동차 등과 같은 기기들이 모두 포함될 수 있다. 상기 기기들 100, 110, 130, 140은 무선 통신을 위해 전송 채널이 필요한데, 이는 상기 피코넷 조정기 120으로부터의 비이콘 신호에 의해 제어된다. 즉, 상기 기기들 100, 110, 130, 140은 상기 피코넷 조정기 120으로부터 비이콘 신호로써 제공되는 파라미터들에 의해 시간 채널 또는 주파수 채널을 할당하고, 상기 할당된 시간 채널 또는 주파수 채널을 통해 데이터를 송신 또는 수신하게 된다. 물론 상기 기기들 100, 110, 130, 140은 상기 할당된 시간 채널 또는 주파수 채널을 통해 상기 피코넷 조정기 120과 데이터를 송신 또는 수신할 수 있다.

전술한 바와 같이 상기 피코넷은 상기 피코넷 조정기 120을 포함하여 상기 피코넷 내에 존재하는 모든 기기들이 상기 피코넷 조정기 120의 제어하에 상호 데이터 전송이 가능한 구조를 가진다.

도 2는 종래기술에 따른 DS-UWB 통신시스템에서 계층별 프레임 구조의 일 예를 개략적으로 도시한 도면이다. 상기 도 2에서는 매체 접속 제어(MAC: Media Access Control, 이하 "MAC"이라 칭하기로 한다) 계층으로부터 생성되는 MAC 프레임과 물리(PHY: physical, 이하 "PHY"라 칭하기로 한다) 계층으로부터 생성되는 PHY 프레임을 구분하여 보이고 있다.

상기 도 2를 참조하면, MAC 계층 프레임은 MAC 헤더 200과 실제 전송하고자하는 데이터인 프레임 바디(이하 "frame body"라 칭하기로 한다) + 프레임 검사 시퀀스(FSC: Frame Check Sequence, 이하 "FCS"라 칭하기로 한다) 210으로 구성된다. PHY 계층 프레임은 프리앰블 220과, PHY 헤더 230과, MAC 헤더 200, 헤더 검증 시퀀스(HCS: Header Check Sequence) 240, frame body + FSC 210을 포함하여 구성된다. 상기 프리앰블 220은 송/수신기간 동기 획득 및 반송파(carrier)의 오프셋(offset) 복구 및 수신 신호의 등화(equalization) 등을 위해 사용된다. 상기 PHY 헤더 230은 24비트의 길이를 가지며, 스크램블러의 씨드 식별자(scrambler seed identifier)와 FEC 종류, M-BOK 종류, 변조 방식(BPSK 혹은 QPSK), 인터리버 종류(interleaver type), 프레임 바디(frame body) 길이 등에 관한 정보를 나타내기 위해 사용된다. 상기 MAC 헤더 200은 80비트의 길이를 가지며, 프레임 조정 신호와, 피코넷 식별자(PNID: PicoNet IDentifier, 이하 "PNID"라 칭하기로 한다)와, 데스티네이션 식별자(DestID: Destination IDentifier, 이하 "DestID"라 칭하기로 한다)와, 소스 식별자(SrcID: Source IDentifier, 이하 "SrcID"라 칭하기로 한다)와, 분할 제어(Fragmentation control, 이하 "Fragmentation control"라 칭하기로 한다) 정보와, 스트림 인덱스(Stream index) 정보를 나타내기 위해 사용된다. 상기 헤더 검증 수열 240은 16비트의 길이를 가지며, 상기 PHY 헤더 230과 상기 MAC 헤더 200의 오류 검출(error detection)을 위해 사용된다. 상기 frame body + FCS 210에서, frame body는 0~1024 바이트 길이를 가지며, 전송하려는 정보 및 암호 정보 전송을 위해 사용된다. 여기서, 상기 frame body는 그 길이가 0~1024 바이트 중 어느 길이를 가져도 상관없으며, 따라서 유동적인 크기의 정보 및 암호 정보 전송을 가능하게 한다. 또한, 상기 frame body + FCS 210에서, FCS는 32비트 길이를 가지며, 상기 전송되는 데이터의 오류를 검출하기 위해 사용된다. 스터프(stuff) 비트와 테일(tail) 비트 250의 역할은 상기 스터프(stuff) 비트는 프레임의 길이가 전송 속도의 정수배가 되지 않는 경우에 빈틈을 채워주기 위해서, 상기 테일(tail) 비트는 길쌈 부호화기의 부호화 종단(termination)을 위해서 사용된다.

도 3은 종래기술에 따른 DS-UWB 시스템의 송신장치에서 전송 프레임 생성장치의 구성을 도시하고 있다.

상기 도 3을 참조하면, MAC 계층에 의해 MAC 헤더 생성기 320에서 생성된 MAC 헤더는 멀티플랙서 340과 랜덤화기 350으로 제공되며, PHY 계층에 의해 PHY 헤더 생성기 310에서 생성된 PHY 헤더는 상기 멀티플랙서 340과 3-repetition 부호화기 390으로 제공된다. 상기 3-repetition 부호화기 390은 입력 받은 PHY 헤더를 3번 반복하는 방식으로 부호화를 수행하게 된다. 상기 멀티플랙서 340은 상기 PHY 헤더와 상기 MAC 헤더를 시간적으로 다중화하여 헤더 검증 수열 생성부 360으로 제공한다. 상기 헤더 검증 수열 생성부 360은 상기 PHY 헤더와 상기 MAC 헤더에 의거해 헤더 검증 수열을 생성한다. 상기 헤더 검증 수열은 전송 중에 발생할 수 있는 상기 PHY 헤더와 MAC 헤더의 오류 발생 여부를 검증하기 위한 정보이다. 상기 헤더 검증 수열 생성부 360에 의해 생성된 상기 헤더 검증 수열은 상기 멀티플랙서 370으로 제공된다. 상기 멀티플랙서 370의 다른 입력으로는 상기 3-repetition 부호화기 390에 의해 부호화된 PHY 헤더와 랜덤화기 350에 의해서 랜덤화된 MAC 헤더가 있다. 상기 멀티플랙서 370은 입력 받은 헤더 검증 수열과 부호화되어진 PHY 헤더, 랜덤화된 MAC 헤더를 시간적으로 다중화하여 멀티플랙서 380으로 출력한다. 또한 프레임 바디(frame body)와 FCS 생성기 330에 의해서 발생된 프레임 바디(frame body)와 FCS는 상기 랜덤화기 350에 의해 랜덤화 되어진 후 상기 멀티플랙서 380으로 출력된다. 프리엠블 생성기 300에 의해서 동기 획득, 채널 추정 등을 위해 생성된 프리엠블 또한 상기 멀티플랙서 380으로 입력된다. 상기 멀티플랙서 380으로 입력된 프리엠블 신호, PHY 헤더, MAC 헤더, 헤더 검증 수열 및 frame body, FCS는 멀티플랙서 380에 의해 시간적으로 다중화되어진 후 송신된다.

전술한 바와 같이, 통상적인 DS-UWB 통신시스템에서는 24비트의 PHY 헤더정보의 보호를 위해 같은 비트를 3번 반복하는 가장 간단한 형태의 오류 정정 부호를 사용하고 있다. 시스템이 요구하는 시간내에 부호화와 복호화가 완료되기 위해서는 오류 정정 부호가 상기의 3-repetition 부호와 같은 간단한 구조가 되어야 한다. 하지만 상기 부호는 최소거리가 3밖에 되지 않기 때문에 오류 정정 능력도 매우 작다. 그러므로, 상기 오류 정정 부호를 사용하였으나 발생한 오류를 정정하지 못하는 경우에는, 수신측은 복호된 헤더 정보에 포함된 오류 때문에 틀린 정보를 갖게 되거나, 또는 그 헤더 정보를 폐기하게 된다. 따라서, 복호된 헤더 정보의 오류, 또는 헤더 정보의 손실 때문에 시스템의 오류, 시스템의 성능 저하 등이 발생할 수 있다. 그러므로, PHY 헤더정보를 보호하기 위한 오류 정정 부호는 부호화와 복호화 시간이 짧은 간단한 구조, 그리고 최적의 최소거리를 갖도록 설계되어야 한다.

따라서 본 발명의 목적은 초광대역 통신시스템에서 헤더 정보를 부호화하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 다른 목적은 초광대역 통신시스템에서 헤더 정보를 복호화하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 (72,24) 부호화/복호화 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 (24,8) 부호화/복호화 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 (18,6) 부호화/복호화 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 초광대역 통신시스템에서 헤더를 복수의 부분들로 분할하여 부호화한후 다시 합쳐서 전송하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 초광대역 통신시스템에서 수신된 헤더를 사전 설정된 크기로 분할해서 복호화한후 다시 합쳐서 원래의 정보비트열을 획득하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 이차 리드뮬러 부호와 일차 리드뮬러 부호를 이용해서 최소거리 특성이 우수한 (24,8) 부호를 생성하기 위한 장치 및 방법을 제공함에 있다.

본 발명의 또 다른 목적은 이차 리드뮬러 부호와 반복 부호를 이용해서 최소거리 특성이 우수한 (18,6) 부호를 생성하기 위한 장치 및 방법을 제공함에 있다.

상기 목적들을 달성하기 위한 본 발명의 제1견지에 따르면, 통신시스템에서 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 장치가, 길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제1부호 발생기와, 길이 8인 일차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제2부호 발생기와, 상기 8개의 정보비트들을 입력하고, 상기 8개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 가산하여 상기 이차 리드뮬러 부호의 부호어를 발생하는 제1연산부와, 상기 8개의 정보비트들의 소정 일부를 입력하고, 상기 일부의 정보비트들에 의해 선택되는 적어도 하나의 제2 기저 시퀀스들을 가산하여 일차 리드뮬러 부호의 부호어를 발생하는 제2연산기부와, 상기 제1연산부로부터의 상기 이차 리드뮬러 부호의 부호어와 상기 제2연산부로부터의 상기 일차 리드뮬러 부호의 부호어를 다중화하여 상기 24개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 한다.

본 발명의 제2견지에 따르면, 통신시스템에서 6개의 정보비트들을 18개의 심볼들로 부호화하기 위한 장치가, 길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제1부호 발생기와, '1'을 두 번 발생하는 제2부호 발생기와, 상기 6개의 정보비트들을 입력하고, 상기 6개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 가산하여 이차 리드뮬러 부호의 부호어를 발생하는 제1연산부와, 상기 8개의 정보비트들중 소정 한 개의 비트를 상기 제2부호 발생기에서 발생되는 부호어와 승산하기 위한 제2연산부와, 상기 제1연산부로부터의 상기 이차 리드뮬러 부호의 부호어와 상기 제2연산부로부터의 부호어를 다중화하여 상기 18개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 한다.

본 발명의 제3견지에 따르면, 길이 16인 이차 리드뮬러 부호의 부호어와 길이 8인 일차 리드뮬러 부호의 부호어가 연접된 24개의 심볼들을 복호화하여 8개의 정보비트열을 발생하기 위한 장치가, 상기 24개의 심볼들을 16개의 심볼들과 8개의 심볼들로 분리하기 위한 디멀티플랙서와, 상기 이차 리드뮬러 부호의 마스크 시퀀스들을 발생하는 마스크 발생기와, 상기 마스크 시퀀스들의 각각과 상기 16개의 심볼들을 모듈로-2 가산하기 위한 연산부와, 상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 연산부로부터의 출력들을 각각 상기 32개의 상호 왈시부호들로 상관하여 총 256개의 상관값들을 출력하는 제1 상관도 계산부와, 상기 일차 리드뮬러 부호의 부호어들을 발생하는 부호 발생기와, 상기 일차 리드뮬러 부호의 부호어들의 각각과 상기 8개의 심볼들을 상관하여 8개의 상관값들을 발생하는 제2 상관도 계산부와, 상기 제1 상관도 계산부로부터의 256개의 상관값들과 상기 제2 상관도 계산부로부터의 8개의 상관값들을 소정 규칙에 의해 합산하여 새로운 256개의 상관값들을 발생하는 합산부와, 상기 합산부로부터의 256개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 8개의 정보비트들을 발생하는 비교기를 포함하는 것을 특징으로 한다.

본 발명의 제4견지에 따르면, 길이 16인 이차 리드뮬러 부호의 부호어와 길이 2인 반복부호의 부호어가 연접된 18개의 심볼들을 복호화하여 6개의 정보비트열을 발생하기 위한 장치가, 상기 16개의 심볼들을 16개의 심볼들과 하위 2개의 심볼들로 분리하기 위한 디멀티플랙서와, 상기 이차 리드뮬러 부호의 마스크 시퀀스를 발생하는 마스크 발생기와, 상기 마스크 시퀀스와 상기 16개의 심볼들을 모듈로-2 가산하기 위한 연산부와, 상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 연산부로부터의 출력을 상기 32개의 상호 왈시부호들로 상관하여 총 64개의 상관값들을 출력하는 제1 상관도 계산부와, 길이 2인 반복부호의 부호어들을 발생하는 부호 발생기와, 상기 반복부호의 부호어들의 각각과 상기 2개의 심볼들을 상관하여 2개의 상관값들을 발생하는 제2 상관도 계산부와, 상기 제1 상관도 계산부로부터의 64개의 상관값들과 상기 제2 상관도 계산부로부터의 2개의 상관값들을 소정 규칙에 의해 합산하여 새로운 64개의 상관값들을 발생하는 합산부와, 상기 합산부로부터의 64개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 6개의 정보비트들을 발생하는 비교기를 포함하는 것을 특징으로 한다.

이하 본 발명의 바람직한 실시 예를 첨부된 도면의 참조와 함께 상세히 설명한다. 본 발명을 설명함에 있어서, 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단된 경우 그 상세한 설명은 생략한다.

이하 본 발명은 DS-UWB(Direct Sequence Ultra-Wide Band) 통신시스템에서 프레임 헤더정보, 특히 물리계층(PHY : physical layer) 헤더(header)정보를 보호하기 위해 부호화 기법을 적용하여 전송하는 기술을 제안한다. 특히 헤더의 비트를 부분으로 나누어 하나의 오류 정정 부호를 이용하여 나눠진 부분을 각각 부호화한 후 합쳐서 전송하고, 채널을 통과하여 수신된 신호를 다시 부분으로 나누어 복호하는 방법을 제안한다. 이를 위해서 헤더정보를 부호화하기 위한 최적의 최소거리를 갖는 오류 정정 부호를 생성하는 기술과, 상기 오류 정정 부호에 의해 헤더정보를 부호화하는 기술 및 상기 부호화되어 전송되는 헤더정보를 복호하기 위한 기술을 설명할 것이다.

1. 오류 정정 부호 생성

먼저, 본 발명의 실시 예에 따른 DS-UWB 통신시스템에서 프레임 헤더정보를 부호화하기 위한 오류 정정 부호를 생성하는 방법을 구체적으로 살펴보도록 한다. 후술될 설명에서는 프레임 헤더정보들 중 물리계층에 의해 추가되는 헤더정보(이하 "PHY 헤더정보"라 칭함)를 부호화하는 방법에 대해 설명될 것이다.

통상적으로 선형 오류 정정 부호(Linear Error Correcting Code)의 성능을 나타내는 척도(measure)로는 오류 정정 부호에 의한 부호어(codeword)의 해밍거리(Hamming distance) 분포가 있다. 상기 해밍 거리는 특정한 두 부호어들간에 서로 다른 심볼의 개수를 의미한다. 예컨대, '0111'과 '1101'의 두 부호어를 가정할 때, 두 부호어 간에 첫 번째 심볼과 세 번째 심볼이 서로 다름을 볼 수 있다. 따라서 상기 두 부호어간의 해밍거리는 '2'가 된다. 이 때, 상기 선형 오류 정정 부호에서 모든 부호어들간의 해밍거리들 중 가장 작은 값을 최소거리(d_min; minimum distance)라 한다. 상기 선형 오류 정정 부호(Linear Error Correcting Code)에 있어서 상기의 최소 거리가 클수록 오류 정정 성능이 우수한데, 이는 참조문헌 "The Theory of Error-Correcting Codes" - F. J. MacWilliams, N. J. A. Sloane, North-Holland에서 상세히 개시하고 있다.

상기 오류 정정 부호로써 사용될 수 있는 이차 리드뮬러(2nd order Reed Muller) 부호는 임의의 시퀀스(sequence)와 m-시퀀스의 원소의 합으로 이루어지는 시퀀스의 집합인 시퀀스군으로부터 유추해 낼 수 있다. 상기 합에 의해 얻어지는 시퀀스들을 원소들로 하는 시퀀스군을 선형 오류 정정 부호로 사용하기 위해서는 상기 시퀀스군의 최소 거리가 큰 것이 유리하다. 이러한 시퀀스군으로는 카자미 시퀀스(Kasami sequence)군, 골드 시퀀스(Gold sequence)군 및 커독 시퀀스(Kerdock sequence)군과 같은 시퀀스군들이 있다. 상기의 시퀀스들은 전체길이 L=2^2m일 때, 최소거리가 이고, L=2^2m+1일 때, 최소거리가 이다. 즉, 전체길이가 32일 때, 최소거리는 12이다.

일차 리드뮬러(1st order Reed-Muller) 부호의 최소 거리는 (2^k,k)의 부호화율을 가정할 때 최소 거리(d_min)가 2^k-1이다. 한편, 상기 일차 리드뮬러(1st order Reed-Muller) 부호를 상호직교(bi-orthogonal) 부호까지 확장시킬 경우 부호화율은 (2^k,k+1)으로 변화하여도 최소 거리(d_min)는 2^k-1로 변함이 없다. 하지만, 상기 일차 리드뮬러 부호를 이차 리드뮬러 부호로 확장시키는 경우에는 기저부호(basis code)의 수가 늘어나 부호화율을 (2^k,k+1+_kC₂)로 변경할 수 있으나 최소 거리(d _min)는 반으로 줄어들어 2^k-2로 변경된다.

따라서, 본 발명에 있어 바람직하기로 기저부호들의 수를 증가시키면서 우수한 최소거리를 가지는 오류 정정 부호를 생성하여야 한다. 즉, 기존의 이차 리드뮬러 부호보다 우수한 최소 거리 특성을 가지면서 일차 리드뮬러 부호에 비해 기저부호들의 수를 늘릴 수 있는 오류 정정 부호를 생성할 수 있어야 할 것이다. 이러한 오류 정정 부호는 부호화 율에 있어서도 유리한 특성을 가진다.

상기 DS-UWB 통신시스템에서 24비트의 PHY 헤더정보를 부호화하기 위해 블록의 길이가 72인 오류 정정 부호를 설계한다면, 상기의 시스템에서 요구하는 시간내에 부호화된 정보를 복호하는 것이 불가능하며, (72,24)의 부호율을 갖는 최적의 최소거리를 갖는 오류 정정 부호를 만드는 것도 쉽지 않다. 따라서, 상기의 통신시스템에서 요구하는 시간내에 부호화와 복호화가 가능하며, 최적의 최소거리를 갖는 오류 정정 부호를 설계하기 위하여, 본 발명은 송신단에서 정보비트를 복수의 부분들로 분할하여 부호화한후 다시 합쳐서 채널을 통해 전송하고, 수신단에서 수신데이터를 사전 설정된 크기로 나누어 복호화한후 다시 합쳐서 원래의 정보비트를 복원하는 방법을 제안하다.

상기와 같이 정보비트를 분할해서 부호화하기 위한 오류 정정 부호를 설계할 때, 상기의 오류 정정 부호가 최적의 최소거리를 갖도록 함으로써, 전체적으로도 우수한 성능을 보장할 수 있다. 따라서 상기 일차 리드뮬러 부호와 이차 리드뮬러 부호를 이용하여 정보비트를 분할해서 부호화하기 위한 오류정정부호를 설계하고자 한다. 정보 비트를 몇 부분으로 나누는가에 따라서, 상기 정보비트의 부분을 부호화하기 위한 부호의 설계 방법은 달라진다. 본 발명에 따른 실시예 1에서는 상기 24비트의 PHY 헤더를 8비트씩 세 부분으로 나누어 부호화하기 위한 (24,8) 부호를 설명하고, 실시예 2에서는 상기의 정보비트를 6비트씩 네 부분으로 나누어 부호화하기 위한 (18,6) 부호를 설명하기로 한다.

<실시예 1>

최소 거리가 8인 (24,8) 부호를 설계하는 방법은 다음과 같다.

하기 <표 1>은 (16,8) 이차 리드뮬러 부호의 기저들을 나타낸 것이다. (16,8) 이차 리드뮬러 부호의 최소 거리는 4이므로, (8,3) 일차 리드뮬러 부호를 연접(concatenation)시키는 방법으로 최소 거리를 8로 높일 수 있다. 하기 <표 2>는 (8,3) 일차 리드뮬러 부호의 기저들을 나타낸 것이다. 하기 <표 3>은 상기와 같은 방법으로 설계할 수 있는 (24,8) 부호이며, 최소 거리는 8이다.

x₁	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
x₂	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
x₃	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
x₄	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
x₁x₂	0	0	0	1	0	0	0	1	0	0	0	1	0	0	0	1
x₁x₃	0	0	0	0	0	1	0	1	0	0	0	0	0	1	0	1
x₁x₄	0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1

1	0	1	0	1	0	1
0	1	1	0	0	1	1
0	0	0	1	1	1	1

0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	0	0	0	0	0	0
0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	0	0	0	0	0
0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0
0	0	0	1	0	0	0	1	0	0	0	1	0	0	0	1	1	0	1	0	1	0	1
0	0	0	0	0	1	0	1	0	0	0	0	0	1	0	1	0	1	1	0	0	1	1
0	0	0	0	0	0	0	0	0	1	0	1	0	1	0	1	0	0	0	1	1	1	1

<실시예 2>

최소 거리가 8인 (18,6) 부호를 설계하는 방법은 다음과 같다.

하기 <표 4>는 (16,6) 이차 리드뮬러 부호의 기저들을 나타낸 것이다. 하기 표 4에서 는 modulo-2로 가산함을 나타낸 것이다. (16,6) 이차 리드뮬러 부호의 최소 거리는 6이므로, (2,1) 반복 부호(repetition code)를 연접시키는 방법으로 최소 거리를 8로 높일 수 있다. 하기 <표 5>는 상기와 같은 방법으로 설계할 수 있는 (18,6) 부호이며, 최소 거리는 8이다.

x₁	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
x₂	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
x₃	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
x₄	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
y	0	0	1	1	1	1	1	1	1	0	1	0	1	0	0	1

여기서, y=x₁x₄ x₂x₃ x₂x₄ x₃x₄ x₂ x₃ x₄

0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	0
0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0
0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1	0	0
1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0	0
0	0	1	1	1	1	1	1	1	0	1	0	1	0	0	1	1	1

한편, 실시예 1과 실시예 2에서 설계한 상기 오류정정부호들을 사용하는 경우 수신장치에서는 IFHT(Inverse Fast Hadamard Transform) 을 이용하는 상관기(correlator)를 사용함으로써 복호시 계산량을 줄일 수 있다.

2. 프레임 구조

본 발명의 실시 예를 적용하기 위해서는 기존에 DS-UWB 통신시스템에서 사용된 프레임 구조가 변경되어야 함은 자명할 것이다. 즉, 본 발명의 실시 예를 적용하는 경우 기존 프레임 구조에서 PHY 헤더정보의 오류 검증을 위한 헤더 검증 시퀀스에 대한 새로운 정의가 필요하다. 여기서, 새로운 프레임 구조는 기 출원 특허 P2003-0012845호에 개시된 프레임 구조(도 6)를 사용한다. 상기 프레임 구조에 대한 상세 구성을 도 4에 도시하였다.

3. 송신기

하기에서는 DS-UWB 통신시스템의 물리층 헤더정보를 상술한 실시예 1과 실시예 2에 의한 오류 정정 부호들에 의해 부호화하여 전송하기 위한 송신기의 구성 및 동작에 대해 상세히 설명할 것이다.

도 5는 본 발명의 실시 예에 따른 DS-UWB 통신시스템에서 송신장치의 구성을 도시하고 있다.

상기 도 5를 참조하면, MAC 헤더 정보 생성기 520에 의해 생성된 MAC 헤더 정보는 MAC 헤더 검증 수열 생성기 560과 랜덤화기 550으로 제공된다. 상기 랜덤화기는 입력받은 데이터에 랜덤성을 부여하여 clock recovery를 용이하게 하기 위해 이용된다. 상기 헤더 검증 수열 생성기 560은 입력받은 MAC 헤더 정보에 의거하여 MAC 헤더 검증 수열을 발생시킨다. 상기 MAC 헤더 검증 수열은 전송 중에 발생할 수 있는 MAC 헤더의 오류 여부를 검증하기 위한 정보이다. 상기 발생된 MAC 헤더 검증 수열은 멀티플랙서 570으로 입력되어진다. 상기 랜덤화기 550으로 입력된 MAC 헤더 정보는 랜덤화 되어진 후 상기 멀티플랙서 570으로 입력되어진다. PHY 헤더 정보 생성기 510에 의해 생성된 PHY 헤더는 부호화기 540으로 제공된다. 상기 부호화기 540은 입력받은 PHY 헤더를 미리 설정된 개수의 부분으로 나누어 각각을 부호화한 후 다시 합쳐서 상기 멀티플랙서 570으로 출력한다. 상기 멀티플랙서 570은 입력받은 부호화된 PHY 헤더와 MAC 헤더 검증 수열, 랜덤화된 MAC 헤더를 시간적으로 다중화하여 멀티플랙서 580으로 출력한다. 한편, 프레임 바디와 FCS 생성기 530에 의해서 발생된 프레임 바디(frame body)와 FCS는 상기 랜덤화기 550에 의해 랜덤화 되어진 후 상기 멀티플랙서 580으로 출력된다. 프리엠블 생성기 500에 의해서 동기 획득, 채널 추정 등의 목적을 위해 생성된 프리엠블 또한 상기 멀티플랙서 580으로 입력되어진다. 상기 멀티플랙서 580으로 입력된 프리엠블 신호, PHY 헤더, MAC 헤더, MAC 헤더 검증 수열 및 프레임 바디(frame body), FCS는 멀티플랙서 580에 의해 시간적으로 다중화되어진 후 송신된다.

도 6은 본 발명의 실시예 1에 따른 부호화 절차를 도시하고 있다. 상기 도 5의 PHY 헤더 정보 생성기 510에 의해 생성된 24비트의 PHY 헤더정보가 실시예 1에 따라 부호화되는 과정을 살펴보면 다음과 같다.

도 6을 참조하면, 먼저 600단계에서 24비트의 PHY 헤더정보를 입력한다. 상기 24비트의 헤더정보가 입력되면, 602단계에서 상기 입력된 24비트의 PHY 헤더정보를 8비트씩 세 부분으로 분할하고, 변수 i를 '1'로 설정한다. 이후, 604단계에서 i-번째 8비트를 실시예 1에 따른 (24, 8) 부호화기로 부호화여 24개의 심볼들을 생성하고, 606단계에서 상기 24개의 심볼들을 메모리에 저장한다. 상기 24개의 심볼들을 저장한후, 608단계에서 상기 변수 i가 '3'과 같은지 판단한다. 만일, 변수 i가 '3'이 아니면, 610단계로 진행하여 변수 i에 1을 더한 후 상기 604단계로 되돌아가 이하 단계를 재수행한다. 만일, 변수 i가 '3'이면, 612단계로 진행하여 상기 메모리에 저장된 72개의 심볼들을 상기 헤더정보의 부호화 심볼들로 발생한다. 상기 72개의 심볼들은 상기 도 5의 멀티플랙서 570으로 입력된다.

도 7은 본 발명의 실시예 1에 따른 (24,8) 부호화 장치의 구성을 도시하고 있다. 상기 도 7의 부호화 장치는 도 5의 부호화기(540)의 일 예로서, 24비트의 PHY 헤더 비트를 8비트씩 세부분으로 분할하여 상기 표 3의 (24,8) 부호를 이용하여 각각 부호화를 진행하고, 각각 부호화된 세 부분을 하나로 결합해서 72개의 부호화 심볼들을 생성한다. (24,8) 부호의 기저(basis)들은 상기 <표 3>에 제시된 바와 같다.

상기 도 7을 참조하면, 먼저 24비트의 헤더정보중 처음 8비트가 입력되면, 각각의 비트 a₀, a₁, a₂, a₃, a₄, a₅, a₆, a₇은 대응하는 승산기 704, 706, 708, 710, 712, 714, 716, 718로 각각 입력된다. 또한 비트 a₅, a₆, a₇은 대응하는 승산기 720, 722, 724로 각각 입력된다. 이와 같이, 8비트의 PHY 헤더 비트들이 입력되면, (16,8) 이차 리드뮬러 부호 발생기 700과 (8,3) 일차 리드뮬러 부호 발생기 702는 상기 <표 1>과 상기 <표 2>의 기저 시퀀스들을 동시에 발생시킨다.

구체적으로, 상기 이차 리드뮬러 부호 발생기(700)는 상기 표 1의 첫 번째 열인 "00001000"을 병렬로 발생하고, 상기 발생된 비트들은 순서대로 승산기 704, 706, 708, 710, 712, 714, 716, 718에 입력된다. 그리고, 상기 입력된 정보비트들 a₀, a₁, a₂, a₃, a₄, a₅, a₆, a₇과 각각 곱해진후, 그 결과는 가산기 726으로 입력된다. 상기 가산기 726은 상기 입력된 8개의 값을 modulo-2로 가산하여 멀티플랙서 730으로 출력한다. 상기 표 1의 열 여섯 번째 열인 "11111111"까지 상기의 과정을 반복하면, 상기 멀티플랙서 730으로 16개의 부호화 심볼들이 입력된다.

동시에, 상기 일차 리드뮬러 부호 발생기 702는 상기 표 2의 첫 번째 열인 "000"을 발생하고, 상기 발생된 비트들은 순서대로 승산기 720, 722, 724에 입력된다. 그리고 상기 입력된 정보비트들 a₅, a₆, a₇과 각각 곱해진 후, 그 결과는 가산기 728로 입력된다. 상기 가산기 728은 상기 입력된 3개의 값을 modulo-2로 가산하여 멀티플랙서 730으로 출력한다. 상기 표 2의 여덟 번째 열인 "111"까지 상기의 과정을 반복하면, 상기 멀티플랙서 730으로 8개의 부호화 심볼들의 입력된다.

이후, 상기 멀티플랙서 730은 상기 가산기 726에서 발생된 상기 16개의 부호화 심볼들과 상기 가산기728에서 발생된 8개의 부호화 심볼들을 다중화해서 블록의 길이가 24인 부호어를 발생한다.

아직 부호화하지 않은 16비트의 PHY 헤더정보를 부호화하기 위해서는 상기 도 7에서와 같은 부호화 과정을 두 번 더 반복함으로써, 총 24비트의 PHY 헤더를 블록의 길이가 72인 부호어로 변환하게 된다.

상술한 바와 같이, 승산기 704는 상기 <표 1>의 1번째 기저 시퀀스와 정보비트 a₀을 곱해서 출력하고, 승산기 706은 2번째 기저 시퀀스와 정보비트 a₁을 곱해서 출력하며, 승산기 708은 3번째 기저 시퀀스와 정보비트 a₂를 곱해서 출력하고, 승산기 710은 4번째 기저 시퀀스와 정보비트 a₃을 곱해서 출력하며, 승산기 712는 5번째 기저 시퀀스와 정보비트 a₄를 곱해서 출력하고, 승산기 712는 6번째 기저 시퀀스와 정보비트 a₅를 곱해서 출력하며, 승산기 714는 7번째 기저 시퀀스와 정보비트 a₆을 곱해서 출력하고, 승산기 716은 8번째 기저 시퀀스와 정보비트 a₇을 곱해서 출력한다. 그러면, 가산기 726은 상기 승산기 704 내지 승산기 718로부터의 출력들을 심볼단위로 가산하여 16개의 부호화 심볼들을 출력한다. 한편, 승산기 720은 상기 <표 2>의 1번째 기저 시퀀스와 정보비트 a₅를 곱해서 출력하고, 승산기 722는 2번째 기저 시퀀스와 정보비트 a₆을 곱해서 출력하며, 승산기 724는 3번째 기저 시퀀스와 정보비트 a₇을 곱해서 출력한다. 그러면, 가산기 728은 상기 승산기720 내지 승산기 724로부터의 출력들을 심볼단위로 가산하여 8개의 부호화 심볼들을 출력한다. 그리고 멀티플랙서 730은 상기 가산기 726으로부터의 심볼들과 상기 가산기 728로부터의 심볼들을 연접(concatenation)해서 24개의 심볼들을 출력한다.

도 8은 본 발명의 실시예 2에 따른 부호화 절차를 도시하고 있다. 상기 도 5의 PHY 헤더 정보 생성기 510에 의해 생성된 24비트의 PHY 헤더정보가 실시예 2에 따라 부호화되는 과정을 살펴보면 다음과 같다.

도 8을 참조하면, 먼저 800단계에서 24비트의 PHY 헤더정보를 입력한다. 상기 24비트의 헤더정보가 입력되면, 802단계에서 상기 입력된 24비트의 PHY 헤더정보를 6비트씩 네 부분으로 분할하고, 변수 i를 '1'로 설정한다. 이후, 804에서 i-번째 6비트를 실시예 2에 따른 (18,6) 부호화기로 부호화하여 16개의 심볼들을 생성하고, 806단계에서 상기 생성된 16개의 심볼들을 메모리에 저장한다. 상기 16개의 심볼들을 저장한후, 808단계에서 상기 변수 i가 '4'와 같은지 판단한다. 만일, 변수 i가 '4'가 아니면, 810단계로 진행하여 변수 i에 '1'을 더한 후 상기 804단계로 되돌아가 이하 단계를 재수행한다. 만일 변수 i가 '4'이면, 812단계로 진행하여 상기 메모리에 저장된 72개의 심볼들을 상기 헤더정보의 부호화 심볼들로 출력한다. 상기 72개의 심볼들은 상기 도 5의 멀티플랙서 570으로 입력된다.

도 9는 본 발명의 실시예 2에 따른 (18,6) 부호화 장치의 구성을 도시하고 있다. 상기 도 9의 부호화 장치는 상기 도 5의 부호화기(540)의 일 예로서, 상기 24비트의 PHY 헤더 정보비트를 6비트씩 네부분으로 분할하여 상기 표 5의 (18,6) 부호를 이용하여 각각 부호화를 진행하고, 각각 부호화된 네 부분을 하나로 결합해서 72개의 부호화 심볼들을 생성한다. (18,6) 부호의 기저(basis) 시퀀스들은 상기 <표 5>에 제시된 바와 같다.

도 9를 참조하면, 먼저 24비트의 헤더정보중 첫 번째 6비트가 입력되면, 각각의 비트 a₀, a₁, a₂, a₃, a₄, a₅는 대응하는 승산기 904, 906, 908, 910, 912, 914로 각각 입력된다. 또한, 비트 a₅는 대응하는 승산기 916으로 각각 입력된다. 이와 같이, 6비트의 PHY 헤더 비트들이 대응되는 승산기로 입력되면, (18,6) 이차 리드뮬러 부호 발생기 900은 상기 <표 4>의 기저 시퀀스들을 동시에 발생시킨다. 동시에, (2,1) 반복 부호 발생기 902는 "1"을 두 번 발생시킨다.

구체적으로, 상기 이차 리드뮬러 부호 발생기 900은 상기 <표 4>의 첫 번째 열인 "000010"을 병렬로 발생하고, 상기 발생된 비트들은 순서대로 승산기 904, 906, 908, 910, 912, 914에 입력된다. 그리고 상기 입력된 정보비트들 a₀, a₁, a ₂, a₃, a₄, a₅와 각각 곱해진후, 그 결과는 가산기 918에 입력된다. 상기 가산기 918은 상기 입력된 6개의 값을 modulo-2로 가산하여 멀티플랙서 920으로 출력한다. 상기 표 4의 열 여섯 번째 열인 "111111"까지 상기의 과정을 반복하면, 상기 멀티플랙서 920으로 16개의 부호화 심볼들이 입력된다.

동시에, 902에서 첫 번째 "1"이 승산기 916으로 입력되면, 상기 승산기 916은 상기 입력된 '1'과 정보비트 a₅를 곱해서 멀티플랙서 920으로 출력한다. 902에서 두 번째 "1"이 발생되면, 승산기 916은 상기 입력된 '1'과 정보비트 a₅를 곱해서 멀티플랙서 920으로 출력한다. 즉, 멀티플랙서 920으로 입력되는 부호화 심볼의 개수는 총 2개이다.

이후, 상기 멀티플랙서 920은 상기 가산기 918에서 발생된 16개의 부호화 심볼들과 상기 승산기 916에서 발생된 2개의 부호화 심볼들을 다중화하여 블록의 길이가 18인 부호어를 발생한다.

아직 부호화하지 않은 18비트의 PHY 헤더정보를 부호화하기 위해서는 상기 도 9에서와 같은 부호화 과정을 세 번 더 반복함으로써, 총 24비트의 PHY 헤더를 블록의 길이가 72인 부호어로 변환하게 된다.

4. 수신기

하기에서는 앞에서 설명한 바와 같이 부호화되어 전송되는 헤더정보를 복호하는 수신기의 구성 및 동작에 대해 상세히 설명할 것이다. 후술될 본 발명의 실시 예에 따른 수신기에서는 PHY 헤더의 정보비트를 24비트로 제안하고 있으며, 상기 24비트의 PHY 헤더는 송신기에서 (72,24) 부호에 의해 부호화됨을 전제로 하고 있다.

도 10은 본 발명의 실시 예에 따른 DS-UWB 통신시스템의 수신장치의 구성을 도시하고 있다.

도 10을 참조하면, DS-UWB 통신시스템의 송신장치로부터의 수신신호 R(t)은 역다중화기(De-multiplexor, 이하 "디멀티플랙서"라 칭하기로 한다) 1000으로 입력된다. 상기 역다중화기 1000은 상기 수신신호 R(t)로부터 프리앰블, PHY 헤더 및 그 외의 정보들을 분리하여 출력한다. 상기 프리앰블은 동기화부 1010으로 제공되며, 상기 동기화부 1010은 상기 프리앰블을 이용하여 동기 획득을 위한 동작과 채널 추정을 위한 동작을 수행한다. 상기 동기화부 1010은 상기 동기 획득 동작에 의해 획득된 동기정보를 복호화기 1020과 복조기 1030으로 출력한다. 상기 PHY 헤더는 소정 오류 정정 부호에 의해 부호화되어 있으므로 이를 복호하기 위해 복호화기 1020으로 제공된다. 상기 복호화기 1020은 상기 동기화기 1010으로부터 동기정보를 제공받으며, 상기 PHY 헤더를 상기 송신기의 부호기에서와 같은 크기로 나누고, 나눠진 개수만큼 복호를 반복하여 24비트의 PHY 헤더정보를 출력한다. 특히 상기 PHY 헤더정보는 송신장치에서 사용된 스크램블러의 씨드 식별자(scrambler seed identifier)와 FEC 종류, M-BOK 종류, 변조 방식(BPSK 혹은 QPSK), 인터리버 종류(interleaver type), frame body 길이 등의 정보가 있으므로 수신기는 상기 정보들에 의거해서 복조 작업을 진행하게 된다. 상기 수신신호 R(t)에서 상기 프리앰블과 상기 PHY 헤더가 제거된 나머지 정보들, 즉 MAC 헤더, MAC 헤더 검증 시퀀스, frame body 및 FCS가 결합된 정보는 복조 과정을 거친 후 디멀티플랙서 1040으로 제공된다. 상기 디멀티플랙서 1040은 상기 정보들로부터 MAC 헤더와 MAC 헤더 검증 수열 그리고 frame body와 FCS를 분리하여 출력한다. 상기 MAC 헤더와 상기 MAC 헤더 검증 수열은 MAC 헤더 검증기 1050으로 제공되며, 상기 frame body와 상기 FCS는 FCS 검증기 1060으로 제공된다. 상기 헤더 검증기 1050은 상기 MAC 헤더 검증 수열에 의해 상기 MAC 헤더 정보의 오류 발생 여부를 검증하여 오류가 없으면 MAC 헤더 정보를 출력한다. 일 예로써 상기 MAC 헤더 검증기 1050에서는 CRC 비트에 의한 오류 검증을 수행한다. 상기 FCS 검증기 1060은 상기 FCS에 의해 상기 프레임 바디(frame body)의 오류 발생 여부를 검증하여 오류가 없으면 프레임 바디를 출력한다.

도 11은 본 발명의 실시예 1에 따른 복호화 절차를 도시하고 있다. 상기 도 10의 디멀티플랙서 1000에서 출력되는 72개의 PHY헤더 부호화 심볼들을 실시예 1에 따라 복호화하기 위한 과정을 살펴보면 다음과 같다.

도 11을 참조하면, 먼저 1100단계에서 72개의 심볼들로 이루어진 부호화된 PHY 헤더정보를 입력한다. 상기 72개의 심볼들이 입력되면, 1102단계에서 상기 입력된 72개의 심볼들을 24개의 심볼들씩 세 부분으로 분할하고, 변수 i를 '1'로 설정한다. 이후, 1104단계에서 i-번째 24심볼들을 실시예 1에 따른 복호화기로 복호화하여 8개의 정보비트들을 생성하고, 1106단계에서 상기 생성된 8개의 정보비트들을 메모리에 저장한다. 상기 8개의 정보비트들을 저장한후, 1108단계에서 상기 변수 i가 '3'과 같은지 판단한다. 만일, 변수 i가 '3'이 아니면, 1110단계로 진행하여 변수 i에 1을 더한 후 1104단계로 되돌아가 이하 단계를 재수행한다. 만일 변수 i가 '3'이면, 1112단계로 진행하여 상기 메모리에 저장된 24개의 정보비트들을 PHY 헤더정보로 출력한다. 상기 24개의 정보비트들은 PHY헤더정보로서 상기 도 10의 복조기 1030으로 입력된다.

도 12는 본 발명의 실시예 1에 따른 복호화 장치의 구성을 도시하고 있다. 상기 도 12의 복호화 장치는 상술한 도 7의 부호화 장치에 대응된다.

도 12를 참조하면, 먼저 24개의 심볼들로 이루어진 수신신호 r(t)은 디멀티플랙서 1202에서 상위 16개의 심볼들과 하위 8개의 심볼들로 분리된다. 상기 상위 16개의 심볼들은 7개의 승산기들 1206, 1208, ..., 1210과 상관도 계산기 1214에 입력된다. 여기서, 상기 수신신호 r(t)은 상기 도 10의 디멀티플랙서 1000으로부터 출력되는 PHY 헤더인 72개의 심볼들을 세 부분으로 나눈 것중 첫 번째 24개의 심볼들로서, 앞서 설명한 바와 같이 송신측 부호기에서 이차 리드뮬러 부호와 일차 리드뮬러 부호에 의해 부호화된 신호이다.

마스크 발생기 1204는 7개의 마스크시퀀스들 M₁, M₂, M₃, ...., M ₇을 생성하여 상기 가산기들 1206, 1208, ..., 1210으로 출력한다. 상기 7개의 마스크시퀀스들 M₁, M₂, M₃, ...., M₇은 송신측에서 사용한 (16,8) 이차 리드뮬러 부호에서 이차에 해당하는 부호어(codeword)들로, <표 1>에서 x₁x₂, x₁x ₃, x₁x₄에 해당하는 부호어를 순서대로 선형 조합(linear combination)하여 만든 8개의 부호어들 중에 all-zero 시퀀스를 제외한 7개의 시퀀스를 순서대로 나열한 것이다. 즉, M₁=x₁x₂=[0001000100010001], M₂=x₁x₃=[0000010100000101], M₃=x₁x₂ x₁x₃=[0001010000010100], M₄=x₁x₄=[0000000001010101], M₅=x₁x₄ x₁x₂=[0001000101000100], M₆=x₁x₄ x₁x₃=[0000010101010000], M₇=x₁x₄ x₁x₃ x₁x₂=[0001010001000001]이다.

상기 가산기 1206은 상기 디멀티플랙서 1202로부터의 상기 상위 16개의 심볼들과 상기 마스크 발생기 1204로부터의 마스크시퀀스 M₁을 modulo-2로 가산하여 상관도 계산기 1216으로 출력한다. 상기 가산기 1208은 상기 상위 16개의 심볼들과 상기 마스크 발생기 1204로부터의 마스크시퀀스 M₂를 modulo-2로 가산하여 상관도 계산기1218로 출력한다. 상기 가산기 1210은 상기 상위 16개의 심볼들과 상기 마스크 발생기 1204로부터의 마스크시퀀스 M₇을 modulo-2로 가산하여 상관도 계산기1220으로 출력한다. 이와 같이, 상기 가산기들은 마스크시퀀스들의 개수만큼 구비되며, 상기 가산기들 1206, 1208, ..., 1210 각각은 상기 상위 16개의 심볼들과 해당 마스크시퀀스를 modulo-2로 가산하여 대응되는 상관도 계산기로 출력한다. 만일, PHY 헤더 중 상위 16개의 심볼들이 기저 마스크시퀀스들의 조합에 의해 부호화되었다면 상기 가산기 1206, 1208, ..., 1210으로부터의 출력들 중 어느 하나는 마스크시퀀스가 제거된 신호일 것이다. 예들 들어, 송신측에서 M₂를 사용하여 PHY 헤더를 부호화하였다면, M₂와 상기 상위 16개 심볼들을 가산하는 가산기 1208의 출력이 마스크시퀀스가 제거된 신호일 것이다. 여기서, 상기 마스크시퀀스가 제거된 신호는 소정 월시부호에 의해서 부호화된 신호라 할수 있다.

상관도 계산기 1214는 상기 디멀티플랙서 1202로부터의 상기 상위 16개의 심볼들을 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1230으로 출력한다. 상관도 계산기 1216은 상기 가산기 1206으로부터의 심볼들을 상기 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1232로 출력한다. 상관도 계산기 1218은 상기 가산기 1208로부터의 심볼들을 상기 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1234로 출력한다. 상관도 계산기1220은 상기 가산기 1210으로부터의 심볼들을 상기 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1220으로 출력한다. 이와 같이, 가산기들1214, 1216, 1218,...1220 각각은 입력되는 16개의 심볼들을 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 대응되는 합산기로 출력한다. 상기 32개의 상호 월시부호들은 길이가 16인 네 개의 기저 월시부호들과 all-one 시퀀스의 조합에 의해 생성될 수 있는 모든 월시부호들을 말한다. 하기 <표 6>은 상기 상관도 계산기들에서 상관값을 계산할 때 사용되는 왈시부호들을 나타낸 것이다. <표 6>에서 W₂, W₃, W ₅, W₉, W₁₇은 기저 왈시부호들이고, 여기서 W₁₇은 all-one 시퀀스이다. 상기 기저 왈시부호들을 선형 조합하면 <표 6>의 32개의 왈시부호들을 생성할 수 있다. 한편, 상기 상관도 계산기 1214, 1216, 1218, ..., 1220은 32개의 월시부호들과의 빠른 상관도 계산을 위하여 IFHT(Inverse Fast Hadamard Transform : 역고속하다마드 변환)를 사용한다.

W₁	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
W₂	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
W₃	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
W₄	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0
W₅	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
W₆	0	1	0	1	1	0	1	0	0	1	0	1	1	0	1	0
W₇	0	0	1	1	1	1	0	0	0	0	1	1	1	1	0	0
W₈	0	1	1	0	1	0	0	1	0	1	1	0	1	0	0	1
W₉	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
W₁₀	0	1	0	1	0	1	0	1	1	0	1	0	1	0	1	0
W₁₁	0	0	1	1	0	0	1	1	1	1	0	0	1	1	0	0
W₁₂	0	1	1	0	0	1	1	0	1	0	0	1	1	0	0	1
W₁₃	0	0	0	0	1	1	1	1	1	1	1	1	0	0	0	0
W₁₄	0	1	0	1	1	0	1	0	1	0	1	0	0	1	0	1
W₁₅	0	0	1	1	1	1	0	0	1	1	0	0	0	0	1	1
W₁₆	0	1	1	0	1	0	0	1	1	0	0	1	0	1	1	0
W₁₇	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
W₁₈	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0
W₁₉	1	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0
W₂₀	1	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1
W₂₁	1	1	1	1	0	0	0	0	1	1	1	1	0	0	0	0
W₂₂	1	0	1	0	0	1	0	1	1	0	1	0	0	1	0	1
W₂₃	1	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1
W₂₄	1	0	0	1	0	1	1	0	1	0	0	1	0	1	1	0
W₂₅	1	1	1	1	1	1	1	1	0	0	0	0	0	0	0	0
W₂₆	1	0	1	0	1	0	1	0	0	1	0	1	0	1	0	1
W₂₇	1	1	0	0	1	1	0	0	0	0	1	1	0	0	1	1
W₂₈	1	0	0	1	1	0	0	1	0	1	1	0	0	1	1	0
W₂₉	1	1	1	1	0	0	0	0	0	0	0	0	1	1	1	1
W₃₀	1	0	1	0	0	1	0	1	0	1	0	1	1	0	1	0
W₃₁	1	1	0	0	0	0	1	1	0	0	1	1	1	1	0	0
W₃₂	1	0	0	1	0	1	1	0	0	1	1	0	1	0	0	1

한편, 상기 디멀티플랙서 1200에서 분리된 상기 하위 8개의 심볼들은 상관도 계산기 1222, 1224, 1226, ..., 1228로 입력된다.

(8,3) 일차 리드뮬러 부호 발생기 1212는 일차 리드뮬러 부호의 부호어들 R₀, R₁, R₂, ...., R₇을 생성하여 상기 상관도 계산기 1222, 1224, 1226, ..., 1228로 출력한다. 상기 8개의 부호어들 R₀, R₁, R₂, ...., R₇은 송신측에서 사용한 (8,3) 일차 리드뮬러 부호의 부호어들로, 표 2의 3개의 부호어들을 선형 조합(linear combination)하여 만든 8개의 부호어들을 순서대로 나열한 것이다. 즉, R₀=[00000000], R₁=[01010101], R₂=[00110011], R₃=R ₁ R₂=[01100110], R₄=[00001111], R₅=R₄ R₁=[01011010], R₆=R₄ R₂=[00111100], R₇=R₄ R₂ R₁=[01101001]이다.

상관도 계산기 1222는 상기 디멀티플랙서 1200으로부터의 상기 하위 8개의 심볼들과 상기 일차 리드뮬러 부호 R₀의 상관값을 계산하여 상기 합산기 1230으로 출력한다. 상관도 계산기 1224는 상기 하위 8개의 심볼들과 상기 일차 리드뮬러 부호 R₁의 상관값을 계산하여 합산기 1232로 출력한다. 상관도 계산기1228은 상기 하위 8개의 심볼들과 상기 일차 리드뮬러 부호 R₇의 상관값을 계산하여 상기 합산기 1236으로 출력한다. 이와 같이, 상기 상관도 계산기들은 (8,3) 일차 리드뮬러 부호의 부호어 개수만큼 구비되며, 상기 상관도 계산기들 1222, 1224, 1226,...1228 각각은 입력되는 상기 하위 8개의 심볼들과 상기 일차 리드뮬러 부호의 해당 부호어를 상관하여 그 상관값을 대응되는 합산기로 출력한다. 한편, 상기 상관도 계산기들 1222, 1224, 1226, ..., 1228은 상기 일차 리드뮬러 부호 R₀, R₁, R₂, ...., R₇과의 빠른 상관도 계산을 위하여 IFHT를 사용할수 있다.

상기 합산기 1230은 상기 상관도 계산기 1214로부터의 32개의 상관값들 각각과 상기 상관도 계산기 1222로부터의 상관값을 가산하여 새로운 32개의 상관값들을 상관도 비교기1238로 출력한다. 상기 합산기 1232는 상기 상관도 계산기 1216으로부터의 32개의 상관값들 각각과 상기 상관도 계산기 1224로부터의 상관값을 가산하여 새로운 32개의 상관값들을 상기 상관도 비교기 1238로 출력한다. 상기 합산기 1236은 상기 상관도 계산기 1220으로부터의 32개의 상관값들 각각과 상기 상관도 계산기 1228로부터의 상관값을 합산하여 새로운 32개의 상관값들을 상기 상관도 비교기1238로 출력한다. 이와 같이, 상기 합산기들 1230, 1232, ..., 1236에서 발생되는 총 256개의 상관값들은 상관도 비교기 1238로 입력된다.

상기 상관도 비교기 1238은 상기 합산기들 1230, 1232, 1234, ..., 1236으로부터 입력되는 256개의 상관값들을 비교하여 그 중에서 최대의 상관값을 결정한다. 상기 최대의 상관값이 결정되면 상기 결정된 상관값에 대응하는 월시부호의 인덱스와 마스크시퀀스의 인덱스, 그리고 (8,3)일차 리드뮬러 부호의 인덱스에 근거해서 PHY 헤더의 24개의 정보비트들중 첫 번째 8비트를 결정하여 출력한다.

PHY 헤더를 세 부분으로 나눈 것 중 첫 번째 8비트들은 상기 월시부호의 인덱스와 마스크시퀀스의 인덱스를 결합함으로써 가능하다. 즉, 상기 마스크시퀀스 인덱스가 M₂에 대응하는 인덱스이고, 상기 월시부호 인덱스가 W₄에 대응하는 인덱스라 가정하면, 상기 8비트는 "W₄에 대응하는 인덱스 || M₂에 대응하는 인덱스"로 결정된다. 상기의 "||"는 연접(concatenation)을 나타낸다.

예를들어, 송신측에서 PHY 헤더를 세부분으로 나눈 것 중 첫 번째 8비트들(a₀ 내지 a₇)인 "11000010"을 부호화하여 전송했다고 가정하면, 상기 송신측에서는 상기 PHY 헤더 비트들을 "M₂ W₄||R₂"로 부호화하여 전송하였을 것이다. 이는 전술된 부호화에 따른 동작에서 이미 설명하였다. 한편, 수신측에서는 "M₂ W₄||R₂"로 부호화된 수신신호 r(t)을 디멀티플랙서를 통해 "M₂ W₄"와 "R₂"로 분리한다. 이후, 상위 16개의 심볼인 "M₂ W₄"를 상기한 모든 마스크시퀀스들과 modulo-2로 가산하고, 각각의 가산신호를 상기 32개의 상호 왈시부호들과 상관하여 총 256개의 상관값들을 계산한다.

아울러, 상기 하위 8개의 심볼인 "R₂"를 상기 (8,3) 일차 리드뮬러 부호의 모든 부호어들과 상관하여 8개의 상관값들을 계산한다. 이후, 상기 8개의 상관값들과 상기 256개의 상관값들을 미리 정해진 규칙에 의해 합산하여 새로운 256개의 상관값들을 계산하고, 상기 256개의 상관값들중 가장 큰 값에 해당하는 왈시부호 인덱스, 마스크시퀀스 인덱스 그리고 (8,3) 일차 리드뮬러 부호의 인덱스에 의해서 수신신호 r(t)이 M₂, W₄,R₂에 의해 부호화되었음을 확인한다. 상기 수신신호 r(t)이 M₂, W₄,R₂에 의해 부호화되었음을 알게된 수신측은 상기 W₄에 대응하는 인덱스 "11000"과 M₂에 대응하는 인덱스 "010"을 붙여서 "11000010"을 복호된 PHY 헤더의 첫 번째 8비트들로 출력하게 된다. PHY 헤더의 나머지 16비트는 상기한 복호화 과정을 두 번 반복함으로써 획득할수 있다.

상기한 바와 같이, 이차 리드뮬러 부호에 대한 복호 결과와 일차 리드뮬러 부호에 대한 복호 결과를 합산해서 정보비트열을 결정하는 이유는, 최소거리 '8'을 만족시켜 정확한 복호결과를 얻기 위해서이다. 채널 상황이 좋을 경우, 상기 이차 리드뮬러 부호에 대한 복호만으로 정보비트열을 획득할수 있으나, 상기 이차 리드뮬러 부호의 경우 최소 거리가 '4'이기 때문에 채널상황이 좋지 않을 경우 정확한 복호결과를 획득할수 없다. 따라서, 이차 리드뮬러 부호에 대한 복호와 일차 리드뮬러 부호에 대한 복호를 병행하고, 그 복호결과들을 결합해서 정보비트열을 결정한다.

도 13은 본 발명의 실시예 2에 따른 복호화 절차를 도시하고 있다. 상기 도 10의 디멀티플랙서 1000에서 출력되는 72개의 PHY헤더 부호화 심볼들을 실시예 2에 따라 복호화하기 위한 과정을 살펴보면 다음과 같다.

도 13을 참조하면, 먼저 1300단계에서 72개의 심볼들로 이루어진 부호화된 PHY 헤더정보를 입력한다. 상기 72개의 심볼들이 입력되면, 1302단계에서 상기 입력된 72심볼들을 18개의 심볼들씩 네 부분으로 분할하고, 변수 i를 '1'로 설정한다. 이후, 1304단계에서 i-번째 18 심볼들을 실시예 2에 따른 복호화기로 복호화하여 6개의 정보비트들을 생성하고, 1306단계에서 상기 생성된 6개의 정보비트들을 메모리에 저장한다. 상기 6개의 정보비트들을 저장한후, 1308단계에서 변수 i가 '4'와 같은지 판단한다. 만일, 변수 i가 '4'가 아니면, 1310단계로 진행하여 변수 i에 '1'을 더한 후 1304단계로 되돌아가 이하 단계를 재수행한다. 만일 변수 i가 '4'이면, 과정 1312단계로 진행하여 상기 메모리에 저장된 24개의 정보비트들을 PHY 헤더정보로 출력한다. 상기 24개의 정보비트들은 PHY 헤더정보로서 상기 도 10의 복조기 1030으로 입력된다.

도 14는 본 발명의 실시예 2에 따른 복호화 장치의 구성을 도시하고 있다. 상기 도 14의 복호화 장치는 상술한 도 9의 부호화 장치에 대응된다.

도 14를 참조하면, 먼저 18개의 심볼들로 이루어진 수신신호 r(t)은 디멀티플랙서 1402에서 상위 16개의 심볼들과 하위 2개의 심볼들로 분배된다. 상기 상위 16개의 심볼들은 승산기 1406과 상관도 계산기 1410에 입력된다. 여기서, 상기 수신신호 r(t)은 상기 도 10의 디멀티플랙서 1000으로부터 출력되는 PHY 헤더인 72개의 심볼들을 네 부분으로 나눈 것중 첫 번째 18개의 심볼들로서, 앞서 설명한 바와 같이 송신측 부호기에서 이차 리드뮬러 부호와 반복부호에 의해 부호화된 신호이다.

마스크 발생기 1404는 마스크시퀀스 M₁을 생성하여 상기 가산기 1406으로 출력한다. 상기 M₁은 송신측에서 사용한 (16,6) 이차 리드뮬러 부호에서 이차에 해당하는 부호어로, <표 4>에서 x₁x₄ x₂x₃ x₂x₄ x₃x₄ x₂ x₃ x₄에 해당하는 시퀀스, 즉, M₁=[0011111110101001]이다.

상기 가산기 1406은 상기 마스크 발생기 1404로부터의 마스크시퀀스 M₁과 상기 수신신호 r(t)의 상위 16개 심볼들을 modulo-2로 가산하여 상관도 계산기 1412로 출력한다. 만일, 상기 PHY 헤더 중 상위 16 심볼들이 마스크시퀀스 M₁에 의해 부호화되었다면 상기 가산기 1406으로부터의 출력은 마스크시퀀스가 제거된 신호일 것이다. 여기서, 상기 마스크시퀀스가 제거된 신호는 소정 월시부호에 의해서만 부호화된 신호라 할수 있다.

상관도 계산기 1410은 상기 디멀티플랙서 1400으로부터 출력되는 상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1418로 출력한다. 상관도 계산기 1406은 상기 가산기 1406으로부터 출력되는 심볼들을 상기 32개의 상호 왈시부호들로 상관하여 32개의 상관값들을 합산기 1420으로 출력한다. 상기 32개의 상호 월시부호들은 상기 <표 6>에 제시한 바와 같다. 한편, 상기 상관도 계산기 1410, 1412는 32개의 월시부호들과의 빠른 상관도 계산을 위하여 IFHT를 사용한다.

한편, 상기 디멀티플랙서 1402에서 출력되는 상기 하위 2개의 심볼들은 상관도 계산기 1414와 상관도 계산기 1416으로 입력된다. (2,1) 반복 부호 발생기 1408은 반복 부호 T₀, T₁을 생성하여 상기 상관도 계산기 1414, 1416으로 출력한다. 상기 2개의 반복 부호 T₀, T₁은 송신측에서 사용한 (2,1) 반복 부호의 부호어들로, T₀=[00], T₁=[11]이다.

상기 상관도 계산기 1414는 상기 디멀티플렉서 1400으로부터 출력되는 상기 하위 2개의 심볼들을 상기 반복부호 T₀과 상관하여 상관값을 상기 합산기 1418로 출력한다. 상기 상관도 계산기 1416은 상기 하위 2개의 심볼들을 상기 반복부호 T₁과 상관하여 상관값을 상기 합산기 1420으로 출력한다.

상기 합산기 1418은 상기 상관도 계산기 1410으로부터 출력되는 32개의 상관값들 각각과 상기 상관도 계산기 1414로부터의 상관값을 가산하여 새로운 32개의 상관값들을 상관도 비교기 1422로 출력한다. 상기 합산기 1420은 상기 상관도 계산기 1412로부터 출력되는 32개의 상관값들 각각과 상기 상관도 계산기 1416으로부터의 상관값을 가산하여 새로운 32개의 상관값을 상기 상관도 비교기 1422로 출력한다.

상기 상관도 비교기 1422는 상기 합산기들 1418, 1420으로부터 입력된 64개의 상관값들을 비교하여 그 중에서 최대의 상관값을 결정한다. 상기 최대의 상관값이 결정되면, 상기 결정된 상관 값에 대응하는 월시부호의 인덱스, 마스크시퀀스의 인덱스 및 (2,1) 반복 부호의 인덱스에 의해 송신측에서 송신한 PHY 헤더의 24개의 정보비트들중 첫 번째 6비트를 결정하여 출력한다.

PHY 헤더를 네 부분으로 나눈 것 중 첫 번째 6비트들은 상기 월시부호의 인덱스와 마스크시퀀스의 인덱스를 결합함으로써 가능하다. 즉, 상기 마스크시퀀스 인덱스가 M₁에 대응하는 인덱스이고, 상기 월시부호 인덱스가 W₄에 대응하는 인덱스라 가정하면, 상기 6비트는 "W₄에 대응하는 인덱스 || M₁에 대응하는 인덱스"로 결정된다.

예를들어, 송신측에서 PHY 헤더를 네 부분으로 나눈 것 중 첫 번째 6비트들(a₀ 내지 a₅)인 "110001"을 부호화하여 전송했다고 가정하면, 상기 송신측에서는 상기 PHY 헤더 비트들을 "M₁ W₄||T₁"로 부호화하여 전송하였을 것이다. 이는 전술된 부호화에 따른 동작에서 이미 설명하였다. 한편, 수신측에서는 "M₁ W₄||T₁"로 부호화된 수신신호 r(t)을 디멀티플랙서를 통해 "M₁ W₄"와 "T₁"로 분리한다. 이후, 상위 16개의 심볼인 "M₁ W₄"를 상기 마스크시퀀스 M₁과 modulo-2로 가산하고, 상기 가산 신호 및 상기 상위 16개의 심볼들을 각각 상기 32개의 상호 왈시부호들과 상관하여 총 64개의 상관값들을 계산한다.

아울러, 상기 하위 2개의 심볼인 "T₁"를 상기 (2,1) 반복부호의 모든 부호어들과 상관하여 2개의 상관값들을 계산한다. 이후, 상기 2개의 상관값들과 상기 64개의 상관값들을 미리 정해진 규칙에 의해 합산하여 새로운 64개의 상관값들을 계산하고, 상기 64개의 상관값들중 가장 큰 값에 해당하는 왈시부호 인덱스, 마스크시퀀스 인덱스 및 (2,1) 반복부호의 인덱스에 의해서 수신신호 r(t)이 M₁, W₄, T ₁에 의해 부호화되었음을 확인한다. 상기 수신신호 r(t)이 M₁, W₄, T₁에 의해 부호화되었음을 알게된 수신측은 상기 W₄에 대응하는 인덱스 "11000"과 M₁에 대응하는 인덱스 "1"을 붙여서 "110001"을 복호화된 PHY 헤더의 첫 번째 6비트로 출력하게 된다. PHY 헤더의 나머지 18비트는 상기의 복호화 과정을 세 번 반복함으로써 복호가 가능하다.

상술한 바와 같이, 본 발명은 헤더를 부분으로 나누어 하나의 오류정정부호를 이용하여 나눠진 부분을 각각 부호화한 후 합쳐서 전송하고, 채널을 통과하여 수신된 신호를 다시 부분으로 나누어 복호하는 방법을 제안하고 있다. 특히 오류 정정 부호로써 이차 리드뮬러 부호와 일차 리드뮬러 부호, 그리고 반복 부호를 이용하여 최소거리 특성이 우수한 부호를 생성하고 있다. 이와 같이, 본 발명에서 제안된 오류 정정 부호는 소프트 디시젼(soft decision) 복호기 사용이 가능하고, IFHT 복호기를 사용하여 적은 계산량으로 복호가 가능하며, 최소 거리 특성이 우수한 장점이 있다. 그러므로, 상기 오류 정정 부호를 이용해 PHY 헤더와 같은 중요한 데이터의 오류를 정정할 경우, 비트 에러율을 줄이고 신뢰도를 향상시킬수 있는 효과가 있다.

도 1은 일반적인 초 광대역 통신시스템의 피코 넷을 개략적으로 도시한 도면.

도 2는 종래 DS-UWB 통신시스템에서 계층별 프레임 구조를 개략적으로 도시한 도면.

도 3은 종래 DS-UWB 통신시스템의 송신장치에서 전송 프레임 생성장치의 구성을 도시한 도면.

도 4는 본 발명의 실시 예에 따른 DS-UWB 통신시스템에서 계층별 프레임 구조를 도시하고 있는 도면.

도 5는 본 발명의 실시 예에 따른 DS-UWB 통신시스템의 송신장치에서 전송 프레임 생성장치의 구성을 도시한 도면.

도 6은 본 발명의 실시예 1에 따른 부호화 절차를 도시한 도면.

도 7은 본 발명의 실시예 1에 따른 (24,8) 부호화 장치의 구성을 도시한 도면.

도 8은 본 발명의 실시예 2에 따른 부호화 절차를 도시한 도면.

도 9는 본 발명의 실시예 2에 따른 (18,6) 부호화 장치의 구성을 도시한 도면.

도 10은 본 발명의 실시 예에 따른 DS-UWB 통신시스템에서 수신장치의 구성을 도시한 도면.

도 11은 본 발명의 실시예 1에 따른 복호화 절차를 도시한 도면.

도 12는 본 발명의 실시예 1에 따른 복호화 장치의 구성을 도시한 도면.

도 13은 본 발명의 실시예 2에 따른 복호화 절차를 도시한 도면.

도 14는 본 발명의 실시예 2에 따른 복호화 장치의 구성을 도시한 도면.

Claims

통신시스템에서 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 장치에 있어서,

길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제1부호 발생기와,

길이 8인 일차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제2부호 발생기와,

상기 8개의 정보비트들을 입력하고, 상기 8개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 가산하여 상기 이차 리드뮬러 부호의 부호어를 발생하는 제1연산부와,

상기 8개의 정보비트들의 소정 일부를 입력하고, 상기 일부의 정보비트들에 의해 선택되는 적어도 하나의 제2 기저 시퀀스들을 가산하여 일차 리드뮬러 부호의 부호어를 발생하는 제2연산부와,

상기 제1연산부로부터의 상기 이차 리드뮬러 부호의 부호어와 상기 제2연산부로부터의 상기 일차 리드뮬러 부호의 부호어를 다중화하여 상기 24개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서,

상기 제1 기저 시퀀스들 다음과 같은 것을 특징으로 하는 장치.

[0101 0101 0101 0101]

[0011 0011 0011 0011]

[0000 1111 0000 1111]

[0000 0000 1111 1111]

[1111 1111 1111 1111]

[0001 0001 0001 0001]

[0000 0101 0000 0101]

[0000 0000 0101 0101]
제1항에 있어서,

상기 제2 기저 시퀀스들 다음과 같은 것을 특징으로 하는 장치.

[0101 0101]

[0011 0011]

[0000 1111]
제1항에 있어서, 상기 제1연산부는.

상기 제1 기저 시퀀스들과 상기 8개의 정보비트들을 각각 곱하기 위한 복수의 승산기들과,

상기 복수의 승산기들로부터의 출력들을 모듈로-2 가산하여 출력하기 위한 가산기를 포함하는 것을 특징으로 하는 장치.
제1항에 있어서, 상기 제2연산부는,

상기 제2 기저 시퀀스들과 상기 일부의 정보비트들을 각각 곱하기 위한 복수의 승산기들과,

상기 복수의 승산기들로부터의 출력들을 모듈로-2 가산하여 출력하기 위한 가산기를 포함한 것을 특징으로 하는 장치.
제1항에 있어서,

24개의 정보비트들을 상기 8개의 정보비트들로 분할하고, 각각의 8개의 정보비트들을 가지고 3번 부호화를 수행하여 72개의 심볼들을 생성하는 것을 특징으로 하는 장치.
제1항에 있어서

상기 일부의 정보비트들은 상기 8개의 정보비트들중 최상위 3비트로 구성되는 것을 특징으로 장치.
통신시스템에서 6개의 정보비트들을 18개의 심볼들로 부호화하기 위한 장치에 있어서,

길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 제1부호 발생기와,

'1'을 두 번 발생하는 제2부호 발생기와,

상기 6개의 정보비트들을 입력하고, 상기 6개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 가산하여 이차 리드뮬러 부호의 부호어를 발생하는 제1연산부와,

상기 8개의 정보비트들중 소정 한 개의 비트를 상기 제2부호 발생기에서 발생되는 부호어와 승산하기 위한 제2연산부와,

상기 제1연산부로부터의 상기 이차 리드뮬러 부호의 부호어와 상기 제2연산부로부터의 부호어를 다중화하여 상기 18개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 하는 장치.
제8항에 있어서,

상기 제1 기저 시퀀스들 다음과 같은 것을 특징으로 하는 장치.

[0101 0101 0101 0101]

[0011 0011 0011 0011]

[0000 1111 0000 1111]

[0000 0000 1111 1111]

[1111 1111 1111 1111]

[0011 1111 1010 1001]
제8항에 있어서, 상기 제1연산부는,

상기 제1 기저 시퀀스들과 상기 6개의 정보비트들을 각각 곱하기 위한 복수의 승산기들과,

상기 복수의 승산기들로부터의 출력들을 모듈로-2 가산하여 출력하기 위한 가산기를 포함하는 것을 특징으로 하는 장치.
제8항에 있어서,

24개의 정보비트들을 상기 6개의 정보비트들로 분할하고, 각각의 6개의 정보비트들을 가지고 4번 부호화를 수행하여 72개의 심볼들을 생성하는 것을 특징으로 하는 장치.
통신시스템에서 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 장치에 있어서,

상기 8개의 정보비트들의 입력에 응답하여 길이 16인 부호어를 발생하는 (16,8) 이차 리드뮬러 부호기와,

상기 8개의 정보비트들의 소정 일부의 입력에 응답하여 길이 8인 부호어를 발생하는 (8,3) 일차 리드뮬러 부호기와,

상기 이차 리드뮬러 부호기로부터의 부호어와 상기 일차 리드뮬러 부호기로부터의 부호어를 다중화하여 상기 24개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 하는 장치.
제12항에 있어서,

24개의 정보비트들을 상기 8개의 정보비트들로 분할하고, 각각의 8개의 정보비트들을 가지고 3번 부호화를 수행하여 72개의 심볼들을 생성하는 것을 특징으로 하는 장치.
통신시스템에서 6개의 정보비트들을 18개의 심볼들로 부호화하기 위한 장치에 있어서,

상기 6개의 정보비트들의 입력에 응답하여 길이 16인 부호어를 발생하는 (16,6) 이차 리드뮬러 부호기와,

상기 6개의 정보비트들중 소정 한 개의 비트를 한번 반복하여 길이 2인 부호어를 발생하는 (2,1) 반복 부호기와,

상기 이차 리드뮬러 부호기로부터의 부호어와 상기 반복 부호기로부터의 부호어를 다중화하여 상기 18개의 심볼들을 발생하는 멀티플랙서를 포함하는 것을 특징으로 하는 장치.
제14항에 있어서,

24개의 정보비트들을 상기 6개의 정보비트들로 분할하고, 각각의 6개의 정보비트들을 가지고 4번 부호화를 수행하여 72개의 심볼들을 생성하는 것을 특징으로 하는 장치.
길이 16인 이차 리드뮬러 부호의 부호어와 길이 8인 일차 리드뮬러 부호의 부호어가 연접된 24개의 심볼들을 복호화하여 8개의 정보비트열을 발생하기 위한 장치에 있어서,

상기 24개의 심볼들을 16개의 심볼들과 8개의 심볼들로 분리하기 위한 디멀티플랙서와,

상기 이차 리드뮬러 부호의 마스크 시퀀스들을 발생하는 마스크 발생기와,

상기 마스크 시퀀스들의 각각과 상기 16개의 심볼들을 모듈로-2로 가산하기 위한 연산부와,

상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 연산부로부터의 출력들을 각각 상기 32개의 상호 왈시부호들로 상관하여 총 256개의 상관값들을 출력하는 제1 상관도 계산부와,

상기 일차 리드뮬러 부호의 부호어들을 발생하는 부호 발생기와,

상기 일차 리드뮬러 부호의 부호어들의 각각과 상기 8개의 심볼들을 상관하여 8개의 상관값들을 발생하는 제2 상관도 계산부와,

상기 제1 상관도 계산부로부터의 256개의 상관값들과 상기 제2 상관도 계산부로부터의 8개의 상관값들을 소정 규칙에 의해 합산하여 새로운 256개의 상관값들을 발생하는 합산부와,

상기 합산부로부터의 256개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 8개의 정보비트들을 발생하는 비교기를 포함하는 것을 특징으로 하는 장치.
제16항에 있어서,

상기 마스크 시퀀스들은 (16,8) 이차 리드뮬러 부호에서 이차에 해당하는 부호어들로 다음과 같은 것을 특징으로 하는 장치.

[0001 0001 0001 0001]

[0000 0101 0000 0101]

[0001 0100 0001 0100]

[0000 0000 0101 0101]

[0001 0001 0100 0100]

[0000 0101 0101 0000]

[0001 0100 0100 0001]
제16항에 있어서,

상기 일차 리드뮬러 부호의 부호어들은 다음과 같은 것을 특징으로 하는 장치.

[00000000]

[01010101]

[00110011]

[01100110]

[00001111]

[01011010]

[00111100]

[01101001]
제16항에 있어서,

상기 제1 및 제2 상관도 계산부는 역고속하다마드변환(IFHT : Inverse Fast Hadamard Transform)을 이용해 상관을 수행하는 것을 특징으로 하는 장치.
길이 16인 이차 리드뮬러 부호의 부호어와 길이 2인 반복부호의 부호어가 연접된 18개의 심볼들을 복호화하여 6개의 정보비트열을 발생하기 위한 장치에 있어서,

상기 16개의 심볼들을 16개의 심볼들과 하위 2개의 심볼들로 분리하기 위한 디멀티플랙서와,

상기 이차 리드뮬러 부호의 마스크 시퀀스를 발생하는 마스크 발생기와,

상기 마스크 시퀀스와 상기 16개의 심볼들을 모듈로-2로 가산하기 위한 연산부와,

상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 연산부로부터의 출력을 상기 32개의 상호 왈시부호들로 상관하여 총 64개의 상관값들을 출력하는 제1 상관도 계산부와,

길이 2인 반복부호의 부호어들을 발생하는 부호 발생기와,

상기 반복부호의 부호어들의 각각과 상기 2개의 심볼들을 상관하여 2개의 상관값들을 발생하는 제2 상관도 계산부와,

상기 제1 상관도 계산부로부터의 64개의 상관값들과 상기 제2 상관도 계산부로부터의 2개의 상관값들을 소정 규칙에 의해 합산하여 새로운 64개의 상관값들을 발생하는 합산부와,

상기 합산부로부터의 64개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 6개의 정보비트들을 발생하는 비교기를 포함하는 것을 특징으로 하는 장치.
제20항에 있어서,

상기 마스크시퀀스는 (16,6) 이차 리드뮬러 부호의 이차에 해당하는 부호어로 다음과 같은 것을 특징으로 하는 장치.

[0011 1111 1010 1001]
제20항에 있어서,

상기 제1 및 제2 상관도 계산부는 역고속하다마드변환(IFHT : Inverse Fast Hadamard Transform)을 이용해 상관을 수행하는 것을 특징으로 하는 장치.
통신시스템에서 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 방법에 있어서,

길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 과정과,

길이 8인 일차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 과정과,

상기 8개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 모듈로-2로 가산하여 상기 이차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 8개의 정보비트들의 소정 일부의 정보비트들에 의해 선택되는 적어도 하나의 제2 기저 시퀀스들을 모듈로-2로 가산하여 일차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 생성된 이차 리드뮬러 부호의 부호어와 상기 일차 리드뮬러 부호의 부호어를 다중화하여 상기 24개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
제23항에 있어서,

상기 제1 기저 시퀀스들 다음과 같은 것을 특징으로 하는 방법.

[0101 0101 0101 0101]

[0011 0011 0011 0011]

[0000 1111 0000 1111]

[0000 0000 1111 1111]

[1111 1111 1111 1111]

[0001 0001 0001 0001]

[0000 0101 0000 0101]

[0000 0000 0101 0101]
제24항에 있어서,

상기 제2 기저 시퀀스들 다음과 같은 것을 특징으로 하는 방법.

[0101 0101]

[0011 0011]

[0000 1111]
제24항에 있어서

상기 일부의 정보비트들은 상기 8개의 정보비트들중 최상위 3비트로 구성되는 것을 특징으로 방법.
통신시스템에서 24개의 정보비트들을 72개의 심볼들로 부호화하기 위한 방법에 있어서,

상기 24개의 정보비트들을 8개의 정보비트들로 분할하는 과정과,

변수 i를 '1'로 설정하는 과정과,

i번째 8개의 정보비트들을 입력하여 길이 16인 이차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 i번째 8개의 정보비들중 일부를 입력하여 길이 8인 일차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 생성된 이차 리드뮬러 부호의 부호어와 상기 일차 리드뮬러 부호의 부호어를 연접(concatenation)하여 24개의 심볼들을 메모리에 저장하는 과정과,

상기 변수 i를 '1'만큼 증가하고, 상기 변수 i가 '3'인지 검사하는 과정과,

상기 변수 i가 '3'이 아니면, 상기 이차 리드뮬러 부호의 부호어 생성과정으로 되돌아가 가는 과정과,

상기 변수 i가 '3'이면, 상기 메모리에 저장된 72개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
통신시스템에서 6개의 정보비트들을 18개의 심볼들로 부호화하기 위한 방법에 있어서,

길이 16인 이차 리드뮬러 부호의 제1 기저 시퀀스들을 발생하는 과정과,

상기 6개의 정보비트들에 의해 선택되는 적어도 하나의 제1기저 시퀀스들을 모듈로-2로 가산하여 이차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 8개의 정보비트들중 소정 한 개의 비트를 한번 반복하여 길이 2인 부호어를 생성하는 과정과,

상기 생성된 상기 이차 리드뮬러 부호의 부호어와 상기 길이 2인 부호어를 다중화하여 상기 18개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
제28항에 있어서,

상기 제1 기저 시퀀스들 다음과 같은 것을 특징으로 하는 방법.

[0101 0101 0101 0101]

[0011 0011 0011 0011]

[0000 1111 0000 1111]

[0000 0000 1111 1111]

[1111 1111 1111 1111]

[0011 1111 1010 1001]
통신시스템에서 24개의 정보비트들을 72개의 심볼들로 부호화하기 위한 방법에 있어서,

상기 24개의 정보비트들을 6개의 정보비트들로 분할하는 과정과,

변수 i를 '1'로 설정하는 과정과,

i번째 6개의 정보비트들을 입력하여 길이 16인 이차 리드뮬러 부호의 부호어를 생성하는 과정과,

상기 i번째 6개의 정보비들중 소정 한 개의 비트를 반복하여 길이 2인 부호어를 생성하는 과정과,

상기 생성된 이차 리드뮬러 부호의 부호어와 상기 길이 2인 부호어를 연접(concatenation)하여 18개의 심볼들을 메모리에 저장하는 과정과,

상기 변수 i를 '1'만큼 증가하고, 상기 변수 i가 '4'인지 검사하는 과정과,

상기 변수 i가 '4'가 아니면, 상기 이차 리드뮬러 부호의 부호어 생성과정으로 되돌아가 가는 과정과,

상기 변수 i가 '4'이면, 상기 메모리에 저장된 72개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
통신시스템에서 8개의 정보비트들을 24개의 심볼들로 부호화하기 위한 방법에 있어서,

상기 8개의 정보비트들을 (16,8) 이차 리드뮬러 부호로 부호화하여 길이 16인 부호어를 생성하는 과정과,

상기 8개의 정보비트들의 소정 일부를 (8,3) 일차 리드뮬러 부호로 부호화하여 길이 8인 부호어를 생성하는 과정과,

상기 생성된 길이 16인 부호어와 상기 길이 8인 부호어를 연접(concatenation)하여 상기 24개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
통신시스템에서 6개의 정보비트들을 18개의 심볼들로 부호화하기 위한 방법에 있어서,

상기 6개의 정보비트들을 (16,6) 이차 리드뮬러 부호로 부호화하여 16인 부호어를 생성하는 과정과,

상기 6개의 정보비트들중 소정 한 개의 비트를 한번 반복하여 길이 2인 부호어를 생성하는 과정과,

상기 생성된 길이 16인 부호어와 상기 길이 2인 부호어를 연접(concatenation)하여 상기 24개의 심볼들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
길이 16인 이차 리드뮬러 부호의 부호어와 길이 8인 일차 리드뮬러 부호의 부호어가 연접된 24개의 심볼들을 복호화하여 8개의 정보비트열을 발생하기 위한 방법에 있어서,

상기 24개의 심볼들을 16개의 심볼들과 8개의 심볼들로 분리하는 과정과,

상기 이차 리드뮬러 부호의 마스크 시퀀스들을 발생하는 과정과,

상기 마스크 시퀀스들의 각각과 상기 16개의 심볼들을 모듈로-2로 가산하는 과정과,

상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 가산된 신호들 각각을 상기 32개의 상호 왈시부호들로 상관하여 총 256개의 상관값들을 생성하는 과정과,

상기 일차 리드뮬러 부호의 부호어들을 발생하는 과정과,

상기 일차 리드뮬러 부호의 부호어들의 각각과 상기 8개의 심볼들을 상관하여 8개의 상관값들을 생성하는 과정과,

상기 생성된 256개의 상관값들과 상기 8개의 상관값들을 소정 규칙에 의해 합산하여 새로운 256개의 상관값들을 생성하는 과정과,

상기 새로운 256개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 8개의 정보비트들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
제33항에 있어서,

상기 마스크 시퀀스들은 (16,8) 이차 리드뮬러 부호에서 이차에 해당하는 부호어들로 다음과 같은 것을 특징으로 하는 방법.

[0001 0001 0001 0001]

[0000 0101 0000 0101]

[0001 0100 0001 0100]

[0000 0000 0101 0101]

[0001 0001 0100 0100]

[0000 0101 0101 0000]

[0001 0100 0100 0001]
제33항에 있어서,

상기 일차 리드뮬러 부호의 부호어들은 다음과 같은 것을 특징으로 하는 방법.

[00000000]

[01010101]

[00110011]

[01100110]

[00001111]

[01011010]

[00111100]

[01101001]
길이 16인 이차 리드뮬러 부호의 부호어와 길이 2인 반복부호의 부호어가 연접된 18개의 심볼들을 복호화하여 6개의 정보비트열을 발생하기 위한 방법에 있어서,

상기 16개의 심볼들을 16개의 심볼들과 하위 2개의 심볼들로 분리하는 과정과,

상기 이차 리드뮬러 부호의 마스크 시퀀스를 발생하는 과정과,

상기 마스크 시퀀스와 상기 16개의 심볼들을 모듈로-2로 가산하는 과정과,

상기 16개의 심볼들을 32개의 상호 왈시부호들로 상관하고, 상기 가산된 신호를 상기 32개의 상호 왈시부호들로 상관하여 총 64개의 상관값들을 생성하는 과정과,

길이 2인 반복부호의 부호어들을 발생하는 과정과,

상기 반복부호의 부호어들의 각각과 상기 2개의 심볼들을 상관하여 2개의 상관값들을 생성하는 과정과,

상기 생성된 64개의 상관값들과 상기 2개의 상관값들을 소정 규칙에 의해 합산하여 새로운 64개의 상관값들을 생성하는 합산부와,

상기 새로운 64개의 상관값들중 가장 큰 상관값에 해당하는 왈시부호의 인덱스와 마스크시퀀스의 인덱스를 연접(concatenation)하여 상기 6개의 정보비트들을 발생하는 과정을 포함하는 것을 특징으로 하는 방법.
제36항에 있어서,

상기 마스크시퀀스는 (16,6) 이차 리드뮬러 부호의 이차에 해당하는 부호어로 다음과 같은 것을 특징으로 하는 방법.

[0011 1111 1010 1001]