KR20050098720A - Multi-function dvr system - Google Patents

Multi-function dvr system Download PDF

Info

Publication number
KR20050098720A
KR20050098720A KR1020040024259A KR20040024259A KR20050098720A KR 20050098720 A KR20050098720 A KR 20050098720A KR 1020040024259 A KR1020040024259 A KR 1020040024259A KR 20040024259 A KR20040024259 A KR 20040024259A KR 20050098720 A KR20050098720 A KR 20050098720A
Authority
KR
South Korea
Prior art keywords
video
pci
capture
card
controller
Prior art date
Application number
KR1020040024259A
Other languages
Korean (ko)
Inventor
이영수
Original Assignee
(주) 네오시스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 네오시스트 filed Critical (주) 네오시스트
Priority to KR1020040024259A priority Critical patent/KR20050098720A/en
Publication of KR20050098720A publication Critical patent/KR20050098720A/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61GTRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G17/00Coffins; Funeral wrappings; Funeral urns
    • A61G17/08Urns
    • AHUMAN NECESSITIES
    • A61MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61GTRANSPORT, PERSONAL CONVEYANCES, OR ACCOMMODATION SPECIALLY ADAPTED FOR PATIENTS OR DISABLED PERSONS; OPERATING TABLES OR CHAIRS; CHAIRS FOR DENTISTRY; FUNERAL DEVICES
    • A61G17/00Coffins; Funeral wrappings; Funeral urns
    • A61G17/02Coffin closures; Packings therefor

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Studio Devices (AREA)
  • Closed-Circuit Television Systems (AREA)

Abstract

본 발명은 PC형 다기능 디지털 영상 감시시스템에 관한 것으로, 동영상(overlay), 캡처(capture) 및 제어 보드의 기능을 한 카드에 구성한 다기능 디지털 영상 감시시스템에 관한 것이다. 본 발명은 동영상(Overlay)을 지원하는 동시에 다중채널 캡처(Capture)한 데이터를 실시간으로 저장 및 검색할 수 있으며, 외부 센서 신호를 입력받아 외부 알람 장치를 제어함으로써 시스템의 원가절감, PC 슬롯의 효율적인 이용 및 시스템 확장 폭을 넓힐 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a PC-type multifunction digital video surveillance system, and more particularly, to a multifunctional digital video surveillance system configured with a card having functions of overlay, capture, and control board. The present invention supports overlay and simultaneously stores and retrieves multi-channel captured data in real time, and controls external alarm devices by receiving external sensor signals to reduce system cost and efficient PC slot. Usage and system expansion can be expanded.

Description

다기능 디지털 영상 감시시스템{Multi-function DVR System}Multi-function Digital Video Surveillance System {Multi-function DVR System}

본 발명은 디지털 영상 감시시스템에 관한 것으로, 더욱 상세하게는 동영상(overlay), 캡처(capture) 및 제어 보드의 기능을 한 카드에 구성한 다기능 디지털 영상 감시시스템에 관한 것이다.The present invention relates to a digital video surveillance system, and more particularly, to a multi-function digital video surveillance system configured with a card that functions as an overlay, capture and control board.

디지털 영상감시(digital video recording, DVR) 시스템은 감시 카메라인 CCD 카메라로부터 들어오는 영상을 디지털로 변환 처리하여 저장수단에 저장하는 차세대 CCTV 영상감시 시스템으로, 아날로그 시스템에서 별도 구매해야 하는 프레임 스위치, 화면 분할기, 타임 랩스(time lapse) VCR 등을 하나의 제품으로 구성한 통합 시스템이다.Digital video recording (DVR) system is a next-generation CCTV video surveillance system that converts the video from the CCD camera, which is a surveillance camera, into digital storage and stores it in a storage means. It is an integrated system consisting of a single product, and a time lapse VCR.

도 1은 기존의 상용 칩을 사용한 제어보드의 블록도로서, 오디오 입력신호(14)는 음성데이터 처리장치(10)를 거쳐 PCI 버스 컨트롤러(12)를 통해 PC의 메인 메모리에 저장되고, 외부 센서 입력신호(16)는 PCI 버스 컨트롤러(12)를 통해 PC의 소프트웨어 어플리케이션(PC의 CPU에서 구동되는 DVR 응용 프로그램)에 보고되며, 어플리케이션(application)에서는 PCI 버스 컨트롤러(12)를 통해 센서/알람 컨트롤러(11)를 제어하여 외부 알람 컨트롤러(15)를 제어한다. 또한, 어플리케이션은 PCI 버스 컨트롤러(12)를 통해 팬/틸트(pan/tilt) 컨트롤러(13)를 제어하여 팬/틸트 수신기(17)로 외부 카메라 제어 정보를 송출하게 된다.1 is a block diagram of a control board using a conventional commercial chip, the audio input signal 14 is stored in the main memory of the PC via the PCI bus controller 12 via the voice data processing device 10, the external sensor The input signal 16 is reported to the software application of the PC (the DVR application running on the CPU of the PC) via the PCI bus controller 12, and the application / sensor / alarm controller via the PCI bus controller 12. (11) to control the external alarm controller 15. In addition, the application controls the pan / tilt controller 13 through the PCI bus controller 12 to transmit external camera control information to the pan / tilt receiver 17.

도 2는 기존의 멀티채널 동영상(overlay) 처리장치로서, 영상 입력 신호(20)는 영상 A/D 변환장치(21)를 통해 디지털로 변환된 후 동영상 데이터 처리장치(22)를 거쳐 PCI 버스 컨트롤러(23)를 통해 PC 메인 메모리에 저장된다.FIG. 2 is a conventional multi-channel video processing apparatus, and the image input signal 20 is converted to digital through the video A / D converter 21 and then passed through the video data processing apparatus 22 to the PCI bus controller. It is stored in the PC main memory via 23.

도 3은 기존의 멀티채널 캡처(capture) 처리장치로서, 영상 입력신호(30)는 영상 A/D변환장치(31)를 통해 디지털로 변환된 후 캡처 영상 데이터 처리장치(32)를 거쳐 PCI 버스 컨트롤러(33)를 통해 PC 메인 메모리에 저장된다.3 is a conventional multi-channel capture processing apparatus, wherein the image input signal 30 is digitally converted by the image A / D conversion apparatus 31 and then through the captured image data processing apparatus 32 through the PCI bus. It is stored in the PC main memory via the controller 33.

기존의 PC형 DVR 시스템은 제어, 영상 및 캡처 보드를 각각으로 구성하여 시스템을 이루게 된다.Existing PC DVR system is composed of control, video and capture board respectively.

다중채널 DVR 시스템일 경우 압축되지 않는 로우 데이터(row data)를 PCI 버스를 통해 하드 디스크(HDD)에 저장하기란 불가능하다. PC형 DVR 시스템은 상용 PC를 이용하여 카메라로부터 입력되는 데이터를 PCI를 통해서 하드 디스크에 저장한 후 검색하는 장치로서 다중채널 영상데이터를 PCI 버스를 통해 전송할 경우 PCI 대역폭(33Mhz*32bit=132Mbyte/sec) 이상의 데이터를 전송할 수 없기 때문이다. 더욱이 PCI 규격에는 PCI에 접속된 어떤 카드도 PCI 대역폭의 60%(132Mbyte*0.6=79.2Mbyte/sec) 이상을 점유하도록 허가하지 않는다. 따라서 상용칩을 이용한 DVR시스템은 동영상 보드와 캡쳐보드를 별개로 개발하여야 하며 그만큼 하드웨어의 복잡성을 키운다. PC 마더(mother) 보드에는 한정된 슬롯(slot)이 있기 때문에 시스템의 확장성 및 관리 측면에서도 어려운 문제를 내포하고 있다. 또한, 제어보드도 별도로 개발해야하기 때문에 하드웨어의 복잡성은 더욱 커진다.In multichannel DVR systems, it is impossible to store uncompressed row data on a hard disk (HDD) via the PCI bus. PC type DVR system is a device that stores data input from camera using commercial PC on hard disk through PCI and retrieves it. When multi-channel video data is transmitted through PCI bus, PCI bandwidth (33Mhz * 32bit = 132Mbyte / sec) This is because more data cannot be transmitted. Moreover, the PCI specification does not allow any card connected to PCI to occupy more than 60% of the PCI bandwidth (132 Mbyte * 0.6 = 79.2 Mbyte / sec). Therefore, DVR system using commercial chip has to develop video board and capture board separately, thus increasing the complexity of hardware. Because PC mother boards have limited slots, they present challenges for system scalability and management. In addition, the control board must be developed separately, which increases the complexity of the hardware.

도 4는 종래의 다중 PCI 슬롯을 사용한 DVR 시스템으로서, 동영상 카드 PCI 인터페이스(41), 캡처 카드 PCI 인터페이스(42), 제어 카드 PCI 인터페이스(43) 신호는 각각 개별적으로 PCI 버스(40)에 엑세스(access) 하기 때문에 단일 보드 엑세스보다 리던던시(redundancy)를 많이 차지하게 되어 그만큼 PCI 버스 사용 효율이 떨어지게 된다.4 is a conventional DVR system using multiple PCI slots, video card PCI interface 41, capture card PCI interface 42, control card PCI interface 43 signals are each individually accessed to the PCI bus 40 ( Access takes up more redundancy than single board access, which reduces PCI bus utilization.

기존 PC형 DVR 시스템을 구성하기 위해서는 동영상, 캡처, 제어의 최하 3개의 PCI 슬롯형태의 카드를 실장 해야만 되었으나 현재의 DVR 시스템은 PC의 PCI 슬롯에 실장되어야만 하는 특성상 한 개의 PCI 슬롯에 실장되는 카드의 크기를 무한정 크게 할 수는 없다. 현재 개발되어 있는 상용 칩을 사용해서는 스페이스(space)를 고려 할 때 1개의 PCI 카드에 동영상, 캡쳐, 제어 보드를 1개의 보드로 구성할 수 없다.In order to configure the existing PC type DVR system, it was necessary to mount the card of the lowest 3 PCI slots of video, capture, and control, but the current DVR system has to be installed in the PCI slot of the PC. You cannot increase the size indefinitely. Using a commercially available chip, the video, capture, and control boards cannot be configured as one board in one PCI card, considering space.

따라서 멀티채널 DVR을 구성하기 위해서는 3개 이상의 PCI 슬롯을 점유해야 하는 단점이 있다.Therefore, in order to configure a multi-channel DVR, it is necessary to occupy three or more PCI slots.

상기와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은 PC형 DVR 시스템에서 다중채널 동영상을 지원하는 동시에, 다중채널 캡처한 데이터를 실시간으로 검색할 수 있는 장치를 제공하는데 있다.An object of the present invention devised to solve the above problems is to provide a device capable of retrieving multi-channel captured data in real time while supporting multi-channel video in a PC-type DVR system.

또한, 본 발명의 다른 목적은 상용칩의 사용을 배제하고 동영상, 캡쳐, 제어를 한꺼번에 처리할 수 있는 자체 FPGA(Field Programmable Gate Array)를 설계하여 1개 또는 2개의 PCI 카드 형태의 장치로 DVR 시스템을 구현하는데 있다.In addition, another object of the present invention by designing its own field programmable gate array (FPGA) capable of processing video, capture, and control at the same time without using a commercial chip, DVR system as one or two PCI card type device To implement

상기와 같은 목적을 달성하기 위한 본 발명은 아래와 같은 장치로 이루어짐을 특징으로 한다.The present invention for achieving the above object is characterized by consisting of the following devices.

본 발명은 1개 혹은 2개의 PCI 카드 형태의 장치로 DVR 시스템을 구성하는 것을 특징으로 한다.The present invention is characterized by configuring a DVR system with one or two PCI card type devices.

본 발명은 PC형 DVR 시스템에서 다중채널 동영상을 지원하는 동시에 다중채널 캡처한 데이터를 실시간으로 검색할 수 있으며 음성 및 외부 알람 및 센서 인터페이스를 1개의 보드에서 가능한 것이 특징이다.The present invention supports multi-channel video in a PC-type DVR system and simultaneously retrieves multi-channel captured data in real time, and enables voice and external alarm and sensor interfaces on one board.

본 발명은 PC형 DVR 시스템에서 다중채널 동영상과 캡처를 동시에 지원하는 장치로서 1개의 보드로 구성한 것을 그 특징으로 한다.The present invention is a device that supports multi-channel video and capture at the same time in the PC-type DVR system is characterized by consisting of one board.

또한, 본 발명은 동영상과 캡쳐를 하는 과정에서 소요되는 불필요한 칩들을 생략할 수 있는 간단한 구조이며 상용제품들의 바틀-렉(bottle-neck)이였던 PCI 문제를 해결할 수 있어 실시간으로 동영상 및 캡쳐 검색을 할 수 있는 고성능의 장치를 제공하는 것이 특징이다.In addition, the present invention is a simple structure that can omit unnecessary chips required in the process of video and capture and can solve the PCI problem that was the bottle-neck of commercial products to perform video and capture search in real time It is characterized by providing a high performance device capable of doing so.

본 발명은 용도에 따라 제어부분(16채널 오디오, 16채널 센서, 16채널 릴레이)을 일체형 보드에 추가할 수 있다.According to the present invention, the control part (16 channel audio, 16 channel sensor, 16 channel relay) can be added to the integrated board.

이하, 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 5는 본 발명의 멀티채널 DVR 시스템을 나타낸 블록도이고, 도 6은 본 발명의 단일 또는 이중 PCI 슬롯을 사용한 DVR 시스템이며, 도 7은 본 발명에서 사용되는 FPGA(Field Programmable Gate Array) 내부 블록도를 나타낸 것이다.5 is a block diagram showing a multi-channel DVR system of the present invention, Figure 6 is a DVR system using a single or dual PCI slot of the present invention, Figure 7 is a field programmable gate array (FPGA) internal block used in the present invention Is shown.

도 5, 도 6, 및 도 7을 참조하면, 동영상 신호처리는 도 5의 영상입력신호(50)가 영상 A/D변환장치(55)를 통해 디지털로 변환된 후 도 7의 FPGA 내부 블록(56)의 영상 데이터 버퍼블록(S1)으로 들어가고, 디스플레이(display)되는 화면 구성설정(사용자가 감시하고자 하는 카메라의 영상 크기, 카메라 수)에 따라 스켈링(scaling)되고, 화면을 구성하여(S2) SDRAM 컨트롤러를 통해 도 5의 SDRAM 저장장치(57)에 저장된 후, 도 7의 PCI 컨트롤러(S5)의 제어를 받아 동영상 버퍼(S4)를 거쳐 PCI 컨트롤러(S5)의 마스터(master) 기능을 이용하여 도 6의 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61)를 거쳐 PC의 비디오 카드 메모리에 DMA(Direct Memory Access)하게 된다.Referring to FIGS. 5, 6, and 7, the video signal processing is performed by converting the image input signal 50 of FIG. 5 to digital through the image A / D converter 55 and then using the internal block of the FPGA of FIG. Enter the image data buffer block (S1) of 56, and is scaled according to the screen configuration settings (image size of the camera, the number of cameras to be monitored by the user) to be displayed, and the screen is configured (S2). After being stored in the SDRAM storage device 57 of FIG. 5 through the SDRAM controller, the controller is controlled by the PCI controller S5 of FIG. 7 through the video buffer S4 to use the master function of the PCI controller S5. The video, capture, and control integrated card PCI interface 61 of FIG. 6 provides direct memory access (DMA) to the video card memory of the PC.

캡처 신호 처리는 도 5의 영상입력신호(50)가 영상 A/D변환장치를 통해 디지털로 변환된 후 도 7의 FPGA 내부 블록(56)의 영상 데이터 버퍼블록(S1)으로 들어가고, 캡처 해상도별 스켈링(S6)블록에서 스켈링되고(사용자가 녹화하고자 하는 카메라의 영상 해상도로 스켈링) SDRAM 컨트롤러(S3)의 제어를 받아 도 5의 SDRAM 저장장치(57)에 저장된 후, 도 7의 PCI 컨트롤러(S5)의 제어를 받아 도 6의 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61)를 거쳐 PC의 메인 메모리에 DMA(Direct Memory Access)하게 된다.In the capture signal processing, after the image input signal 50 of FIG. 5 is digitally converted through the image A / D conversion apparatus, the capture signal processing enters the image data buffer block S1 of the internal block 56 of the FPGA of FIG. Scaling (S6) in the block (scaling to the video resolution of the camera to be recorded by the user) and under the control of the SDRAM controller (S3) stored in the SDRAM storage device 57 of FIG. 5, then PCI controller (S5) of FIG. Is controlled by the DMA (Direct Memory Access) to the main memory of the PC via the video, capture, and control integrated card PCI interface 61 of FIG. 6.

오디오 신호처리는 도 5의 오디오 입력신호(51)가 영상 A/D변환장치를 통해 디지털로 변환된 후 도 7의 FPGA 내부 블록(56)의 오디오 데이터 버퍼블록(S8)으로 들어가고, PCI 컨트롤러(S5)의 제어를 받아 도 6의 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61)를 거쳐 PC의 메인 메모리에 DMA(Direct Memory Access)하게 된다.In the audio signal processing, after the audio input signal 51 of FIG. 5 is digitally converted through the video A / D converter, the audio signal is input to the audio data buffer block S8 of the FPGA internal block 56 of FIG. Under the control of S5), the DMA (Direct Memory Access) is provided to the main memory of the PC via the video, capture, and control integrated card PCI interface 61 of FIG. 6.

센서 신호처리는 도 5의 외부 센서입력신호(53)가 도 7의 FPGA 내부 블록(56)의 센서신호 블록(S9)을 거쳐 알람/센서 제어(S11)에 저장되고, 어플리케이션(application)은 도 6의 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61)를 거쳐 도 7의 PCI 컨트롤러(S5)를 통해 센서 입력신호를 감지하게 된다.In the sensor signal processing, the external sensor input signal 53 of FIG. 5 is stored in the alarm / sensor control S11 via the sensor signal block S9 of the FPGA internal block 56 of FIG. 7, and the application is illustrated in FIG. The sensor input signal is detected through the PCI controller S5 of FIG. 7 through the video, capture, and control integrated card PCI interface 61 of FIG.

알람 신호처리는 어플리케이션에서 센서 신호와 연결된 알람 장치를 제어하기 위해 도 6의 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61)를 쳐 도 7의 PCI 컨트롤러(S5)를 통해 알람/센서 제어(S11)장치를 제어하여 알람 신호(S11)를 생성하여 도 5의 외부 알람 제어장치(52)를 구동하게 된다.The alarm signal processing is via the video controller, video capture, control integrated card PCI interface 61 of FIG. 6 through the PCI controller (S5) of FIG. 7 to control the alarm device connected to the sensor signal in the application (S11). By controlling the device to generate an alarm signal (S11) to drive the external alarm control device 52 of FIG.

팬/틸트 컨트롤러(54)는 어플리케이션의 제어를 받아 외부 카메라를 동작시키기 위한 외부 팬/틸트 수신기로 데이터를 송출하는 장치이다.The pan / tilt controller 54 transmits data to an external pan / tilt receiver for operating an external camera under the control of an application.

본 발명에서는 도 6의 단일 슬롯(slot)을 점유하는 DVR 시스템과 같이 PCI 버스(60)를 동영상, 캡처, 제어 통합 카드 PCI 인터페이스(61) 설계 기술을 사용해 단일 슬롯을 사용하는 장치이기 때문에 PCI 버스의 사용 효율을 높일 수 있으며 제조 원가를 낮출 수 있다. 또한, 제어장치를 별개의 보드로 만들 경우 도 6의 2개의 슬롯을 점유하는 DVR 시스템과 같이 동영상/캡처 카드와 제어카드 두 개의 장치로 하나의 DVR 시스템을 구성할 수도 있다.In the present invention, since the PCI bus 60 is a device using a single slot using a video, capture, and control integrated card PCI interface 61 design technology, such as a DVR system occupying a single slot of FIG. It can increase the use efficiency and lower the manufacturing cost. In addition, when the control device is made of a separate board, one DVR system may be configured with two devices such as a video / capture card and a control card, such as a DVR system occupying two slots of FIG. 6.

다중채널로 입력되는 영상 데이터는 채널 수만큼의 버퍼를 두어 영상데이터를 잠시 저장한 후 FPGA 내부에서 CPU측 응용 명령에 따라 1, 1/2, 1/3, 1/4, 2/3로 스케일(scale)한 영상 데이터를 SDRAM에 저장한다. 상용칩을 사용하는 구조에서는 다중채널 영상 데이터를 동시에 버퍼링하기 어렵기 때문에 다중채널 전체를 저장할 수 없다. 따라서 실시간으로 다중채널을 저장하고 검색할 수 없다. SDRAM에 저장된 영상 데이터는 FPGA(Field Programmable Gate Array)내부에 있는 PCI 마스터(master)에 의하여 PCI 버스를 점유하여 HDD(Hard Disk Drive)로 영상데이터를 저장한다. PCI 규격에서 아비트래이션(arbitration) 과정에서 리던던시가 존재하는데 본 장치에서는 리던던시를 최소한으로 줄였다.Video data input to multi-channel is buffered as many channels as the number of channels and saves the video data for a while, then scales to 1, 1/2, 1/3, 1/4, 2/3 according to the CPU-side application instructions inside the FPGA. The scaled image data is stored in the SDRAM. In the structure using commercial chips, it is difficult to buffer multi-channel image data at the same time, so the entire multi-channel cannot be stored. Therefore, multiple channels cannot be stored and retrieved in real time. The image data stored in the SDRAM occupies the PCI bus by a PCI master in a field programmable gate array (FPGA) and stores the image data in a hard disk drive (HDD). In the PCI specification, redundancy exists during arbitration, and the device reduces redundancy to a minimum.

PCI 규격에 따르면 PCI 아비트래이션 과정에서 PCI 대역폭을 13.16%[5/(29+3+5)]를 차지한다(Data:29Clk, Address:1clk, End:1clk, Turn-Around:1clk, Arbitration:5clk, 이는 한번의 PCI bus data transfer access시 소요되는 clock 수인데 이때 arbitration에 소요되는 clk이 5 clk).According to the PCI specification, PCI bandwidth occupies 13.16% [5 / (29 + 3 + 5)] during PCI bitmap (Data: 29Clk, Address: 1clk, End: 1clk, Turn-Around: 1clk, Arbitration: 5clk, which is the number of clocks required for one PCI bus data transfer access, where clk is 5 clk for arbitration).

본 장치의 PCI 아비트래이션(arbitration) 기능이 PCI 대역폭의 10.42%[5/(40+3+5)]이므로 다중채널 영상데이터를 동시에 버퍼링이 가능한 구조이기 때문에 다중채널을 실시간으로 동영상으로 출력할 수 있으며, 캡쳐할 수 있다. 아비트래이션 과정에서 PCI 규격보다 더 많은 데이터를 보낼 수 있기 때문에 PCI 대역폭 점유율을 줄일 수 있다.Since the PCI arbitration function of this device is 10.42% [5 / (40 + 3 + 5)] of the PCI bandwidth, it is possible to simultaneously buffer the multi-channel video data. Can be captured. The PCI bandwidth share can be reduced by sending more data than the PCI specification during the encryption process.

상기와 같은 본 발명은 동영상, 캡처, 제어 보드로 각각 구성되는 시스템에 비해 중복 사용되는 비디오 디코더, PCI 컨트롤러와 같은 장치의 사용 개수와 PCB의 개수를 줄임으로서 원가 절감을 기할 수 있으며, 보다 적은 PCI 슬롯을 사용함으로써 PCI 사용효율을 높임으로써 제품의 성능을 높일 수 있는 장점이 있다.The present invention as described above can reduce the cost by reducing the number of PCBs and the number of devices, such as video decoder, PCI controller that is used redundantly compared to the system consisting of video, capture, control board, respectively, fewer PCI By using slots, you can increase the performance of the product by increasing the PCI efficiency.

도 1은 종래의 상용칩을 사용한 멀티채널 DVR 컨트롤 보드1 is a multi-channel DVR control board using a conventional commercial chip

도 2는 종래의 상용칩을 사용한 멀티채널 DVR 동영상보드2 is a multi-channel DVR video board using a conventional commercial chip

도 3은 종래의 사용칩을 사용한 멀티채널 DVR 캡쳐 보드3 is a multi-channel DVR capture board using a conventional chip

도 4는 종래의 다중 PCI 슬롯을 사용한 DVR 시스템4 is a DVR system using a conventional multiple PCI slot

도 5는 본 발명의 멀티채널 DVR 시스템5 is a multi-channel DVR system of the present invention

도 6은 본 발명의 단일 또는 이중 PCI 슬롯을 사용한 DVR 시스템6 is a DVR system using a single or dual PCI slot of the present invention

도 7은 본 발명의 FPGA(Field Programmable Gate Array)내부 블록도7 is a block diagram of a field programmable gate array (FPGA) of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

50 : 영상 입력신호 51 : 오디오 입력신호50: video input signal 51: audio input signal

52 : 외부 알람 컨트롤러 53 : 외부센서 입력신호52: external alarm controller 53: external sensor input signal

54 : 팬/틸트 수신기 55 : 영상 A/D 변환장치54: Pan / Tilt Receiver 55: Video A / D Inverter

56 : FPGA 내부 블록 57 : SDRAM 저장장치56: FPGA internal block 57: SDRAM storage

60, 62 : PCI 버스 61, 63 : PCI 인터페이스60, 62: PCI bus 61, 63: PCI interface

Claims (2)

동영상 및 캡처 입력신호를 디지털로 변환시킨 후 통합 카드 PCI 버스 인터페이스를 거쳐 PC의 비디오 카드 메모리에 DMA(Direct Memory Access)하는 동영상 및 캡처 신호처리수단과, 오디오 입력신호를 디지털로 변환시킨 후 PCI 인터페이스를 거쳐 통합 카드 PC의 메인 메모리에 DMA(Direct Memory Access)하는 오디오 신호처리수단과, 외부 센서 입력신호를 통합 카드 PCI 인터페이스를 거쳐 PCI 버스 컨트롤러를 통해 알람 장치를 제어하는 센서/알람 신호처리수단, 및 외부 카메라를 동작시키는 팬/틸트 컨트롤러로 구성된 PC형 다기능 디지털 영상 감시시스템에 있어서,After converting video and capture input signals to digital, the video and capture signal processing means for direct memory access (DMA) to the video card memory of the PC via the integrated card PCI bus interface, and the digital interface after converting audio input signals to digital. Audio signal processing means for direct memory access (DMA) to the main memory of the integrated card PC via a sensor, and sensor / alarm signal processing means for controlling an alarm device through a PCI bus controller via an integrated card PCI interface; And a pan / tilt controller for operating an external camera. 상기 동영상, 캡처, 오디오, 센서/알람 신호처리수단과 팬/틸트 컨트롤러가 1개의 PCI 카드로 구성된 것을 특징으로 하는 디지털 영상 감시시스템.Digital video surveillance system, characterized in that the video, capture, audio, sensor / alarm signal processing means and the pan / tilt controller is composed of one PCI card. 상기 제1항에 있어서,According to claim 1, 오디오, 센서/알람 신호처리수단과 팬/틸트 컨트롤러를 제외한 동영상, 캡처가 1개의 PCI 카드로 구성된 것을 특징으로 하는 디지털 영상 감시시스템.Digital video surveillance system, characterized in that the audio, sensor / alarm signal processing means and video, excluding the pan / tilt controller, consisting of one PCI card.
KR1020040024259A 2004-04-08 2004-04-08 Multi-function dvr system KR20050098720A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040024259A KR20050098720A (en) 2004-04-08 2004-04-08 Multi-function dvr system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040024259A KR20050098720A (en) 2004-04-08 2004-04-08 Multi-function dvr system

Publications (1)

Publication Number Publication Date
KR20050098720A true KR20050098720A (en) 2005-10-12

Family

ID=37278132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040024259A KR20050098720A (en) 2004-04-08 2004-04-08 Multi-function dvr system

Country Status (1)

Country Link
KR (1) KR20050098720A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797110A (en) * 2019-10-30 2020-02-14 重庆医药高等专科学校 Data transmission working method for medical image acquisition

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110797110A (en) * 2019-10-30 2020-02-14 重庆医药高等专科学校 Data transmission working method for medical image acquisition
CN110797110B (en) * 2019-10-30 2022-05-13 重庆医药高等专科学校 Data transmission working method for medical image acquisition

Similar Documents

Publication Publication Date Title
JP5003421B2 (en) Image processing device
CN112822438A (en) Real-time control multichannel video manager
JP2012043152A (en) Information processor, information processing method and program
US8648952B2 (en) Timing generator and method of generating timing signals
KR100663380B1 (en) Imaging device and method for transferring image signal
US10771681B2 (en) Imaging pickup apparatus of which display start timing and display quality are selectable, method of controlling the same
US8436915B2 (en) Image processing apparatus
KR20050098720A (en) Multi-function dvr system
KR100776943B1 (en) Video capture card having a high quality and capture method of multichannel video
CN214205739U (en) General type high definition display system based on FPGA for photoelectric platform
CN102497514B (en) Three-channel video forwarding equipment and forwarding method
CN113612938A (en) Multi-type adaptive resolution image conversion method and device
KR20040006965A (en) Apparatus and method for selectively displaying an image
JPH11110530A (en) Image monitoring device
CN101202876A (en) Method for implementing synchronization of audio and picture by using audio frequency and video frequency composite channel in DVR
CN109189649A (en) A kind of server contention states display system and method based on RGB LED
JP2006277032A (en) Electronic device and method for controlling it
KR100631824B1 (en) Pc-based dvr system which leads an image speed improvement and method thereof
JP4549144B2 (en) Video switching device, image processing device, video recording device, image processing system, and video recording system
US20130155321A1 (en) Timing control apparatus and video processing system
WO2015056036A1 (en) Adaptive soft video switch for field programmable gate arrays
JP2002223434A (en) Video monitoring system and video monitoring method
CN117041699A (en) Endoscope image acquisition system
JP3688105B2 (en) Video switching device and video switching equipment using the video switching device
JP2021111803A (en) Communication device and processing method for communication device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
E601 Decision to refuse application