KR20050098472A - Solar cell and fabrication method thereof - Google Patents
Solar cell and fabrication method thereof Download PDFInfo
- Publication number
- KR20050098472A KR20050098472A KR1020040023706A KR20040023706A KR20050098472A KR 20050098472 A KR20050098472 A KR 20050098472A KR 1020040023706 A KR1020040023706 A KR 1020040023706A KR 20040023706 A KR20040023706 A KR 20040023706A KR 20050098472 A KR20050098472 A KR 20050098472A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- solar cell
- semiconductor layer
- layer
- conductive semiconductor
- Prior art date
Links
Classifications
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01B—PERMANENT WAY; PERMANENT-WAY TOOLS; MACHINES FOR MAKING RAILWAYS OF ALL KINDS
- E01B3/00—Transverse or longitudinal sleepers; Other means resting directly on the ballastway for supporting rails
- E01B3/46—Transverse or longitudinal sleepers; Other means resting directly on the ballastway for supporting rails made from different materials
-
- E—FIXED CONSTRUCTIONS
- E01—CONSTRUCTION OF ROADS, RAILWAYS, OR BRIDGES
- E01B—PERMANENT WAY; PERMANENT-WAY TOOLS; MACHINES FOR MAKING RAILWAYS OF ALL KINDS
- E01B2205/00—Electrical insulation of railway track parts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Photovoltaic Devices (AREA)
Abstract
보다 간단하고도 저렴하여 대량 생산에 적용할 수 있는 방법으로 이미터 확산 후 PSG 또는 BSG막을 제거하고 에지 아이솔레이션(edge isolation) 공정을 수행고자 한다. 이를 위해 본 발명에서는 제1도전형을 가지는 반도체 기판의 표면에 반대 도전형을 가지는 제2도전형의 반도체층을 형성하는 단계; 제2도전형 반도체층의 형성 중에 발생된 부산물층의 제거와 부산물층이 제거된 제2도전형 반도체층 상에 반사방지막의 형성을, 동일 챔버 내에서 순차 수행하는 단계; 기판 후면의 적어도 일부분과 접촉하는 후면 전극을 형성하는 단계; 제2도전형 반도체층의 적어도 일부분과 접촉하는 전면 전극을 형성하는 단계를 포함하는 태양전지의 제조 방법을 제공한다. As a simpler and cheaper method that can be applied to mass production, we want to remove the PSG or BSG film after the emitter diffusion and perform the edge isolation process. To this end, the present invention comprises the steps of forming a semiconductor layer of the second conductive type having the opposite conductivity type on the surface of the semiconductor substrate having the first conductivity type; Sequentially removing the byproduct layer generated during the formation of the second conductive semiconductor layer and forming the antireflection film on the second conductive semiconductor layer from which the byproduct layer has been removed, in the same chamber; Forming a back electrode in contact with at least a portion of the back side of the substrate; It provides a method for manufacturing a solar cell comprising the step of forming a front electrode in contact with at least a portion of the second conductive semiconductor layer.
Description
본 발명은 태양전지 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 플라즈마 화학기상증착(PECVD : Plasma Enhanced Chemical Vapor Deposition)을 이용하여 이미터 확산 후에 기판 표면에 증착된 피에스지(PSG : Phosphosilicate glass)나 비에스지(BSG : Borosilicate glass)와 같은 부산물층의 제거와 SiNx 반사방지막 증착 공정을 순차적으로 진행함으로서 별도의 PSG 제거공정을 없애고, 에칭용액을 이용하여 전지후면에 이미터 도핑된 부위를 제거함으로서 에지 아이솔레이션(edge isolation) 공정을 수행하여 태양전지를 제조하는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a solar cell and a method of manufacturing the same. More particularly, Phosphosilicate glass (PSG) deposited on the surface of the substrate after emitter diffusion using plasma enhanced chemical vapor deposition (PECVD) is used. By removing the by-product layer such as BSG (Borosilicate glass) and SiNx anti-reflective film deposition process in order to eliminate the separate PSG removal process, and by using the etching solution to remove the emitter doped portion on the back of the battery edge The present invention relates to a method of manufacturing a solar cell by performing an edge isolation process.
태양전지 제조시 p-n접합 형성을 위해 이미터(emitter) 형성공정을 확산, 스프레이, 프린팅 공정 등에 의해 수행하는데, 이러한 이미터 형성 공정 후에는 실리콘 기판표면에 피에스지(PSG : Phosphosilicate glass)나 비에스지(BSG : Borosilicate glass)와 같은 글래스류의 부산물층이 형성된다.In solar cell manufacturing, emitter formation process is performed by diffusion, spray, or printing process to form pn junction. After this emitter formation process, PSG (PSG: Phosphosilicate glass) or By-product layers of glass such as BSG (Borosilicate glass) are formed.
그런데 이와 같은 글래스류의 부산물층에 의해 기판 표면의 절연특성이 나빠지기 때문에 부산물층은 반드시 제거하여야 한다. However, the by-product layer of glass deteriorates the insulating property of the substrate surface, so the by-product layer must be removed.
한편, 기판의 에지(edge) 부분에도 도핑물질이 도핑되기 때문에 전후면이 전기적으로 연결되어 있어서 효율감소의 원인이 되므로, 기판의 전후면을 아이솔레이션시키기 위한 별도의 에지 아이솔레이션(edge isolation) 공정을 반드시 수행한다. Meanwhile, since the doping material is also doped to the edge of the substrate, the front and rear surfaces are electrically connected to each other, which causes a decrease in efficiency. Therefore, a separate edge isolation process for isolating the front and rear surfaces of the substrate must be performed. Perform.
현재 태양전지의 주요 제조공정은 다음과 같은 공정으로 제조된다. 즉, 톱(saw)에 의한 손상을 제거하고 세정한 후(공정1), POCl3 이미터 확산 공정을 수행하고(공정2), 플라즈마 식각에 의해 에지 아이솔레이션 공정을 수행한 다음(공정3), 불산 용액으로 PSG를 제거하고(공정4), PECVD 방법에 의해 SiNx 반사방지막을 형성한 후(공정5), 후면에는 Al 및 Ag를 프린팅하고 전면 전극을 프린팅한 다음(공정6), 벨트 퍼니스에서 열처리하고(공정7), 레이저 스크라이버(scriber)를 이용하여 에지 아이솔레이션을 수행한다(공정8).Currently, the main manufacturing process of solar cells is manufactured by the following process. That is, after removing and cleaning the damage by the saw (step 1), performing a POCl 3 emitter diffusion step (step 2), performing an edge isolation process by plasma etching (step 3), After removing the PSG with hydrofluoric acid solution (Step 4), forming the SiNx anti-reflection film by PECVD method (Step 5), printing Al and Ag on the back and printing the front electrode (Step 6), and then in the belt furnace Heat treatment (step 7) and edge isolation are performed using a laser scriber (step 8).
상술한 종래 기술에서는 PSG 또는 BSG를 제거하기 위해 식각용액을 이용한 별도의 습식식각 공정을 추가로 수행해야 하므로 공정이 복잡해지는 문제가 있었다.In the above-described prior art, a separate wet etching process using an etching solution must be additionally performed to remove the PSG or BSG, which causes a complicated process.
또한, 에지 아이솔레이션 공정은 플라즈마를 이용하여 공정 3에서 진행하거나, 레이저를 이용하여 공정 8에서 진행하게 된다. 이미터 확산 후에 기판표면에 형성된 PSG는 절연특성이 나쁘기 때문에 HF 수용액을 이용하여 제거한다. 또한, POCl3 이미터 확산 후에 P가 전지의 전후면에 모두 도핑되어, 전지 후면에 도핑된 부분은 제거해주거나, Al이나 B를 이미터보다 고농도로 도핑하여 보상시켜 준다.In addition, the edge isolation process may be performed in step 3 using plasma, or in step 8 using a laser. PSG formed on the substrate surface after emitter diffusion is removed using HF aqueous solution because of poor insulating properties. In addition, after the diffusion of POCl 3 emitter, P is doped on both the front and rear sides of the cell, thereby eliminating the doped portion on the back of the cell, or doped with a higher concentration than Al or B emitter to compensate.
그러나, 스크린 프린팅을 이용한 태양전지 제조의 경우, 모듈 제조 시에 이웃하는 전지사이를 연결하는 금속리본이 Al과 접착력이 나쁘기 때문에 후면전체에 Al층을 프린팅하지 않고, 금속리본이 접착될 부위에는 Ag를 프린팅하게 된다.However, in the case of solar cell manufacturing using screen printing, since the metal ribbon connecting the neighboring cells at the time of module manufacturing has poor adhesive strength with Al, the Al ribbon is not printed on the entire back surface, and Ag is added to the portion where the metal ribbon is bonded. Will print.
Al은 실리콘과 낮은 온도에서 공정온도를 갖기 때문에 후속 열처리 공정에서 실리콘을 고용하였다가 재결정화 되면서 후면에 도핑된 인에 의해 형성된 n형 영역을 p형으로 충분히 보상해주고, 고농도로 도핑된 Al(p형 도판트)이 후면전계(BSF : Back Surface Field)를 형성하여 후면 특성을 개선하지만, Ag는 후속 열처리 조건이 되는 온도에서 고용되지 않을 뿐만 아니라, p형 도판트의 역할을 수행하지 못하므로 Ag 전극형성부위의 전지 특성이 나쁘다.Since Al has a process temperature at a low temperature with silicon, silicon is employed in a subsequent heat treatment process and then recrystallized to sufficiently compensate the n-type region formed by phosphorus doped at the rear side with p-type, and the heavily doped Al (p Ag dopants (BSFs) form back surface fields (BSFs) to improve backside properties, but Ag is not dissolved in the temperature at which subsequent heat treatment conditions occur, and Ag does not act as a p-type dopant. The battery characteristics of the electrode formation site are poor.
그러나 이와 같은 전후면의 아이솔레이션를 위해 플라즈마 식각을 이용하는 경우에는 기판을 동전 쌓듯이 스택 구조(coin stack) 구조로 쌓아서 플라즈마 공정을 진행하는데, 이 때 플라즈마가 기판과 기판 사이로 스며들어 전면의 이미터 영역을 손상시켜 전지효율을 감소시키는 단점이 있다.However, in the case of using plasma etching for the isolation of the front and back surfaces, the plasma process is performed by stacking the substrates in a coin stack structure like coin stacking, and the plasma penetrates between the substrate and the substrate to form an emitter region in front of the substrate. There is a disadvantage in that damage to reduce the battery efficiency.
또한, 사용되는 가스에 의해 생성되는 고분자류가 에칭된 표면에 증착되어 전지효율감소의 원인이 되기도 한다. In addition, polymers generated by the gas used are deposited on the etched surface, which may cause a decrease in battery efficiency.
또는 레이저를 이용하여 도핑된 부분을 제거하여 전면과 후면을 분리하는 경우에는 기판의 사면을 모두 제거해야 되기 때문에 공정시간이 길뿐만 아니라, 고온의 레이저에 의해 용융되었다가 다시 굳은 부위가 손실의 원인이 되기 때문에 레이저 공정을 적용한 후에는 에칭용액으로 레이저로 손상된 부분은 제거해주어야 하는 번거로움이 있다. Alternatively, if the front and rear surfaces are separated by removing the doped portion using a laser, all the slopes of the substrate must be removed, and the processing time is long, and the part that is melted by the high temperature laser and then hardened again causes loss. Therefore, after the laser process is applied, there is a hassle to remove the damaged part with the laser by the etching solution.
본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 보다 간단하고도 저렴하여 대량 생산에 적용할 수 있는 방법으로 이미터 확산 후 PSG 또는 BSG막을 제거하고 에지 아이솔레이션 공정을 수행하는 것이다.The present invention is to solve the problems as described above, the object is to remove the PSG or BSG film after the emitter diffusion and to perform the edge isolation process in a simpler and cheaper method that can be applied to mass production.
본 발명의 다른 목적은 효율 저하가 최소화된 태양전지를 제조하는 것이다.Another object of the present invention is to manufacture a solar cell with a minimum reduction in efficiency.
상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 제1도전형을 가지는 반도체 기판의 표면에 반대 도전형을 가지는 제2도전형의 반도체층을 형성하는 단계; 제2도전형 반도체층의 형성 중에 발생된 부산물층의 제거와 부산물층이 제거된 제2도전형 반도체층 상에 반사방지막의 형성을, 동일 챔버 내에서 순차 수행하는 단계; 기판 후면의 적어도 일부분과 접촉하는 후면 전극을 형성하는 단계; 제2도전형 반도체층의 적어도 일부분과 접촉하는 전면 전극을 형성하는 단계를 포함하는 태양전지의 제조 방법을 제공한다.In order to achieve the object as described above, the present invention comprises the steps of forming a semiconductor layer of the second conductive type having the opposite conductivity type on the surface of the semiconductor substrate having the first conductive type; Sequentially removing the byproduct layer generated during the formation of the second conductive semiconductor layer and forming the antireflection film on the second conductive semiconductor layer from which the byproduct layer has been removed, in the same chamber; Forming a back electrode in contact with at least a portion of the back side of the substrate; It provides a method for manufacturing a solar cell comprising the step of forming a front electrode in contact with at least a portion of the second conductive semiconductor layer.
부산물층의 제거와 반사방지막의 형성은 플라즈마 화학기상증착 챔버 내에서 순차 수행하는 것이 바람직하다.The removal of the byproduct layer and the formation of the antireflection film are preferably performed sequentially in the plasma chemical vapor deposition chamber.
후면 전극을 형성하기 전에, 기판 후면의 에지로부터 소정폭 및 이웃하는 태양전지와의 연결부를 제외한 나머지 기판 후면 상에, 제1도전형의 불순물로 이루어진 보상막을 형성하는 단계; 및 소정폭 및 연결부 상에 노출된 부산물층 및 제2도전형 반도체 층을 식각용액에 침지하여 제거하는 단계를 더 포함할 수 있고, 연결부 상에 후면 전극을 형성할 수 있다.Before forming the back electrode, forming a compensation film made of impurities of a first conductivity type on the back side of the substrate except for a predetermined width and a connection with a neighboring solar cell from an edge of the back side of the substrate; And dipping and removing the by-product layer and the second conductive semiconductor layer exposed on the connection portion in a predetermined width and the etching solution, and may form a rear electrode on the connection portion.
소정폭은 5mm 이하인 것이 바람직하다. It is preferable that the predetermined width is 5 mm or less.
기판은 p형 실리콘이고, 제2도전형의 반도체층은 n형 실리콘이며, 부산물층은 50~100 nm 두께의 피에스지(PSG: phosphosilicate glass) 또는 비에스지(BSG :borosilicate glass)이고, 반사방지막은 실리콘질화막인 것이 바람직하다.The substrate is p-type silicon, the second conductive semiconductor layer is n-type silicon, the by-product layer is phosphosilicate glass (PSG) or borosilicate glass (BSG), and the anti-reflection film is 50-100 nm thick. It is preferable that it is a silicon nitride film.
보상막은 알루미늄 또는 인으로 이루어질 수 있으며, 보상막을 형성한 후에는 열처리하여 불순물층을 형성할 수 있다.The compensation film may be made of aluminum or phosphorus, and after the compensation film is formed, an impurity layer may be formed by heat treatment.
열처리에 의해 보상막 하부의 기판 내에는 제1도전형의 불순물이 기판보다 더 높은 농도로 도핑되어 있는 고농도 불순물층이 형성될 수 있다.The high concentration impurity layer may be formed in the substrate under the compensation layer by doping the first conductive type impurity at a higher concentration than the substrate.
플라즈마 화학기상증착 챔버 내에서는 일 예로서, C2F6 가스와 O2 가스를 유량비(C2F6 가스의 유량/O2 가스의 유량) 0.5-1.5로 흘려주고, 압력 200 mTorr, 온도 80℃ 이하, 플라즈마 발생 전력 500W인 상태에서 부산물층을 제거할 수 있다.In the plasma chemical vapor deposition chamber, for example, C 2 F 6 gas and O 2 gas are flowed at a flow rate ratio (flow rate of C 2 F 6 gas / flow rate of O 2 gas) 0.5-1.5, pressure 200 mTorr, temperature 80 The by-product layer can be removed in a state where the plasma generation power is 500W or less.
부산물층 및 제2도전형의 반도체층을 제거하는 단계에서는, 상온의 10% 불산수용액 내에 침지하여 부산물층을 제거한 후 90℃로 가열된 8% KOH수용액 내에 침지하여 제2도전형 반도체층을 제거하거나, 또는 질산 및 불산이 1~12:1의 비율로 혼합된 혼합산용액 내에 침지하여 부산물층 및 제2도전형 반도체층을 동시에 제거할 수 있다.In the step of removing the byproduct layer and the semiconductor layer of the second conductive type, the second conductive semiconductor layer is removed by immersing in a 10% hydrofluoric acid solution at room temperature to remove the byproduct layer and then immersed in 8% KOH aqueous solution heated to 90 ° C. Alternatively, the by-product layer and the second conductive semiconductor layer may be simultaneously removed by immersion in a mixed acid solution in which nitric acid and hydrofluoric acid are mixed at a ratio of 1 to 12: 1.
후면 전극으로는 은(Ag)을 형성할 수 있다.Silver (Ag) may be formed as the rear electrode.
또한, 본 발명에서는 제1도전형을 가지는 반도체 기판; 기판 후면의 에지로부터 소정폭을 제외한 기판의 표면 상에 형성되고 기판과 반대 도전형을 가지는 제2도전형의 반도체층; 제2도전형 반도체층의 적어도 일부분과 접촉하는 전면 전극; 및 기판 후면의 소정폭을 제외한 나머지 후면 상에 형성된 후면 전극을 포함하는 태양전지를 제공한다.In addition, in the present invention, a semiconductor substrate having a first conductivity type; A second conductive semiconductor layer formed on the surface of the substrate excluding a predetermined width from an edge of the back surface of the substrate and having a conductivity type opposite to that of the substrate; A front electrode in contact with at least a portion of the second conductive semiconductor layer; And it provides a solar cell comprising a rear electrode formed on the rear of the back except a predetermined width of the substrate.
제2도전형의 반도체층은 기판 후면의 에지로부터 소정폭 및 이웃하는 태양전지와의 연결부를 제외한 나머지 기판의 표면 상에 형성된 것이 바람직하다.It is preferable that the second conductive semiconductor layer is formed on the surface of the remaining substrate except for a predetermined width and a connection with a neighboring solar cell from an edge of the rear surface of the substrate.
또한, 본 발명의 태양전지는 기판 후면의 에지로부터 소정폭 및 이웃하는 태양전지와의 연결부를 제외한 나머지 기판의 후면 상에 형성된 제2도전형 반도체층 상에 형성되고, 제1도전형의 불순물로 이루어진 보상막; 연결부 상에 노출된 기판 상에 형성된 후면 전극을 더 포함할 수 있다.In addition, the solar cell of the present invention is formed on the second conductive semiconductor layer formed on the rear surface of the remaining substrate except for the predetermined width and the connection portion with the neighboring solar cell from the edge of the rear surface of the substrate, Compensation film made; It may further include a back electrode formed on the substrate exposed on the connection portion.
그리고, 기판의 전면 및 측면 상에 형성된 제2도전형의 반도체층 상에 형성된 반사방지막을 더 포함할 수도 있다.The semiconductor device may further include an anti-reflection film formed on the second conductive semiconductor layer formed on the front and side surfaces of the substrate.
이하, 본 발명에 대해 상세히 설명한다.Hereinafter, the present invention will be described in detail.
도 1a 내지 1e은 본 발명의 일 실시예에 따른 태양전지의 제조 방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
먼저 도 1a에 도시된 바와 같이, 제1도전형을 가지는 반도체 기판(10)의 표면에 반대 도전형을 가지는 제2도전형의 반도체층(11)을 형성한다. 기판(10)은 p형 실리콘일 수 있고 제2도전형의 반도체층(11)은 n형 실리콘일 수 있다. 이하에서는 p형 실리콘 기판 및 n형 실리콘층으로 설명하기로 한다.First, as shown in FIG. 1A, the second conductive semiconductor layer 11 having the opposite conductivity type is formed on the surface of the semiconductor substrate 10 having the first conductivity type. The substrate 10 may be p-type silicon, and the second conductive semiconductor layer 11 may be n-type silicon. Hereinafter, the p-type silicon substrate and the n-type silicon layer will be described.
이 때 n형 실리콘층(11)의 형성을 위해 POCl3를 도핑하는 중에는 PSG 또는 BSG와 같은 글래스류의 부산물층(12)이 약 50-100nm의 두께로 n형 실리콘층(11) 상에 형성된다.At this time, during the doping of POCl 3 to form the n-type silicon layer 11, a byproduct layer 12 of glass such as PSG or BSG is formed on the n-type silicon layer 11 to a thickness of about 50-100 nm. do.
다음, 도 1b에 도시된 바와 같이, PECVD 챔버 내에서 상술한 부산물층(12)을 제거한 후, 부산물층(12)이 제거된 n형 실리콘층(11) 상에 SiNx 반사방지막(13)을 동일 챔버 내에서 연속적으로 형성한다.Next, as shown in FIG. 1B, after the above-described byproduct layer 12 is removed in the PECVD chamber, the SiNx anti-reflection film 13 is the same on the n-type silicon layer 11 from which the byproduct layer 12 has been removed. Form continuously in the chamber.
플라즈마 화학기상증착 챔버 내에서 흘려주는 가스의 양은 챔버 크기와 챔버 내부의 압력에 따라 달라지는데, 일 예로서 C2F6 가스와 O2 가스를 유량비(C 2F6 가스의 유량/O2 가스의 유량) 0.5-1.5로 흘려줄 수 있으며, 챔버 내부의 압력은 200 mTorr로 할 수 있다.The amount of gas flowing in the plasma chemical vapor deposition chamber depends on the size of the chamber and the pressure inside the chamber.For example, C 2 F 6 gas and O 2 gas may be used as the flow rate ratio (the flow rate of C 2 F 6 gas / O 2 gas). Flow rate) 0.5-1.5, and the pressure inside the chamber can be 200 mTorr.
온도는 상온 내지 80℃로 하고, 이 때 온도를 높일수록 반응속도가 빨라진다. 또한, 플라즈마 발생을 위해 전력을, 예를 들면 500W로 인가한 상태에서 부산물층(12)을 제거하는 것이 바람직하다. The temperature is from room temperature to 80 ° C. At this time, the higher the temperature, the faster the reaction rate. In addition, it is preferable to remove the by-product layer 12 in a state in which power is applied, for example, 500W for generating plasma.
상술한 조건으로 부산물층(12)을 제거하면 PSG는 약 60nm/분의 속도로 식각되고, 실리콘은 약 30nm/분의 속도로 식각된다.When the byproduct layer 12 is removed under the above-described conditions, the PSG is etched at a rate of about 60 nm / minute, and the silicon is etched at a rate of about 30 nm / minute.
통상적으로 챔버 내에서 기판 지지대 위에 올려놓고 식각 공정을 진행하므로 기판(10) 후면 상에 위치한 부산물층(12)은 제거되지 못하고 남아있을 수 있고, 기판(10)의 상면 및 측면 상에 위치한 부산물층(12)은 제거될 수 있다. Typically, the by-product layer 12 placed on the substrate support in the chamber is subjected to an etching process, so that the by-product layer 12 located on the back of the substrate 10 may not be removed, and the by-product layer located on the top and side surfaces of the substrate 10. 12 can be removed.
다음, 기판(10) 후면의 적어도 일부분과 접촉하는 후면 전극을 형성하고, n형 실리콘층의 적어도 일부분과 접촉하는 전면 전극을 형성하면, 태양전지의 제조가 왼료된다. Next, forming a back electrode in contact with at least a portion of the back surface of the substrate 10 and forming a front electrode in contact with at least a portion of the n-type silicon layer, manufacture of the solar cell is completed.
후면 전극은 기판(10) 후면의 에지로부터 소정폭을 제외한 기판 후면의 전체에 형성할 수도 있고, 또는 에지로부터 소정폭을 제외한 기판 후면의 일부분 상에 형성할 수도 있다.The back electrode may be formed over the entire back surface of the substrate except for the predetermined width from the edge of the back surface of the substrate 10, or may be formed over a portion of the back surface of the substrate except for the predetermined width from the edge.
소정폭을 제외한 기판 후면의 일부분 상에 형성하는 경우에는, 이웃하는 태양전지와의 연결부에 후면 전극을 형성하고, 그 외 부분에는 보상막을 형성할 수 있다. 이와 같이 기판 후면의 일부분 상에 후면 전극을 형성하는 경우에 대해 상세히 설명하기로 한다.In the case where the substrate is formed on a portion of the rear surface of the substrate excluding a predetermined width, the rear electrode may be formed at a connection portion with a neighboring solar cell, and a compensation layer may be formed at the other portion. As described above, the case in which the rear electrode is formed on a portion of the rear surface of the substrate will be described in detail.
즉, 도 1c에 도시된 바와 같이, p형 실리콘 기판(10) 후면의 에지로부터 소정폭을 제외하고, 또한 이웃하는 태양전지와의 연결부(이후 금속리본이 형성될 자리)를 제외한 나머지 기판(10) 후면 상에, 기판(10)과 동일한 도전형인 p형의 불순물로 이루어진 보상막(14)을 형성할 수 있다.That is, as shown in FIG. 1C, the remaining substrate 10 except for a predetermined width from the edge of the back surface of the p-type silicon substrate 10 and except for a connection portion with a neighboring solar cell (hereafter a metal ribbon is to be formed). A compensation film 14 made of a p-type impurity having the same conductivity type as that of the substrate 10 can be formed on the back surface.
예를 들면 보상막(14)으로서 Al(n형 기판사용 시 인)을 증착 또는 프린팅하고 열처리하면, 보상막(14) 하부의 부산물층(12) 및 n형 실리콘층(11)에도 Al이 도핑되어 보상막의 역할을 한다. 뿐만 아니라 그 하부의 기판(10) 내에는 이미터 공정에서 도핑된 인보다 고농도로 Al이 도핑되어 p+ 영역(15)을 이루며, 따라서 기판 전체에서 후면 전극 형성 부위가 상대적으로 n형으로 되던 것을 p형으로 바꿀 수 있다는 점에서 보상이 된다. For example, when Al (phosphorus when using an n-type substrate) is deposited or printed as the compensation layer 14 and heat-treated, Al is doped in the by-product layer 12 and the n-type silicon layer 11 under the compensation layer 14. It acts as a compensation film. In addition, in the lower substrate 10, Al is doped at a higher concentration than phosphorus doped in the emitter process to form a p + region 15, so that the rear electrode forming portion of the entire substrate becomes relatively n-type. It is a reward for being able to convert to a sentence.
이 p+ 영역(15)의 Al 농도는 기판의 도판트 농도보다 높아서 p+p의 전계를 형성하여 광여기된 전자가 후면으로 이동하지 못하게 하여 전지의 효율을 증가시키는 역할을 한다. The Al concentration of the p + region 15 is higher than the dopant concentration of the substrate to form an electric field of p + p, preventing photo-excited electrons from moving to the rear surface, thereby increasing battery efficiency.
이 때, 기판의 에지로부터 5mm 이내의 모서리 부분 및 연결부에는 Al을 증착 또는 프린팅하지 않도록 하는 것이 중요하다.At this time, it is important not to deposit or print Al on the edge portion and the connecting portion within 5 mm from the edge of the substrate.
Al을 증착하지 않는 모서리 부분의 에지로부터 떨어진 거리의 하한치는 충분한 단락이 보장되는 범위 내에서 조금이라도 Al 미증착부가 존재하기만 하면 된다. 따라서 굳이 수치로 한정하지 않는다. The lower limit of the distance away from the edge of the corner portion not depositing Al only needs to be present at least Al undeposited portions within a range where sufficient shorting is ensured. Therefore, it is not necessarily limited to numerical values.
그 다음에는, 도 1d에 도시된 바와 같이, 보상막(14)을 제외한 나머지 기판 후면 상에서, 즉 소정폭 및 연결부에서 노출된 부산물층(12) 및 n형 실리콘층(11)을 식각용액에 침지하여 제거한다. Subsequently, as shown in FIG. 1D, the by-product layer 12 and the n-type silicon layer 11 exposed on the back surface of the substrate other than the compensation layer 14, that is, at a predetermined width and at the connection portion, are immersed in the etching solution. To remove it.
부산물층(12) 및 n형 실리콘층(11)을 제거할 때에는 상온의 10% 불산수용액 내에 침지하여 부산물층(12)을 제거한 후 90℃로 가열된 8% KOH수용액 내에 침지하여 n형 실리콘층(11)을 제거할 수도 있고, 또는 질산 및 불산이 1~12:1의 비율로 혼합된 혼합산용액 내에 침지하여 부산물층(12) 및 n형 실리콘층(11)을 동시에 제거할 수도 있다.When the by-product layer 12 and the n-type silicon layer 11 are removed, the n-type silicon layer is immersed in a 10% hydrofluoric acid solution at room temperature to remove the by-product layer 12 and then immersed in an 8% KOH aqueous solution heated to 90 ° C. (11) may be removed, or the by-product layer 12 and the n-type silicon layer 11 may be simultaneously removed by immersion in a mixed acid solution in which nitric acid and hydrofluoric acid are mixed at a ratio of 1 to 12: 1.
다음, 도 1e에 도시된 바와 같이, 이웃하는 태양전지와의 연결부로 예정되어 있던 기판(10)의 후면 상에 후면 전극(16)을 형성하고, 기판(10)의 전면에는 n형 실리콘(11)층의 일부분과 접촉하는 전면 전극(17)을 형성한다. Next, as shown in FIG. 1E, a rear electrode 16 is formed on the rear surface of the substrate 10, which is supposed to be a connection with a neighboring solar cell, and the n-type silicon 11 is formed on the front surface of the substrate 10. A front electrode 17 in contact with a portion of the layer.
후면 전극(16)으로는 은(Ag)을 형성할 수 있다.Silver (Ag) may be formed as the rear electrode 16.
상술한 방법에 따라 제조된 본 발명의 태양전지의 구조를 정리하면, p형 실리콘 기판(10); 기판(10) 후면의 에지로부터 소정폭을 제외한 기판(10)의 표면 상에 형성된 n형 실리콘층(11); n형 실리콘층(11)의 적어도 일부분과 접촉하는 전면 전극(17); 및 기판(10) 후면의 소정폭을 제외한 나머지 후면 상에 형성된 후면 전극(16)을 포함하는 구성이다.Summarizing the structure of the solar cell of the present invention manufactured according to the method described above, the p-type silicon substrate 10; An n-type silicon layer 11 formed on the surface of the substrate 10 except a predetermined width from an edge of the back surface of the substrate 10; a front electrode 17 in contact with at least a portion of the n-type silicon layer 11; And a rear electrode 16 formed on the rear of the substrate 10 except for a predetermined width of the rear of the substrate 10.
이 때 n형 실리콘층(11)은 기판(10) 후면의 에지로부터 소정폭 및 이웃하는 태양전지와의 연결부를 제외한 나머지 기판(10)의 표면 상에 형성되고, 기판(10) 후면의 에지로부터 소정폭 및 이웃하는 태양전지와의 연결부를 제외한 나머지 기판(10)의 후면 상에 형성된 n형 실리콘층(11) 상에는 Al 보상막(14)이 형성되어 있으며, 연결부에서 노출된 기판(10) 후면 상에는 Ag 후면 전극(16)이 형성되어 있다.At this time, the n-type silicon layer 11 is formed on the surface of the remaining substrate 10 except for a predetermined width from the edge of the rear surface of the substrate 10 and the connection with the neighboring solar cells, and from the edge of the rear surface of the substrate 10. An Al compensation layer 14 is formed on the n-type silicon layer 11 formed on the rear surface of the remaining substrate 10 except for a predetermined width and a connection with a neighboring solar cell, and the rear surface of the substrate 10 exposed from the connection portion. An Ag back electrode 16 is formed on it.
또한, Al 보상막(14) 하부의 기판(10) 내에는 p+영역(15)이 형성되어 있고, 기판(10)의 전면 및 측면 상의 n형 실리콘층(11) 상에는 SiNx 반사방지막(13)이 형성되어 있다.In addition, a p + region 15 is formed in the substrate 10 under the Al compensation layer 14, and a SiNx antireflection film 13 is formed on the n-type silicon layer 11 on the front and side surfaces of the substrate 10. Formed.
실험예 1Experimental Example 1
실험예 1에서는 플라즈마를 이용하여 PSG 부산물막을 에칭하였다. 플라즈마 가스는 C2F6 : O2 = 20 : 20 sccm 조건에서, 챔버 내 압력은 200 mTorr이고, 온도는 상온 내지 80℃, 플라즈마 발생 전력은 500W인 챔버 내에, 70nm 두께의 PSG 증착된 기판을 투입하여 실험하였다.In Experimental Example 1, the PSG byproduct film was etched using plasma. Plasma gas is a C 2 F 6 : O 2 = 20: 20 sccm conditions, the pressure in the chamber is 200 mTorr, the temperature is from room temperature to 80 ℃, the plasma generated power 500W, a 70nm thick PSG deposited substrate Experiment by input.
실험결과, PSG 에칭속도는 60nm/min이었고, Si 에칭속도는 30nm/min 이었다.As a result, PSG etching rate was 60nm / min, Si etching rate was 30nm / min.
실험예 2Experimental Example 2
실험예 2에서는 에칭용액을 이용하여 후면 에칭을 하였다. 알카리 수용액을 이용하여 실리콘을 에칭하기 위해서, 용액농도가 8%인 KOH 수용액을 에칭온도 90℃에서 수행한 결과 실리콘이 2 ~ 3㎛/min의 속도로 식각되었다.In Experimental Example 2, the backside was etched using the etching solution. In order to etch silicon using an aqueous alkali solution, a KOH aqueous solution having a solution concentration of 8% was performed at an etching temperature of 90 ° C., and silicon was etched at a rate of 2 to 3 μm / min.
혼합산을 이용한 경우에는 용액조성이 질산:불산 = 12:1로 하고, 에칭온도 상온에서 수행한 결과, 3㎛/min의 속도로 식각되었다.In the case of using a mixed acid, the solution composition was set to nitric acid: hydrofluoric acid = 12: 1, and the etching was performed at an etching temperature of room temperature.
HF 수용액을 이용한 PSG 에칭에서는 용액농도 10% HF 수용액, 에칭온도 상온으로 수행한 결과, PSG가 70nm/8sec의 속도로 식각되었다.In PSG etching using HF aqueous solution, PSG was etched at a speed of 70 nm / 8 sec as a solution concentration was performed at 10% HF aqueous solution and etching temperature at room temperature.
실시예 1Example 1
먼저, 쏘(saw)에 의한 기판표면 손상(damage)을 제거하고 세정한 후(공정1), POCl3 이미터 확산 공정을 수행하고(공정2), 플라즈마 식각으로 에지 아이솔레이션 공정을 수행한 다음(공정3), PECVD 동일 챔버 내에서 PSG 제거 및 SiNx 반사방지막을 순차 수행하고(공정4), 후면 Al 및 Ag, 전면 전극을 프린팅한 후(공정5), 벨트 퍼니스에서 열처리하였다(공정6).First, the substrate surface damage caused by the saw is removed and cleaned (step 1), followed by a POCl 3 emitter diffusion process (step 2), followed by an edge isolation process by plasma etching (step 2). Step 3) In the same chamber of PECVD, PSG removal and SiNx anti-reflection film were sequentially performed (step 4), after printing the back Al and Ag and the front electrode (step 5), followed by heat treatment in a belt furnace (step 6).
실시예 2Example 2
먼저, 쏘(saw)에 의한 기판표면 손상(damage)을 제거하고 세정한 후(공정1), POCl3 이미터 확산 공정을 수행하고(공정2), PECVD 동일 챔버 내에서 PSG 제거 및 SiNx 반사방지막을 순차 수행한 다음(공정3), 불산 수용액에 의한 후면 PSG 제거 및 알칼리 수용액에 의한 후면 n층 식각을 수행하고(공정4), 후면 Al 및 Ag, 전면 전극을 프린팅한 후(공정5), 벨트 퍼니스에서 열처리하였다(공정6).First, the substrate surface damage caused by the saw is removed and cleaned (step 1), followed by the POCl 3 emitter diffusion process (step 2), PSG removal and SiNx anti-reflection film in the same PECVD chamber. After sequentially performing (step 3), removing the rear surface PSG with hydrofluoric acid solution and performing the rear side n-layer etching with aqueous alkali solution (step 4), and after printing the rear Al and Ag and the front electrode (step 5), Heat treatment was performed in the belt furnace (step 6).
실시예 3. Example 3.
먼저, 쏘(saw)에 의한 기판표면 손상(damage)을 제거하고 세정한 후(공정1), POCl3 이미터 확산 공정을 수행하고(공정2), PECVD 동일 챔버 내에서 PSG 제거 및 SiNx 반사방지막을 순차 수행한 다음(공정3), 혼합산을 이용하여 후면 PSG 및 n층 동시에 식각하고(공정4), 후면 Al 및 Ag, 전면 전극을 프린팅한 후(공정5), 벨트 퍼니스에서 열처리하였다(공정6).First, the substrate surface damage caused by the saw is removed and cleaned (step 1), followed by the POCl 3 emitter diffusion process (step 2), PSG removal and SiNx anti-reflection film in the same PECVD chamber. After sequentially performing (step 3), the rear PSG and n layers were simultaneously etched using the mixed acid (step 4), the back Al and Ag, the front electrode was printed (step 5), and then heat-treated in a belt furnace ( Process 6).
실시예 4Example 4
먼저, 쏘(saw)에 의한 기판표면 손상(damage)을 제거하고 세정한 후(공정1), POCl3 이미터 확산 공정을 수행하고(공정2), PECVD 동일 챔버 내에서 PSG 제거 및 SiNx 반사방지막을 순차 수행한 다음(공정3), 후면에 Al 증착 및 열처리하여 보상막을 형성하고(공정4), 에지를 아이솔레이션하고 Ag 후면전극 영역을 제거한 후(공정5), 후면 Al 및 Ag, 전면 전극을 프린팅하고(공정6), 벨트 퍼니스에서 열처리하였다(공정7).First, the substrate surface damage caused by the saw is removed and cleaned (step 1), followed by the POCl 3 emitter diffusion process (step 2), PSG removal and SiNx anti-reflection film in the same PECVD chamber. After sequentially performing (Step 3), Al deposition and heat treatment on the back surface to form a compensation film (Step 4), the edge is isolated and the Ag back electrode area removed (Step 5), the back Al and Ag, the front electrode It was printed (step 6) and heat-treated in a belt furnace (step 7).
상기한 바와 같이, 본 발명에서는 PECVD를 이용하여 이미터 확산 후에 기판 표면에 증착된 PSG나 BSG층의 제거와 SiNx 증착 공정을 순차적으로 진행함으로써, 별도의 PSG 제거공정을 없애 공정을 단순화하는 효과가 있다.As described above, in the present invention, by removing the PSG or BSG layer deposited on the substrate surface and the SiNx deposition process sequentially after the emitter diffusion by using PECVD, the effect of simplifying the process is eliminated by eliminating the separate PSG removal process. have.
또한, 에칭용액을 이용하여 기판 후면의 모서리 부분과 Ag 전극형성 부위에 이미터 도핑된 영역을 제거함으로서 기판 전후면을 아이솔레이션시켜주고 기판 후면 특성을 개선하는 효과가 있다.In addition, by using an etching solution to remove the emitter doped region on the edge portion and the Ag electrode forming portion of the back surface of the substrate it is effective to isolate the front and rear surfaces of the substrate and improve the substrate back properties.
그리고, 플라즈마를 이용하여 PSG 제거하는 공정과 용액을 이용한 에지 아이솔레이션 방법은 대량생산에 적합한 효과가 있다. 이로써 제조공정을 단순화하여 제조원가를 줄이면서도 전지효율을 개선할 수 있는 태양전지를 제조할 수 있게 된다. In addition, the process of removing PSG using plasma and the edge isolation method using a solution have an effect suitable for mass production. As a result, it is possible to manufacture a solar cell that can improve battery efficiency while reducing manufacturing costs by simplifying the manufacturing process.
도 1a 내지 1e는 본 발명의 일 실시예에 따른 태양전지의 제조 방법을 도시한 단면도이다.1A to 1E are cross-sectional views illustrating a method of manufacturing a solar cell according to an embodiment of the present invention.
Claims (20)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040023706A KR101065384B1 (en) | 2004-04-07 | 2004-04-07 | Solar cell and fabrication method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040023706A KR101065384B1 (en) | 2004-04-07 | 2004-04-07 | Solar cell and fabrication method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050098472A true KR20050098472A (en) | 2005-10-12 |
| KR101065384B1 KR101065384B1 (en) | 2011-09-16 |
Family
ID=37277924
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040023706A KR101065384B1 (en) | 2004-04-07 | 2004-04-07 | Solar cell and fabrication method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101065384B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100971301B1 (en) * | 2008-09-18 | 2010-07-20 | 주식회사 효성 | Solar cell and Method for manufacturing thereof |
| KR100976454B1 (en) * | 2008-03-04 | 2010-08-17 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
| KR100984701B1 (en) * | 2008-08-01 | 2010-10-01 | 엘지전자 주식회사 | Method for Manufacturing Solar Cell |
| KR101044664B1 (en) * | 2009-07-24 | 2011-07-19 | 비아이 이엠티 주식회사 | Large Area Plasma Tron System and Substrate Processing Method Using the Same |
| KR101103960B1 (en) * | 2009-11-03 | 2012-01-13 | 엘지이노텍 주식회사 | Tip, the solar cell and methdo of fabricating the solar cell using the tip |
| KR101431266B1 (en) * | 2007-11-27 | 2014-08-20 | 엘지전자 주식회사 | Method for manufacturing solar cell |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170019597A (en) * | 2015-08-12 | 2017-02-22 | 엘지전자 주식회사 | Solar cell and manufacturing method thereof |
| KR101740524B1 (en) | 2015-12-23 | 2017-06-08 | 엘지전자 주식회사 | Method for manufacturing a solar cell and solar cell thereof |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07153980A (en) * | 1993-11-29 | 1995-06-16 | Kyocera Corp | Manufacture of solar battery |
| JP2002198546A (en) | 2000-12-27 | 2002-07-12 | Kyocera Corp | Formation method for solar cell element |
| JP2003017721A (en) * | 2001-06-28 | 2003-01-17 | Kyocera Corp | Solar battery element |
| KR100537757B1 (en) * | 2003-05-23 | 2005-12-20 | 준 신 이 | A silicon solar cells by using an hollow cathode plasma system for a p-n junction isolation and it's manufacturing method |
-
2004
- 2004-04-07 KR KR1020040023706A patent/KR101065384B1/en not_active IP Right Cessation
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101431266B1 (en) * | 2007-11-27 | 2014-08-20 | 엘지전자 주식회사 | Method for manufacturing solar cell |
| KR100976454B1 (en) * | 2008-03-04 | 2010-08-17 | 삼성에스디아이 주식회사 | Solar cell and manufacturing method of the same |
| KR100984701B1 (en) * | 2008-08-01 | 2010-10-01 | 엘지전자 주식회사 | Method for Manufacturing Solar Cell |
| US8759140B2 (en) | 2008-08-01 | 2014-06-24 | Lg Electronics Inc. | Solar cell and method for manufacturing the same |
| KR100971301B1 (en) * | 2008-09-18 | 2010-07-20 | 주식회사 효성 | Solar cell and Method for manufacturing thereof |
| KR101044664B1 (en) * | 2009-07-24 | 2011-07-19 | 비아이 이엠티 주식회사 | Large Area Plasma Tron System and Substrate Processing Method Using the Same |
| KR101103960B1 (en) * | 2009-11-03 | 2012-01-13 | 엘지이노텍 주식회사 | Tip, the solar cell and methdo of fabricating the solar cell using the tip |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101065384B1 (en) | 2011-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111564503B (en) | Back-junction back-contact solar cell structure and preparation method thereof | |
| KR101073016B1 (en) | Solar cell and fabrication method thereof | |
| KR101777277B1 (en) | Method for preparing an n+pp+ or p+nn+ structure on silicon wafers | |
| US20050074917A1 (en) | Process for manufacturing a solar cell | |
| EP2782146B1 (en) | Method for manufacturing a solar cell with reduced potential induced degradation | |
| WO2008065918A1 (en) | Solar cell and method for manufacturing the same | |
| JP2012023228A (en) | Method and device of manufacturing solar cell | |
| CN102959717A (en) | Solar cell and method for manufacturing same | |
| JP2010161310A (en) | Backside electrode type solar cell and method of manufacturing the same | |
| US9685581B2 (en) | Manufacturing method of solar cell | |
| JP5756352B2 (en) | Manufacturing method of back electrode type solar cell | |
| CN115020508A (en) | Full back contact solar cell and manufacturing method thereof | |
| WO2010110106A1 (en) | Method of producing photoelectric conversion element, and photoelectric conversion element | |
| US20200220039A1 (en) | Method of manufacturing solar cell | |
| WO2024179442A1 (en) | Solar cell and manufacturing method therefor | |
| KR101065384B1 (en) | Solar cell and fabrication method thereof | |
| KR101030043B1 (en) | Solar cell and fabrication method thereof | |
| KR101000556B1 (en) | Solar Cell and Method for manufacturing thereof | |
| JP6426486B2 (en) | Method of manufacturing solar cell element | |
| KR101160116B1 (en) | Method of manufacturing Back junction solar cell | |
| TW202404111A (en) | Back-contact solar cell comprising passivated contacts, and manufacturing method | |
| KR101093114B1 (en) | Back junction solar cells | |
| CN113707762A (en) | TBC solar cell and manufacturing method thereof | |
| TWI573286B (en) | Method of manufacturing solar cell | |
| KR101113486B1 (en) | Method for manufacturing a Back junction solar cells |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |