KR20050091224A - Manufacturing method for photo diode in cmos image sensor - Google Patents
Manufacturing method for photo diode in cmos image sensor Download PDFInfo
- Publication number
- KR20050091224A KR20050091224A KR1020040016550A KR20040016550A KR20050091224A KR 20050091224 A KR20050091224 A KR 20050091224A KR 1020040016550 A KR1020040016550 A KR 1020040016550A KR 20040016550 A KR20040016550 A KR 20040016550A KR 20050091224 A KR20050091224 A KR 20050091224A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- forming
- photodiode
- well
- region
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005468 ion implantation Methods 0.000 claims abstract description 69
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 31
- 239000001301 oxygen Substances 0.000 claims abstract description 31
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 26
- 150000002500 ions Chemical class 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 8
- 150000004767 nitrides Chemical group 0.000 claims description 22
- 230000006866 deterioration Effects 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 230000007547 defect Effects 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 6
- -1 oxygen ions Chemical class 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
본 발명은 씨모스 이미지 센서의 포토다이오드 제조방법에 관한 것으로, 기판의 상부에 트렌치 아이솔레이션을 형성하고, 웰을 형성한 후, 그 웰의 상부에 게이트를 형성하는 단계와; 상기 게이트의 일측 면의 하부 웰 영역을 노출시킨 후, 그 노출된 웰 영역에 저농도 드레인을 형성하는 단계와; 상기 구조의 상부전면에 이온주입버퍼층을 증착한 후, 포토레지스트를 도포하고, 노광 및 현상하여 상기 저농도 드레인이 형성되지 않은 웰 영역 상에 위치하는 이온주입버퍼층을 노출시키는 단계와; 상기 노출된 이온주입버퍼층을 버퍼로 사용하는 이온주입공정으로 상기 기판 내에 산소이온주입층을 형성하는 단계와; n형의 불순물 이온과 p형의 불순물 이온을 서로 다른 에너지로 순차 주입하여 상기 산소이온주입층의 상부 웰 영역에 포토다이오드를 형성하는 단계를 포함하여 구성된다. 이와 같은 구성에 의하여 본 발명은 포토다이오드의 저면 또는 측면에 산소이온주입영역을 형성하여, 포토다이오드와 트랜지스터 또는 인접한 셀의 포토다이오드간의 절연을 더욱 강화함으로써 누설전류의 발생을 최소화 할 수 있으며, 이에 따라 씨모스 이미지 센서의 특성 열화를 방지할 수 있는 효과가 있다.The present invention relates to a method for manufacturing a photodiode of a CMOS image sensor, comprising: forming a trench isolation on an upper portion of a substrate, forming a well, and then forming a gate on the upper portion of the well; Exposing a lower well region on one side of the gate and forming a low concentration drain in the exposed well region; Depositing an ion implantation buffer layer on the upper surface of the structure, applying a photoresist, and exposing and developing the ion implantation buffer layer to expose the ion implantation buffer layer located on the well region where the low concentration drain is not formed; Forming an oxygen ion implantation layer in the substrate by an ion implantation process using the exposed ion implantation buffer layer as a buffer; and sequentially implanting n-type impurity ions and p-type impurity ions with different energies to form a photodiode in the upper well region of the oxygen ion implantation layer. By such a configuration, the present invention forms an oxygen ion implantation region on the bottom or side of the photodiode, thereby further minimizing the insulation between the photodiode and the transistor or the photodiode of the adjacent cell, thereby minimizing the occurrence of leakage current. Accordingly, there is an effect that can prevent the deterioration of characteristics of the CMOS image sensor.
Description
본 발명은 씨모스 이미지 센서의 포토다이오드 제조방법에 관한 것으로, 이온주입으로 인한 결합의 발생을 최소화하여 씨모스 이미지 센서의 특성을 향상시키는데 적당하도록 한 씨모스 이미지 센서의 포토다이오드 제조방법에 관한 것이다. The present invention relates to a method of manufacturing a photodiode of a CMOS image sensor, and to a method of manufacturing a photodiode of a CMOS image sensor that is suitable for minimizing the occurrence of bonding due to ion implantation to improve characteristics of the CMOS image sensor. .
일반적으로 씨모스 이미지 센서의 성능을 결정하는 중요한 요소 중의 하나는 누설전류의 발생 여부이다.In general, one of the important factors that determines the performance of CMOS image sensors is the occurrence of leakage current.
특히, 포토다이오드의 디플리션 영역에서의 결함에 의한 접합 누설 전류는 씨모스 이미지 센서의 화질을 저하시키고, 상을 왜곡시키는 원인이 된다.In particular, the junction leakage current due to a defect in the depletion region of the photodiode degrades the image quality of the CMOS image sensor and causes distortion of the image.
이는 포토다이오드가 디플리션 상태에서 각기 다른 고유의 파장의 빛을 받아 전류를 발생시키는 동작을 하게 되나, 결합의 존재에 의해 빛의 유무에 관계없이 누설전류가 발생하여 잘못된 이미지 정보를 만들게 된다.This causes the photodiode to operate by receiving light of different inherent wavelengths in the depletion state, but generate leakage current regardless of the presence or absence of light due to the presence of the bond, thereby producing incorrect image information.
상기 씨모스 이미지 센서의 포토다이오드는 빛에 대한 민감도를 향상시키기 위해서 충분히 깊은 이온주입을 필요로 하며, 이에 따라 기판에 결함이 발생하는 것은 필연적인 것이다. The photodiode of the CMOS image sensor requires ion implantation deep enough to improve sensitivity to light, and thus it is inevitable that a defect occurs in the substrate.
상기와 같은 문제점을 감안한 본 발명은 씨모스 이미지 센서의 포토다이오드를 제조함에 있어서, 이온주입의 데미지를 최소화하여 결함의 발생을 최소화 할 수 있는 씨모스 이미지 센서의 포토다이오드 제조방법을 제공함에 그 목적이 있다. The present invention in view of the above problems in manufacturing a photodiode of the CMOS image sensor, to provide a photodiode manufacturing method of the CMOS image sensor that can minimize the occurrence of defects by minimizing the damage of ion implantation There is this.
상기와 같은 목적을 달성하기 위한 본 발명은 기판의 상부에 트렌치 아이솔레이션을 형성하고, 웰을 형성한 후, 그 웰의 상부에 게이트를 형성하는 단계와; 상기 게이트의 일측 면의 하부 웰 영역을 노출시킨 후, 그 노출된 웰 영역에 저농도 드레인을 형성하는 단계와; 상기 구조의 상부전면에 이온주입버퍼층을 증착한 후, 포토레지스트를 도포하고, 노광 및 현상하여 상기 저농도 드레인이 형성되지 않은 웰 영역 상에 위치하는 이온주입버퍼층을 노출시키는 단계와; 상기 노출된 이온주입버퍼층을 버퍼로 사용하는 이온주입공정으로 상기 기판 내에 산소이온주입층을 형성하는 단계와; n형의 불순물 이온과 p형의 불순물 이온을 서로 다른 에너지로 순차 주입하여 상기 산소이온주입층의 상부 웰 영역에 포토다이오드를 형성하는 단계를 포함하여 구성함에 그 특징이 있다. The present invention for achieving the above object comprises the steps of forming a trench isolation on top of the substrate, forming a well, and then forming a gate on top of the well; Exposing a lower well region on one side of the gate and forming a low concentration drain in the exposed well region; Depositing an ion implantation buffer layer on the upper surface of the structure, applying a photoresist, and exposing and developing the ion implantation buffer layer to expose the ion implantation buffer layer located on the well region where the low concentration drain is not formed; Forming an oxygen ion implantation layer in the substrate by an ion implantation process using the exposed ion implantation buffer layer as a buffer; and sequentially forming n-type impurity ions and p-type impurity ions with different energies to form a photodiode in the upper well region of the oxygen ion implantation layer.
상기와 같이 구성되는 본 발명의 실시 예들을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다. When described in detail with reference to the accompanying drawings, embodiments of the present invention configured as described above are as follows.
도 1a 내지 도 1h는 본 발명에 따르는 씨모스 이미지 센서의 포토다이오드 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 트렌치 아이솔레이션(2)을 형성하고, 이온주입공정을 통해 웰(3)을 형성한 후, 그 구조의 상부전면에 게이트산화막(4)을 형성하는 단계(도 1a)와; 상기 구조의 상부전면에 다결정실리콘(5)을 증착하는 단계(도 1b)와; 상기 증착된 다결정실리콘(5)을 패터닝하여 게이트를 형성한 후, 포토레지스트(PR)를 도포하고, 상기 게이트의 일측면의 하부 웰(3) 영역을 노출시킨 다음, 그 노출된 웰(3) 영역에 이온을 주입하여 저농도 드레인(6)을 형성하는 단계(도 1c)와; 상기 포토레지스트(PR)를 제거하고, 질화막(7)을 증착하는 단계(도 1d)와; 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 저농도 드레인(6)이 형성되지 않은 웰(3) 영역의 상부측 질화막(7)을 노출시키고, 산소이온을 주입하여 그 노출된 질화막의 하부측 기판(1) 내에 산소이온주입층(8)을 형성하는 단계(도 1e)와; n형의 불순물 이온과 p형의 불순물 이온을 서로 다른 에너지로 주입하여 상기 산소이온주입층(8)의 상부측 웰(3) 영역에 n형 이온주입층(9)과 p형 이온주입층(10)을 형성하는 단계(도 1f)와; 상기 포토레지스트(PR)과 질화막(7)을 제거하여 게이트의 측면에 질화막 측벽(7)을 형성함과 아울러 상기 저농도 드레인(6) 영역을 노출시키는 포토레지스트(PR) 패턴을 형성한 후, 고농도의 이온주입을 통해 고농도 드레인(11)을 형성하는 단계(도 1g)와; 상기 포토레지스트(PR)를 제거한 후, 열처리하여 각 이온주입 영역을 활성화하고, 결함을 줄이는 단계(도 1h)로 구성된다.1A to 1H are cross-sectional views illustrating a process for manufacturing a photodiode of a CMOS image sensor according to the present invention. As shown in FIG. 1, a trench isolation 2 is formed on an upper portion of a substrate 1 and a well is implanted through an ion implantation process. (3) and then forming a gate oxide film 4 on the upper surface of the structure (FIG. 1A); Depositing polycrystalline silicon (5) on the top surface of the structure (FIG. 1B); After patterning the deposited polysilicon 5 to form a gate, a photoresist PR is applied, and a region of the lower well 3 on one side of the gate is exposed, and then the exposed well 3 Implanting ions into the region to form a low concentration drain 6 (FIG. 1C); Removing the photoresist (PR) and depositing a nitride film (FIG. 1D); The photoresist PR is applied to the upper surface of the structure, exposed and developed to expose the upper nitride film 7 in the well 3 region where the low concentration drain 6 is not formed, and oxygen ions are injected. Forming an oxygen ion implantation layer (8) in the lower substrate (1) of the exposed nitride film (FIG. 1E); The n-type impurity ions and the p-type impurity ions are implanted with different energies so that the n-type ion implantation layer 9 and the p-type ion implantation layer ( 10) forming (FIG. 1F); The photoresist PR and the nitride film 7 are removed to form a nitride film sidewall 7 on the side of the gate, and to form a photoresist PR pattern exposing the low concentration drain 6 region. Forming a high concentration drain 11 through ion implantation of (FIG. 1G); After removing the photoresist PR, heat treatment is performed to activate each ion implantation region and reduce defects (FIG. 1H).
이하, 상기와 같이 구성된 본 발명의 일 실시예를 보다 상세히 설명한다.Hereinafter, an embodiment of the present invention configured as described above will be described in more detail.
먼저, 도 1a에 도시한 바와 같이 기판(1)의 상부에 트렌치 아이솔레이션(2)을 형성하여 소자 형성영역을 정의한다.First, as shown in FIG. 1A, a trench isolation 2 is formed on the substrate 1 to define an element formation region.
그 다음, 상기 기판(1)에 이온을 주입하여 웰(3)을 형성한다. Then, the well 3 is formed by implanting ions into the substrate 1.
그 다음, 상기 구조의 상부전면에 게이트산화막(4)을 증착한다.Next, a gate oxide film 4 is deposited on the upper surface of the structure.
그 다음, 도 1b에 도시한 바와 같이 상기 구조의 상부 전면에 다결정실리콘(5)을 증착한다.Then, polysilicon 5 is deposited on the upper front surface of the structure as shown in FIG. 1B.
그 다음, 도 1c에 도시한 바와 같이 상기 증착된 다결정실리콘(5)을 사진식각공정으로 패터닝하여 게이트를 형성한 한다.Next, as illustrated in FIG. 1C, the deposited polysilicon 5 is patterned by a photolithography process to form a gate.
상기 게이트는 단면상의 두 트렌치 아이솔레이션(2)의 중앙부에 위치하지 않고, 일측 트렌치 아이솔레이션(2)에 더 가깝게 형성한다.The gate is not located at the center of the two trench isolations 2 on the cross section, but is formed closer to the one side trench isolations 2.
그 다음, 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 상기 게이트의 일측면의 하부 웰(3) 영역을 노출시킨다.Next, photoresist PR is applied to the upper front surface of the structure, and the lower well 3 region of one side of the gate is exposed.
이때 노출되는 웰(3) 영역은 게이트와 트렌치 아이솔레이션(2)의 사이가 가까운 영역의 웰(3)이다.The well 3 region exposed at this time is a well 3 in a region near the gate and the trench isolation 2.
그 다음, 상기 노출된 웰(3)에 저농도 이온을 주입하여 저농도 드레인(6)을 형성한다.Next, low concentration ions are implanted into the exposed well 3 to form a low concentration drain 6.
그 다음, 도 1d에 도시한 바와 같이 상기 구조의 상부전면에 질화막(7)을 증착한다.Then, a nitride film 7 is deposited on the upper surface of the structure as shown in FIG. 1D.
이때의 질화막(7)은 이온주입의 버퍼로 사용하는 것이다.The nitride film 7 at this time is used as a buffer for ion implantation.
그 다음, 도 1e에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 저농도 드레인(6)이 형성되지 않은 웰(3) 영역의 상부측 질화막(7)을 노출시킨다.Then, as shown in FIG. 1E, photoresist PR is applied to the upper front surface of the structure, exposed and developed to form upper nitride film 7 in the well 3 region where the low concentration drain 6 is not formed. ).
그 다음, 상기 노출된 질화막(7)을 버퍼로 사용하는 이온주입공정으로 산소이온을 주입하여 상기 노출된 질화막의 하부측 기판(1) 영역에 산소이온주입층(8)을 형성한다.Next, oxygen ions are implanted in an ion implantation process using the exposed nitride film 7 as a buffer to form an oxygen ion injection layer 8 in the region of the lower substrate 1 of the exposed nitride film.
상기 산소이온주입층(8)은 포토다이오드의 누설전류의 발생을 방지하는 역할을 하며, 결함의 제거를 보다 용이하게 한다.The oxygen ion implantation layer 8 serves to prevent the leakage current of the photodiode and makes it easier to remove the defect.
그 다음, 도 1f에 도시한 바와 같이 상기 산소이온주입공정과 연속공정으로 n형의 불순물 이온과 p형의 불순물 이온을 순차적으로 서로 다른 에너지로 주입하여 상기 산소이온주입층(8)의 상부측 웰(3) 영역에 상호 접하는 n형 이온주입층(9)과 p형 이온주입층(10)을 형성한다.Next, as shown in FIG. 1F, the n-type impurity ions and the p-type impurity ions are sequentially injected with different energies in the oxygen ion implantation process and the continuous process, thereby forming the upper side of the oxygen ion implantation layer 8. An n-type ion implantation layer 9 and a p-type ion implantation layer 10 in contact with the well 3 region are formed.
이처럼 n형 이온주입층(9)과 p형 이온주입층(10)을 형성하여 포토다이오드를 형성하게 되며, 이 포토다이오드는 그 하부의 산소이온주입층(8)을 구비하여 누설전류의 발생을 줄일 수 있게 된다.In this way, the n-type ion implantation layer 9 and the p-type ion implantation layer 10 are formed to form a photodiode, and the photodiode is provided with an oxygen ion implantation layer 8 underneath to generate the leakage current. Can be reduced.
그 다음, 도 1g에 도시한 바와 같이 상기 포토레지스트(PR)와 질화막(7)을 제거한다.Then, as shown in FIG. 1G, the photoresist PR and the nitride film 7 are removed.
이때 상기 질화막(7)을 제거하는 과정에서 게이트의 측면에 질화막(7) 측벽이 형성된다.In this case, the sidewall of the nitride film 7 is formed on the side of the gate in the process of removing the nitride film 7.
즉, 본 발명은 이온주입의 버퍼로 사용한 질화막을 게이트 측벽으로 재사용함으로써, 공정단계의 추가 없이 이온주입공정에 버퍼를 도입하여 결함의 발생을 줄일 수 있게 된다.That is, according to the present invention, the nitride film used as the buffer for ion implantation is reused as the gate sidewall, so that the occurrence of defects can be reduced by introducing a buffer into the ion implantation process without adding a process step.
그 다음, 상기 구조의 상부전면에 다시 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 저농도 드레인(6) 영역을 노출시킨다. Then, photoresist PR is again applied to the upper front surface of the structure, and exposed and developed to expose the low concentration drain 6 region.
그 다음, 그 노출된 저농도 드레인(6) 영역에 고농도 이온을 주입하여 고농도 드레인(11)을 형성한다.Next, high concentration ions are implanted into the exposed low concentration drain region 6 to form a high concentration drain 11.
그 다음, 도 1h에 도시한 바와 같이 상기 포토레지스트(PR)를 제거한 후, 열처리하여 각 이온주입 영역을 활성화하고, 웰(3) 영역의 결함을 줄이게 된다.Next, as shown in FIG. 1H, the photoresist PR is removed and then heat treated to activate each ion implantation region and to reduce defects in the well 3 region.
도 2a 내지 도 2h는 본 발명에 따르는 다른 실시 예의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 웰(3)을 형성하고, 그 웰(3)의 상부에 패드산화막(12)과 질화막(13)을 증착하는 단계(도 2a)와; 상기 질화막(13)과 패드산화막(12)의 일부를 식각하여 웰(3)의 상부 일부를 노출시킨 후, 그 노출된 웰을 식각하여 트렌치를 형성하는 단계(도 2b)와; 상기 형성한 트렌치 중 선택된 하나의 트렌치 하부에 산소 이온을 주입하여 그 트렌치 하부에 산소이온주입영역(8)을 형성하는 단계(도 2c)와; 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 그 하부에 산소이온주입영역(8)이 형성된 트렌치를 노출시킨 후, 그 트렌치의 측면에 이온을 주입하여 카운트 도핑 영역(14)을 형성하는 단계(도 2d)와; 상기 포토레지스트(PR)를 제거한 후, 절연막(2)을 증착하는 단계(도 2e)와; 상기 절연막(2)을 식각하여 상기 트렌치 내에 위치하는 트렌치 아이솔레이션(2)을 형성한 후, 게이트 산화막(4)과 다결정실리콘(5)을 증착하는 단계(도 2f)와; 상기 다결정실리콘(5)과 게이트산화막(4)을 패터닝하여 게이트를 형성한 후, 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 산소이온주입영역(8)이 하부에 형성된 트렌치 아이솔레이션(2)과 게이트 사이의 웰(3) 영역을 노출시킨 후, 이온주입을 통해 n형 이온주입영역(9)과 p형 이온주입영역(10)을 형성하는 단계(도 2g)와; 상기 포토레지스트(PR)를 제거하고, 상기 게이트의 측면에 저농도 드레인(6)을 형성한 후, 그 게이트의 측면에 측벽을 형성하고, 다시 고농도 드레인(11)을 형성하는 단계(도 2h)로 구성된다.2A to 2H are cross-sectional views of a manufacturing process according to another embodiment of the present invention. As shown therein, a well 3 is formed on an upper portion of the substrate 1, and a pad oxide film (on the upper portion of the well 3 is formed). 12) and depositing a nitride film 13 (FIG. 2A); Etching a portion of the nitride film 13 and the pad oxide film 12 to expose a portion of the upper portion of the well 3, and then etching the exposed well to form a trench (FIG. 2B); Injecting oxygen ions into one of the trenches selected from the trenches to form an oxygen ion implantation region (8) in the trench bottom (FIG. 2C); The photoresist PR is coated on the upper surface of the structure, exposed and developed to expose the trench in which the oxygen ion implantation region 8 is formed, and then ion is implanted into the side of the trench to form a count doped region ( 14) (FIG. 2D); Removing the photoresist (PR), and then depositing an insulating film (2); Etching the insulating film (2) to form a trench isolation (2) located in the trench, and then depositing a gate oxide film (4) and polycrystalline silicon (5); After forming the gate by patterning the polysilicon 5 and the gate oxide film 4, the photoresist PR is applied, exposed and developed to form trench isolation 2 having the oxygen ion implantation region 8 formed therein. Exposing the well 3 region between the gate and the gate, and then forming an n-type ion implantation region 9 and a p-type ion implantation region 10 through ion implantation (FIG. 2G); Removing the photoresist PR, forming a low concentration drain 6 on the side of the gate, forming a sidewall on the side of the gate, and forming a high concentration drain 11 again (FIG. 2H). It is composed.
이하, 상기와 같이 구성된 본 발명의 다른 실시 예를 보다 상세히 설명한다.Hereinafter, another embodiment of the present invention configured as described above will be described in more detail.
먼저, 도 2a에 도시한 바와 같이 기판(1)에 이온을 주입하여 그 기판(1)의 상부에 웰(3)을 형성한다.First, as shown in FIG. 2A, ions are implanted into the substrate 1 to form a well 3 on the substrate 1.
그 다음, 상기 웰(3)의 상부에 패드산화막(12)과 질화막(13)을 증착한다.Next, a pad oxide film 12 and a nitride film 13 are deposited on the well 3.
그 다음, 도 2b에 도시한 바와 같이 상기 질화막(13)과 패드산화막(12)의 일부를 식각하여 웰(3)의 상부 일부를 노출시킨다.Next, as shown in FIG. 2B, a portion of the nitride layer 13 and the pad oxide layer 12 are etched to expose a portion of the upper portion of the well 3.
그 다음, 상기 노출된 웰을 식각하여 트렌치를 형성한다.The exposed wells are then etched to form trenches.
이때의 트렌치는 트렌치 아이솔레이션을 형성하기 위한 것이다.The trench at this time is for forming trench isolation.
그 다음, 도 2c에 도시한 바와 같이 상기 형성한 트렌치 중 선택된 하나의 트렌치 하부에 산소 이온을 주입하여 그 트렌치 하부에 산소이온주입영역(8)을 형성한다.Next, as illustrated in FIG. 2C, oxygen ions are implanted into the lower portion of the selected trench to form the oxygen ion implantation region 8 in the lower portion of the trench.
상기 산소이온주입영역(8)이 하부에 형성되는 트렌치는 포토다이오드와 인접하는 트렌치이며, 산소이온주입영역(8)에 의해 그 트렌치에 형성되는 트렌치 아이솔레이션이 실질적으로 그 깊이가 더 증가하게 된다.The trench in which the oxygen ion implantation region 8 is formed is a trench adjacent to the photodiode, and the trench isolation formed in the trench by the oxygen ion implantation region 8 is substantially increased in depth.
그 다음, 도 2d에 도시한 바와 같이 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 그 하부에 산소이온주입영역(8)이 형성된 트렌치를 노출시킨 후, 그 트렌치의 측면에 이온을 주입하여 카운트 도핑 영역(14)을 형성한다.Then, as shown in FIG. 2D, photoresist (PR) is applied to the upper surface of the structure, exposed and developed to expose the trench in which the oxygen ion implantation region 8 is formed, and then the trench Ions are implanted into the side to form the count doped region 14.
그 다음, 도 2e에 도시한 바와 같이 상기 포토레지스트(PR)를 제거한 후, 절연막(2)을 증착한다.Next, as shown in FIG. 2E, after removing the photoresist PR, an insulating film 2 is deposited.
그 다음, 도 2f에 도시한 바와 같이 상기 절연막(2)을 평탄화하여 상기 트렌치 내에 위치하는 트렌치 아이솔레이션(2)을 형성한다.Next, as shown in FIG. 2F, the insulating film 2 is planarized to form a trench isolation 2 located in the trench.
그 다음, 상기 구조의 상부전면에 게이트 산화막(4)과 다결정실리콘(5)을 증착한다.Then, the gate oxide film 4 and the polysilicon 5 are deposited on the upper surface of the structure.
그 다음, 도 2g에 도시한 바와 같이 상기 증착된 다결정실리콘(5)과 게이트산화막(4)을 패터닝하여 게이트를 형성한다.Next, as shown in FIG. 2G, the deposited polysilicon 5 and the gate oxide film 4 are patterned to form a gate.
이때의 게이트는 단면상에서 보이는 두 트렌치 아이솔레이션(2)에서 산소이온주입영역(8)이 하부에 형성되지 않은 트렌치 아이솔레이션(2) 측에 더 가깝게 형성한다.At this time, the gate is formed closer to the trench isolation 2 side in which the oxygen ion implantation region 8 is not formed at the lower portion of the trench isolation 2 seen in the cross section.
그 다음, 상기 구조의 상부전면에 포토레지스트(PR)를 도포하고, 노광 및 현상하여 상기 산소이온주입영역(8)이 하부에 형성된 트렌치 아이솔레이션(2)과 게이트 사이의 웰(3) 영역을 노출시킨다.Then, photoresist (PR) is applied to the entire upper surface of the structure, and the photoresist (PR) is exposed and developed to expose the well (3) region between the trench isolation (2) and the gate where the oxygen ion implantation region (8) is formed at the bottom. Let's do it.
그 다음, 서로 다른 이온주입에너지를 사용하는 이온주입공정을 통해 순차적으로 n형과 p형 이온을 주입하여 n형 이온주입영역(9)과 p형 이온주입영역(10)을 형성한다.Next, n-type and p-type ions are sequentially implanted through ion implantation processes using different ion implantation energies to form n-type ion implantation regions 9 and p-type ion implantation regions 10.
그 다음, 도 2h에 도시한 바와 같이 상기 포토레지스트(PR)를 제거하고, 상기 게이트와 그 게이트와 인접한 트렌치 아이솔레이션(2)의 사이에 위치하는 웰(3) 영역에 저농도 이온을 주입하여 저농도 드레인(6)을 형성한다.Next, as shown in FIG. 2H, the photoresist PR is removed, and a low concentration drain is implanted by injecting low concentration ions into a region of the well 3 located between the gate and the trench isolation 2 adjacent to the gate. (6) is formed.
그 다음, 질화막(7)과 그 질화막(7)의 식각을 통해 게이트의 측면에 측벽을 형성한 후, 다시 고농도 이온을 주입하여 고농도 드레인(11)을 형성한다.Next, after the sidewalls are formed on the side surface of the gate through etching the nitride film 7 and the nitride film 7, high concentration ions are implanted again to form the high concentration drain 11.
이와 같이 본 발명은 포토다이오드의 저면 또는 측면측에 산소이온주입영역을 형성하여 포토다이오드의 누설전류를 방지할 수 있게 된다. As described above, the present invention forms an oxygen ion implantation region on the bottom or side surface of the photodiode to prevent leakage current of the photodiode.
상기한 바와 같이 본 발명은 포토다이오드의 저면 또는 측면에 산소이온주입영역을 형성하여, 포토다이오드와 트랜지스터 또는 인접한 셀의 포토다이오드간의 절연을 더욱 강화함으로써 누설전류의 발생을 최소화 할 수 있으며, 이에 따라 씨모스 이미지 센서의 특성 열화를 방지할 수 있는 효과가 있다.As described above, the present invention forms an oxygen ion implantation region on the bottom or side surface of the photodiode, thereby minimizing the occurrence of leakage current by further strengthening the insulation between the photodiode and the photodiode of the transistor or the adjacent cell. There is an effect that can prevent the deterioration of characteristics of the CMOS image sensor.
도 1a 내지 도 1h는 본 발명의 일실시예에 따르는 씨모스 이미지 센서의 포토다이오드 제조공정 수순단면도.1A to 1H are cross-sectional views of a photodiode manufacturing process of a CMOS image sensor according to an embodiment of the present invention.
도 2a 내지 도 2h는 본 발명의 다른 실시예에 따르는 씨모스 이미지 센서의 포토다이오드 제조공정 수순단면도. 2A to 2H are cross-sectional views of a photodiode manufacturing process of a CMOS image sensor according to another embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
1:기판 2:트렌치 아이솔레이션1: Substrate 2: Trench isolation
3:웰 4:게이트산화막3: Well 4: Gate Oxide
5:다결정실리콘 6:저농도 드레인5: polycrystalline silicon 6: low concentration drain
7:질화막 8:산소이온주입영역7: Nitride film 8: Oxygen ion implantation area
9:n형 이온주입영역 10:p형 이온주입영역9: n-type ion implantation region 10: p-type ion implantation region
11:고농도 드레인 11: High concentration drain
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016550A KR20050091224A (en) | 2004-03-11 | 2004-03-11 | Manufacturing method for photo diode in cmos image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040016550A KR20050091224A (en) | 2004-03-11 | 2004-03-11 | Manufacturing method for photo diode in cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050091224A true KR20050091224A (en) | 2005-09-15 |
Family
ID=37272952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040016550A KR20050091224A (en) | 2004-03-11 | 2004-03-11 | Manufacturing method for photo diode in cmos image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050091224A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761829B1 (en) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | semiconductor device, CMOS image sensor, method for manufacturing the semiconductor device and method for manufacturing the CMOS image sensor |
| CN107742629A (en) * | 2017-10-16 | 2018-02-27 | 德淮半导体有限公司 | A kind of semiconductor devices and forming method thereof |
-
2004
- 2004-03-11 KR KR1020040016550A patent/KR20050091224A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761829B1 (en) * | 2005-12-15 | 2007-09-28 | 삼성전자주식회사 | semiconductor device, CMOS image sensor, method for manufacturing the semiconductor device and method for manufacturing the CMOS image sensor |
| CN107742629A (en) * | 2017-10-16 | 2018-02-27 | 德淮半导体有限公司 | A kind of semiconductor devices and forming method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4051059B2 (en) | CMOS image sensor and manufacturing method thereof | |
| KR100535924B1 (en) | CMOS Image sensor and its fabricating method | |
| KR100507856B1 (en) | Method for fabricating MOS transistor | |
| US8198161B2 (en) | Vertical transistor and method for forming the same | |
| KR20050091224A (en) | Manufacturing method for photo diode in cmos image sensor | |
| KR100873356B1 (en) | Method for forming the high voltage transistor | |
| KR100273296B1 (en) | Method for fabricating mos transistor | |
| KR19990002942A (en) | Manufacturing method of SOI device | |
| KR100281272B1 (en) | Method for forming element isolation insulating film of semiconductor element | |
| KR100406500B1 (en) | Method for fabricating semiconductor device | |
| KR100850859B1 (en) | Image Sensor and The Fabricating Method thereof | |
| KR100641922B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100538378B1 (en) | Image sensor and method of manufacturing the same | |
| KR100561998B1 (en) | Method for fabricating a image sensor | |
| KR100319633B1 (en) | Manufacturing method for mos transistor | |
| KR100626908B1 (en) | A method for forming a field oxide of semiconductor device | |
| KR100239690B1 (en) | Method for forming field oxide film of semiconductor memory cell | |
| KR100486120B1 (en) | Method for forming of mos transistor | |
| KR100601106B1 (en) | CMOS Image sensor and its fabricating method | |
| KR100359162B1 (en) | Method for manufacturing transistor | |
| KR100344839B1 (en) | High Voltage Device and Method for the Same | |
| KR100532969B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100485172B1 (en) | Semiconductor device and method for the same | |
| KR100382551B1 (en) | Method for Forming Dual Deep Trench of a Semiconductor Device | |
| KR20020049205A (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |