KR20050090502A - 액정표시장치와 그 구동방법 - Google Patents

Abstract

본 발명은 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

이 액정표시장치와 그 구동방법은 m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트 소스 데이터로 변환하고; 상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하며; 미리 설정된 변조 데이터를 이용하여 상기 오차가 보정된 소스 데이터를 변조한다.

Description

액정표시장치와 그 구동방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}

본 발명은 액정표시장치에 관한 것으로, 특히 표시품질을 높이도록 한 액정표시장치와 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다.

이러한 액정표시장치 중에서 액정셀마다 스위칭소자가 형성된 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 스위칭소자의 능동적인 제어가 가능하기 때문에 동영상 구현에 유리하다. 액티브 매트릭스 타입의 액정표시장치에 사용되는 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 한다)가 이용되고 있다.

액정표시장치는 수학식 1 및 2에서 알 수 있는 바, 액정의 고유한 점성과 탄성 등의 특성에 의해 응답속도가 느린 단점이 있다.

여기서, τr는 액정에 전압이 인가될 때의 라이징 타임(rising time)을, Va는 인가전압을, VF는 액정분자가 경사운동을 시작하는 프리드릭 천이 전압(Freederick Transition Voltage)을, d는 액정셀의 셀갭(cell gap)을, (gamma)는 액정분자의 회전점도(rotational viscosity)를 각각 의미한다.

여기서, τf는 액정에 인가된 전압이 오프된 후 액정이 탄성 복원력에 의해 원위치로 복원되는 폴링타임(falling time)을, K는 액정 고유의 탄성계수를 각각 의미한다.

현재까지 액정표시장치에서 가장 일반적으로 사용되어 왔던 액정 모드인 TN 모드(Twisted Nematic mode)의 액정 응답속도는 액정 재료의 물성과 셀갭 등에 의해 달라질 수 있지만 통상, 라이징 타임이 20-80ms이고 폴링 타임이 20-30ms이다. 이러한 액정의 응답속도는 한 프레임기간(NTSC : 16.67ms)보다 길다. 이 때문에 도 1과 같이 액정셀에 충전되는 전압이 원하는 전압에 도달하기 전에 다음 프레임으로 진행되므로 동영상에서 화면이 흐릿하게 되는 모션 블러링(Motion Burring) 현상이 나타나게 된다.

도 1을 참조하면, 종래의 액정표시장치는 느린 응답속도로 인하여 한 레벨에서 다른 레벨로 데이터(VD)가 변할 때 그에 대응하는 표시 휘도(BL)가 원하는 휘도에 도달하지 못하게 되어 원하는 색과 휘도를 표현하지 못하게 된다. 그 결과, 액정표시장치는 동영상에서 모션 블러링 현상이 나타나게 되고, 명암비(Contrast ratio)의 저하로 인하여 화질이 떨어지게 된다.

이러한 액정표시장치의 느린 응답속도를 해결하기 위하여, 미국특허 제5,495,265호와 PCT 국제공개번호 WO 99/05567에는 룩업 테이블을 이용하여 데이터의 변화여부에 따라 데이터를 변조하는 방안(이하, '고속구동'이라 한다)이 제안된 바 있다. 이 고속구동방법은 도 2와 같은 원리로 데이터를 변조하게 된다.

도 2를 참조하면, 고속구동방법은 입력 데이터(VD)를 미리 설정된 변조 데이터(MVD)로 변조하고 그 변조 데이터(MVD)를 액정셀에 인가하여 원하는 휘도(MBL)를 얻게 된다. 이 고속구동방법은 한 프레임기간 내에 입력 데이터(VD)의 휘도값(BL)에 대응하여 원하는 휘도(MBL)를 얻을 수 있도록 데이터(VD)의 변화여부에 기초하여 수학식 1에서을 크게 하게 된다. 따라서, 고속구동방법을 이용하는 액정표시장치는 액정의 늦은 응답속도를 데이터값의 변조로 보상하여 동영상에서 모션 블러링 현상을 완화시킨다.

다시 말하여, 고속구동방법은 이전 프레임과 현재 프레임 사이에서 데이터를 비교하고 그 데이터들 사이에 변화가 있으면, 미리 설정된 변조 데이터로 현재 프레임의 데이터를 변조한다. 이 고속구동방법이 구현된 고속구동장치는 도 3과 같이 구현될 수 있다.

도 3을 참조하면, 고속구동장치는 데이터 버스(32)로부터의 n 번째 프레임 데이터(Fn)를 저장하기 위한 프레임 메모리(43a)와, 그 데이터(Fn)를 변조하기 위한 변조기(34)를 구비한다.

프레임 메모리(33)는 매 프레임마다 n 번째 프레임 데이터(Fn)를 저장하고 미리 저장된 n-1 번째 프레임 데이터(Fn-1)를 변조기(34)에 공급한다.

변조기(34)는 데이터 입력버스(33)로부터의 n 번째 프레임 데이터(Fn)와 프레임 메모리(33)로부터의 n-1 번째 프레임 데이터(Fn)를 비교하고 그 비교결과에 대응하는 변조 데이터를 표 1과 같은 룩업 테이블에서 선택하여 데이터를 변조한다. 룩업 테이블은 읽기 전용 메모리(Read Only Memory, ROM)에 저장된다.

구분	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
0	0	2	3	4	5	6	7	9	10	12	13	14	15	15	15	15
1	0	1	3	4	5	6	7	8	10	12	13	14	15	15	15	15
2	0	0	2	4	5	6	7	8	10	12	13	14	15	15	15	15
3	0	0	1	3	5	6	7	8	10	11	13	14	15	15	15	15
4	0	0	1	3	4	6	7	8	9	11	12	13	14	15	15	15
5	0	0	1	2	3	5	7	8	9	11	12	13	14	15	15	15
6	0	0	1	2	3	4	6	8	9	10	12	13	14	15	15	15
7	0	0	1	2	3	4	5	7	9	10	11	13	14	15	15	15
8	0	0	1	2	3	4	5	6	8	10	11	12	14	15	15	15
9	0	0	1	2	3	4	5	6	7	9	11	12	13	14	15	15
10	0	0	1	2	3	4	5	6	7	8	10	12	13	14	15	15
11	0	0	1	2	3	4	5	6	7	8	9	11	13	14	15	15
12	0	0	1	2	3	4	5	6	7	8	9	10	12	14	15	15
13	0	0	1	2	3	3	4	5	6	7	8	10	11	13	15	15
14	0	0	1	2	3	3	4	5	6	7	8	9	11	12	14	15
15	0	0	0	1	2	3	3	4	5	6	7	8	9	11	13	15

표 1에 있어서, 최좌측열은 이전 프레임(Fn-1)의 데이터이며, 최상측행은 현재 프레임(Fn)의 데이터이다.

결과적으로, 고속구동방식은 도 4와 같이 입력 데이터의 전압이 이전 전압보다 높아지면 더 높은 변조전압으로 입력 데이터를 변조(41)하는 반면, 입력 데이터의 전압이 이전 전압보다 낮아지면 더 낮은 변조전압으로 입력 데이터를 변조(42)하여 액정의 응답속도를 개선한다.

그런데 이러한 고속구동방식은 최상한 부근의 데이터들이나 최하한 부근의 데이터들에 대하여 고속구동효과를 얻을 수 없는 문제점이 있다. 예컨대, 입력 데이터가 8 비트 디지털 데이터이고 액정표시패널의 데이터라인들에 데이터전압을 공급하기 위한 데이터 구동 집적회로(Integrated Circuit : 이하, "IC"라 한다)가 8 비트 데이터 구동 IC이면, 최상한 부근의 데이터와 최하한 부근의 데이터에 대한 변조 전압이 액정표시패널의 픽셀들에 공급될 수 없다.

데이터 구동 IC는 아날로그/디지털 변환기를 내장하고 있으며 그 아날로그/디지털 변환기를 이용하여 입력 디지털 데이터를 아날로그 감마전압으로 변환하고 그 아날로그 감마전압으로 데이터전압으로써 액정표시패널의 픽셀들에 공급한다.

8 비트 데이터 구동 IC는 계조 '0'에서 계조 '255' 까지의 256 계조범위에 대하여만 디지털 데이터를 인식할 수 있고 그 디지털 데이터에 대한 아날로그 감마전압을 256 계조에 대응하는 256 개의 전압들 중에서만 선택할 수 있다. 따라서, 기존의 8 비트 데이터 IC는 입력 데이터들 중에서 도 4와 같이 최상한 계조 이상의 디지털 데이터와 최하한 계조 이하의 디지털 데이터를 생성할 수도 없고 고속구동방식으로 확보된 추가 아날로그 감마전압이 없다.

이러한 문제점을 해결하고자, 입력 데이터와 동일한 비트의 데이터 구동 집적회로(Integrated Circuit : 이하, "IC"라 한다)를 사용하여 데이터 구동 IC의 비트 수를 확장하지 않고 고속구동효과를 얻을 수 있는 방법(이하, "제1 대안방법"이라 한다)과, 데이터 구동 IC(44)의 비트 수를 입력 데이터의 비트 수보다 많게 하여 데이터 구동 IC에 대한 비용 증가를 감수하면서 고속구동효과를 얻을 수 있는 방법(이하, "제2 대안방법"이라 한다)이 연구되고 있다.

제1 대안방법은 데이터 구동 IC의 비트 수를 확장하지 않으므로 데이터 구동 IC의 비트 수 증가로 인한 비용 상승이 없는 장점이 있지만 입력 데이터의 최대 계조범위로 영상을 표현할 수 없는 단점이 있다. 기존 8 비트 입력 데이터의 변조의 최대 계조범위는 계조 0에서 계조 255까지의 256이다. 이와 같은 8 비트 입력 데이터에 대하여 제1 대안방법은 도 5와 같이 최상한 부근의 대략 10 개 계조 데이터들과 최하한 부근의 대략 10 개 계조 데이터들을 고속 구동을 위해 추가되는 데이터 구동 IC 내의 아날로그/디지털 변환기의 어드레스정보로 활용한다. 이 경우, 도 5와 같이 변조기(34)로부터의 변조 데이터를 표시하는 액정표시장치는 입력 데이터에 의해 표현 가능한 최대 계조범위로 영상을 표현할 수 없고 그 최대 계조범위에서 최상한 부근의 대략 10 개 계조들과 최하한 부근의 대략 10 개 계조들을 뺀 나머지 236 개의 계조들만으로 영상을 표현할 수 밖에 없다.

제2 대안방법은 데이터 구동 IC의 비트 수를 확장하여 입력 데이터의 최대 계조범위로 영상을 표현할 수 있는 장점이 있지만 데이터 구동 IC의 비트 수 증가로 인하여 회로 비용이 상승하는 단점이 있다. 예를 들면, 제2 대안방법은 기존 8 비트 입력 데이터를 가정할 때 변조 데이터의 비트수를 10 비트로 확장한다. 그러면, 도 6과 같이 기존 고속구동방식에서 고속구동효과를 얻을 수 있는 중간 계조범위의 입력 데이터들은 비트 확장된 변조 데이터에서 중간 계조범위(MGs) 내에서 변조되고, 기존 고속구동방식에서 고속구동효과를 얻을 수 없는 최상한 부근 계조들의 입력 데이터들과 최하한 부근 계조들의 입력 데이터들은 변조 데이터의 비트 확장에 따른 추가 범위(HGs, LGs)의 변조 데이터들로 변조된다. 도 6에서, 도면부호 "ODD"는 입력 데이터의 전압이 그 보다 더 높은 전압으로 변조되는 오버 드라이빙 변조영역이며, "UDD"는 입력 데이터의 전압이 그 보다 더 낮은 전압으로 변조되는 오버 드라이빙 변조영역이다.

따라서, 본 발명의 목적은 데이터 구동 IC의 비트 확장없이 전 계조범위에서 액정의 응답속도를 빠르게 하여 표시품질을 높이도록 한 액정표시장치와 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트 소스 데이터로 변환하는 데이터 변환기와; 상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 오차 보정기와; 미리 설정된 변조 데이터를 이용하여 상기 오차가 보정된 소스 데이터를 변조하는 데이터 변조기를 구비한다.

상기 n 비트 소스 데이터는 공간적으로 이웃하는 픽셀들 각각에 대응한다.

상기 n 비트 소스 데이터는 시간적으로 이웃하는 픽셀들 각각에 대응한다.

상기 액정표시장치는 상기 오차 보정된 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 옵셋 제어부를 더 구비한다.

상기 옵셋 제어부는 옵셋 데이터가 가산된 소스 데이터를 상기 m 비트로 출력한다.

상기 데이터 변조기는 상기 옵셋 제어부로부터의 m 비트 소스 데이터를 시간적으로 연속되는 두 개의 프레임 기간 사이에서 비교하고 그 비교 결과에 따라 상기 변조 데이터로 상기 옵셋 제어부로부터의 m 비트 소스 데이터를 변조한다.

상기 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되며 다수의 픽셀들이 배치된 액정표시패널과; 상기 데이터 변조기에 의해 변조된 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동부와; 상기 데이터에 동기되는 스캔펄스를 상기 게이트라인들에 공급하기 위한 게이트 구동부와; 상기 데이터 구동부와 상기 m 비트 변조 데이터를 공급하고 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 더 구비한다.

상기 데이터 변조기는 상기 타이밍 콘트롤러 내에 내장된다.

상기 데이터 변조기는 상기 타이밍 콘트롤러와 분리된다.

상기 오차 보정기는 상기 오차를 상기 픽셀들 중 어느 하나에 대응하는 상기 n 비트 소스 데이터에 상기 오차를 가산한다.

상기 오차 보정기는 상기 픽셀들 중 어느 하나를 지시하는 디더클럭을 발생하는 디더클럭 발생기와; 상기 디더클럭과 상기 m-n 개의 비트를 논리곱 연산하는 AND 게이트와; 상기 AND 게이트의 출력을 상기 디더클럭이 지시하는 픽셀에 대응하는 상기 n 비트의 소스 데이터에 가산하는 가산기를 구비한다.

상기 m은 8이며 상기 n은 7이다.

본 발명에 따른 액정표시장치는 m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트의 소스 데이터로 변환하는 데이터 변환기와; 상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 오차 보정기와; 상기 오차 보정된 n 비트 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 옵셋 제어부와; 미리 설정된 변조 데이터를 이용하여 상기 옵셋 제어부로부터의 소스 데이터를 변조하는 데이터 변조기와; 상기 데이터 변조기로부터의 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 액정표시패널에 공급하는 데이터 구동부를 구비한다.

본 발명에 따른 액정표시장치의 구동방법은 m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트 소스 데이터로 변환하는 단계와; 상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 단계와; 미리 설정된 변조 데이터를 이용하여 상기 오차가 보정된 소스 데이터를 변조하는 단계를 포함한다.

본 발명에 따른 액정표시장치의 구동방법은 m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트의 소스 데이터로 변환하는 단계와; 상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 단계와; 상기 오차 보정된 n 비트 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 단계와; 미리 설정된 변조 데이터를 이용하여 상기 옵셋 데이터가 가산된 소스 데이터를 변조하는 단계와; 상기 데이터 변조에 의해 발생된 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 액정표시패널에 공급한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예의 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 14를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 데이터라인(75)과 게이트라인(76)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정표시패널(77)과, 액정표시패널(77)의 데이터라인(75)에 데이터를 공급하기 위한 데이터 구동부(73)와, 액정표시패널(77)의 게이트라인(76)에 스캔펄스를 공급하기 위한 게이트 구동부(74)와, 픽셀 데이터를 두 개 이상으로 분할하고 분할에 따른 오차성분을 분할된 데이터들 중 적어도 어느 하나에 분산한 후에 오차성분이 분산된 픽셀 데이터들을 변조하는 변조부(72)와, 데이터 구동부(73)와 게이트 구동부(74)를 제어함과 아울러 변조부(72)에 픽셀 데이터(RGB)를 공급하는 타이밍 콘트롤러(71)를 구비한다.

액정표시패널(77)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(75)과 게이트라인들(76)이 상호 직교되도록 형성된다. 데이터라인들(75)과 게이트라인들(76)의 교차부에 형성된 TFT는 게이트라인(76)으로부터의 스캔펄스에 응답하여 데이터라인들(75)로부터의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(76)에 접속되며, 소스전극은 데이터라인(75)에 접속된다. 그리고 TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접속된다. 또한, 액정표시패널(77)의 하부유리기판 상에는 액정셀(Clc)의 전압을 유지시키기 위한 스토리지 캐패시터(Storage Capacitor, Cst)가 형성된다. 이 스토리지 캐패시터(Cst)는 액정셀(Clc)과 전단 게이트라인(76) 사이에 형성될 수도 있으며, 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.

타이밍 콘트롤러(71)는 수직/수평 동기신호(V,H)와 픽셀클럭(CLK)을 이용하여 게이트 구동부(74)를 제어하기 위한 게이트 제어신호(GDC), 데이터 구동부(73)를 제어하기 위한 데이터 제어신호(DDC) 및 변조부(72)를 제어하기 위한 제어신호를 발생한다. 그리고 타이밍 콘트롤러(71)는 픽셀클럭(CLK)에 맞추어 디지털 비디오 데이터(RGB)를 샘플링하고 그 데이터(RGB)를 변조부(72)에 공급함과 아울러 변조부(72)로부터의 변조 데이터(MRGB)를 데이터 구동부(73)에 공급한다. 또한, 타이밍 콘트롤러(71)는 변조부(72)에 의해 픽셀 데이터들(RGB)이 분할되고 분할에 따른 오차성분이 가산되는 데이터의 공간적 또는 시간적 위치를 지정하기 위한 디더클럭(dit)을 발생하고, 그 디더클럭(dit)을 변조부(72)에 공급한다.

변조부(72)는 m(단, m은 양의 정수이다) 비트 픽셀 데이터를 적어도 두 개 이상의 n(단, n은 m 보다 작은 양의 정수이다) 비트 분할 데이터로 분할하고 n 비트 분할 데이터들 중 어느 하나에 분할에 따른 오차성분을 가산한다. 또한, 변조부(72)는 n 비트 분할 데이터들 각각에 미리 설정된 옵셋 데이터를 가산하여 m 비트 픽셀 데이터로 변환한 후 그 m 비트 픽셀 데이터를 m 비트의 변조 데이터(MRGB)로 변조한다. 그리고 변조부(72)는 이전 프레임과 현재 프레임 사이의 데이터 값 변화를 고려하여 수학식 3 내지 5의 조건으로 설정된 변조 데이터(MRGB)를 이용하여 타이밍 콘트롤러(71)로부터의 m 비트 픽셀 데이터(RGB)를 m 비트 변조 데이터(MRGB)로 변조하고 그 m 비트 변조 데이터(MRGB)를 타이밍 콘트롤러(71)에 공급한다. 변조 데이터(MRGB)는 ROM 예를 들면, 전기적 소거 및 프로그램 가능 ROM(Electrically Erasable and Programmable ROM, EEPROM)에 저장되는 룩업 테이블에 등재된다.

변조부(72)는 도 7과 같이 타이밍 콘트롤러(71)로부터 분리되거나 타이밍 콘트롤러(71) 내에 내장될 수 있다.

Fn(RGB) < Fn-1(RGB) ---> Fn(MRGB) < Fn(RGB)

Fn(RGB) = Fn-1(RGB) ---> Fn(MRGB) = Fn(RGB)

Fn(RGB) > Fn-1(RGB) ---> Fn(MRGB) > Fn(RGB)

수학식 3 내지 수학식 5에서 알 수 있는 바 변조 데이터(MRGB)는 동일한 픽셀에서 그 픽셀 데이터 값이 이전 프레임(Fn-1)보다 현재 프레임(Fn)에서 더 커지면 현재 프레임(Fn)보다 더 큰 값인 반면에, 이전 프레임(Fn-1)보다 현재 프레임(Fn)에서 더 작아지면 현재 프레임(Fn)보다 더 작은 값이다. 그리고 변조 데이터(MRGB)는 동일한 픽셀에서 그 픽셀 데이터 값이 이전 프레임(Fn-1)과 현재 프레임(Fn)에서 동일하면 현재 프레임(Fn)과 동일한 값으로 설정된다.

타이밍 콘트롤러(71)와 변조부(72)는 일체화되어 원칩으로 집적될 수 있다.

데이터 구동부(73)는 다수의 m 비트 데이터 구동 IC를 포함한다. m 비트 데이터 구동 IC 각각은 쉬프트레지스터, 타이밍 콘트롤러(71)로부터의 변조 데이터(MRGB)를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 아날로그 정극성/부극성의 감마보상전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마보상전압이 공급되는 데이터라인(75)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동부(73)는 변조 데이터(MRGB)를 입력 받고 그 변조 데이터(MRGB)를 타이밍 콘트롤러(71)의 제어 하에 액정표시패널(77)의 데이터라인들(75)에 공급한다.

게이트 구동부(74)는 타이밍 콘트롤러(71)로부터의 게이트 제어신호(GDC)에 응답하여 스캔펄스를 순차적으로 발생하는 쉬프트 레지스터, 스캔펄스의 스윙폭을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트 시키기 위한 레벨 쉬프터, 출력버퍼 등으로 구성된다. 이 게이트 구동부(74)는 스캔펄스를 게이트라인(76)에 공급함으로써 그 게이트라인(76)에 접속된 TFT들을 턴-온(Turn-on)시켜 데이터의 화소전압 즉, 아날로그 감마보상전압이 공급될 1 수평라인의 액정셀들(Clc)을 선택한다. 데이터 구동부(73)로부터 발생되는 데이터들은 스캔펄스에 동기됨으로써 선택된 1 수평라인의 액정셀(Clc)에 공급된다.

픽셀 데이터(RGB)의 비트 수 m이 '8'이고 분할 데이터의 비트 수 n이 '7'로 가정할 때 8 비트 픽셀 데이터(RGB)의 변조 과정을 도 8 내지 14를 결부하여 설명하기로 한다.

본 발명의 실시예에 따른 변조부(72)는 계조 '0'(G0)에서 계조 '255'까지의 256 개의 계조 표현이 가능한 8 비트 픽셀 데이터(RGB)를 계조 '64'(G64')에서 계조 '192'(G192')까지의 128 개의 FRC(Frame Rate Control) 범위(FRCR)에 대응시키고 이 FRC 범위(FRCR)에서 하나의 픽셀 데이터(RGB)를 2 개의 7 비트 분할 데이터들로 분할한다. 이 7 비트 분할 데이터들은 도 9와 같이 2 개의 인접 픽셀들(A, B)에 대응하여 공간적으로 인접하거나 도 10과 같이 동일 픽셀(P)에서 연속된 두 개의 프레임기간으로 시간적으로 인접한다.

8 비트 픽셀 데이터(RGB)가 FRC 범위(FRCR)에서 두 개의 7 비트 분할 데이터들로 분할되면, 256 개의 계조들이 128 개의 계조들로 표현되어야 하기 때문에 FRC 범위(FRCR)에서 1 계조 차이는 8 비트 픽셀 데이터(RGB)의 2 계조 차이에 해당한다. 따라서, 변조부(72)는 256 계조범위와 128 계조범위 사이의 1 계조 차이를 FRC 범위(FRCR) 내에서 표현하기 위하여 두 개의 7 비트 분할 데이터들 중 어느 하나에 1 계조를 가산한다. 즉, 변조부(72)는 8 비트 픽셀 데이터(RGB)를 7 비트 분할 데이터들로 분할할 때 발생하는 오차성분을 7 비트 분할 데이터들 중 어느 하나에 가산한다.

그리고 본 발명에 따른 변조부(72)는 7 비트 분할 데이터들에 대응하는 FRC 계조범위(FRCR)의 위아래에 할당되는 오버 드라이빙 변조범위(ARODD)와 언더 드라이빙 변조범위(ARUDD)를 이용하여 최상한 계조 부근의 고계조 픽셀 데이터들(RGB)과 최하한 계조 부근의 저계조 픽셀 데이터들(RGB)을 변조한다. 예컨대, 도 8에서 계조 '255'(G255) 부근의 고계조 픽셀 데이터들(RGB)은 오버 드라이빙 변조범위(ARODD) 내에서 8 비트 변조 데이터(MRGB)에 의해 더 높은 전압으로 변조된다. 그리고 계조 '0'(G0) 부근의 저계조 픽셀 데이터들(RGB)은 오버 드라이빙 변조범위(ARODD) 내에서 8 비트 변조 데이터(MRGB)에 의해 더 낮은 전압으로 변조된다.

도 11은 본 발명의 실시예에 따른 변조부(72)를 상세히 나타낸다.

도 11을 참조하면, 본 발명의 실시에에 따른 변조부(72)는 8 비트 픽셀 데이터(RGB)에서 최하위 1 비트(bit0)와 디더클럭(dit)이 입력되는 논리곱 게이트(이하, "AND 게이트"라 한다)(111)와, 8 비트 픽셀 데이터(RGB) 중 상위 7 비트(bit1 내지 bit7)와 AND 게이트(111)의 출력이 입력되는 제1 가산기(112)와, 제1 가산기(112)의 출력과 옵셋 데이터(Doffset)가 입력되는 제2 가산기(113)와, 제2 가산기(113)의 출력이 입력되는 프레임 메모리(114) 및 변조기(115)를 구비한다.

8 비트 픽셀 데이터가 도 9와 같이 FRC 범위(FRCR)에서 공간적으로 인접한 두 개의 픽셀들(A, B)에 대응하여 두 개의 7 비트 분할 데이터들로 분할되는 경우, 타이밍 콘트롤러(71)로부터 발생되는 디더클럭(dit)은 분할에 따른 오차성분이 가산되는 B 픽셀 데이터를 지시하도록 도 11과 같이 픽셀클럭(CLK)에서 우수 번째 클럭의 라이징에지에 동기하여 하이논리로 변한다. 그리고 이 디더클럭(dit)의 펄스폭은 픽셀클럭(CLK)의 1 클럭 주기 기간이며, 디더클럭(dit)의 1 클럭주기는 픽셀클럭(CLK)의 2 클럭 주기와 동일하다. 이러한 디더클럭(dit)은 픽셀클럭(CLK)을 2 분주시키기 위한 2 분주회로로부터 발생될 수 있다. 2 분주회로는 각각 픽셀클럭(CLK)에 따라 픽셀클럭(CLK)을 각각 지연시키기 위한 지연회로 예를 들면, 직렬 연결된 두 개의 D 플립-플롭이나 카운터와 지연기의 조합회로로 구현될 수 있다. 이러한 2 분주회로는 타이밍 콘트롤러(71) 내에 내장되거나 타이밍 콘트롤러(72)와 분리될 수도 있다.

8 비트 픽셀 데이터(RGB)에서 상위 7 비트 픽셀 데이터(bit1 내지 bit7)를 뺀 나머지 최하위 1 비트(bit0)는 오차로 남으며, 그 오차는 두 개의 픽셀들(A, B)에 대응하는 두 개의 분할 데이터들 중 B 픽셀의 분할 데이터에 가산된다.

AND 게이트(111)는 8 비트 픽셀 데이터(RGB)로부터 분리된 최하위 비트(bit0)와 디더클럭(dit)을 아래의 표 2와 같이 논리곱 연산하고 그 연산결과(DD)를 출력한다. 이 AND 게이트(111)는 8 비트 픽셀 데이터(RGB)를 두 개의 7 비트 분할 데이터로 분할할 때 발생하는 오차를 검출함과 동시에 그 오차가 가산되는 B 픽셀의 분할 데이터를 지시하는 역할을 한다.

dit	bit0	DD	픽셀
0	0	0	A
0	1	0	A
1	0	0	B
1	1	1	B

표 2에서, "DD"는 제1 가산기(112)의 출력신호인 오차보상신호이다.

제1 가산기(112)는 8 비트 픽셀 데이터(RGB)의 상위 7 비트(bit1 내지 bit7)에 AND 게이트(111)의 출력을 가산하여 제2 가산기(113)에 공급한다.

표 2의 진리표와 같이 디더클럭(dit)이 '0'이고 8 비트 픽셀 데이터의 최하위 비트(bit0)가 '0'이거나, 디더클럭(dit)이 '0'이고 최하위 비트(bit0)가 '1'이이거나 혹은, 디더클럭(dit)이 '1'이고 최하위 비트(bit0)가 '0'이면, AND 게이트(111)의 출력은 '0'이다. 따라서, 현재 입력되는 8 비트 픽셀 데이터(RGB)가 B 픽셀의 데이터가 아니거나 분할에 따른 오차 즉, 최하위 비트(bit0)가 '0'이면, 제1 가산기(112)는 8 비트 픽셀 데이터(RGB)의 상위 7 비트(bit1 내지 bit7)를 그대로 제2 가산기(113)에 공급한다.

이와 달리, 표 2의 진리표와 같이 디더클럭(dit)이 '1'이고 8 비트 픽셀 데이터의 최하위 비트(bit0)가 '1'이면, AND 게이트(111)의 출력은 '1'이다. 따라서, 현재 입력되는 8 비트 픽셀 데이터(RGB)가 B 픽셀의 데이터이고 분할에 따른 오차 즉, 최하위 비트(bit0)가 '1'이면, 제1 가산기(112)는 현재 입력되는 B 픽셀의 데이터(RGB)의 상위 7 비트에 AND 게이트(111)의 출력 '1'을 가산하고, 그 결과를 7 비트로 제2 가산기(113)에 공급한다.

한 픽셀에서 8 비트 픽셀 데이터에서 표현 가능한 계조들의 수는 256 개이며 한 픽셀에서 7 비트 분할 데이터에서 표현 가능한 계조들의 수는 128 개이다. 따라서, 8 비트 픽셀 데이터에서의 1 계조 차이는 7 비트 분할 데이터에서 0.5 계조에 해당한다. AND 게이트(111)와 제1 가산기(112)는 8 비트 픽셀 데이터를 이웃하는 두 개의 7 비트 분할 데이터들로 분할할 때 오차 '1'이 발생할 때 그 오차 '1'을 두 개의 픽셀들(A, B) 중 B 픽셀에만 가산하여 하나의 8 비트 픽셀 데이터의 1 계조 오차를 도 9에서 2 개의 픽셀들(A, B)을 포함한 픽셀 그룹(또는 도트 그룹)(90)에서 0.5 계조 오차로 보상한다.

도 13a는 최하위 비트(bit0)가 '0'일 때 하나의 8 픽셀 데이터(RGB)를 표시하기 위한 픽셀 그룹(90)에서 2 개의 픽셀들(A, B) 모두에 오차성분이 가산되지 않는 상태를 도식적으로 보여주는 도면이다. 도 13b는 최하위 비트(bit0)가 '1'일 때 하나의 8 픽셀 데이터(RGB)를 표시하기 위한 픽셀 그룹(90)에서 B 픽셀에만 오차성분 '1'이 가산되어 픽셀 그룹(90)의 계조에 0.5의 계조가 더해진 상태를 도식적으로 보여주는 도면이다.

분할에 따른 오차의 보상에 대하여 구체적인 예를 들어 설명하기로 한다.

예1) 182 계조 값의 8 비트 픽셀 데이터(RGB) = 10110110

이러한 8 비트 픽셀 데이터(RGB)를 상위 7 비트(bit1 내지 bit7)와 최하위 1 비트를 분리하면, "1011011 + 0" 이다. 이 경우, 표 2의 진리표와 같이 A 픽셀과 B 픽셀에 대한 제1 가산기(112)의 출력(DD)은 '0'이다. 따라서, 8 비트 픽셀 데이터(RGB)에서 분리된 A 픽셀 대응의 상위 7 비트(bit1 내지 bit7)와 B 픽셀 대응의 상위 7 비트(bit1 내지 bit7)는 제1 가산기(112)에 의해 그 값 "1011011"이 변하지 않고 제2 가산기(113)에 입력된다.

예2) 181 계조 값의 8 비트 픽셀 데이터(RGB) = 10110101

이러한 8 비트 픽셀 데이터(RGB)를 상위 7 비트(bit1 내지 bit7)와 최하위 1 비트를 분리하면, "1011010 + 1" 이다. 이 경우, 표 2의 진리표와 같이 A 픽셀에 대한 제1 가산기(112)의 출력(DD)은 '0'인 반면에, B 픽셀에 대한 제1 가산기(112)의 출력(DD)은 '1'이다. 따라서, 8 비트 픽셀 데이터(RGB)에서 분리된 A 픽셀 대응의 상위 7 비트(bit1 내지 bit7)는 제1 가산기(112)에 의해 그 값 "1011010"이 변하지 않고 제2 가산기(113)에 입력되는 반면에, B 픽셀 대응의 상위 7 비트(bit1 내지 bit7)는 제1 가산기(112)에 의해 '1'이 더혀져 그 값이 "1011011"로 변하여 제2 가산기(113)에 입력된다.

제2 가산기(113)는 제1 가산기(112)로부터 입력되는 7 비트 분할 데이터에 미리 설정된 옵셋 데이터(Doffset)를 가산하여 오버 드라이빙 변조범위(ARODD)와 언더 드라이빙 변조범위(ARUDD)를 확보한다. 이를 상세히 하면, 도 14와 같이 8 비트 픽셀 데이터(RGB)의 상위 7 비트들(bit1 내지 bit7) 만으로는 계조 0(G0')에서 계조 12(G127')까지의 계조범위를 갖는다. 제2 가산기(113)는 상위 7 비트들(bit1 내지 bit7)의 계조범위가 FRC 범위(FRCR) 범위로 이동되도록 미리 설정된 옵셋 데이터(Doffset)을 가산한다. 이 제2 가산기(113)는 옵셋 데이터(Doffset)가 더해진 8 비트 픽셀 데이터를 프레임 메모리(114)와 변조기(115)에 입력한다.

프레임 메모리(114)는 제2 가산기(113)로부터의 8 비트 픽셀 데이터를 1 프레임기간 지연시켜 출력함으로써 이전 프레임 기간의 8 비트 픽셀 데이터를 변조기(115)에 공급한다.

변조기(115)는 프레임 메모리(114)로부터의 이전 프레임의 8 비트 픽셀 데이터와 제2 가산기(113)로부터의 현재 프레임의 8 비트 픽셀 데이터를 비교한다. 그리고 변조기(115)는 그 비교 결과 수학식 3 내지 5에 만족하도록 룩업 테이블에 미리 등재된 8 비트 변조 데이터(MRGB)를 이용하여 현재 프레임의 8 비트 변조 데이터(RGB)를 변조한다.

변조기(115)에 의해 변조된 데이터들 중 최상위 계조 부근의 데이터들은 도 8 및 도 14에서 오버 드라이빙 변조범위(ARODD) 내에 존재하고 최하위 계조 부근의 데이터들은 언더 드라이빙 변조범위(ARUDD) 내에 존재한다. 이렇게 변조기(115)에 의해 변조된 변조 데이터들(MRGB)은 데이터 구동부(73)의 8 비트 데이터 구동 IC들에 공급된다.

한편, 픽셀 그룹은 FRC 범위(FRCR) 내의 데이터들에 대하여 픽셀 블록으로 분할 표시할 때 수평라인의 해상도 저하를 줄이기 위하여 매 프레임마다 변화될 수 있다.

상술한 바와 같이, 본 발명에 따른 액정표시장치와 그 구동방법은 픽셀 데이터의 비트 수보다 작은 비트 수를 가지는 분할 데이터로 분할하고 그 분할 데이터를 이웃하는 적어도 두 개의 픽셀들에 공급하고 분할에 따른 오차성분을 이웃하는 픽셀들 중 적어도 어느 하나에 가산하고 오차성분이 가산된 데이터를 미리 설정된 변조 데이터로 변조한다. 그 결과, 본 발명에 따른 액정표시장치는 데이터 구동 IC의 비트 수를 확장하지 않고도 전계조 범위에서 액정셀의 응답속도를 빠르게 할 수 있으므로 회로 비용 추가를 최소화하고 표시품질을 높일 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예를 들면, 본 발명은 실시예와 같이 액정표시장치에 적용될 수 있지만, 다른 평판표시장치에도 적용 가능하다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

도 1은 통상의 액정표시장치에 있어서 데이터에 따른 휘도 변화를 나타내는 파형도이다.

도 2는 고속구동방식에 있어서 데이터 변조에 따른 휘도 변화의 일례를 나타내는 파형도이다.

도 3은 고속구동장치의 일례를 나타내는 도면이다.

도 4는 고속구동이 가능한 계조범위와 고속구동효과가 없는 계조범위를 나타내는 도면이다.

도 5는 도 4에서 고속구동효과가 없는 계조범위에 대하여 고속구동효과를 부여하기 위한 제1 대응방법을 설명하기 위한 도면이다.

도 6은 도 4에서 고속구동효과가 없는 계조범위에 대하여 고속구동효과를 부여하기 위한 제2 대응방법을 설명하기 위한 도면이다.

도 7은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 8은 도 7에 도시된 액정표시장치에서 고속구동효과를 얻을 수 있는 계조 범위를 나타내는 도면이다.

도 9는 도 8의 FRC 범위에서 한 픽셀 데이터가 표현되는 공간적인 픽셀 그룹을 나타내는 도면이다.

도 10은 도 8의 FRC 범위에서 한 픽셀 데이터가 표현되는 시간적인 픽셀 그룹을 나타내는 도면이다.

도 11은 도 7에 도시된 변조부를 상세히 나타내는 회로도이다.

도 12는 픽셀클럭과 디더클럭을 나타내는 파형도이다.

도 13a는 도 9의 픽셀 클럭에 0.5 계조의 오차가 가산되지 않는 예를 도식적으로 나타내는 도면이다.

도 13b는 도 9의 픽셀 클럭에 0.5 계조의 오차가 가산되는 예를 도식적으로 나타내는 도면이다.

도 14는 도 11에 도시된 제2 가산기에 의해 옵셋 데이터가 7 비트 분할 데이터에 가산될 때 7 비트 분할 데이터의 계조 범위 이동을 나타내는 도면이다.

< 도면의 주요 부분에 대한 부호의 설명 >

71 : 타이밍 콘트롤러 72 : 변조부

73 : 데이터 구동부 74 : 게이트 구동부

75 : 데이터라인 76 : 게이트라인

77 : 액정표시패널 111 : AND 게이트

112, 113 : 가산기 114 : 프레임 메모리

115 : 변조기(룩업 테이블)

Claims (22)

1. m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트 소스 데이터로 변환하는 데이터 변환기와;

   상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 오차 보정기와;

   미리 설정된 변조 데이터를 이용하여 상기 오차가 보정된 소스 데이터를 변조하는 데이터 변조기를 구비하는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 n 비트 소스 데이터는 공간적으로 이웃하는 픽셀들 각각에 대응하는 것을 특징으로 하는 액정표시장치.
3. 제 1 항에 있어서,

   상기 n 비트 소스 데이터는 시간적으로 이웃하는 픽셀들 각각에 대응하는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 오차 보정된 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 옵셋 제어부를 더 구비하는 것을 특징으로 하는 액정표시장치.
5. 제 4 항에 있어서,

   상기 옵셋 제어부는,

   옵셋 데이터가 가산된 소스 데이터를 상기 m 비트로 출력하는 것을 특징으로 하는 액정표시장치.
6. 제 4 항에 있어서,

   상기 데이터 변조기는,

   상기 옵셋 제어부로부터의 m 비트 소스 데이터를 시간적으로 연속되는 두 개의 프레임 기간 사이에서 비교하고 그 비교 결과에 따라 상기 변조 데이터로 상기 옵셋 제어부로부터의 m 비트 소스 데이터를 변조하는 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   다수의 데이터라인들과 다수의 게이트라인들이 교차되며 다수의 픽셀들이 배치된 액정표시패널과;

   상기 데이터 변조기에 의해 변조된 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 상기 데이터라인들에 공급하는 데이터 구동부와;

   상기 데이터에 동기되는 스캔펄스를 상기 게이트라인들에 공급하기 위한 게이트 구동부와;

   상기 데이터 구동부와 상기 m 비트 변조 데이터를 공급하고 상기 데이터 구동부와 상기 게이트 구동부의 동작 타이밍을 제어하는 타이밍 콘트롤러를 더 구비하는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 데이터 변조기는 상기 타이밍 콘트롤러 내에 내장되는 것을 특징으로 하는 액정표시장치.
9. 제 7 항에 있어서,

   상기 데이터 변조기는 상기 타이밍 콘트롤러와 분리되는 것을 특징으로 하는 액정표시장치.
10. 제 2 항 또는 제 3 항에 있어서,

    상기 오차 보정기는,

    상기 오차를 상기 픽셀들 중 어느 하나에 대응하는 상기 n 비트 소스 데이터에 상기 오차를 가산하는 것을 특징으로 하는 액정표시장치.
11. 제 2 항 또는 제 3 항에 있어서,

    상기 오차 보정기는,

    상기 픽셀들 중 어느 하나를 지시하는 디더클럭을 발생하는 디더클럭 발생기와;

    상기 디더클럭과 상기 m-n 개의 비트를 논리곱 연산하는 AND 게이트와;

    상기 AND 게이트의 출력을 상기 디더클럭이 지시하는 픽셀에 대응하는 상기 n 비트의 소스 데이터에 가산하는 가산기를 구비하는 것을 특징으로 하는 액정표시장치.
12. 제 1 항에 있어서,

    상기 m은 8이며,

    상기 n은 7인 것을 특징으로 하는 액정표시장치.
13. m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트의 소스 데이터로 변환하는 데이터 변환기와;

    상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 오차 보정기와;

    상기 오차 보정된 n 비트 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 옵셋 제어부와;

    미리 설정된 변조 데이터를 이용하여 상기 옵셋 제어부로부터의 소스 데이터를 변조하는 데이터 변조기와;

    상기 데이터 변조기로부터의 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 액정표시패널에 공급하는 데이터 구동부를 구비하는 것을 특징으로 하는 액정표시장치.
14. m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트 소스 데이터로 변환하는 단계와;

    상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 단계와;

    미리 설정된 변조 데이터를 이용하여 상기 오차가 보정된 소스 데이터를 변조하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
15. 제 14 항에 있어서,

    상기 n 비트 소스 데이터는 공간적으로 이웃하는 픽셀들 각각에 대응하는 것을 특징으로 하는 액정표시장치의 구동방법.
16. 제 14 항에 있어서,

    상기 n 비트 소스 데이터는 시간적으로 이웃하는 픽셀들 각각에 대응하는 것을 특징으로 하는 액정표시장치의 구동방법.
17. 제 14 항에 있어서,

    상기 오차 보정된 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키고 상기 소스 데이터의 비트 수를 n 비트에서 m 비트로 변환하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
18. 제 17 항에 있어서,

    상기 소스 데이터를 변조하는 단계는,

    상기 옵셋 데이터가 가산된 m 비트 소스 데이터를 시간적으로 연속되는 두 개의 프레임 기간 사이에서 비교하는 단계와;

    상기 비교의 결과에 따라 상기 변조 데이터를 이용하여 상기 옵셋 데이터가 가산된 m 비트 소스 데이터를 변조하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
19. 제 15 항 또는 제 16 항에 있어서,

    상기 오차를 보정하는 단계는,

    상기 오차를 상기 픽셀들 중 어느 하나에 대응하는 상기 n 비트 소스 데이터에 상기 오차를 가산하는 것을 특징으로 하는 액정표시장치의 구동방법.
20. 제 15 항 또는 제 16 항에 있어서,

    상기 오차를 보정하는 단계는,

    상기 픽셀들 중 어느 하나를 지시하는 디더클럭을 발생하는 단계와;

    상기 디더클럭과 상기 m-n 개의 비트를 논리곱 연산하는 단계와;

    상기 논리곱 연산의 결과를 상기 디더클럭이 지시하는 픽셀에 대응하는 상기 n 비트의 소스 데이터에 가산하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
21. 제 14 항에 있어서,

    상기 m은 8이며,

    상기 n은 7인 것을 특징으로 하는 액정표시장치의 구동방법.
22. m(단, m은 양의 정수) 비트 소스 데이터를 n(단, n은 m 보다 작은 양의 정수) 비트의 소스 데이터로 변환하는 단계와;

    상기 m 비트 소스 데이터에서 n 비트를 뺀 m-n 개의 비트를 이용하여 상기 n 비트 소스 데이터의 오차를 보정하는 단계와;

    상기 오차 보정된 n 비트 소스 데이터에 미리 설정된 옵셋 데이터를 가산하여 상기 오차 보정된 소스 데이터의 계조 범위를 이동시키는 단계와;

    미리 설정된 변조 데이터를 이용하여 상기 옵셋 데이터가 가산된 소스 데이터를 변조하는 단계와;

    상기 데이터 변조에 의해 발생된 m 비트 변조 데이터를 아날로그 감마전압으로 변환하여 액정표시패널에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.