KR20050087481A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
KR20050087481A
KR20050087481A KR1020040013307A KR20040013307A KR20050087481A KR 20050087481 A KR20050087481 A KR 20050087481A KR 1020040013307 A KR1020040013307 A KR 1020040013307A KR 20040013307 A KR20040013307 A KR 20040013307A KR 20050087481 A KR20050087481 A KR 20050087481A
Authority
KR
South Korea
Prior art keywords
liquid crystal
crystal panel
gate
crystal display
line
Prior art date
Application number
KR1020040013307A
Other languages
Korean (ko)
Other versions
KR100663299B1 (en
Inventor
정진영
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040013307A priority Critical patent/KR100663299B1/en
Publication of KR20050087481A publication Critical patent/KR20050087481A/en
Application granted granted Critical
Publication of KR100663299B1 publication Critical patent/KR100663299B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13454Drivers integrated on the active matrix substrate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3696Generation of voltages supplied to electrode drivers

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 액정 패널 상에서 왜곡된 게이트 신호를 다시 구동회로부로 피드백시켜 왜곡된 게이트 신호를 보상함으로써, 화면 품위를 개선시킬 수 있는 액정표시장치를 개시한다. 개시된 본 발명은 액정패널 및 상기 액정패널로 각종 구동신호 및 데이터 신호를 인가하는 구동회로부를 포함하는 액정표시장치에 있어서, 액티브 영역과 패드 영역으로 정의되는 액정 패널과, 상기 액티브 영역의 액정 패널 상에 제 1 방향으로 형성된 복수의 데이터 라인과, 상기 액티브 영역의 액정 패널 상에 상기 제 1 방향과 교차하는 방향으로 형성된 복수의 게이트 라인과, 상기 액티브 영역의 액정 패널 상에 형성되며, 상기 액정 패널 상에서 왜곡된 게이트 신호를, 상기 게이트 신호를 출력한 구동회로부로 다시 피드백시키는 더미 라인을 포함하여 구성되는 것을 특징으로 한다.The present invention discloses a liquid crystal display device which can improve screen quality by feeding back a distorted gate signal on a liquid crystal panel to a driving circuit unit to compensate for the distorted gate signal. According to an aspect of the present invention, there is provided a liquid crystal display including a liquid crystal panel and a driving circuit unit for applying various driving signals and data signals to the liquid crystal panel, the liquid crystal panel being defined as an active region and a pad region, and a liquid crystal panel on the active region. A plurality of data lines formed in a first direction, a plurality of gate lines formed in a direction crossing the first direction on the liquid crystal panel of the active region, and a liquid crystal panel formed on the liquid crystal panel of the active region, And a dummy line for feeding back the distorted gate signal to the driving circuit unit outputting the gate signal.

Description

액정표시장치{LIQUID CRYSTAL DISPLAY DEVICE}Liquid crystal display {LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치에 관한 것으로서, 특히 게이트 신호의 왜곡을 보상하여 화면 품위를 개선시키는데 적당한 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device suitable for compensating distortion of a gate signal to improve screen quality.

일반적으로, 액정표시장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광 투과율을 조절함으로써 화상을 표시하게 된다. In general, a liquid crystal display device displays an image by adjusting a light transmittance of a liquid crystal having dielectric anisotropy using an electric field.

이를 위하여, 액정표시장치는 액정 셀들이 매트릭스(Matrix)형으로 배열되어 화상을 표시하는 액정 패널과, 액정 패널을 구동하기 위한 구동회로를 구비한다.To this end, the liquid crystal display includes a liquid crystal panel in which liquid crystal cells are arranged in a matrix to display an image, and a driving circuit for driving the liquid crystal panel.

여기서, 상기 구동회로는 액정 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버 IC와, 데이터 라인들을 구동하기 위한 데이터 드라이버 IC와, 게이트 드라이버 IC 및 데이터 드라이버 IC에 타이밍 제어신호와 화소 데이터를 공급하는 타이밍 컨트롤러와, 전원 전압을 공급하는 전원부를 구비한다.The driving circuit may include a gate driver IC for driving gate lines of a liquid crystal panel, a data driver IC for driving data lines, a timing controller for supplying timing control signals and pixel data to the gate driver IC and the data driver IC. And a power supply unit for supplying a power supply voltage.

상기 데이터 드라이버 IC와 게이트 드라이버 IC는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 집적화되어 칩 형태로 제작되며, 집적화된 드라이버 IC 각각은 TCP(Tape Carrier Package) 상에 실장되어 TAB(Tape Automated Bonding) 방식으로 액정 패널과 전기적으로 접속된다. The data driver IC and the gate driver IC are divided into a plurality of integrated circuits (hereinafter, referred to as ICs), integrated, manufactured in a chip form, and each integrated driver IC is mounted on a tape carrier package (TCP). And electrically connected to the liquid crystal panel by a tape automated bonding (TAB) method.

또한, 상기와는 달리, 상기 타이밍 컨트롤러와 전원부는 칩 형태로 제작되어 PCB(Printed Circuit Board) 상에 실장되고, 드라이버 IC는 COG(Chip On Glass) 방식으로 액정 패널 상에 직접 실장되기도 한다.In addition, unlike the above, the timing controller and the power supply unit may be manufactured in a chip form and mounted on a printed circuit board (PCB), and the driver IC may be directly mounted on a liquid crystal panel in a chip on glass (COG) method.

여기서, COG 방식으로 액정 패널에 실장되는 드라이버 IC들은 FPC와 액정 패널에 실장되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 PCB 상에 실장된 타이밍 컨트롤러로부터의 타이밍 제어신호들 및 화소 데이터와 전원부로부터의 전원 전압을 공급받게 된다. Here, the driver ICs mounted on the liquid crystal panel in the COG method are timing control signals from a timing controller mounted on the PCB through line-on-glass signal lines mounted on the FPC and the liquid crystal panel. And the power supply voltage from the pixel data and the power supply unit.

이러한 액정표시장치에서 드라이버 IC에 공급되는 타이밍 신호, 화소 데이터 및 전원 전압은 LOG형 신호 라인의 고임피던스 영향을 받게 된다.In such a liquid crystal display, the timing signal, pixel data, and power supply voltage supplied to the driver IC are affected by the high impedance of the LOG signal line.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 액정표시장치를 설명하면 다음과 같다.Hereinafter, a liquid crystal display according to the related art will be described with reference to the accompanying drawings.

도 1은 종래 기술에 따른 액정표시장치의 구성도로서, 액정 패널(1)과, X-PCB(3)와, Y-PCB(5)와, 상기 X-PCB(3)와 Y-PCB(5)를 전기적으로 연결하는 FPC(7)를 포함하여 구성된다.1 is a configuration diagram of a liquid crystal display device according to the prior art, and includes a liquid crystal panel 1, an X-PCB 3, a Y-PCB 5, and the X-PCB 3 and Y-PCB ( It is configured to include a FPC (7) for electrically connecting 5).

여기서, 상기 X-PCB(3)와 액정패널(1)과는 X-TAB(9)으로 연결되고, 상기 Y-PCB(5)와 액정패널(1)과는 Y-TAB(11)으로 연결되며, 상기 X-TAB(9)상에는 데이터 드라이버 IC(13)가 구성되고, Y-TAB(11)상에는 게이트 드라이버 IC(15)가 구성된다.Here, the X-PCB 3 and the liquid crystal panel 1 are connected by the X-TAB 9, and the Y-PCB 5 and the liquid crystal panel 1 are connected by the Y-TAB 11. The data driver IC 13 is configured on the X-TAB 9, and the gate driver IC 15 is configured on the Y-TAB 11.

이와 같은 구조의 액정표시장치는, 게이트 구동을 위한 전원 및 신호선(17)이 FPC(7) 및 Y-PCB(5)상에 배선되며, 실제로 액정패널(1)의 게이트 라인을 구동하기 위한 구동신호는 X-PCB(3)→FPC(7)→Y-PCB(5)→게이트 드라이버 IC(15)를 거쳐 액정패널(1)로 인가된다.In the liquid crystal display device having such a structure, the power supply and the signal line 17 for driving the gate are wired on the FPC 7 and the Y-PCB 5, and the driving for driving the gate line of the liquid crystal panel 1 is actually performed. The signal is applied to the liquid crystal panel 1 via the X-PCB 3? FPC 7? Y-PCB 5? Gate driver IC 15.

한편, 도 1의 구조와는 달리 FPC 및 Y-PCB가 없는 구조의 액정표시장치가 제안된바 있는데, 그 구조는 도 2에 도시한 바와 같다.Meanwhile, unlike the structure of FIG. 1, a liquid crystal display device having a structure without FPC and Y-PCB has been proposed, and the structure thereof is shown in FIG. 2.

즉, 도 2에 도시된 구조는, 도 1에서 FPC(7) 및 Y-PCB(5)상에 배선되었던 전원 및 신호선(17)을 X-TAB(9), 액정패널(1) 및 Y-TAB(11)상에 배선하여 FPC(7) 및 Y-PCB(5)를 없앤 구조로서, 게이트 구동을 위한 구동신호는 X-PCB(3)→X-TAB(9)→게이트 드라이버 IC(15)를 거쳐 액정패널(1)로 인가된다.That is, the structure shown in FIG. 2 is used to connect the power and signal lines 17 wired on the FPC 7 and the Y-PCB 5 in FIG. 1 to the X-TAB 9, the liquid crystal panel 1, and the Y-. In the structure in which the FPC 7 and the Y-PCB 5 are removed by wiring on the TAB 11, the drive signal for gate driving is X-PCB (3)-X-TAB (9)-> gate driver IC (15). It is applied to the liquid crystal panel 1 via the.

이에, 도 2와 같은 액정표시장치에 따른 게이트 구동 경로를 등가회로로 나타내면 도 3과 같고, 이를 보다 구체적으로 표현하면 도 4와 같다.Thus, when the gate driving path of the liquid crystal display device shown in FIG. 2 is represented by an equivalent circuit, it is as shown in FIG. 3, and more specifically, as shown in FIG. 4.

먼저, 도 4에 도시된 바와 같이, D1, D2, D3,...,Dn은 액정 패널(1)의 데이터 라인으로 인가될 데이터 전압으로서, 공통전극인 Vcom을 기준으로 인접한 라인간에는 각각 포지티브(Positive) 전압과 네가티브(Negative) 전압으로 반전 구동한다.First, as shown in FIG. 4, D1, D2, D3,..., And Dn are data voltages to be applied to the data lines of the liquid crystal panel 1 and are respectively positively connected between adjacent lines based on the common electrode Vcom. Positive) Inverts with negative voltage and negative voltage.

이와 같은 구조에서는 상기 액정 패널(1)에 상호 교차 배치된 데이터 라인과 게이트 라인의 배선 구조에 의해 기생 커패시턴스가 발생하고, 그로 인해 데이터 전압의 극성 반전에 따라 게이트 라인으로 인가되는 게이트 신호가 왜곡되는 현상이 발생한다.In such a structure, parasitic capacitance is generated by the wiring structure of the data line and the gate line intersected with each other in the liquid crystal panel 1, whereby the gate signal applied to the gate line is distorted due to the polarity of the data voltage being reversed. Phenomenon occurs.

즉, 데이터 라인과 게이트 라인간에 발생하는 기생 커패시턴스의 영향으로 데이터 신호가 게이트 신호를 간섭하여 게이트 신호에 왜곡이 발생되는데, 이러한 게이트 신호의 왜곡을 도 5에 나타내었다. 참고로, 도 5의 "A"는 왜곡 전의 게이트 신호를 나타내고, "B"는 왜곡 후의 게이트 신호를 나타낸다.That is, the data signal interferes with the gate signal due to the parasitic capacitance generated between the data line and the gate line, and distortion occurs in the gate signal. The distortion of the gate signal is illustrated in FIG. 5. For reference, "A" in FIG. 5 represents a gate signal before distortion, and "B" represents a gate signal after distortion.

이와 같이, 데이터 신호에 의한 게이트 신호의 왜곡은 액정표시장치의 단위 픽셀(Pixel)에 인가되는 데이터 신호의 크기를 증가 또는 감소시키는 요인으로 작용하여 입력 데이터 대비 픽셀에 디스플레이 되는 화면이 왜곡되게 되고, 그로 인해 화면의 품위를 현저하게 떨어뜨리는 문제를 야기시킨다.As such, the distortion of the gate signal due to the data signal acts as a factor of increasing or decreasing the magnitude of the data signal applied to the unit pixel of the liquid crystal display, thereby distorting the screen displayed on the pixel relative to the input data. This causes a problem of significantly degrading the screen quality.

이러한 현상은 도 3에 도시된 저항(R)의 값을 줄임으로써, 어느 정도 개선시킬 수는 있으나, 상기 저항(R)값을 줄이기 위해서는 게이트 신호를 FPC를 통해 전송하여야 하므로, 이는 FPC 사용에 따른 코스트(Cost) 상승을 초래하고, FPC 부착 공정 등 추가 공정이 발생한다는 문제가 있었다.This phenomenon can be improved to some extent by reducing the value of the resistor (R) shown in FIG. 3, but in order to reduce the value of the resistor (R), a gate signal must be transmitted through the FPC. There has been a problem that the cost rises and additional processes such as the FPC attaching process occur.

이외에 액정 패널(1)의 설계 변경을 통해 기생 커패시턴스를 감소시킬 수는 있으나, 기본적으로 데이터 라인 및 게이트 라인은 교차 배치를 이룰 수밖에 없으므로 상기 데이터 라인과 게이트 라인간에 발생하는 기생커패시턴스를 줄이는 데에는 한계가 있다.In addition, the parasitic capacitance can be reduced by changing the design of the liquid crystal panel 1, but since the data line and the gate line are essentially arranged in a cross position, there is a limit to reducing the parasitic capacitance generated between the data line and the gate line. have.

또한, 게이트 라인 및 데이터 라인에 사용되는 메탈의 재료를 변경하여 배선 저항 및 기생 커패시턴스를 줄일 수 있는 방법도 있으나, 이는 필연적으로 장비 및 공정 변경을 초래하는 등 제조 공정을 더욱 복잡하게 하는 문제를 야기시킨다.There are also ways to reduce wiring resistance and parasitic capacitance by changing the materials of the metals used in the gate lines and data lines, but this inevitably leads to more complex manufacturing processes such as equipment and process changes. Let's do it.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 액정 패널 상에서 왜곡된 게이트 신호를 다시 구동회로부로 피드백시켜 공정의 변경이나 코스트의 증가 없이 액정 패널 상에서 왜곡된 게이트 신호를 보상함으로써, 화면 품위를 개선시킬 수 있는 액정표시장치를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, by feeding back the distorted gate signal on the liquid crystal panel to the driving circuit unit to compensate for the distorted gate signal on the liquid crystal panel without changing the process or increasing the cost, It is an object of the present invention to provide a liquid crystal display device capable of improving screen quality.

상기의 목적을 달성하기 위한 본 발명의 액정표시장치는 액정패널 및 상기 액정패널로 각종 구동신호 및 데이터 신호를 인가하는 구동회로부를 포함하는 액정표시장치에 있어서, 액티브 영역과 패드 영역으로 정의되는 액정 패널과, 상기 액티브 영역의 액정 패널 상에 제 1 방향으로 형성된 복수의 데이터 라인과, 상기 액티브 영역의 액정 패널 상에 상기 제 1 방향과 교차하는 방향으로 형성된 복수의 게이트 라인과, 상기 액티브 영역의 액정 패널 상에 형성되며, 상기 액정 패널 상에서 왜곡된 게이트 신호를, 상기 게이트 신호를 출력한 구동회로부로 다시 피드백시키는 더미 라인을 포함하여 구성되는 것을 특징으로 한다.The liquid crystal display device of the present invention for achieving the above object comprises a liquid crystal panel and a driving circuit portion for applying various driving signals and data signals to the liquid crystal panel, the liquid crystal is defined as an active region and a pad region A panel, a plurality of data lines formed in a first direction on the liquid crystal panel of the active region, a plurality of gate lines formed in a direction crossing the first direction on the liquid crystal panel of the active region, and And a dummy line formed on the liquid crystal panel and feeding back the distorted gate signal on the liquid crystal panel to the driving circuit unit which outputs the gate signal.

여기서, 상기 더미 라인은 상기 게이트 라인과 동일한 방향으로 배선하는 것이 바람직하다.Here, the dummy line is preferably wired in the same direction as the gate line.

또한, 상기 더미 라인은 상기 복수의 게이트 라인 중 첫 번째 게이트 라인의 전단과, 마지막 번째 게이트 라인 후단과, 첫 번째 게이트 라인과 마지막 번째 게이트 라인 사이의 임의의 게이트 라인 전단 중 어느 한 쪽에 배선하는 것이 바람직하다.The dummy line may be wired to any one of a front end of the first gate line, a rear end of the last gate line, and an arbitrary front end of the gate line between the first gate line and the last gate line. desirable.

한편, 상기 더미 라인은 패드 영역에 형성된 Y-TAB 및 X-TAB에까지 연장되게 배선되며, 상기 연장된 더미 라인은 각 TAB의 드라이버 IC의 출력 패드쪽에서 입력 패드쪽으로 배선되는 것이 바람직하다.On the other hand, the dummy line is wired to extend to the Y-TAB and X-TAB formed in the pad region, the extended dummy line is preferably wired from the output pad side of the driver IC of each TAB to the input pad side.

또한, 상기 패드 영역에는 상기 Y-TAB 및 X-TAB에까지 연장된 더미 라인을 상기 구동회로부와 연결하기 위한 보조 더미 라인이 형성되는데, 상기 보조 더미 라인은 상기 더미 라인을 통해 전달된 왜곡된 게이트 신호를 구동회로부로 전달한다.In addition, an auxiliary dummy line is formed in the pad area to connect the dummy lines extending to the Y-TAB and the X-TAB with the driving circuit unit, and the auxiliary dummy line is a distorted gate signal transmitted through the dummy line. Is transmitted to the driving circuit unit.

이하에서는 본 발명의 액정표시장치를 첨부된 도면을 참조하여 설명하기로 한다.Hereinafter, a liquid crystal display of the present invention will be described with reference to the accompanying drawings.

먼저, 본 발명의 액정표시장치는 게이트 구동전압의 왜곡을 방지하기 위해 게이트 구동전압을 반전 증폭 및 감폭하여 게이트 구동전압으로 피드백(Feedback)시키는 것을 기술적 특징으로 한다.First, in order to prevent distortion of the gate driving voltage, the liquid crystal display of the present invention is characterized by feeding back to the gate driving voltage by inverting, amplifying and attenuating the gate driving voltage.

도 6은 본 발명의 실시 예에 따른 액정표시장치의 구성도이다.6 is a configuration diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 6에 도시한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치는 액정 패널(100) 상에 데이터 라인의 신호에 의해 왜곡된 게이트 라인의 신호를 구동회로부로 피드백(Feedback) 받기 위한 더미 라인(200)을 형성하는 것을 특징으로 한다.As shown in FIG. 6, in the liquid crystal display according to the exemplary embodiment, a dummy line for receiving feedback of a gate line signal distorted by a signal of a data line on the liquid crystal panel 100 to a driving circuit unit. Characterized by forming (200).

즉, 본 발명은 화면이 표시되는 액티브 영역(Active region)과 복수의 X-TAB(300) 및 Y-TAB(400)이 연결되는 패드 영역(Pad region)으로 구성된 액정 패널(100) 상에 더미 라인(200)을 형성하고, 상기 더미 라인(200)을 Y-TAB(300) 및 X-TAB(400)을 통해 구동회로부로 피드백시키는 구조를 갖는다.That is, the present invention provides a dummy on the liquid crystal panel 100 including an active region in which a screen is displayed and a pad region in which a plurality of X-TABs 300 and Y-TABs 400 are connected. A line 200 is formed, and the dummy line 200 is fed back to the driving circuit unit through the Y-TAB 300 and the X-TAB 400.

이때, 상기 더미 라인(200)은 게이트 라인(G1~Gn)과 동일한 방향으로 배선하되, 첫 번째 게이트 라인(G1) 이전이나, N번째 게이트 라인(Gn) 이후의 액정 패널(100) 상에 배선한다. 물론, M번째 게이트 라인과 M+1번째 게이트 라인 사이에 배선하여도 무방하다. 참고로, M은 1과 N 사이의 임의의 정수이다.In this case, the dummy line 200 is wired in the same direction as the gate lines G1 to Gn, but before the first gate line G1 or on the liquid crystal panel 100 after the Nth gate line Gn. do. Of course, you may wire between Mth gate line and M + 1st gate line. For reference, M is any integer between 1 and N.

상기 더미 라인(200)은 Y-TAB(300) 및 X-TAB(400)에까지 연장되며, 상기 패드 영역에는 상기 Y-TAB(300) 및 X-TAB(400)의 더미 라인(200)을 구동회로부까지 연결하기 위한 보조 더미 라인(200a)이 배선된다. The dummy line 200 extends to the Y-TAB 300 and the X-TAB 400, and drives the dummy line 200 of the Y-TAB 300 and the X-TAB 400 in the pad area. The auxiliary dummy line 200a is connected to the circuit part.

이에, 도 7a는 본 발명에 따른 X-TAB에서의 더미 라인의 배선 형태를 설명하기 위한 도면이고, 도 7b는 Y-TAB에서의 더미 라인의 배선 형태를 설명하기 위한 도면이다.Thus, FIG. 7A is a view for explaining the wiring form of the dummy line in the X-TAB according to the present invention, and FIG. 7B is a view for explaining the wiring form of the dummy line in the Y-TAB.

액정 패널(100)의 내부에서 왜곡된 게이트 신호를 구동회로부로 피드백시키기 위해서 X-TAB(400)의 경우, 도 7a에 도시한 바와 같이, 데이터 드라이버 IC(71)의 출력 패드쪽에서 상기 데이터 드라이버 IC(71)의 입력 패드쪽으로 더미 라인(200)을 배선하고, Y-TAB(300)의 경우에는 도 7b와 같이 배선한다.In the case of the X-TAB 400 in order to feed back the distorted gate signal to the driving circuit unit in the liquid crystal panel 100, as shown in FIG. 7A, the data driver IC is disposed on the output pad side of the data driver IC 71. The dummy line 200 is wired to the input pad of 71, and in the case of the Y-TAB 300, it is wired as shown in Fig. 7B.

일반적으로 구동회로부는, 도면에는 도시되지 않았지만, 각종 타이밍 신호 및 데이터 신호를 게이트 드라이버 IC 및 데이터 드라이버 IC로 출력하는 것으로서, 타이밍 컨트롤러, 감마전압 발생부, 전원부 등의 회로들로 구성되어 있다.Generally, although not shown in the drawing, the driving circuit unit outputs various timing signals and data signals to the gate driver IC and the data driver IC, and is composed of circuits such as a timing controller, a gamma voltage generator, and a power supply.

이에, 본 발명의 실시 예에 따른 구동회로부는, 상기의 회로들과 더불어, 왜곡된 게이트 신호 즉, 더미 라인에서 입력되는 피드백 신호를 반전 증폭 또는 감쇄하여 게이트 오프 신호로 출력하는 차동증폭기를 더 포함하여 구성된다.Accordingly, the driving circuit unit according to an exemplary embodiment of the present invention further includes a differential amplifier that inverts, amplifies, or attenuates the distorted gate signal, that is, the feedback signal input from the dummy line, as a gate off signal. It is configured by.

도 8은 본 발명의 구동회로부에 따른 차동증폭기를 도시한 것으로서, 더미 라인(200)을 통해 피드백되는 왜곡된 게이트 신호는 커패시터(C)와 저항(R1)을 거쳐 차동증폭기(81)의 반전 단자(-)로 입력되고, 상기 차동증폭기(81)의 비반전 단자(+)에는 게이트 오프(Gate off) 신호가 입력되며, 최종적으로 상기 차동증폭기(81)의 출력단자를 통해서는 더미 라인(200)을 통해 입력된 게이트 신호가 반전된 신호(왜곡이 보상된 게이트 신호)가 증폭 또는 감쇄되어 출력된다.FIG. 8 illustrates a differential amplifier according to a driving circuit of the present invention, in which a distorted gate signal fed back through a dummy line 200 passes through a capacitor C and a resistor R1 to an inverting terminal of the differential amplifier 81. A negative signal is input, a gate off signal is input to a non-inverting terminal (+) of the differential amplifier 81, and finally, a dummy line 200 is connected to an output terminal of the differential amplifier 81. The amplified or attenuated signal (the distortion-compensated gate signal) is outputted by inverting the gate signal.

이와 같이 본 발명의 실시 예에 따른 액정표시장치는 액정 패널(100) 내부에서 게이트 라인과 데이터 라인의 상호 간섭에 의해 생기는 박막트랜지스터의 게이트 오프 신호의 왜곡을 액정 패널(100) 상에 형성한 더미 라인(200)과, X-TAB(400) 및 Y-TAB(300)을 통해서 구동회로부로 피드백시키고, 이를 구동회로부의 차동증폭기가 반전 증폭 또는 감쇄시켜 출력한다.As described above, the liquid crystal display according to the exemplary embodiment of the present invention has a dummy formed on the liquid crystal panel 100 by distorting the gate-off signal of the thin film transistor caused by mutual interference between the gate line and the data line in the liquid crystal panel 100. The line 200 and the X-TAB 400 and the Y-TAB 300 are fed back to the driving circuit part, and the differential amplifier of the driving circuit part is inverted amplified or attenuated and output.

이때, 상기 차동증폭기(81)에서 출력되는 신호를 게이트 오프 신호로 사용하면, 게이트 오프 신호의 왜곡을 보상하여 안정된 게이트 신호를 액정 패널(100)의 게이트 라인(G1~Gn)으로 인가할 수 있게 된다. In this case, when the signal output from the differential amplifier 81 is used as the gate-off signal, the distortion of the gate-off signal is compensated for so that a stable gate signal can be applied to the gate lines G1 to Gn of the liquid crystal panel 100. do.

이상에서 본 발명에 따른 바람직한 실시 예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시 예를 적절히 변형하여 동일하게 응용할 수가 있음이 명확하다. 따라서 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.Although the preferred embodiments according to the present invention have been described above, it is clear that the present invention may use various changes, modifications, and equivalents, and that the above embodiments may be appropriately modified and applied in the same manner. Accordingly, the above description does not limit the scope of the invention as defined by the limitations of the following claims.

이상에서 상술한 바와 같이, 본 발명의 액정표시장치는 다음과 같은 효과가 있다.As described above, the liquid crystal display of the present invention has the following effects.

게이트 오프 신호의 왜곡으로 인해 데이터 신호가 왜곡되는 것을 방지하여 화면 품위를 개선시킬 수 있다.The display quality can be improved by preventing the data signal from being distorted due to the distortion of the gate-off signal.

별도의 FPC를 사용하지 않으므로 그 만큼 코스트를 절감할 수 있고, FPC 본딩 공정이 필요 없어 공정의 단순화로 인한 수율을 증대시킬 수가 있다.Since it does not use a separate FPC, the cost can be reduced by that amount, and the FPC bonding process is not necessary, so the yield can be increased due to the simplification of the process.

도 1은 종래 기술에 따른 액정표시장치의 구성도.1 is a block diagram of a liquid crystal display device according to the prior art.

도 2는 종래 다른 실시 예에 따른 액정표시장치의 구성도.2 is a block diagram of a liquid crystal display according to another exemplary embodiment of the prior art.

도 3은 도 2에 따른 등가회로도.3 is an equivalent circuit diagram according to FIG.

도 4는 도 2에 따른 패널 구성도.4 is a panel configuration according to FIG.

도 5는 도 2에 따른 게이트 신호 왜곡 정도를 보여주는 도면.5 is a diagram illustrating a degree of distortion of a gate signal according to FIG. 2.

도 6은 본 발명의 실시 예에 따른 액정표시장치의 구성도.6 is a block diagram of a liquid crystal display according to an exemplary embodiment of the present invention.

도 7a 내지 7b는 본 발명의 실시 예에 따른 X-TAB 및 Y-TAB에서의 더미 라인의 배선을 설명하기 위한 도면.7A to 7B are diagrams for explaining the wiring of dummy lines in X-TAB and Y-TAB according to an embodiment of the present invention.

도 8은 본 발명의 액정표시장치에 따른 구동회로의 구성도.8 is a configuration diagram of a driving circuit according to the liquid crystal display of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

100 : 액정 패널 200 : 더미 라인100: liquid crystal panel 200: dummy line

200a : 보조 더미 라인 300 : Y-TAB200a: auxiliary dummy line 300: Y-TAB

400 : X-TAB400: X-TAB

Claims (6)

액정패널 및 상기 액정패널로 각종 구동신호 및 데이터 신호를 인가하는 구동회로부를 포함하는 액정표시장치에 있어서,A liquid crystal display device comprising a liquid crystal panel and a driving circuit unit for applying various driving signals and data signals to the liquid crystal panel. 액티브 영역과 패드 영역으로 정의되는 액정 패널과;A liquid crystal panel defined by an active region and a pad region; 상기 액티브 영역의 액정 패널 상에 제 1 방향으로 형성된 복수의 데이터 라인과;A plurality of data lines formed in a first direction on the liquid crystal panel of the active region; 상기 액티브 영역의 액정 패널 상에 상기 제 1 방향과 교차하는 방향으로 형성된 복수의 게이트 라인과;A plurality of gate lines formed on the liquid crystal panel of the active area in a direction crossing the first direction; 상기 액티브 영역의 액정 패널 상에 형성되며, 상기 액정 패널 상에서 왜곡된 게이트 신호를, 상기 게이트 신호를 출력한 구동회로부로 다시 피드백시키는 더미 라인을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.And a dummy line formed on the liquid crystal panel of the active region and feeding back a distorted gate signal on the liquid crystal panel to a driving circuit unit which outputs the gate signal. 제 1 항에 있어서, 상기 더미 라인은 상기 게이트 라인과 동일한 방향으로 배선하는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the dummy line is wired in the same direction as the gate line. 제 1 항에 있어서, 상기 더미 라인은 상기 복수의 게이트 라인 중 첫 번째 게이트 라인의 전단과, 마지막 번째 게이트 라인 후단과, 첫 번째 게이트 라인과 마지막 번째 게이트 라인 사이의 임의의 게이트 라인 전단 중 어느 한 쪽에 배선하는 것을 특징으로 하는 액정표시장치.The gate line of claim 1, wherein the dummy line is any one of a front end of a first gate line, a rear end of a last gate line, and a front end of any gate line between the first gate line and the last gate line. The liquid crystal display device, characterized in that the wiring to the side. 제 1 항에 있어서, 상기 패드 영역에는 상기 액티브 영역에 형성된 더미 라인을 상기 구동회로부와 연결하기 위한 보조 더미 라인이 형성되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein an auxiliary dummy line is formed in the pad region to connect a dummy line formed in the active region to the driving circuit unit. 제 1 항에 있어서, 상기 더미 라인의 왜곡된 게이트 신호는 상기 패드 영역에 형성된 복수의 Y-TAB 및 X-TAB을 통해 상기 구동회로부로 피드백되는 것을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the distorted gate signal of the dummy line is fed back to the driving circuit unit through a plurality of Y-TABs and X-TABs formed in the pad area. 제 5 항에 있어서, 상기 더미 라인은 상기 Y-TAB 및 X-TAB에까지 연장되며, 상기 연장된 더미 라인은 각 드라이버 IC의 출력 패드쪽에서 입력 패드쪽으로 배선되는 것을 특징으로 하는 액정표시장치.6. The liquid crystal display device according to claim 5, wherein the dummy line extends to the Y-TAB and the X-TAB, and the extended dummy line is wired from an output pad side of each driver IC to an input pad side.
KR1020040013307A 2004-02-27 2004-02-27 Liquid crystal display device KR100663299B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040013307A KR100663299B1 (en) 2004-02-27 2004-02-27 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013307A KR100663299B1 (en) 2004-02-27 2004-02-27 Liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20050087481A true KR20050087481A (en) 2005-08-31
KR100663299B1 KR100663299B1 (en) 2007-01-02

Family

ID=37270744

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013307A KR100663299B1 (en) 2004-02-27 2004-02-27 Liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100663299B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121399B2 (en) 2013-03-27 2018-11-06 American Panel Corporation LCD source driver feedback system and method
CN114005399A (en) * 2021-04-16 2022-02-01 友达光电股份有限公司 Display device and driving method thereof

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10121399B2 (en) 2013-03-27 2018-11-06 American Panel Corporation LCD source driver feedback system and method
US10325538B2 (en) 2013-03-27 2019-06-18 American Panel Corporation LCD source driver feedback system and method
US10467936B2 (en) 2013-03-27 2019-11-05 American Panel Corporation System and method for detecting errors in a source driver
CN114005399A (en) * 2021-04-16 2022-02-01 友达光电股份有限公司 Display device and driving method thereof
CN114005399B (en) * 2021-04-16 2023-12-19 友达光电股份有限公司 Display device and driving method thereof

Also Published As

Publication number Publication date
KR100663299B1 (en) 2007-01-02

Similar Documents

Publication Publication Date Title
JP3920837B2 (en) Liquid crystal display device, manufacturing method thereof, and driving method thereof
US7786960B2 (en) Liquid crystal display and driving method thereof
KR100977218B1 (en) Liquid crystal display of line-on-glass type and driving method thereof
KR20090103190A (en) Display appartus
KR100933447B1 (en) Gate driving method and apparatus of liquid crystal display panel
KR101542239B1 (en) Display device
US7362291B2 (en) Liquid crystal display device
KR102122535B1 (en) Liquid crystal display device inculding common voltage compensation unit
US9311874B2 (en) Power connection structure of driver IC chip
KR20060085289A (en) Dual display device
KR100663299B1 (en) Liquid crystal display device
KR20090114767A (en) Liquid crystal display device
KR100973805B1 (en) Liquid crystal display
JP2005031332A (en) Tft display device
KR101167516B1 (en) Liquid crystal display device
KR101007687B1 (en) Liquid crystal display device
KR100839482B1 (en) Gate driving apparatus and method for liquid crystal display of line on glass type
KR100613654B1 (en) Source Drive Integrated Circuit for LCD AND LCD Having The Same
KR20040077181A (en) Liquid crystal display of line-on-glass type and driving method thereof
KR101083135B1 (en) Liquid crystal display device having compensating circuit of applying common voltage to a common electrode
KR20050000994A (en) Liquid crystal display of line-on-glass type
KR20050032279A (en) Line on glass type liquid crystal display device
KR100943467B1 (en) Liquid Crystal Display of Line-On-Glass Type
KR101147831B1 (en) Liquid crystal display of line on glass type
KR100987673B1 (en) Liquid crystal display of line-on-glass type and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151116

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13