KR20050080797A - Multilayered lc filter array - Google Patents

Multilayered lc filter array Download PDF

Info

Publication number
KR20050080797A
KR20050080797A KR1020040008900A KR20040008900A KR20050080797A KR 20050080797 A KR20050080797 A KR 20050080797A KR 1020040008900 A KR1020040008900 A KR 1020040008900A KR 20040008900 A KR20040008900 A KR 20040008900A KR 20050080797 A KR20050080797 A KR 20050080797A
Authority
KR
South Korea
Prior art keywords
inductor
input
capacitor
layer
electrically connected
Prior art date
Application number
KR1020040008900A
Other languages
Korean (ko)
Other versions
KR100550877B1 (en
Inventor
박광수
오범석
문병철
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020040008900A priority Critical patent/KR100550877B1/en
Publication of KR20050080797A publication Critical patent/KR20050080797A/en
Application granted granted Critical
Publication of KR100550877B1 publication Critical patent/KR100550877B1/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63CSKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00Roller skates; Skate-boards
    • A63C17/22Wheels for roller skates
    • AHUMAN NECESSITIES
    • A63SPORTS; GAMES; AMUSEMENTS
    • A63CSKATES; SKIS; ROLLER SKATES; DESIGN OR LAYOUT OF COURTS, RINKS OR THE LIKE
    • A63C17/00Roller skates; Skate-boards
    • A63C17/04Roller skates; Skate-boards with wheels arranged otherwise than in two pairs
    • A63C17/06Roller skates; Skate-boards with wheels arranged otherwise than in two pairs single-track type
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B60VEHICLES IN GENERAL
    • B60BVEHICLE WHEELS; CASTORS; AXLES FOR WHEELS OR CASTORS; INCREASING WHEEL ADHESION
    • B60B5/00Wheels, spokes, disc bodies, rims, hubs, wholly or predominantly made of non-metallic material
    • B60B5/02Wheels, spokes, disc bodies, rims, hubs, wholly or predominantly made of non-metallic material made of synthetic material

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Filters And Equalizers (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

본 발명은 복수개의 필터가 하나의 패키지에 내장된 적층형 LC 필터 어레이에 관한 것이다. 본 발명은, 일측면에 복수개의 입출력 단자가 형성되고, 그 대향하는 타측면에 동일한 개수의 입출력 단자가 대칭적으로 형성되며, 입출력 단자가 형성되지 않은 측면에 그라운드 단자가 형성된 적층형 LC 필터 어레이에 있어서, 상기 서로 대향하는 한쌍의 입출력 단자에 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제1 인덕터부; 상기 제1 인덕터부에 형성된 인덕터가 연결되지 않은 서로 대향하는 한쌍의 입출력 단자에 그 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제2 인덕터부; 및 상기 그라운드 단자와 전기적으로 연결된 패턴이 형성된 적어도 하나의 그라운드층과, 상기 제1 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층과, 상기 제2 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에서 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층을 갖는 캐패시터부를 포함하며, 상기 제1 인덕터부의 하부에 상기 캐패시터부가 형성되고, 상기 캐패시터부의 하부에 제2 인덕터부가 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이를 제공한다.The present invention relates to a stacked LC filter array in which a plurality of filters are embedded in one package. The present invention is directed to a stacked LC filter array in which a plurality of input / output terminals are formed on one side, and the same number of input / output terminals are symmetrically formed on opposite sides thereof, and a ground terminal is formed on the side where no input / output terminals are formed. A first inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends to the pair of input / output terminals facing each other; A second inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends thereof to a pair of input / output terminals opposed to each other without an inductor formed in the first inductor unit; ; And at least one ground layer having a pattern electrically connected to the ground terminal, and an input / output terminal electrically connected to both ends of the inductor formed at the first inductor, respectively, the capacitance between the connected input / output terminal and the ground layer. A first capacitor layer having a capacitance pattern formed thereon and an input / output terminal electrically connected to both ends of the inductor formed in the second inductor portion, respectively, and having a capacitance pattern forming capacitance between the connected input / output terminal and the ground layer. And a capacitor portion having a second capacitor layer, wherein the capacitor portion is formed under the first inductor portion, and the second inductor portion is formed under the capacitor portion.

Description

적층형 LC 필터 어레이{MULTILAYERED LC FILTER ARRAY} Stacked LC Filter Array {MULTILAYERED LC FILTER ARRAY}

본 발명은 복수개의 필터가 하나의 패키지에 내장된 적층형 LC 필터 어레이에 관한 것으로, 보다 상세하게는 대칭형으로 용량패턴을 형성하여 입력단과 출력단의 구별이 필요하지 않으며, 용량 패턴의 면적과 길이를 용이하게 조절할 수 있고, 넓은 고주파 대역에서 우수한 감쇠특성을 갖는 적층형 LC 필터 어레이에 관한 것이다.The present invention relates to a stacked LC filter array in which a plurality of filters are embedded in one package. More particularly, the present invention relates to a stacked LC filter array, and more particularly, to form a capacitive pattern in a symmetrical manner, and does not require distinction between an input terminal and an output terminal. The present invention relates to a stacked LC filter array, which can be easily adjusted and has excellent attenuation characteristics in a wide high frequency band.

최근에 디지털, 반도체, 전자, 컴퓨터 기술의 급속한 발전으로 전기, 전자 장치의 경량화, 소형화, 고속화와 광대역화가 가능하게 되고, 이들을 작은 구동 에너지로도 동작시킬 수 있는 반면 인위적인 제어가 어려운 자연 현상을 원인으로 하는 미소한 전자파 노이즈에도 민감하게 반응하여 오작동을 일으키게 되고, 많은 전기 전자 장치가 사회 각 분야에 보급됨에 따라 전자파 밀집도가 증가하고 전자파 환경을 나쁘게 만드는 경우가 늘어나 나쁜 환경에 설치된 기기가 원래의 목표대로 동작하지 않아 사회에 혼란을 일으키거나, 인체 장애의 가능성이 제시되고 있는 등 많은 문제점들이 발생되고 있다. 따라서, 최근의 신호 고주파화 추세에 맞춰 넓은 대역의 고주파 영역에 걸쳐 전자파 노이즈 감쇠 효과를 갖는 고성능 노이즈 필터가 요구되고 있는 실정이다.Recent advances in digital, semiconductor, electronic, and computer technologies have made it possible to reduce the weight, size, speed, and bandwidth of electric and electronic devices, and to operate them even with small driving energy. It reacts sensitively to minute electromagnetic wave noise, which causes malfunction, and as many electric and electronic devices are spread in various fields of society, electromagnetic density increases and makes the electromagnetic environment worse. There are many problems such as confusion in society because it does not work as well as the possibility of human handicap. Accordingly, there is a demand for a high performance noise filter having an electromagnetic noise attenuation effect over a wide band of high frequency areas in accordance with the recent trend of signal high frequency.

이와 같은 고주파 노이즈를 제거하기 위해 복수개의 LC 필터를 하나의 칩으로 패키지화한 적층형 LC 필터 어레이가 사용될 수 있다. 종래에는 도 1에 도시된 것과 같은 적층 캐패시터와 적층 인덕터를 이용하여 복수개의 LC필터를 배열시킨 적층형 LC 필터 어레이가 사용되었다. 도 1a에 도시된 바와 같이, 종래의 LC 필터 어레이는 일측면에 복수개의 입력단(i1 내지 i4)과, 그 대향하는 타측면에 복수개의 출력단(o1 내지 o4) 및 나머지 두 개의 측면에 복수개의 그라운드단(g1 내지 g2)을 구비한 패키지 형태를 갖는다. 도 1에 도시한 종래의 LC 필터 어레이는 4개의 LC 필터를 배열한 일례이다. 종래의 LC 필터 어레이는 입력단(i1 내지 i4)과 출력단(o1 내지 o4)이 구별되어야 하므로, 입력단과 출력단의 위치를 구별하기 위한 마크(M)가 필터의 상면의 일측에 구비된다.In order to remove such high frequency noise, a stacked LC filter array in which a plurality of LC filters are packaged into one chip may be used. Conventionally, a stacked LC filter array in which a plurality of LC filters are arranged by using a stacked capacitor and a stacked inductor as shown in FIG. 1 is used. As shown in FIG. 1A, a conventional LC filter array has a plurality of inputs i1 to i4 on one side, a plurality of outputs o1 to o4 on the other side opposite thereto, and a plurality of grounds on the other two sides. It has a package form with stages (g1 to g2). The conventional LC filter array shown in FIG. 1 is an example in which four LC filters are arranged. In the conventional LC filter array, the input stages i1 to i4 and the output stages o1 to o4 should be distinguished, and thus a mark M for distinguishing the positions of the input stage and the output stage is provided on one side of the upper surface of the filter.

도 1b는 도 1에 도시된 종래의 LC 필터 어레이의 등가회로도로서, 종래의 LC 필터 어레이는 양측이 입력단(i1 내지 i4)에 각각 연결된 복수개의 인덕터(L1 내지 L4)와 입력단에 일측이 각각 연결되며 타측은 그라운드단(g1, g2)에 각각 연결된 복수개의 캐패시터(C1 내지 C4)로 구성된다. 도 2에 도시된 종래의 LC 필터 어레이는 4개의 LC 필터가 배열된 형태를 갖는 예이다. 도 2에 도시된 것과 같이 종래의 LC 필터 어레이는 인덕터와 캐패시터의 연결 구조가 대칭적이지 않으므로, 입력단과 출력단이 서로 구별되어야 하는 회로구조를 갖는다.FIG. 1B is an equivalent circuit diagram of the conventional LC filter array shown in FIG. 1. In the conventional LC filter array, a plurality of inductors L1 to L4 connected at both sides to the input terminals i1 to i4 and one side to the input terminal are respectively connected. The other side is composed of a plurality of capacitors (C1 to C4) connected to the ground (g1, g2), respectively. The conventional LC filter array shown in FIG. 2 is an example in which four LC filters are arranged. As shown in FIG. 2, the conventional LC filter array has a circuit structure in which the input terminal and the output terminal are distinguished from each other because the connection structure of the inductor and the capacitor is not symmetrical.

도 1c는 상기 종래의 LC 필터 어레이의 내부 패턴을 도시한 것으로, 최상층에는 입력단과 출력단의 위치를 표시하기 위한 마크층(10)이 형성되며, 상기 마크층(10)의 하부에는 코일 형상을 이루도록 패턴이 형성된 복수개 시트를 적층하여 이루어진 제1 인덕터부(11a)가 형성되며, 상기 제1 인덕터부(11a)의 하부에는 제1 그라운드층(12a)과 상기 제1 그라운드층(12a)의 하부에 복수개의 직사각형 모양 패턴이 형성된 캐패시터층(13)과 상기 캐패시터층(13)의 하부에 제2 그라운드층(12b)이 순차적으로 형성되며, 상기 제2 그라운드층(12b)의 하부에 코일 형상을 이루도록 패턴이 형성된 복수개의 시트를 적층하여 이루어진 제2 인덕터부(11b)가 다시 형성된다. 상기 마크층(10) 제1 인덕터부(11a) 사이와, 상기 제1 인덕터부(11a)와 제1 그라운드층(12a) 사이와, 상기 제2 인덕터부(11b)와 제2 그라운드층(12b) 사이와, 상기 제2 인덕터부(11b)의 하부에는 더미(dummy)층(14)이 형성될 수 있다.FIG. 1C illustrates an internal pattern of the conventional LC filter array. A mark layer 10 is formed on the uppermost layer to indicate positions of an input terminal and an output terminal, and a coil shape is formed below the mark layer 10. A first inductor part 11a formed by stacking a plurality of sheets having a pattern formed thereon is formed, and a first ground layer 12a and a lower portion of the first ground layer 12a are disposed below the first inductor part 11a. The capacitor layer 13 having a plurality of rectangular patterns and the second ground layer 12b are sequentially formed under the capacitor layer 13, and form a coil shape under the second ground layer 12b. The second inductor part 11b formed by stacking a plurality of sheets on which a pattern is formed is formed again. Between the first inductor portion 11a of the mark layer 10, between the first inductor portion 11a and the first ground layer 12a, and the second inductor portion 11b and the second ground layer 12b. ), And a dummy layer 14 may be formed under the second inductor part 11b.

상기 제1 인덕터부(11a)와 제2 인덕터부(11b)는 각각 두 개의 코일을 형성하며, 각 코일의 일단은 상기 캐패시터층(13)에 형성된 하나의 캐패시터 패턴과 함께 LC 필터 어레이의 입력단에 각각 연결되고, 각 코일의 타단은 LC 필터 어레이의 출력단에 각각 연결됨으로써 상기 도 1b에 도시된 것과 같은 회로를 구성하게 된다.The first inductor part 11a and the second inductor part 11b each form two coils, one end of each coil being connected to an input terminal of the LC filter array together with one capacitor pattern formed in the capacitor layer 13. They are each connected, and the other end of each coil is connected to the output end of the LC filter array, respectively, to form a circuit as shown in FIG. 1B.

도 1c에 도시된 것과 같은 종래의 적층형 LC 필터 어레이의 캐패시터층(13)에는 복수개의 캐패시터 패턴이 형성된다. 상기 캐패시터 패턴은 도 1d에 확대 도시된 것과 같이 입력단이 형성되는 변에 연결되도록 비대칭형으로 형성된다.A plurality of capacitor patterns are formed in the capacitor layer 13 of the conventional stacked LC filter array as shown in FIG. 1C. The capacitor pattern is formed asymmetrically so as to be connected to the side where the input terminal is formed, as shown enlarged in FIG. 1D.

이상과 같은 종래의 LC 필터 어레이는 다음과 같은 문제점을 갖는다.The conventional LC filter array as described above has the following problems.

첫째, 입력단과 출력단이 구별되어야 하는 비대칭형으로 패턴이 형성되므로, LC 필터 어레이 제품을 PCB 등에 실장 시 그 방향을 구별하여 맞추어야 하므로 마크를 인식하여 제품의 실장 방향을 결정하기 위한 마크 선별용 센서가 별도로 구비되어야 한다. 따라서, 설비 제작에 있어 비용이 상승하게 되며 작업 공정도 추가되는 문제점이 있다.First, since the pattern is formed in an asymmetric type that requires the input and output terminals to be distinguished, the LC filter array product must be distinguished and aligned when mounting the LC filter array product on a PCB. It must be provided separately. Therefore, there is a problem in that the cost is increased in the production of the equipment and the work process is added.

둘째, 하나의 시트에 복수개의 캐패시터 패턴이 모두 존재하므로, 필요에 따라 보다 고용량의 제품 구현을 위해서 캐패시터 패턴의 면적과 길이를 조절하는데 한계를 갖는 문제점이 있다.Second, since a plurality of capacitor patterns are all present in one sheet, there is a problem that there is a limit in adjusting the area and length of the capacitor pattern to realize a higher capacity product, if necessary.

셋째, 캐패시터 패턴의 신호 입력이 일측에만 형성되어 있어 제품의 감쇠특성이 제품이 놓여지는 방향에 따라 차이가 발생할 수 있으며, 인덕터 패턴이 형성하는 코일의 자로경(磁路徑) 내에서 캐패시터 단자들의 위치가 상이하여 기생용량의 영향 정도 차이로 단자간 용량값의 편차가 발생하는 문제점이 있다.Third, since the signal input of the capacitor pattern is formed only on one side, the attenuation characteristic of the product may vary depending on the direction in which the product is placed, and the position of the capacitor terminals within the magnetic path diameter of the coil formed by the inductor pattern. There is a problem that the difference in capacitance value between terminals due to the difference in the degree of influence of the parasitic capacitance is different.

넷째, 고주파 영역에서 캐패시터에 기생하는 기생 인덕터 성분으로 인해 감쇠특성이 열화되는 문제점이 있다. 도 2는 종래의 LC 필터 어레이의 감쇠특성을 나타내는 그래프이다. 도 2에 도시된 것과 같이, 종래의 LC 필터 어레이는 약 1.4GHz 내지 2.0GHz에서 2차 공진이 발생(A)하여 감쇠특성이 열화되었다. 이와 같은 2차 공진은 기생 인덕터 성분에 의한 것으로 이로 인해 종래의 LC 필터 어레이는 1,4GHz 이상의 고주파 영역에서 필터로 사용하기에 부적합한 문제점이 있다.Fourth, there is a problem in that the attenuation characteristics deteriorate due to parasitic inductor components parasitic to the capacitor in the high frequency region. 2 is a graph showing attenuation characteristics of a conventional LC filter array. As shown in FIG. 2, the conventional LC filter array has a second-order resonance (A) at about 1.4 GHz to 2.0 GHz, resulting in deterioration of attenuation characteristics. Such secondary resonance is caused by a parasitic inductor component, which causes the conventional LC filter array to be unsuitable for use as a filter in the high frequency region of 1,4 GHz or more.

본 발명은 상기 문제점을 해결하기 위해 안출된 것으로, 그 목적은 대칭형으로 패턴을 형성하여 입력단과 출력단의 구별이 필요하지 않으며, 캐패시터 패턴의 면적과 길이를 용이하게 조절할 수 있고, 복수개의 캐패시터 사이의 용량값 편차를 감소시킬 수 있으며, 분포정수형으로 입력단과 출력단 임피던스변화에 따라 감쇠특성이 크게 변하지 않으면서 넓은 고주파 대역에서 우수한 감쇠특성을 갖는 적층형 LC 필터 어레이를 제공하는데 있다. The present invention has been made to solve the above problems, its purpose is to form a pattern in a symmetrical form does not need to distinguish between the input terminal and the output terminal, it is possible to easily adjust the area and length of the capacitor pattern, The present invention provides a stacked LC filter array having excellent attenuation characteristics in a wide frequency range without reducing attenuation characteristic due to changes in input and output impedances.

상기 기술적 과제를 달성하기 위해 본 발명은, 일측면에 복수개의 입출력 단자가 형성되고, 그 대향하는 타측면에 동일한 개수의 입출력 단자가 대칭적으로 형성되며, 입출력 단자가 형성되지 않은 측면에 그라운드 단자가 형성된 적층형 LC 필터 어레이에 있어서,In order to achieve the above technical problem, the present invention, a plurality of input and output terminals are formed on one side, the same number of input and output terminals are formed symmetrically on the other side of the opposite side, the ground terminal on the side where the input and output terminals are not formed In the stacked LC filter array,

상기 서로 대향하는 한쌍의 입출력 단자에 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제1 인덕터부;A first inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends to the pair of input / output terminals facing each other;

상기 제1 인덕터부에 형성된 인덕터가 연결되지 않은 서로 대향하는 한쌍의 입출력 단자에 그 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제2 인덕터부; 및A second inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends thereof to a pair of input / output terminals opposed to each other without an inductor formed in the first inductor unit; ; And

상기 그라운드 단자와 전기적으로 연결된 패턴이 형성된 적어도 하나의 그라운드층과, 상기 제1 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층과, 상기 제2 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에서 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층을 갖는 캐패시터부를 포함하며,At least one ground layer having a pattern electrically connected to the ground terminal, and an input / output terminal electrically connected to both ends of the inductor formed at the first inductor, respectively, and forming a capacitance between the connected input / output terminal and the ground layer. A first capacitor layer having a capacitance pattern formed thereon and an input / output terminal electrically connected to both ends of the inductor formed in the second inductor unit, the first capacitor layer having a capacitance pattern forming capacitance between the connected input / output terminal and the ground layer. A capacitor portion having two capacitor layers,

상기 제1 인덕터부의 하부에 상기 캐패시터부가 형성되고, 상기 캐패시터부의 하부에 제2 인덕터부가 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이를 제공한다.The capacitor part is formed under the first inductor part, and the second inductor part is formed under the capacitor part.

상기 본 발명에 따른 적층형 LC 필터 어레이에서, 상기 용량 패턴은, 서로 대향하는 한쌍의 입출력 단자에 각각 연결되고, 서로 대칭인 형상을 갖는 것이 바람직하며, 상기 용량패턴은, 해당 용량패턴과 연결된 입출력 단자에 전기적으로 연결된 인덕터가 형성하는 자로경 내에 위치하도록 형성되는 것이 바람직하다.In the stacked LC filter array according to the present invention, the capacitance pattern is connected to a pair of input / output terminals facing each other, and preferably has a symmetrical shape, and the capacitance pattern is an input / output terminal connected to the corresponding capacitance pattern. It is preferably formed so as to be located within the magnetic path formed by the inductor electrically connected to the.

그리고, 상기 그라운드층은, 상기 제1 캐패시터층의 상부에 형성되는 제1 그라운드층과, 상기 제1 캐패시터층과 제2 캐패시터층 사이에 형성되는 제2 그라운드층 및 상기 제2 캐패시터층 하부에 형성되는 제3 그라운드층을 포함하는 것이 바람직하다.The ground layer may include a first ground layer formed on the first capacitor layer, a second ground layer formed between the first capacitor layer and the second capacitor layer, and a lower portion of the second capacitor layer. It is preferred to include a third ground layer to be.

그리고, 상기 제1 인덕터부의 인덕터와 상기 제2 인덕터부의 인덕터는 서로 이웃하는 단자에 연결되는 것이 바람직하며, 상기 인덕터는, 상기 인덕터가 생성하는 자속이 상기 적어도 하나의 그라운드층을 향하도록 형성되는 것이 바람직하다.The inductor of the first inductor and the inductor of the second inductor may be connected to adjacent terminals. The inductor may be formed such that magnetic flux generated by the inductor is directed toward the at least one ground layer. desirable.

이하, 첨부된 도면을 참조하여 본 발명의 일실시형태를 보다 상세하게 설명하기로 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3a는 4개의 LC필터를 내장한 적층형 LC 필터 어레이의 외관 사시도이며, 도 3b는 본 발명에 따른 적층형 LC 필터 어레이의 등가회로도이다. 도 3a 및 도 3b를 참조하면, 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이는 일측면에 복수개의 입출력 단자(t1 내지 t4)가 형성되고, 그 대향하는 타측면에 동일한 개수의 입출력 단자(t1' 내지 t4')가 대칭적으로 형성되며, 입출력 단자(t1 내지 t4, t1' 내지 t4')가 형성되지 않은 측면에 그라운드 단자(g1, g2)가 형성된 적층형 LC 필터 어레이로서, 상기 서로 대향하는 한쌍의 입출력 단자에 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제1 인덕터부(31a)와, 상기 제1 인덕터부(31a)에 형성된 인덕터가 연결되지 않은 서로 대향하는 한쌍의 입출력 단자에 그 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제2 인덕터부(31b) 및 상기 그라운드 단자와 전기적으로 연결된 패턴이 형성된 세 개의 그라운드층(32a, 32b, 32c)과, 상기 제1 인덕터부(31a)에 형성된 인덕터가 연결된 각 입출력 단자에 연결되며 상기 그라운드층(32a, 32b, 32c) 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층(33a)과, 상기 제2 인덕터부(31b)에 형성된 인덕터가 연결된 각 입출력 단자에 연결되며 상기 그라운드층(32a, 32b, 32c) 사이에서 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층(33b)을 포함하며, 상기 제1 인덕터부(31a)와 제2 인덕터부(31b) 사이에 형성되는 캐패시터부를 포함하는 적층형 LC 필터 어레이를 제공한다.3A is an external perspective view of a stacked LC filter array incorporating four LC filters, and FIG. 3B is an equivalent circuit diagram of a stacked LC filter array according to the present invention. 3A and 3B, in the stacked LC filter array according to the exemplary embodiment of the present invention, a plurality of input / output terminals t1 to t4 are formed on one side thereof, and the same number of input and output terminals A stacked LC filter array in which t1 'to t4' are formed symmetrically, and ground terminals g1 and g2 are formed on side surfaces where the input / output terminals t1 to t4 and t1 'to t4' are not formed. A first inductor portion 31a formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends to a pair of input / output terminals, and formed in the first inductor portion 31a. At least one sheet having a predetermined conductive pattern for forming at least one inductor electrically connected at both ends thereof is laminated on a pair of input / output terminals facing each other without an inductor connected thereto. A plurality of ground layers 32a, 32b, and 32c having a pattern electrically connected to the grounded second inductor portion 31b and the ground terminal, and to each input / output terminal to which the inductor formed in the first inductor portion 31a is connected. A first capacitor layer 33a having a capacitance pattern formed therebetween to form a capacitance between the ground layers 32a, 32b, and 32c, and an inductor formed in the second inductor portion 31b. And a second capacitor layer 33b having a capacitance pattern forming a capacitance between the ground layers 32a, 32b, and 32c, and formed between the first inductor portion 31a and the second inductor portion 31b. Provided is a stacked LC filter array comprising a capacitor portion.

도 2a에 도시된 바와 같이, 본 실시형태의 외관은, 적층형 LC 필터 어레이의 일측면에 4개의 입출력 단자(t1 내지 t4)가 형성되고 대항하는 타측면에 대칭적으로 4개의 입출력 단자(t1' 내지 t4')가 형성된다. 그리고, 입출력 단자가 형성되지 않은 측면에는 그라운드 단자(g1, g2)가 각각 형성된다.As shown in Fig. 2A, the appearance of the present embodiment is that four input / output terminals t1 to t4 are formed on one side of the stacked LC filter array and four input / output terminals t1 'are symmetrically on the other side facing the stacked LC filter array. To t4 ') are formed. Ground terminals g1 and g2 are formed on the side surfaces on which the input / output terminals are not formed.

도 2b에 도시된 바와 같이, 본 실시형태의 내부는 제1 인덕터부(31a)와, 제2 인덕터부(31b)와, 캐패시터부(32a, 32b, 32c,33a, 33b)로 이루어진다. 상기 제1 인덕터부(31a)는, 대향하는 한쌍의 입출력 단자(t1과 t1', t3과 t3')에 양단이 전기적으로 연결된 두 개의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진다. 즉 제1 인덕터부(31a)에서 형성되는 두 개의 인덕터 중 하나 인덕터는 그 양단이 입출력 단자(t1, t1')에 연결되고, 나머지 하나의 인덕터는 그 양단이 입출력 단자(t3, t3')에 연결된다.As shown in Fig. 2B, the interior of the present embodiment includes a first inductor portion 31a, a second inductor portion 31b, and capacitor portions 32a, 32b, 32c, 33a, and 33b. The first inductor part 31a is formed by stacking one or more sheets having a predetermined conductive pattern forming two inductors electrically connected at both ends to a pair of opposing input / output terminals t1 and t1 'and t3 and t3'. It is done by That is, one of the two inductors formed in the first inductor unit 31a has both ends connected to the input / output terminals t1 and t1 ', and the other inductor has both ends connected to the input / output terminals t3 and t3'. Connected.

마찬가지로, 제2 인덕터부(31b)에 형성되는 두 개의 인덕터 중 하나의 인덕터는 그 양단이 입출력 단자(t2, t2')에 연결되고, 나머지 하나의 인덕터는 그 양단이 입출력 단자(t4, t4')에 연결된다.Similarly, one inductor of two inductors formed in the second inductor part 31b is connected at both ends thereof to the input / output terminals t2 and t2 ', and the other inductor is connected at both ends thereof to the input / output terminals t4 and t4'. )

이와 같이, 제1 인덕터부(31a)의 인덕터가 연결된 입출력 단자(t1과 t1', t3과 t3')와 제2 인덕터부(31b)의 인덕터가 연결된 입출력 단자(t2, t2', t4, t4')는 서로 이웃하도록 형성되는 것이 바람직하다. 다시 말하면, 첫 번째 단자쌍(t1, t1')에 연결되는 인덕터는 제1 인덕터부에 형성되고, 상기 첫 번째 단자쌍(t1, t1')에 이웃하는 두 번째 단자쌍(t2, t2')에 연결되는 인덕터는 제2 인덕터부에 형성되고, 상기 두 번째 단자쌍(t2, t2')에 이웃하는 세 번째 단자쌍(t3, t3')에 연결되는 인덕터는 제1 인덕터부에 형성되고, 상기 세 번째 단자쌍(t3, t3')에 이웃하는 네 번째 단자쌍(t4, t4')에 연결되는 인덕터는 제2 인덕터부에 형성되는 것이 바람직하다. 이는 인덕터 간의 거리를 최대한 이격시켜 인덕터 패턴 구조가 신호간섭(crosstalk)을 방지할 수 있도록 하기 위한 것이다.As such, the input / output terminals t1 and t1 ', t3 and t3' to which the inductor of the first inductor unit 31a is connected, and the input / output terminals t2, t2 ', t4 and t4 to which the inductor of the second inductor unit 31b is connected. ') Is preferably formed to be adjacent to each other. In other words, an inductor connected to the first terminal pair t1 and t1 'is formed in the first inductor portion, and the second terminal pair t2 and t2' neighboring the first terminal pair t1 and t1 '. The inductor connected to is formed in the second inductor portion, the inductor connected to the third terminal pair (t3, t3 ') adjacent to the second terminal pair (t2, t2') is formed in the first inductor portion, The inductor connected to the fourth terminal pair t4 and t4 'adjacent to the third terminal pair t3 and t3' is preferably formed in the second inductor unit. This is to allow the inductor pattern structure to prevent crosstalk by spacing the distance between the inductors as much as possible.

또한, 상기 인덕터부(31a, 31b)에 형성되는 인덕터는, 각 인덕터가 생성하는 자속이 그라운드층을 향하도록 권선의 방향을 형성하는 것이 바람직하다. 이는 인덕터에서 발생되는 자력선이 모두 그라운드층 방향으로 흘러 그라운드층을 통해 빠져나가게 함으로써 인접 부품에 대한 영향을 최소화시키기 위한 것이다.In addition, the inductors formed in the inductor sections 31a and 31b preferably form winding directions so that the magnetic flux generated by each inductor faces the ground layer. This is to minimize the influence on adjacent components by allowing all magnetic lines generated in the inductor to flow toward the ground layer and exit through the ground layer.

그리고, 캐패시터부는, 그라운드 단자와 전기적으로 연결된 패턴이 형성된 세 개의 그라운드층(32a, 32b, 32c)과, 상기 제1 인덕터부(31a)에 형성된 인덕터가 연결된 각 입출력 단자(t1, t1', t3, t3')에 연결되며 상기 그라운드층(32a, 32b) 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층(33a)과, 상기 제2 인덕터부(31b)에 형성된 인덕터가 연결된 각 입출력 단자(t2, t2', t4, t4')에 연결되며 상기 그라운드층(32b, 32c) 사이에서 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층(33b)으로 이루어진다. 상기 그라운드층(32a, 32b, 32c)은 제1 그라운드층(32a), 제2 그라운드층(32b) 및 제3 그라운드층(32c)의 세 개 층으로 이루어질 수 있으며, 제1 캐패시터층(31a)은 제1 그라운드층(32a)과 제2 그라운드층(32b) 사이에 위치하고, 제2 캐패시터층(31b)은 제2 그라운드층(32b)과 제3 그라운드층(32c) 사이에 위치하는 것이 바람직하다. 상기 캐패시터부는 상기 제1 인덕터부(31a)와 제2 인덕터부(31b) 사이에 형성된다.The capacitor unit includes three ground layers 32a, 32b, and 32c having patterns electrically connected to the ground terminals, and each input / output terminal t1, t1 ', t3 to which the inductor formed in the first inductor unit 31a is connected. , t3 ') and each input / output terminal having a first capacitor layer 33a having a capacitance pattern formed therebetween to form a capacitance between the ground layers 32a and 32b, and an inductor formed in the second inductor portion 31b. and a second capacitor layer 33b connected to (t2, t2 ', t4, t4') and having a capacitance pattern forming a capacitance between the ground layers 32b and 32c. The ground layers 32a, 32b, and 32c may be formed of three layers of the first ground layer 32a, the second ground layer 32b, and the third ground layer 32c, and the first capacitor layer 31a. Is located between the first ground layer 32a and the second ground layer 32b, and the second capacitor layer 31b is preferably located between the second ground layer 32b and the third ground layer 32c. . The capacitor portion is formed between the first inductor portion 31a and the second inductor portion 31b.

도 3d에 확대되어 도시된 바와 같이, 상기 제1 캐패시터층(33a) 및 제2 캐패시터층(33b)에는 각각 4개의 용량 패턴이 형성된다. 상기 제1 인덕터부(31a)에 형성된 두 개의 인덕터 중 하나의 인덕터와 연결된 입출력 단자(t1, t1')에 서로 대칭되는 형상을 갖는 용량 패턴(C1, C1')이 각각 연결되고, 나머지 하나의 인덕터와 연결된 입출력 단자(t3, t3')에 서로 대칭되는 형상을 갖는 용량 패턴(C3, C3')이 각각 연결된다. 마찬가지로, 상기 제2 인덕터부(31b)에 형성된 두 개의 인덕터 중 하나의 인덕터와 연결된 입출력 단자(t2, t2')에 서로 대칭되는 형상을 갖는 용량 패턴(C2, C2')이 각각 연결되고, 나머지 하나의 인덕터와 연결된 입출력 단자(t4, t4')에 서로 대칭되는 형상을 갖는 용량 패턴(C4, C4')이 각각 연결된다. As shown in an enlarged view in FIG. 3D, four capacitor patterns are formed in the first capacitor layer 33a and the second capacitor layer 33b, respectively. Capacitive patterns C1 and C1 'having symmetrical shapes are connected to input / output terminals t1 and t1' connected to one of the two inductors formed in the first inductor part 31a, respectively. Capacitive patterns C3 and C3 'having symmetrical shapes are connected to the input / output terminals t3 and t3' connected to the inductor, respectively. Similarly, capacitive patterns C2 and C2 'having symmetrical shapes are connected to input / output terminals t2 and t2' connected to one of the two inductors formed in the second inductor part 31b, respectively. Capacitive patterns C4 and C4 'having symmetrical shapes are connected to input / output terminals t4 and t4' connected to one inductor, respectively.

이와 같이, 상기 용량패턴은 각각의 입출력 단자에 하나씩 연결되며, 두 개의 캐패시터층의 일측에 두 개씩 형성되며 대향하는 일측에 형성된 용량패턴과 대칭을 이룬다. 종래의 적층형 LC 필터 어레이에서 사용되는 캐패시터층(도 1d 참조)과 비교했을 때, 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이에 사용되는 캐패시터층에는, 캐패시터층을 두 개 사용하고 각 캐패시터층의 양측에 두 개씩 캐패시터를 대칭적으로 형성함으로써, 인덕터의 양단에 연결된 단자에 방향성을 제거하였으며, 용량패턴이 형성될 수 있는 면적을 보다 넓게 확보할 수 있다.As described above, the capacitor patterns are connected to each input / output terminal one by one, and two capacitor layers are formed on one side of the two capacitor layers and are symmetrical with the capacitance patterns formed on the opposite side. Compared to the capacitor layer used in the conventional stacked LC filter array (see FIG. 1D), the capacitor layer used in the stacked LC filter array according to the embodiment of the present invention uses two capacitor layers and each capacitor layer is used. By symmetrically forming two capacitors on each side of the circuit, directionality is removed from the terminals connected to both ends of the inductor, and the area where the capacitor pattern can be formed can be secured more widely.

또한, 상기 용량패턴은 해당 용량패턴이 연결된 입출력 단자와 전기적으로 연결된 인덕터의 자로경(磁路徑) 내에 위치하도록 형성되는 것이 바람직하다. 다시 말하면, 본 발명에 따른 적층형 LC 필터 어레이를 구성하는 복수개의 필터 중, 하나의 필터는 하나의 인덕터와 두 개의 용량패턴으로 구성되는데, 용량패턴이 형성되는 영역은 그 용량패턴이 구성하는 필터에 속하는 인덕터의 자로경 내에 위치하도록 형성되는 것이 바람직하다. 이는, 타 인덕터의 자로경 내에 용량 패턴이 위치하게 되면, 타 인덕터로부터 기생하는 용량성분이 부가적으로 더 가해지므로 단자간 주파수 특성의 편차를 유발시킬 가능성이 있고, 타 필터의 캐패시턴스가 변경될 수 있기 때문이다.In addition, the capacitance pattern is preferably formed to be located within the magnetic path diameter of the inductor electrically connected to the input and output terminals connected to the capacitance pattern. In other words, of the plurality of filters constituting the stacked LC filter array according to the present invention, one filter is composed of one inductor and two capacitance patterns, and the region in which the capacitance pattern is formed is applied to the filter of the capacitance pattern. It is preferably formed to be located within the magnetic path diameter of the belonging inductor. This is because when the capacitance pattern is located in the magnetic path diameter of another inductor, parasitic components that are parasitic from the other inductor are additionally added, which may cause variation in frequency characteristics between terminals, and the capacitance of the other filter may be changed. Because there is.

이상과 같이 구성되는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 등가회로도가 도 3c에 도시된다. 도 3c에 도시된 바와 같이 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이는 4개의 필터를 포함하며, 각기 하나의 필터는 서로 대향하는 한쌍의 입출력 단자에 연결된 하나의 인덕터와 양 입출력 단자에 그라운드 사이에 각각 하나씩 연결된 두 개의 캐패시터로 구성된다. 이와 같은 구성에서, 필터는 대칭되는 회로구조를 가지므로 입력단자와 출력단자를 따로 구별할 필요가 없다. 따라서, 종래의 LC 필터 어레이와 같이 방향을 구별하기 위한 마크를 형성할 필요가 없으며, 제품을 PCB 등에 실장 시 마크 선별용 센서를 별도로 구비할 필요가 없다. 또한, 캐패시터-인덕터-캐패시터의 2중 병렬구조로 분포정수형 형태를 가지므로 회로 상에서 입출력단의 임피던스 차이가 존재하는 경우에도 감쇠특성이 크게 변동되지 않는다.An equivalent circuit diagram of a stacked LC filter array according to an embodiment of the present invention configured as described above is shown in FIG. 3C. As shown in FIG. 3C, a stacked LC filter array according to an exemplary embodiment of the present invention includes four filters, and each filter includes one inductor connected to a pair of input / output terminals facing each other, and a ground at both input / output terminals. It consists of two capacitors connected to each other. In such a configuration, the filter has a symmetric circuit structure, and thus it is not necessary to distinguish between the input terminal and the output terminal. Therefore, it is not necessary to form a mark for distinguishing directions as in the conventional LC filter array, and it is not necessary to separately provide a mark sorting sensor when the product is mounted on a PCB or the like. In addition, since the capacitor-inductor-capacitor has a double parallel structure and has a distributed constant type, the attenuation characteristic does not change significantly even when an impedance difference between the input and output terminals is present in the circuit.

도 4는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 감쇠특성 그래프이다. 종래의 LC 필터 어레이의 감쇠특성(도 2 참조)과 비교해 볼 때, 종래의 LC 필터 어레이는 약 1.4GHz 내지 2.0GHz 영역에서 2차 공진이 발생하여 감쇠특성이 불량하였으나, 본 발명에 따른 적층형 LC 필터 어레이의 감쇠특성은 도 4의 'A'에 나타난 바와 같이 약 1.4GHz 내지 2.0GHz 영역에서 거의 2차 공진이 발생하지 않았다. 4 is a graph of attenuation characteristics of a stacked LC filter array according to an embodiment of the present invention. Compared with the attenuation characteristics of the conventional LC filter array (see FIG. 2), the conventional LC filter array has a poor attenuation due to the second-order resonance in the region of about 1.4 GHz to 2.0 GHz, but the stacked LC according to the present invention. As shown in 'A' of FIG. 4, the filter array has almost no second-order resonance in the region of about 1.4 GHz to 2.0 GHz.

종래의 LC 필터 어레이의 경우 하나의 인덕터에 병렬로 하나의 캐패시터가 연결되는 구조이기 때문에 주파수가 증가함에 따라 인덕터에 의한 1차 공진이 발생한 이후 주파수가 더 높은 영역에서 캐패시터에 기생하는 인덕턴스에 의해 2차 공진이 발생하게 된다. 반면, 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이는 인덕터의 양단에 각각 캐패시터가 병렬로 연결되고 하나의 인덕터에 그 양단에 병렬 연결된 두 개의 캐패시터만이 위치하는 구조로 내부 패턴이 형성되므로 기생 인덕턴스에 의한 2차 공진의 효과는 크게 감소하게 되어 광대역에 걸친 감쇠가 이루어 질 수 있다.In the conventional LC filter array, since one capacitor is connected in parallel to one inductor, as the frequency increases, after the first resonance by the inductor occurs, the inductance parasitic to the capacitor in the region where the frequency is higher is 2 Differential resonances occur. On the other hand, the stacked LC filter array according to an embodiment of the present invention has a structure in which capacitors are connected in parallel at both ends of the inductor and only two capacitors connected in parallel to one end of the inductor are formed so that the internal pattern is parasitic. The effect of secondary resonances due to inductance is greatly reduced and attenuation over broadband can be achieved.

이상에서 일실시형태를 통해 설명한 바와 같이, 본 발명에 따른 적층형 LC 필터 어레이는 단자의 방향성을 제거할 수 있고, 제한된 영역 내에서 보다 용이하게 용량패턴의 면적과 길이를 조절할 수 있으며, 하나의 인덕터에 2개의 캐패시터가 병렬로 연결되어 있어 필터에 노이즈가 유입될 경우, 인덕터, 캐패시터를 거쳐 1차로 필터링되지 못하고 그대로 통과하는 고주파 노이즈를 한번 더 바이패스(bypass) 시킬 수 있고, 인덕터에 의한 2차 공진이 상당량 억제될 수 있어 광대역에서 양호한 감쇠특성을 갖는다.As described through the above embodiment, the stacked LC filter array according to the present invention can remove the directivity of the terminal, can easily adjust the area and the length of the capacitance pattern within the limited area, and one inductor When two capacitors are connected in parallel to each other and noise is introduced into the filter, high-frequency noise that passes through the inductor and the capacitor without being filtered first can be bypassed once more, and the secondary of the inductor Resonance can be suppressed to a large extent, resulting in good attenuation characteristics at broadband.

이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.As such, the present invention is not limited by the above-described embodiments and the accompanying drawings, and is intended to be limited by the appended claims, and various forms of substitution may be made without departing from the technical spirit of the present invention described in the claims. It will be apparent to one of ordinary skill in the art that modifications, variations and variations are possible.

상술한 바와 같이, 본 발명에 따르면, 적층형 LC 필터 신호 단자의 입출력을 구별할 필요가 없어 방향성이 제거되므로, 별도의 방향 표시 마크를 형성할 필요가 없으며, 이로 인해 제품 실장시 마크 선별용 센서 등을 사용할 필요가 없으므로, 제품 자체의 제조단가 및 이후 적용 공정을 단순화시킬 수 있는 효과가 있다. 또한, 적층형 LC 필터 어레이 내부의 캐패시터 패턴의 면적과 길이를 용이하게 조절하여 필요에 따라 원하는 캐패시턴스를 구현할 수 있고, 복수개의 캐패시터 사이의 용량값 편차를 감소시킬 수 있는 효과가 있다. 또한, 내부구조상 분포정수형 형태를 가지므로 입출력단 회로 임피던스의 차이에 의한 감쇠특성의 열화를 억제할 수 있으며, 넓은 고주파 대역에서 우수한 감쇠특성을 얻을 수 있는 우수한 효과가 있다.As described above, according to the present invention, since it is not necessary to distinguish the input / output of the stacked LC filter signal terminal, the directionality is removed, and thus it is not necessary to form a separate direction indication mark. Since there is no need to use, there is an effect that can simplify the manufacturing cost and subsequent application process of the product itself. In addition, by easily adjusting the area and length of the capacitor pattern in the stacked LC filter array, it is possible to implement the desired capacitance as needed, it is possible to reduce the variation in capacitance value between the plurality of capacitors. In addition, since the internal structure has a distributed constant type, the deterioration of the attenuation characteristic due to the difference in the input / output circuit impedance can be suppressed, and an excellent attenuation characteristic can be obtained in a wide high frequency band.

도 1a는 종래의 적층형 LC 필터 어레이의 외관 사시도이다.1A is an external perspective view of a conventional stacked LC filter array.

도 1b는 종래의 적층형 LC 필터 어레이의 등가회로도이다.1B is an equivalent circuit diagram of a conventional stacked LC filter array.

도 1c는 종래의 적층형 LC 필터 어레이의 패턴도이다.1C is a pattern diagram of a conventional stacked LC filter array.

도 1d는 종래의 적층형 LC 필터 어레이의 캐패시터 패턴의 확대도이다.1D is an enlarged view of a capacitor pattern of a conventional stacked LC filter array.

도 2는 종래의 적층형 LC 필터 어레이의 감쇠특성 그래프이다.2 is a graph of attenuation characteristics of a conventional stacked LC filter array.

도 3a는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 외관 사시도이다.3A is an external perspective view of a stacked LC filter array according to an embodiment of the present invention.

도 3b는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 패턴도이다.3B is a pattern diagram of a stacked LC filter array in accordance with one embodiment of the present invention.

도 3c는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 등가회로도이다.3C is an equivalent circuit diagram of a stacked LC filter array in accordance with one embodiment of the present invention.

도 3d는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 캐패시터 패턴의 확대도이다.3D is an enlarged view of a capacitor pattern of a stacked LC filter array in accordance with one embodiment of the present invention.

도 4는 본 발명의 일실시형태에 따른 적층형 LC 필터 어레이의 감쇠특성 그래프이다.4 is a graph of attenuation characteristics of a stacked LC filter array according to an embodiment of the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

31a, 31b : 인덕터부 32a, 32b, 32c : 그라운드층31a, 31b: inductor section 32a, 32b, 32c: ground layer

33a, 33b : 캐패시터층33a, 33b: capacitor layer

Claims (7)

일측면에 복수개의 입출력 단자가 형성되고, 그 대향하는 타측면에 동일한 개수의 입출력 단자가 대칭적으로 형성되며, 입출력 단자가 형성되지 않은 측면에 그라운드 단자가 형성된 적층형 LC 필터 어레이에 있어서,In a stacked LC filter array in which a plurality of input / output terminals are formed on one side, the same number of input / output terminals are symmetrically formed on the other side thereof opposite, and a ground terminal is formed on the side where the input / output terminal is not formed. 상기 서로 대향하는 한쌍의 입출력 단자에 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제1 인덕터부;A first inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends to the pair of input / output terminals facing each other; 상기 제1 인덕터부에 형성된 인덕터가 연결되지 않은 서로 대향하는 한쌍의 입출력 단자에 그 양단이 전기적으로 연결된 적어도 하나의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제2 인덕터부; 및A second inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming at least one inductor electrically connected at both ends thereof to a pair of input / output terminals opposed to each other without an inductor formed in the first inductor unit; ; And 상기 그라운드 단자와 전기적으로 연결된 패턴이 형성된 적어도 하나의 그라운드층과, 상기 제1 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층과, 상기 제2 인덕터부에 형성된 인덕터의 양단이 연결된 입출력 단자에 각각 전기적으로 연결되며, 연결된 입출력 단자와 상기 그라운드층 사이에서 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층을 갖는 캐패시터부를 포함하며,At least one ground layer having a pattern electrically connected to the ground terminal, and an input / output terminal electrically connected to both ends of the inductor formed at the first inductor, respectively, and forming a capacitance between the connected input / output terminal and the ground layer. A first capacitor layer having a capacitance pattern formed thereon and an input / output terminal electrically connected to both ends of the inductor formed in the second inductor unit, the first capacitor layer having a capacitance pattern forming capacitance between the connected input / output terminal and the ground layer. A capacitor portion having two capacitor layers, 상기 제1 인덕터부의 하부에 상기 캐패시터부가 형성되고, 상기 캐패시터부의 하부에 제2 인덕터부가 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이.And the capacitor portion is formed under the first inductor portion, and the second inductor portion is formed under the capacitor portion. 제1항에 있어서, 상기 용량 패턴은,The method of claim 1, wherein the capacitance pattern, 서로 대향하는 한쌍의 입출력 단자에 각각 연결되고, 서로 대칭인 형상을 갖는 것을 특징으로 하는 적층형 LC 필터 어레이.A stacked LC filter array, each connected to a pair of input / output terminals facing each other, and having a symmetrical shape. 제1항에 있어서, 상기 용량패턴은,The method of claim 1, wherein the capacitance pattern, 해당 용량패턴과 연결된 입출력 단자에 전기적으로 연결된 인덕터가 형성하는 자로경 내에 위치하도록 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이.Stacked LC filter array, characterized in that formed in the magnetic path diameter formed by the inductor electrically connected to the input and output terminals connected to the capacitance pattern. 제1항에 있어서, 상기 그라운드층은,The method of claim 1, wherein the ground layer, 상기 제1 캐패시터층의 상부에 형성되는 제1 그라운드층;A first ground layer formed on the first capacitor layer; 상기 제1 캐패시터층과 제2 캐패시터층 사이에 형성되는 제2 그라운드층; 및A second ground layer formed between the first capacitor layer and the second capacitor layer; And 상기 제2 캐패시터층 하부에 형성되는 제3 그라운드층을 포함하는 것을 특징으로 하는 적층형 LC 필터 어레이.And a third ground layer formed under the second capacitor layer. 제1항에 있어서,The method of claim 1, 상기 제1 인덕터부의 인덕터와 상기 제2 인덕터부의 인덕터는 서로 이웃하는 단자에 연결되는 것을 특징으로 하는 적층형 LC 필터 어레이.The LC filter array of claim 1, wherein the inductor of the first inductor and the inductor of the second inductor are connected to adjacent terminals. 제1항에 있어서, 상기 인덕터는,The method of claim 1, wherein the inductor, 상기 인덕터가 생성하는 자속이 상기 적어도 하나의 그라운드층을 향하도록 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이. And a magnetic flux generated by the inductor toward the at least one ground layer. 양측면에 서로 대향하는 두 개의 단자로 이루어진 제1 내지 제4 입출력 단자쌍이 순서대로 형성되고, 입출력 단자가 형성되지 않은 측면에 그라운드 단자가 형성된 적층형 LC 필터 어레이에 있어서,In a stacked LC filter array in which first to fourth input / output terminal pairs consisting of two terminals facing each other on both sides are formed in order, and a ground terminal is formed on a side on which an input / output terminal is not formed, 상기 제1 및 제3 입출력 단자쌍에 양단이 각각 전기적으로 연결된 두 개의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제1 인덕터부;A first inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming two inductors electrically connected to both ends of the first and third input / output terminal pairs; 상기 제2 및 제4 입출력 단자쌍에 그 양단이 전기적으로 연결된 두 개의 인덕터를 형성하는 소정의 도전패턴이 형성된 하나 이상의 시트를 적층하여 이루어진 제2 인덕터부; 및A second inductor unit formed by stacking one or more sheets having a predetermined conductive pattern forming two inductors electrically connected at both ends of the second and fourth input / output terminal pairs; And 상기 그라운드 단자와 전기적으로 연결된 패턴이 형성된 제1 그라운드층과, 상기 제1 그라운드층 하부에 형성되며, 상기 제1 및 제3 입출력 단자쌍에 포함된 네 개의 입출력 단자에 각각 전기적으로 연결되며, 상기 제1 및 제3 입출력 단자쌍에 포함된 네 개의 입출력 단자와 상기 제1 그라운드층 사이에 용량을 형성하는 용량패턴이 형성된 제1 캐패시터층과, 상기 제1 캐패시터층의 하부에 형성된 제2 그라운드층과, 상기 제2 및 제4 입출력 단자쌍에 포함된 네 개의 입출력 단자에 각각 전기적으로 연결되며, 상기 제2 및 제4 입출력 단자쌍에 포함된 네 개의 입출력 단자와 하기 제3 그라운드층 사이에 용량을 형성하는 용량패턴이 형성된 제2 캐패시터층과, 상기 제2 캐패시터층의 하부에 형성된 제3 그라운드층을 갖는 캐패시터부를 포함하며,A first ground layer having a pattern electrically connected to the ground terminal, and a fourth ground layer formed under the first ground layer and electrically connected to four input / output terminals included in the first and third input / output terminal pairs, respectively, A first capacitor layer having a capacitance pattern forming a capacitance between the four input / output terminals included in the first and third input / output terminal pairs and the first ground layer, and a second ground layer formed below the first capacitor layer And electrically connected to four input / output terminals included in the second and fourth input / output terminal pairs, respectively, and a capacitance between the four input / output terminals included in the second and fourth input / output terminal pairs and a third ground layer described below. A capacitor part having a second capacitor layer having a capacitance pattern forming a capacitor, and a third ground layer formed under the second capacitor layer, 상기 제1 인덕터부의 하부에 상기 캐패시터부가 형성되고, 상기 캐패시터부의 하부에 제2 인덕터부가 형성되는 것을 특징으로 하는 적층형 LC 필터 어레이.And the capacitor portion is formed under the first inductor portion, and the second inductor portion is formed under the capacitor portion.
KR1020040008900A 2004-02-11 2004-02-11 Multilayered lc filter array KR100550877B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040008900A KR100550877B1 (en) 2004-02-11 2004-02-11 Multilayered lc filter array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040008900A KR100550877B1 (en) 2004-02-11 2004-02-11 Multilayered lc filter array

Publications (2)

Publication Number Publication Date
KR20050080797A true KR20050080797A (en) 2005-08-18
KR100550877B1 KR100550877B1 (en) 2006-02-10

Family

ID=37267530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040008900A KR100550877B1 (en) 2004-02-11 2004-02-11 Multilayered lc filter array

Country Status (1)

Country Link
KR (1) KR100550877B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102454368B1 (en) 2018-01-22 2022-10-14 삼성전자주식회사 Memory package and semiconductor package

Also Published As

Publication number Publication date
KR100550877B1 (en) 2006-02-10

Similar Documents

Publication Publication Date Title
US8907757B2 (en) Common mode choke coil and high-frequency electronic device
JP4525864B2 (en) Laminated balance filter
JP5652542B2 (en) Directional coupler
JP5029726B2 (en) Common mode noise filter
US7982557B2 (en) Layered low-pass filter capable of producing a plurality of attenuation poles
US9722567B2 (en) Variable-frequency resonance circuit and variable-frequency filter
KR100428900B1 (en) Laminated impedance device
JP2007129565A (en) Low-pass filter
JPWO2006134916A1 (en) Multilayer filter
JP6501424B2 (en) Noise removal filter
JP2009218756A (en) Laminated type band-pass filter
KR20010021239A (en) Lc noise filter
US8456256B2 (en) Electronic component and passive component
US9148108B2 (en) Band pass filter
JP2003087074A (en) Laminated filter
KR100550877B1 (en) Multilayered lc filter array
JPH04284606A (en) Filter element
JP4415279B2 (en) Electronic components
KR101444555B1 (en) Band pass filter
JP5835475B2 (en) High frequency filter
KR100550906B1 (en) Multilayered lc filter array
JPWO2012127952A1 (en) Electronic components
JP5007499B2 (en) Noise filter array
JP4453462B2 (en) Noise filter
TWI736444B (en) Coupled resonator filter with high quality factor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee