KR20050079209A - Electrode layer, light generating device comprising the same and method of forming the same - Google Patents
Electrode layer, light generating device comprising the same and method of forming the same Download PDFInfo
- Publication number
- KR20050079209A KR20050079209A KR20040068295A KR20040068295A KR20050079209A KR 20050079209 A KR20050079209 A KR 20050079209A KR 20040068295 A KR20040068295 A KR 20040068295A KR 20040068295 A KR20040068295 A KR 20040068295A KR 20050079209 A KR20050079209 A KR 20050079209A
- Authority
- KR
- South Korea
- Prior art keywords
- electrode layer
- layer
- light emitting
- electrode
- emitting device
- Prior art date
Links
Abstract
전극층, 이를 구비하는 발광소자 및 그 제조방법이 개시되어 있다. 여기서, 본 발명은 p형 화합물 반도체 상에 제1 및 제2 전극층이 순차적으로 적층되어 형성된 전극층에 있어서, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 전극층을 제공하고, 이를 구비하는 발광소자, 예컨대 LED, LD를 제공하며, 상기 전극층의 제조방법을 제공한다. 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함하는 것을 특징으로 한다.An electrode layer, a light emitting device having the same, and a method of manufacturing the same are disclosed. The present invention is an electrode layer formed by sequentially stacking first and second electrode layers on a p-type compound semiconductor, wherein the first electrode layer is formed by adding an additional element to indium oxide (In 2 O 3 ). It provides an electrode layer, and provides a light emitting device, such as LED, LD having the same, and provides a method for producing the electrode layer. The additive element is at least among the elements of Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La series Characterized by including one.
Description
본 발명은 소정의 물질층과 그 제조방법 및 상기 물질층을 구비하는 소자에 관한 것으로써, 보다 자세하게는 전극층과 그 제조방법 및 그를 구비하는 발광소자에 관한 것이다.The present invention relates to a predetermined material layer, a method of manufacturing the same, and an element including the material layer, and more particularly, to an electrode layer, a method of manufacturing the same, and a light emitting device having the same.
LED(Light Emitting Diode)와 LD(Laser Diode) 같은 발광소자는 구동 전압이 낮은 것이 바람직하다. 또한, 낮은 구동 전압에서 보다 높은 광 방출 효율을 얻는 것이 바람직하다.Light emitting devices such as light emitting diodes (LEDs) and laser diodes (LDs) preferably have low driving voltages. It is also desirable to obtain higher light emission efficiency at low drive voltages.
구동 전압을 낮추기 위해, 발광소자의 전극층에서 활성층에 이르는 전류 유입경로의 폭을 제한하여 활성층의 제한된 영역에서만 광이 발진되도록 전극층과 활성층사이에 형성된 물질층의 구비된 형태를 변형한 발광소자가 널리 사용되고 있다.In order to lower the driving voltage, a light emitting device that has modified a shape of a material layer formed between an electrode layer and an active layer so as to emit light only in a limited area of the active layer by limiting the width of the current inflow path from the electrode layer to the active layer of the light emitting device is widely used. It is used.
그러나 발광소자의 구동전압을 낮추기 위해서는 무엇보다 전극층을 비롯해서 전극층과 활성층사이에 형성된 물질층의 저항을 낮추는 것이 선행되어야 한다.However, in order to lower the driving voltage of the light emitting device, first of all, lowering the resistance of the material layer formed between the electrode layer and the electrode layer and the active layer should be preceded.
특히, 전극층은 광 발진을 위한 전류가 처음 통과하는 물질층이면서 화합물 반도체층, 예컨대 p형 GaN계 화합물 반도체층과 오믹 접촉되어 있기 때문에, 전극층의 저항을 낮추는 것이 발광소자의 구동 전압을 낮추는데 매우 중요하다.In particular, since the electrode layer is a material layer through which a current for photo oscillation first passes and is in ohmic contact with a compound semiconductor layer, such as a p-type GaN-based compound semiconductor layer, lowering the resistance of the electrode layer is very important for lowering the driving voltage of the light emitting device. Do.
도 1은 종래 전극층을 구비하는 발광소자를 보여주는 단면도이다.1 is a cross-sectional view showing a light emitting device having a conventional electrode layer.
도 1을 참조하면 n-GaN층(6), 활성층(8) 및 p-GaN층(10)이 순차적으로 적층되어 있고, p-GaN층(10) 상에 p형 전극으로써 제1 및 제2 전극층(12, 14)이 순차적으로 형성되어 있다. 제1 및 제2 전극층(12, 14)은 각각 니켈(Ni)층 및 골드(Au)층이다.Referring to FIG. 1, an n-GaN layer 6, an active layer 8, and a p-GaN layer 10 are sequentially stacked, and the first and second electrodes are formed as p-type electrodes on the p-GaN layer 10. The electrode layers 12 and 14 are formed sequentially. The first and second electrode layers 12 and 14 are nickel (Ni) layers and gold (Au) layers, respectively.
이러한 종래 기술에 의한 발광소자의 경우, 제1 및 제2 전극층(12, 14)의 열역학적 관계에 의존하여 p형 전극이 형성되기 때문에, p형 전극을 형성하는데 사용될 수 있는 물질이 제한되는 문제가 있다.In the light emitting device according to the related art, since the p-type electrode is formed depending on the thermodynamic relationship of the first and second electrode layers 12 and 14, the material that can be used to form the p-type electrode is limited. have.
또한 p형 전극을 니켈층 및 골드층으로 구성하는 경우, p형 전극의 저항이 높고, 투과율이 낮아질 수 있으므로, 그 사용이 제한될 수 있다.In addition, when the p-type electrode is composed of a nickel layer and a gold layer, the resistance of the p-type electrode may be high and the transmittance may be low, and thus the use thereof may be limited.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래 기술의 문제점을 개선하기 위한 것으로서, 저항이 낮고, 투과율이 높은 전극층을 제공함에 있다.The technical problem to be achieved by the present invention is to improve the above-mentioned problems of the prior art, and to provide an electrode layer having low resistance and high transmittance.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 전극층을 구비하는 발광소자를 제공함에 있다.Another object of the present invention is to provide a light emitting device having the electrode layer.
본 발명이 이루고자 하는 또 다른 기술적 과제는 상기 전극층의 제조 방법을 제공함에 있다.Another object of the present invention is to provide a method of manufacturing the electrode layer.
상기 기술적 과제를 달성하기 위하여, 본 발명은 제1 및 제2 전극층이 순차적으로 적층되어 형성된 전극층에 있어서, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 전극층을 제공한다.In order to achieve the above technical problem, the present invention is the electrode layer formed by sequentially stacking the first and second electrode layers, the first electrode layer is characterized in that the addition element is added to the indium oxide (In 2 O 3 ) is formed An electrode layer is provided.
상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함할 수 있다.The additive element is at least among the elements of Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La series It may include one.
또한, 상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트이다.In addition, the addition ratio of the addition element is 0.001 to 49 atomic percentage (atomic).
또한, 상기 제1 전극층은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.In addition, the first electrode layer may be formed to a thickness of 0.1 nanometer to 500 nanometers.
상기 제2 전극층은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O12 또는 Zn1-xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다.The second electrode layer is a metal layer or a transparent oxide layer having conductivity. In this case, the metal layer may be formed of gold (Au), palladium (Pd), platinum (Pt), or ruthenium (Ru). The oxide layer may include indium tin oxide (ITO), zinc-doped indium tin oxide (ZITO), zinc-doped indium tin oxide (ZITO), zinc indium oxide (ZIO), gallium indium oxide (GIO); Gallium indium oxide), ZTO (Zinc Tin Oxide), FTO (Fluorine-doped Tin Oxide), AZO (Aluminium-doped Zinc Oxide), GZO ( Gallium-doped Zinc Oxide; gallium-doped zinc oxide), In 4 Sn 3 O 12 or Zn 1-x Mg x O (Zinc Magnesium Oxide; zinc magnesium oxide, 0≤x≤1).
또한, 상기 제2 전극층은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.In addition, the second electrode layer may be formed to a thickness of 0.1 nanometer to 500 nanometers.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 n형 및 p형 전극층사이에 적어도 n형 화합물 반도체층, 활성층 및 p형 화합물 반도체층을 구비하는 발광소자에 있어서, 상기 p형 전극층은 제1 및 제2 전극층이 순차적으로 적층되어 형성된 것이고, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소가 첨가되어 형성된 것을 특징으로 하는 발광소자를 제공한다.In order to achieve the above technical problem, the present invention provides a light emitting device having at least an n-type compound semiconductor layer, an active layer and a p-type compound semiconductor layer between the n-type and p-type electrode layer, the p-type electrode layer is the first and The second electrode layer is formed by sequentially stacking, and the first electrode layer provides a light emitting device, wherein an additional element is added to indium oxide (In 2 O 3 ).
본 발명은 상기 또 다른 기술적 과제를 달성하기 위하여, 기판 상에 제1 전극층을 형성하는 단계, 상기 제1 전극층 상에 제2 전극층을 형성하는 단계, 및 상기 제2 전극층이 형성된 결과물을 어닐링(annealing)하는 단계를 포함하되, 상기 제1 전극층은 인듐산화물(In2O3)에 첨가원소를 첨가하여 형성하는 것을 특징으로 하는 전극층 형성방법을 제공한다.In accordance with another aspect of the present invention, there is provided a method of forming a first electrode layer on a substrate, forming a second electrode layer on the first electrode layer, and annealing a product on which the second electrode layer is formed. Including a) step, wherein the first electrode layer is formed by adding an additional element to the indium oxide (In 2 O 3 ) provides a method for forming an electrode layer.
상기 결과물에 대한 열처리는 반응기 내에 질소, 아르곤, 헬륨, 산소, 수소, 공기 중 적어도 하나를 포함하는 기체 분위기에서 200℃ 내지 700℃로, 10초 내지 2시간 동안 수행할 수 있다.The heat treatment of the resultant may be performed at 200 ° C. to 700 ° C. for 10 seconds to 2 hours in a gas atmosphere including at least one of nitrogen, argon, helium, oxygen, hydrogen, and air in the reactor.
또한, 상기 제1 전극층 및 제2 전극층은 전자빔 및 열에 의한 증착기(e-beam & thermal evaporator)를 이용하여 형성할 수 있다.In addition, the first electrode layer and the second electrode layer may be formed using an e-beam & thermal evaporator.
본 발명에 의한 전극층은 저항이 낮고 투과율이 높다. 따라서 상기 전극층을 발광소자에 구비하는 경우, 발광소자의 구동전압을 낮출 수 있고, 투과율은 높일 수 있다. 결국, 본 발명의 발광소자의 발광 효율은 종래보다 훨씬 높아진다.The electrode layer according to the present invention has low resistance and high transmittance. Therefore, when the electrode layer is provided in the light emitting device, the driving voltage of the light emitting device can be lowered and the transmittance can be increased. As a result, the luminous efficiency of the light emitting device of the present invention is much higher than before.
이하, 본 발명의 실시예에 의한 전극층과 이를 구비하는 발광소자와 상기 전극층의 제조 방법을 첨부된 도면들을 참조하여 상세하게 설명한다.Hereinafter, an electrode layer according to an embodiment of the present invention, a light emitting device having the same, and a method of manufacturing the electrode layer will be described in detail with reference to the accompanying drawings.
먼저, 본 발명의 실시예에 의한 전극층에 대해 설명한다.First, an electrode layer according to an embodiment of the present invention will be described.
도 2는 본 발명에 따른 전극층을 보여주는 단면도이다. 2 is a cross-sectional view showing an electrode layer according to the present invention.
도 2를 참조하면, p형 화합물 반도체층(20) 상에 p형 전극층(22)이 구비되어 있다. p형 전극층(22)은 순차적으로 적층된 제1 및 제2 전극층(22a, 22b)을 포함한다. 상기 제1 전극층(22a)은 인듐산화물, 예를 들면 In2O3에 첨가원소가 첨가되어 형성된 것이다.Referring to FIG. 2, the p-type electrode layer 22 is provided on the p-type compound semiconductor layer 20. The p-type electrode layer 22 includes first and second electrode layers 22a and 22b sequentially stacked. The first electrode layer 22a is formed by adding an additional element to an indium oxide, for example, In 2 O 3 .
상기 첨가원소는 상기 인듐산화물의 밴드갭(band gap), 전자친화도(electron affinity) 및 일함수(work function)를 조절하여 제1 전극층(22a)의 오믹 특성을 향상시킬 수 있는 원소인 것이 바람직하다.Preferably, the additive element is an element capable of improving the ohmic characteristics of the first electrode layer 22a by adjusting a band gap, electron affinity, and work function of the indium oxide. Do.
이러한 첨가원소로써 p형 화합물 반도체층(20)의 실효 캐리어 농도를 높일 수 있고, p형 화합물 반도체층(20)을 이루고 있는 화합물 중 질소 이외의 성분과 반응성이 좋은 금속이 사용될 수 있다.As the additive element, an effective carrier concentration of the p-type compound semiconductor layer 20 can be increased, and a metal having high reactivity with a component other than nitrogen among the compounds constituting the p-type compound semiconductor layer 20 can be used.
예를 들면 p형 화합물 반도체층(20)이 GaN계 화합물인 경우, 상기 첨가원소는 질소보다 갈륨(Ga)에 대해 우선적으로 반응하는 원소일 수 있다.For example, when the p-type compound semiconductor layer 20 is a GaN-based compound, the additive element may be an element that preferentially reacts with gallium (Ga) rather than nitrogen.
이 경우, p형 화합물 반도체층(20)의 갈륨(Ga)과 제1전극층(22a)의 반응에 의해 p형 화합물 반도체층(20)의 표면에 갈륨 공공(vacancy)을 형성하게 된다. p형 화합물 반도체층(20)에 형성되는 갈륨 공공은 p형 도펀트로 작용하므로 p형 화합물 반도체층(20)과 제1전극층(22a)의 반응에 의해 p형 화합물 반도체층(20) 표면의 실효 p형 캐리어 농도는 증가하게 된다.In this case, gallium vacancy is formed on the surface of the p-type compound semiconductor layer 20 by the reaction of gallium (Ga) of the p-type compound semiconductor layer 20 and the first electrode layer 22a. Since the gallium vacancy formed in the p-type compound semiconductor layer 20 acts as a p-type dopant, the surface of the p-type compound semiconductor layer 20 is effectively affected by the reaction between the p-type compound semiconductor layer 20 and the first electrode layer 22a. The p-type carrier concentration will increase.
또한, 제1전극층(22a)은 형성 과정에서 p형 화합물 반도체층(20) 표면 위에 잔류하며, p형 화합물 반도체층(20)과 제1전극층(22a)의 계면에서 캐리어 흐름에 장애물 역할을 하는 자연산화층인 갈륨산화물(Ga2O3)과 반응하여 투명 전도성 산화물을 형성할 수 있는 소재로 구성할 수 있다. 이 경우 제1전극층(22a)과 p형 화합물 반도체층(20)의 계면에서 터널링 전도 현상을 발생시켜 오믹특성을 향상시킬 수 있다.In addition, the first electrode layer 22a remains on the surface of the p-type compound semiconductor layer 20 during formation, and serves as an obstacle to carrier flow at the interface between the p-type compound semiconductor layer 20 and the first electrode layer 22a. It may be made of a material capable of forming a transparent conductive oxide by reacting with gallium oxide (Ga 2 O 3 ) which is a natural oxide layer. In this case, the ohmic characteristics may be improved by generating a tunneling conduction phenomenon at the interface between the first electrode layer 22a and the p-type compound semiconductor layer 20.
이러한 조건을 만족시킬 수 있는 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소이며, 제1 전극층(22a)은 이들 원소 중 적어도 하나를 포함하는 것이 바람직하다.The additive elements that can satisfy these conditions are Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr , La-based element, and the first electrode layer 22a preferably contains at least one of these elements.
바람직하게는 인듐산화물에 대한 상기 첨가원소의 첨가비율은 0.001 내지 49 오토믹(atomic)퍼센트 정도이다. 여기서 오토믹(atomic) 퍼센트는 첨가되는 원소수 상호간의 비율을 말한다. Preferably, the addition ratio of the additive element to indium oxide is about 0.001 to 49 atomic percent. Here, the atomic percentage refers to the ratio between the number of elements added.
제1전극층(22a)이 인듐산화물인 경우, 그 두께는 0.1 나노미터 내지 500나노미터 정도이다. 상기 제2 전극층(22b)은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O 12 또는 Zn1- xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다. 이러한 산화물층의 예를 들면, Zn2In2O5층, GaInO3 층, ZnSnO3층, F-doped SnO2층, Al-doped ZnO층, Ga-doped ZnO층, MgO층, ZnO층 등이 있다. 제2전극층(22b)의 두께는 0.1 나노미터 내지 500나노미터 정도이다.When the first electrode layer 22a is indium oxide, the thickness thereof is about 0.1 nanometers to 500 nanometers. The second electrode layer 22b is a metal layer or a transparent oxide layer having conductivity. In this case, the metal layer may be formed of gold (Au), palladium (Pd), platinum (Pt), or ruthenium (Ru). The oxide layer may include indium tin oxide (ITO), zinc-doped indium tin oxide (ZITO), zinc-doped indium tin oxide (ZITO), zinc indium oxide (ZIO), gallium indium oxide (GIO); Gallium indium oxide), ZTO (Zinc Tin Oxide), FTO (Fluorine-doped Tin Oxide), AZO (Aluminium-doped Zinc Oxide), GZO ( Gallium-doped Zinc Oxide; gallium-doped zinc oxide), In 4 Sn 3 O 12 or Zn 1- x Mg x O (Zinc Magnesium Oxide; zinc magnesium oxide, 0≤x≤1). Examples of such oxide layers include Zn 2 In 2 O 5 layers, GaInO 3 layers, ZnSnO 3 layers, F-doped SnO 2 layers, Al-doped ZnO layers, Ga-doped ZnO layers, MgO layers, ZnO layers, and the like. have. The thickness of the second electrode layer 22b is about 0.1 nanometers to 500 nanometers.
도 3a는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.3A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (MIO / Au) formed as a first embodiment of the present invention.
제 1 실시예로서 형성된 전극층은 MIO(Magnesium-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 형성된 제 1 전극층(22a)과 그 위에 Au(골드)로 형성된 제 2 전극층(22b)을 구비한다. 상기 제 1 전극층(22a) 및 제 2 전극층(22b)은 각각 100nm 및 5nm의 두께로 형성되었다.The electrode layer formed as the first embodiment includes a first electrode layer 22a formed of MIO (Magnesium-doped Indium Oxide) and a second electrode layer 22b formed of Au (gold) thereon. The first electrode layer 22a and the second electrode layer 22b are formed to have a thickness of 100 nm and 5 nm, respectively.
본 발명자는 본 발명에 따른 전극층의 저항 및 전압특성을 측정하기 위해, p형 GaN층 상에 제1전극층(22a)을 100nm의 두께로 형성한 다음, 상기 제1전극층(22a) 상에 제2전극층(22b)을 5nm의 두께로 형성하였다.In order to measure the resistance and voltage characteristics of the electrode layer according to the present invention, the present inventors form a first electrode layer 22a on a p-type GaN layer with a thickness of 100 nm, and then a second layer on the first electrode layer 22a. The electrode layer 22b was formed to a thickness of 5 nm.
구체적으로, 4-5×1017cm-3의 캐리어 농도를 갖는 질화갈륨(GaN)을 주성분으로 한 p형 GaN층(20) 상에 앞서 열거된 첨가원소 중의 하나인 마그네슘을 인듐산화물에 첨가한 MIO(Mg-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 제1전극층(22a)을 형성한 다음, 제1 전극층(22a)상에 Au로 제2전극층(22b)을 증착하였다. 이후, 본 발명자는 이렇게 형성한 결과물에 대한 전기적 특성을 측정하였다. 상기 전극층(MIO/Au)에 대한 전기적 특성은 어닐링 전, 즉 증착한 직후(as-deposition)와 430℃ 및 530℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 결과물에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다. 도 3a는 상기 전극층(MIO/Au)의 전기적 특성을 측정한 결과를 보여준다. 열처리 온도가 증가할수록 전류-전압 그래프의 기울기가 증가(저항이 감소)하는데, 430℃에서 열처리한 후 가장 높은 기울기를 보였다.Specifically, on the p-type GaN layer 20 mainly composed of gallium nitride (GaN) having a carrier concentration of 4-5 × 10 17 cm −3 , magnesium, which is one of the additive elements listed above, was added to indium oxide. The first electrode layer 22a was formed of Mg-doped indium oxide (MIO), and then the second electrode layer 22b was deposited on the first electrode layer 22a with Au. Then, the inventors measured the electrical properties of the resultant thus formed. Electrical properties of the electrode layer (MIO / Au) were measured before annealing, ie immediately after deposition (as-deposition) and when annealed at 430 ° C. and 530 ° C., respectively. Annealing to the resultant was performed for 1 minute in each air atmosphere. 3A shows a result of measuring electrical characteristics of the electrode layer (MIO / Au). As the heat treatment temperature increases, the slope of the current-voltage graph increases (resistance decreases), showing the highest slope after heat treatment at 430 ° C.
도 3a를 통해 알 수 있는 바와 같이 어닐링(annealing) 전에는 정류성 거동을 의미하는 비선형 전류-전압 특성을 보여주지만, 어닐링 후에는 오믹접촉거동을 의미하는 선형적인 전류-전압 특성을 보여준다. 그리고 10-3 내지 10-5Ωcm 2 정도의 낮은 비접촉저항을 갖는 것을 알 수 있다.As can be seen from FIG. 3A, the annealing shows a non-linear current-voltage characteristic indicating a commutation behavior, but after the annealing, a linear current-voltage characteristic means an ohmic contact behavior. And it can be seen that it has a low specific contact resistance of about 10 -3 to 10 -5 Ωcm 2 .
한편, p형 화합물 반도체층(20)과 접촉하는 제1전극층(22a)의 전기적 특성을 결정하는 밴드갭(band gap), 전자친화도(electron affinity) 및 일함수(work function)를 조절하기 위해, 소정의 원소가 도핑 또는 혼합에 의해 첨가된 인듐산화물은 빛 투과도와 전도도가 우수한 산화물이다. 이러한 산화물로 형성된 제1전극층(22a)은 어닐링시 p형 화합물 반도체층(20) 상부에 존재하는 산화층인 갈륨산화물(Ga2O3)과 반응하여 투명전도성 산화물인 GaInO3를 형성한다. 이 결과, p형 화합물 반도체층(20) 표면에 갈륨공공을 형성하여 p형 화합물 반도체층(20) 표면부근의 실효 홀 농도가 증가된다. 이때 상기 GaInO3은 큰 일함수 값을 갖고 있으므로 p형 화합물 반도체층(20)과의 접촉시 쇼트키 장벽의 높이와 폭을 낮추어 오믹접촉 특성을 향상시킬 뿐만아니라 우수한 빛 투과도를 제공한다.On the other hand, to adjust the band gap, electron affinity and work function to determine the electrical characteristics of the first electrode layer 22a in contact with the p-type compound semiconductor layer 20 Indium oxide to which a predetermined element is added by doping or mixing is an oxide having excellent light transmittance and conductivity. The first electrode layer 22a formed of such an oxide reacts with gallium oxide (Ga 2 O 3 ), which is an oxide layer on the p-type compound semiconductor layer 20, to form GaInO 3 , which is a transparent conductive oxide. As a result, gallium holes are formed on the surface of the p-type compound semiconductor layer 20 to increase the effective hole concentration near the surface of the p-type compound semiconductor layer 20. At this time, since GaInO 3 has a large work function value, the height and width of the Schottky barrier are reduced when contacting the p-type compound semiconductor layer 20, thereby improving ohmic contact characteristics and providing excellent light transmittance.
도 3b는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.3B is a graph showing a result of measuring an operating voltage of an InGaN blue light emitting diode having an electrode layer (MIO / Au) formed as a first embodiment of the present invention.
여기에서, 상기 전극층(MIO/Au)은 430℃의 온도 및 공기 분위기에서, 1분동안 어닐링되었다. 도 3b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(MIO/Au)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.Here, the electrode layer (MIO / Au) was annealed for 1 minute at a temperature of 430 ° C. and an air atmosphere. Referring to FIG. 3B, when the electrode layer MIO / Au according to the present invention is applied as the p-type electrode layer, it can be seen that the driving voltage characteristic of the blue light emitting diode is improved.
도 4a는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.4A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / ZITO) formed as a second embodiment of the present invention.
제 2 실시예로서 형성된 전극층(CIO/ZITO)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 200nm의 두께로 형성되었다. 또한, 상기 전극층(CIO/ZITO)은 530℃의 온도 및 공기분위기에서, 1분동안 어닐링되었다.The electrode layer CIO / ZITO formed as a second embodiment includes a first electrode layer formed of copper-doped indium oxide (CIO) and zinc-doped indium tin oxide (ZITO) thereon. A second electrode layer formed of tin oxide). The first electrode layer and the second electrode layer were formed to have a thickness of 10 nm and 200 nm, respectively. In addition, the electrode layer (CIO / ZITO) was annealed for 1 minute at a temperature of 530 ℃ and air atmosphere.
도 4a에서 보는바와 같이 제 2 실시예로서 형성된 전극층(CIO/ZITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.As shown in FIG. 4A, the electrode layer CIO / ZITO formed as the second embodiment has a linear current-voltage characteristic and a low specific contact resistance of about 10 −3 to 10 −5 μm cm 2 . Here, the distance between electrodes in measuring the current-voltage was 4 µm.
도 4b는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다. 4B is a graph showing the results of measuring an operating voltage of an InGaN blue light emitting diode having an electrode layer (CIO / ZITO) formed as a second embodiment of the present invention.
도 4b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(CIO/ZITO)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.Referring to FIG. 4B, when the electrode layer CIO / ZITO according to the present invention is applied as the p-type electrode layer, it can be seen that the driving voltage characteristic of the blue light emitting diode is improved.
도 5a는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.FIG. 5A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / ITO) formed as a third embodiment of the present invention.
제 3 실시예로서 형성된 전극층(CIO/ITO)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ITO(Indium Tin Oxide; 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 200nm의 두께로 형성되었다. 또한, 상기 전극층(CIO/ITO)은 530℃의 온도 및 공기분위기에서, 1분동안 어닐링되었다.An electrode layer (CIO / ITO) formed as a third embodiment includes a first electrode layer formed of copper-doped indium oxide (CIO) and a second electrode formed of indium tin oxide (ITO) thereon An electrode layer is provided. The first electrode layer and the second electrode layer were formed to have a thickness of 10 nm and 200 nm, respectively. In addition, the electrode layer (CIO / ITO) was annealed for 1 minute in an air atmosphere at a temperature of 530 ℃.
도 5a에서 보는바와 같이 제 3 실시예로서 형성된 전극층(CIO/ITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.As shown in FIG. 5A, the electrode layer CIO / ITO formed as the third embodiment has a linear current-voltage characteristic and low specific contact resistance of about 10 −3 to 10 −5 μm cm 2 . Here, the distance between electrodes in measuring the current-voltage was 4 µm.
도 5b는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.FIG. 5B is a graph showing a result of measuring an operating voltage of an InGaN blue light emitting diode having an electrode layer (CIO / ITO) formed as a third embodiment of the present invention.
여기서, 상기 제 1 및 제 2 전극층은 각각 2.5nm 및 400nm의 두께로 형성되었다. 또한, 상기 청색 발광 다이오드의 동작전압은 상기 전극층(CIO/ITO)을 630℃ 및 700℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(CIO/ITO)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다. 또한, 종래의 전극층(Ni/Au)을 구비한 InGaN 청색 발광 다이오드의 동작전압이 함께 비교되었다. Here, the first and second electrode layers are formed to a thickness of 2.5nm and 400nm, respectively. In addition, the operating voltage of the blue light emitting diode was measured when the electrode layer (CIO / ITO) was annealed at 630 ° C. and 700 ° C., respectively. The annealing of the electrode layers (CIO / ITO) was performed for 1 minute in an air atmosphere, respectively. In addition, the operating voltages of conventional InGaN blue light emitting diodes with electrode layers Ni / Au were compared.
도 5b를 참조하면, p형 전극층으로서 본 발명에 의한 전극층(CIO/ITO)이 적용될 경우, 청색 발광다이오드의 구동전압 특성이 향상됨을 알 수 있다.Referring to FIG. 5B, when the electrode layer CIO / ITO according to the present invention is applied as the p-type electrode layer, it can be seen that the driving voltage characteristic of the blue light emitting diode is improved.
도 6은 본 발명의 제 4 실시예로서 형성된 전극층(MIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.6 is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (MIO / ITO) formed as a fourth embodiment of the present invention.
제 4 실시예로서 형성된 전극층(MIO/ITO)은 MIO(Magnesium-doped Indium Oxide; 마그네슘이 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 ITO(Indium Tin Oxide; 인듐 주석 산화물)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 10nm 및 400nm의 두께로 형성되었다. 상기 전극층(MIO/ITO)에 대한 전기적 특성은 500℃, 550℃, 600℃ 및 700℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(MIO/ITO)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다.The electrode layer MIO / ITO formed as the fourth embodiment includes a first electrode layer formed of magnesium-doped indium oxide (MIO) and a second layer formed of indium tin oxide (ITO) thereon. An electrode layer is provided. The first electrode layer and the second electrode layer were formed to have a thickness of 10 nm and 400 nm, respectively. Electrical properties of the electrode layer (MIO / ITO) were measured for the case of annealing at 500 ° C., 550 ° C., 600 ° C. and 700 ° C., respectively. Annealing to the electrode layer (MIO / ITO) was carried out for 1 minute each in an air atmosphere.
도 6에서 보는바와 같이 제 4 실시예로서 형성된 전극층(MIO/ITO)은 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.As shown in FIG. 6, the electrode layer MIO / ITO formed as the fourth embodiment has a linear current-voltage characteristic and low specific contact resistance of about 10 −3 to 10 −5 μm cm 2 . Here, the distance between electrodes in measuring the current-voltage was 4 µm.
도 7은 본 발명의 제 5 실시예로서 형성된 전극층(CIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.7 is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / Au) formed as a fifth embodiment of the present invention.
제 5 실시예로서 형성된 전극층(CIO/Au)은 CIO(Copper-doped Indium Oxide; 구리가 도핑된 인듐산화물)로 형성된 제 1 전극층과 그 위에 Au(골드)로 형성된 제 2 전극층을 구비한다. 상기 제 1 전극층 및 제 2 전극층은 각각 5nm 및 100nm의 두께로 형성되었다. 상기 전극층(CIO/Au)에 대한 전기적 특성은 어닐링 전, 즉 증착한 직후(as-deposition)와 400℃ 및 450℃에서 각각 어닐링한 경우에 대해 측정하였다. 상기 전극층(CIO/Au)에 대한 어닐링은 각각 공기 분위기에서 1분동안 실시하였다.The electrode layer CIO / Au formed as a fifth embodiment includes a first electrode layer formed of copper-doped indium oxide (CIO) and a second electrode layer formed of Au (gold) thereon. The first electrode layer and the second electrode layer were formed to a thickness of 5nm and 100nm, respectively. Electrical properties of the electrode layer (CIO / Au) were measured before annealing, that is, immediately after deposition (as-deposition) and when annealed at 400 ° C. and 450 ° C., respectively. Annealing to the electrode layers (CIO / Au) was performed for 1 minute in an air atmosphere, respectively.
도 7에서 보는바와 같이 제 5 실시예로서 형성된 전극층(CIO/Au)은 어닐링 후에 선형적인 전류-전압 특성과 10-3 내지 10-5Ωcm2 정도의 낮은 비접촉저항을 가진다. 여기에서 전류-전압의 측정시 전극간 거리는 4㎛이었다.As shown in FIG. 7, the electrode layer CIO / Au formed as the fifth embodiment has a linear current-voltage characteristic and a low specific contact resistance of about 10 −3 to 10 −5 μm 2 after annealing. Here, the distance between electrodes in measuring the current-voltage was 4 µm.
다음은 상술한 본 발명의 전극층이 구비된 발광소자에 대한 예로써, 본 발명의 전극층이 구비된 LED(Light Emitting Diode) 및 LD(Laser Diode)에 대해 설명한다.The following is an example of the above-described light emitting device with the electrode layer of the present invention, the light emitting diode (LED) and laser diode (LD) with the electrode layer of the present invention will be described.
도 8 및 도 9는 본 발명에 따른 전극층이 구비된 발광소자를 보여주는 단면도이다. 예를 들어 도 8은 도 2에 도시한 전극층을 p형 전극으로 구비하는 LED를 보여주고, 도 9는 상기 전극층을 p형 전극으로 구비하는 LD를 보여준다.8 and 9 are cross-sectional views showing a light emitting device having an electrode layer according to the present invention. For example, FIG. 8 shows an LED including the electrode layer shown in FIG. 2 as a p-type electrode, and FIG. 9 shows an LD including the electrode layer as a p-type electrode.
먼저, 도 8을 참조하면 본 발명의 실시예에 의한 LED는 기판(100) 상에 n-GaN층(102)이 구비되어 있다. n-GaN층(102)은 제1 및 제2 영역(R1, R2)으로 구분되어 있다. 제1 영역(R1)과 제2 영역(R2)사이에 단차가 존재한다. 제1 영역(R1)보다 제2 영역(R2)의 두께가 얇다. n-GaN층(102)의 제1 영역(R1) 상에 활성층(104), p-GaN층(106) 및 p형 전극(108)이 순차적으로 형성되어 있다. n-GaN층(102)의 제2 영역(R2) 상에 n형 전극(120)이 형성되어 있다. First, referring to FIG. 8, the LED according to the embodiment of the present invention is provided with an n-GaN layer 102 on the substrate 100. The n-GaN layer 102 is divided into first and second regions R1 and R2. There is a step between the first region R1 and the second region R2. The thickness of the second region R2 is thinner than the first region R1. The active layer 104, the p-GaN layer 106, and the p-type electrode 108 are sequentially formed on the first region R1 of the n-GaN layer 102. The n-type electrode 120 is formed on the second region R2 of the n-GaN layer 102.
한편, 도 9를 참조하면, 본 발명의 실시예에 의한 LD는 기판(100) 상에 n-GaN층(102)이 존재한다. n-GaN층(102)은 도 5에 도시된 LED의 그것과 동일하게 제1 및 제2 영역(R1, R2)으로 구분되어 있고, 제2 영역(R2) 상에 n형 전극(220)이 형성되어 있다. n-GaN층(102)의 제1 영역(R1) 상에 n-클래드층(204)과 이 보다 굴절률이 높은 n-도파층(206), n-도파층(206)보다 굴절률이 높은 활성층(208), 활성층(208)보다 굴절률이 낮은 p-도파층(210)이 순차적으로 형성되어 있다. p-도파층(210) 상에 이보다 굴절률이 낮은 p-클래드층(212)이 존재한다. p-클래드층(212)은 상부 가운데 부분이 위로 돌출되어 리지(ridge)를 이루고 있다. p-클래드층(212)의 상기 돌출된 부분 상에 콘택층으로써 p-GaN층(214)이 형성되어 있다. p-클래드층(212)의 전면은 보호막(216)으로 덮여있는데, 보호막(216)은 p-GaN층(214)의 양측 일부 영역도 덮고 있다. 보호막(216) 상에 p-GaN층(214)의 전면과 접촉되는 p형 전극(218)이 형성되어 있다.Meanwhile, referring to FIG. 9, in the LD according to the embodiment of the present invention, an n-GaN layer 102 is present on the substrate 100. The n-GaN layer 102 is divided into first and second regions R1 and R2 in the same manner as that of the LED shown in FIG. 5, and the n-type electrode 220 is disposed on the second region R2. Formed. On the first region R1 of the n-GaN layer 102, the n-clad layer 204, an n-wave layer 206 having a higher refractive index, and an active layer having a higher refractive index than the n-wave layer 206 ( 208 and the p-waveguide layer 210 having a lower refractive index than the active layer 208 are sequentially formed. There is a p-clad layer 212 having a lower refractive index on the p-wave layer 210. The p-clad layer 212 protrudes upward to form a ridge. A p-GaN layer 214 is formed on the protruding portion of the p-clad layer 212 as a contact layer. The entire surface of the p-clad layer 212 is covered with a passivation layer 216, which also covers a portion of both sides of the p-GaN layer 214. The p-type electrode 218 in contact with the entire surface of the p-GaN layer 214 is formed on the passivation layer 216.
계속해서, 본 발명의 실시예에 의한 전극층의 제조 방법에 대해 설명한다.Then, the manufacturing method of the electrode layer by the Example of this invention is demonstrated.
도 10은 본 발명에 따른 전극층의 제조방법을 보여준다.10 shows a method of manufacturing an electrode layer according to the present invention.
도 10을 참조하면, 먼저 p형 화합물 반도체층(300), 예컨대 p형 GaN층 상에 제1 전극층(310)을 형성한다. 제1 전극층(310)은 인듐산화물, 예를 들면 In2O3에 첨가원소를 첨가하여 형성한다. 상기 첨가원소는 Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La 계열의 원소 중 적어도 하나를 포함할 수 있다. 상기 인듐산화물에 대한 상기 첨가원소의 첨가비는 0.001 내지 49 오토믹(atomic) 퍼센트이다. 상기 제1 전극층(310)은 0.1 나노미터 내지 500나노미터의 두께로 형성할 수 있다.Referring to FIG. 10, first, a first electrode layer 310 is formed on a p-type compound semiconductor layer 300, for example, a p-type GaN layer. The first electrode layer 310 is formed by adding an additional element to indium oxide, for example, In 2 O 3 . The additive element is at least among the elements of Mg, Ag, Zn, Sc, Hf, Zr, Te, Se, Ta, W, Nb, Cu, Si, Ni, Co, Mo, Cr, Mn, Hg, Pr, La series It may include one. The addition ratio of the additive element to the indium oxide is 0.001 to 49 atomic percent. The first electrode layer 310 may be formed to a thickness of 0.1 nanometer to 500 nanometers.
이와 같이, 제1 전극층(310)을 형성한 다음, 제1 전극층(310) 상에 0.1??500nm의 두께로 제2 전극층(320)을 형성한다. 상기 제2 전극층(320)은 금속층 또는 도전성을 갖는 투명한 산화물층이다. 이때, 상기 금속층은 골드(Au), 팔라듐(Pd), 백금(Pt) 또는 루테늄(Ru)으로 형성될 수 있다. 상기 산화물층은 ITO(Indium Tin Oxide; 인듐 주석 산화물), ZITO(Zinc-doped Indium Tin Oxide; 아연이 도핑된 인듐 주석 산화물), ZIO(Zinc Indium Oxide; 아연 인듐 산화물), GIO(Gallium Indium Oxide; 갈륨 인듐 산화물), ZTO(Zinc Tin Oxide; 아연 인듐 산화물), FTO(Fluorine-doped Tin Oxide; 플루오르가 도핑된 주석 산화물), AZO(Aluminium-doped Zinc Oxide; 알루미늄이 도핑된 아연 산화물), GZO(Gallium-doped Zinc Oxide; 갈륨이 도핑된 아연 산화물), In4Sn3O12층 또는 Zn1- xMgxO(Zinc Magnesium Oxide; 아연 마그네슘 산화물, 0≤x≤1)으로 형성될 수 있다. 이러한 산화물층의 예를 들면, Zn2In2O5층, GaInO3층, ZnSnO3층, F-doped SnO2층, Al-doped ZnO층, Ga-doped ZnO층, MgO층, ZnO층 등이 있다.As such, after the first electrode layer 310 is formed, the second electrode layer 320 is formed on the first electrode layer 310 to a thickness of 0.1 to 500 nm. The second electrode layer 320 is a metal layer or a transparent oxide layer having conductivity. In this case, the metal layer may be formed of gold (Au), palladium (Pd), platinum (Pt), or ruthenium (Ru). The oxide layer may include indium tin oxide (ITO), zinc-doped indium tin oxide (ZITO), zinc-doped indium tin oxide (ZITO), zinc indium oxide (ZIO), gallium indium oxide (GIO); Gallium indium oxide), ZTO (Zinc Tin Oxide), FTO (Fluorine-doped Tin Oxide), AZO (Aluminium-doped Zinc Oxide), GZO ( Gallium-doped Zinc Oxide; gallium-doped zinc oxide), In 4 Sn 3 O 12 layer or Zn 1- x Mg x O (Zinc Magnesium Oxide; zinc magnesium oxide, 0≤x≤1). Examples of such oxide layers include Zn 2 In 2 O 5 layers, GaInO 3 layers, ZnSnO 3 layers, F-doped SnO 2 layers, Al-doped ZnO layers, Ga-doped ZnO layers, MgO layers, ZnO layers, and the like. have.
제1전극층(310) 및 제2전극층(320)은 전자빔 및 열에 의한 증착기(e-beam & thermal evaporator)로 형성할 수 있고, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 등에 의해 형성할 수 있다..The first electrode layer 310 and the second electrode layer 320 may be formed by an electron beam and a thermal evaporator (e-beam & thermal evaporator), PVD (physical vapor deposition), CVD (chemical vapor deposition), PLD (plasma) laser deposition, dual-type thermal evaporator and the like.
이때, 증착온도는 통상 20℃ 내지 1500℃ 이고, 반응기 내의 압력은 대기압 내지 10-12토르(torr)정도이다.At this time, the deposition temperature is usually 20 ℃ to 1500 ℃, the pressure in the reactor is from atmospheric pressure to about 10 -12 Torr (torr).
제2 전극층(320)을 형성한 다음, 그 결과물을 반응기 내에 질소, 아르곤, 헬륨, 산소, 수소, 공기 중 적어도 하나를 포함하는 기체 분위기에서 열처리한다. 상기 열처리는 200℃ 내지 700℃, 10초 내지 2시간 동안 실시한다.After forming the second electrode layer 320, the resultant is heat-treated in a gas atmosphere containing at least one of nitrogen, argon, helium, oxygen, hydrogen, air in the reactor. The heat treatment is carried out for 200 ℃ to 700 ℃, 10 seconds to 2 hours.
상기 열처리 과정에서 제 1 및 제 2 전극층(310, 320)을 구성하는 성분들이 서로 혼합되면서 p형 화합물 반도체층(300) 상에 단일 전극층(330)이 형성될 수 있다. 또한, 상기 열처리 과정에서 상기 제 1 및 제 2 전극층(310, 320)은 상호 구분되어 p형 화합물 반도체층(300) 상에 각각 별개의 층으로 존재할 수도 있다.The single electrode layer 330 may be formed on the p-type compound semiconductor layer 300 while the components constituting the first and second electrode layers 310 and 320 are mixed with each other during the heat treatment. In the heat treatment process, the first and second electrode layers 310 and 320 may be separated from each other and exist as separate layers on the p-type compound semiconductor layer 300.
다음에는 이러한 p형 전극층과 관련하여 본 발명자가 실시한 실험예를 설명한다. 하기된 본 발명자가 실시한 전극층 형성방법은 예시된 공정에 국한되지 않는다.Next, an experimental example performed by the present inventors with respect to such a p-type electrode layer will be described. The electrode layer forming method performed by the inventors described below is not limited to the illustrated process.
먼저, 본 발명자는 기판위에 질화갈륨(GaN)을 주성분으로 한 p형 화합물 반도체층(300)이 형성된 구조체를 트리클로로에틸렌, 아세톤, 메탄올, 증류수로 초음파 세척기(ultrasonic bath) 안에서 60℃에서 각각 5 분씩 표면 세척한 후, 시료에 남아 있는 수분을 제거하기 위하여 100℃ 에서 10분 동안 하드 베이킹(hard baking)을 하였다.First of all, the inventors of the present invention have a structure in which a p-type compound semiconductor layer 300 containing gallium nitride (GaN) as a main component is formed on a substrate at 60 ° C. in an ultrasonic bath with trichloroethylene, acetone, methanol, and distilled water. After surface washing by minute, hard baking was performed at 100 ° C. for 10 minutes to remove moisture remaining in the sample.
이후, 포토레지스트(photo-resist)를 p형 화합물 반도체층(300) 위에 4,500 rpm에서 스핀코팅(spin coating)하였다. 그 후 85℃ 에서 15분 동안 소프트 베이킹 (soft baking)하고, 마스크 패턴을 현상하기 위하여 마스크와 시료를 일치(align) 시킨 다음에 22.8 mW의 강도의 자외선(UV)에 15초 동안 노출시키고, 현상액과 증류수의 비를 1:4로 혼합한 용액 속에 시료를 침지시켜 25초 정도 경과시켜 현상하였다. Thereafter, a photo-resist was spin coated on the p-type compound semiconductor layer 300 at 4,500 rpm. Then soft bake at 85 ° C. for 15 minutes, align the mask and sample to develop the mask pattern, and then expose for 15 seconds to ultraviolet (UV) light of 22.8 mW, The sample was immersed in a solution in which the ratio of distilled water was 1: 4 and developed for about 25 seconds.
그 후, BOE 용액을 이용해 현상된 시료에 있는 오염층을 제거하기 위하여 5분간 침지 시켰으며, 전자빔 증착기(electron-beam evaporator)를 이용하여 제1전극층(310)을 증착하였다.Thereafter, it was immersed for 5 minutes to remove the contaminant layer in the developed sample using the BOE solution, and the first electrode layer 310 was deposited using an electron-beam evaporator.
제1전극층(310)은 분말상의 인듐산화물과 산화마그네슘(MgO)을 9:1정도로 혼합한 후 소결하여 형성한 반응대상체를 전자빔 증착기 챔버내의 반응대상체 장착스테이지에 장착하여 증착하였다.The first electrode layer 310 was deposited by mixing a powdery indium oxide and magnesium oxide (MgO) in a ratio of about 9: 1 and sintering a reaction object formed on a reaction object mounting stage in an electron beam deposition chamber.
제1전극층(310) 증착 이후 Au로 제2전극층(320)을 증착한 다음, 아세톤으로 리프트 오프(lift-off) 공정을 거친 후, 급속 가열로 (rapid thermal annealing : RTA)안에 시료를 넣어 공기 분위기 하에서 430℃ 내지 530℃에서 1분 동안 열처리하여 전극층(330)을 제조하였다.After the deposition of the first electrode layer 310, the second electrode layer 320 is deposited with Au, and then subjected to a lift-off process with acetone, and then the sample is placed in a rapid thermal annealing (RTA). An electrode layer 330 was prepared by heat treatment at 430 ° C. to 530 ° C. for 1 minute under an atmosphere.
한편, 이러한 전극층 제조 방법은 도 8 및 도 9에 도시한 발광소자를 제조하는 방법에 그대로 적용할 수 있다.On the other hand, the electrode layer manufacturing method can be applied as it is to the method for manufacturing the light emitting device shown in Figs.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예를 들어 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 도 8 및 도 9에 도시한 발광소자와 다른 발광소자에도 본 발명의 전극층을 구비할 수 있을 것이며, 발광소자가 아니더라도 저 저항을 요하는 전극이 필요한 소자에 사용될 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.While many details are set forth in the foregoing description, they should be construed as illustrative of preferred embodiments, rather than to limit the scope of the invention. For example, one of ordinary skill in the art to which the present invention pertains may include the electrode layer of the present invention in other light emitting devices than those shown in FIGS. 8 and 9, even if the light emitting device is not low resistance. An electrode that requires may be used in the required device. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the technical spirit described in the claims.
상술한 실시예 및 실험을 통해서 알 수 있듯이, 본 발명의 전극층은 종래의 전극층에 비해 저항이 낮고 투과율이 높은 특성을 갖고 있다.As can be seen from the above-described examples and experiments, the electrode layer of the present invention has the characteristics of low resistance and high transmittance as compared with the conventional electrode layer.
또한, 종래기술에 의한 전극층(Ni/Au층)의 경우, 전극층의 저항이 높고 투과율이 낮기 때문에 제1 전극층(Ni층)의 두께범위는 10nm 이하로 그 사용이 제한되었으나, 본 발명의 경우 제1 전극층의 두께범위가 0.1nm 내지 500nm로 그 사용의 폭이 증가하였으며, 제1전극층이 100nm의 두께에서도 우수한 접촉저항 및 투과율의 특성을 갖고 있다 .In addition, in the case of the electrode layer (Ni / Au layer) according to the prior art, since the resistance of the electrode layer is high and the transmittance is low, the thickness range of the first electrode layer (Ni layer) is limited to 10 nm or less, but in the case of the present invention, The range of thickness of the first electrode layer was increased from 0.1 nm to 500 nm, and the first electrode layer had excellent contact resistance and transmittance even at a thickness of 100 nm.
따라서 발광소자의 전극층으로 본 발명의 전극층을 사용하는 경우, 해당 발광소자의 구동전압은 낮아지고, 투과율은 높아지게 되어, 상기 해당 발광소자의 발광효율은 종래보다 훨씬 높아지게 된다.Therefore, when using the electrode layer of the present invention as the electrode layer of the light emitting device, the driving voltage of the light emitting device is lowered, the transmittance is increased, the light emitting efficiency of the light emitting device is much higher than before.
도 1은 종래 전극층을 구비하는 발광소자를 보여주는 단면도이다.1 is a cross-sectional view showing a light emitting device having a conventional electrode layer.
도 2는 본 발명에 따른 전극층을 보여주는 단면도이다.2 is a cross-sectional view showing an electrode layer according to the present invention.
도 3a는 본 발명의 제 1 실시예로서 형성된 전극층(MIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.3A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (MIO / Au) formed as a first embodiment of the present invention.
도 3b는 도 3a의 전극층(MIO/Au)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.3B is a graph illustrating a result of measuring an operating voltage of an InGaN blue light emitting diode including the electrode layer MIO / Au of FIG. 3A.
도 4a는 본 발명의 제 2 실시예로서 형성된 전극층(CIO/ZITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.4A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / ZITO) formed as a second embodiment of the present invention.
도 4b는 도 4a의 전극층(CIO/ZITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.FIG. 4B is a graph illustrating a result of measuring an operating voltage of the InGaN blue light emitting diode including the electrode layer CIO / ZITO of FIG. 4A.
도 5a는 본 발명의 제 3 실시예로서 형성된 전극층(CIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.FIG. 5A is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / ITO) formed as a third embodiment of the present invention.
도 5b는 도 5a의 전극층(CIO/ITO)을 구비하는 InGaN 청색 발광 다이오드에 대해 동작전압을 측정한 결과를 나타낸 그래프이다.FIG. 5B is a graph illustrating a result of measuring an operating voltage of the InGaN blue light emitting diode including the electrode layer CIO / ITO of FIG. 5A.
도 6은 본 발명의 제 4 실시예로서 형성된 전극층(MIO/ITO)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.6 is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (MIO / ITO) formed as a fourth embodiment of the present invention.
도 7은 본 발명의 제 5 실시예로서 형성된 전극층(CIO/Au)에 대해 전류-전압 특성을 측정한 결과를 나타낸 그래프이다.7 is a graph illustrating a result of measuring current-voltage characteristics of an electrode layer (CIO / Au) formed as a fifth embodiment of the present invention.
도 8 및 도 9는 본 발명에 따른 전극층이 구비된 발광소자를 보여주는 단면도이다.8 and 9 are cross-sectional views showing a light emitting device having an electrode layer according to the present invention.
도 10은 본 발명에 따른 전극층의 제조방법을 보여준다.10 shows a method of manufacturing an electrode layer according to the present invention.
< 도면의 주요부분에 대한 부호의 설명 ><Description of Symbols for Major Parts of Drawings>
6:n-GaN층 8:활성층6: n-GaN layer 8: active layer
10:p-GaN층 12, 22a:제1전극층10: p-GaN layer 12, 22a: first electrode layer
14, 22b:제2전극층 20:p형 화합물 반도체층14, 22b: second electrode layer 20: p-type compound semiconductor layer
22:p형 전극층 100:기판22: p-type electrode layer 100: substrate
102:n-GaN층 104:활성층102: n-GaN layer 104: active layer
106:p-GaN층 108:p형 전극106: p-GaN layer 108: p-type electrode
120:n형 전극 204:n-클래드층120: n-type electrode 204: n-clad layer
206:n-도파층 208:활성층206: n-wave layer 208: active layer
210:p-도파층 212:p-클래드층210: p-wave layer 212: p-clad layer
214:p-GaN층 216:보호막214: p-GaN layer 216: protective film
218:p형 전극 220:n형 전극218: p-type electrode 220: n-type electrode
300:p형 화합물 반도체층 310:제1전극층300: p-type compound semiconductor layer 310: first electrode layer
320:제2전극층 330:p형 전극층320: second electrode layer 330: p-type electrode layer
Claims (27)
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/978,811 US20050167681A1 (en) | 2004-02-04 | 2004-11-02 | Electrode layer, light emitting device including the same, and method of forming the electrode layer |
| EP04256921A EP1562236A3 (en) | 2004-02-04 | 2004-11-09 | Transparent electrode layer, semiconductor light emitting device including the same, and method of forming the transparent electrode layer |
| CNA2004100946734A CN1652362A (en) | 2004-02-04 | 2004-11-12 | Electrode layer, light emitting device including the same, and method of forming the electrode layer |
| JP2005022703A JP2005223326A (en) | 2004-02-04 | 2005-01-31 | Electrode layer, light-emitting device provided with the same, and manufacturing method for the electrode layer |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20040007233 | 2004-02-04 | ||
| KR1020040007233 | 2004-02-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050079209A true KR20050079209A (en) | 2005-08-09 |
| KR100764458B1 KR100764458B1 (en) | 2007-10-05 |
Family
ID=37266196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040068295A KR100764458B1 (en) | 2004-02-04 | 2004-08-28 | Electrode layer, light generating device comprising the same and method of forming the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100764458B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101319563B1 (en) * | 2012-07-18 | 2013-10-23 | 순천대학교 산학협력단 | Semiconductor light emitting device and method of manufacturing the same |
| KR101386749B1 (en) * | 2013-01-18 | 2014-04-17 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method of semiconductor integrated circuit fabrication |
| WO2016148435A1 (en) * | 2015-03-17 | 2016-09-22 | 고려대학교 산학협력단 | Method for manufacturing transparent electrode having metal mesh structure, and transparent electrode manufactured using same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3917223B2 (en) | 1996-12-06 | 2007-05-23 | ローム株式会社 | Manufacturing method of semiconductor light emitting device |
| TW515116B (en) * | 2001-12-27 | 2002-12-21 | South Epitaxy Corp | Light emitting diode structure |
| JP3797317B2 (en) * | 2002-05-30 | 2006-07-19 | 住友金属鉱山株式会社 | Target for transparent conductive thin film, transparent conductive thin film and manufacturing method thereof, electrode material for display, organic electroluminescence element |
-
2004
- 2004-08-28 KR KR1020040068295A patent/KR100764458B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101319563B1 (en) * | 2012-07-18 | 2013-10-23 | 순천대학교 산학협력단 | Semiconductor light emitting device and method of manufacturing the same |
| KR101386749B1 (en) * | 2013-01-18 | 2014-04-17 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | Method of semiconductor integrated circuit fabrication |
| WO2016148435A1 (en) * | 2015-03-17 | 2016-09-22 | 고려대학교 산학협력단 | Method for manufacturing transparent electrode having metal mesh structure, and transparent electrode manufactured using same |
| KR20160111729A (en) * | 2015-03-17 | 2016-09-27 | 고려대학교 산학협력단 | Fabrication method of transparent electrode with metal mesh structure and transparent electrode fabricated by the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100764458B1 (en) | 2007-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1523047B1 (en) | Nitride-based semiconductor light emitting device and method of manufacturing the same | |
| US7491979B2 (en) | Reflective electrode and compound semiconductor light emitting device including the same | |
| US7550374B2 (en) | Thin film electrode for forming ohmic contact in light emitting diodes and laser diodes using nickel-based solid solution for manufacturing high performance gallium nitride-based optical devices, and method for fabricating the same | |
| KR100682870B1 (en) | Multi layer electrode and compound semiconductor light emitting device including the same | |
| JP2005223326A (en) | Electrode layer, light-emitting device provided with the same, and manufacturing method for the electrode layer | |
| EP1646093A2 (en) | Reflective electrode and compound semiconductor light emitting device including the same | |
| KR100707167B1 (en) | Thin film electrode for ohmic contact using materials capable of making the binary and ternary p-type thermo-electronic oxide thin films for high-quality optical devices related to Al,InGaN and method | |
| KR100571816B1 (en) | light emitting device and method of manufacturing the same | |
| JP5130436B2 (en) | GaN-based semiconductor light-emitting device and manufacturing method thereof | |
| KR100764458B1 (en) | Electrode layer, light generating device comprising the same and method of forming the same | |
| KR20060007948A (en) | Top emitting light emitting device and method of manufacturing thereof | |
| KR100515652B1 (en) | Transparant Electrode Film for Ohmic Contact of p-GaN Semiconductor | |
| KR100611642B1 (en) | Top emitting light emitting device and method of manufacturing thereof | |
| KR100611640B1 (en) | Flip-chip light emitting device and method of manufacturing thereof | |
| KR100574104B1 (en) | Flip-chip light emitting device and method of manufacturing thereof | |
| KR100574103B1 (en) | Flip-chip light emitting device and method of manufacturing thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Publication of correction | ||
| FPAY | Annual fee payment |
Payment date: 20120831 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130902 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140901 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150831 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |