KR20050075397A

KR20050075397A - 저 전압 검출 시스템

Info

Publication number: KR20050075397A
Application number: KR1020057008523A
Authority: KR
Inventors: 조지 엘. 에스피노; 윌리암 엘. 루카스; 마이클 지. 우드
Original assignee: 프리스케일 세미컨덕터, 인크.
Priority date: 2002-11-12
Filing date: 2003-09-30
Publication date: 2005-07-20
Also published as: WO2004044719A2; KR101031117B1; AU2003275307A1; JP2006506617A; AU2003275307A8; JP4322810B2; US7293188B2; CN1695103A; WO2004044719A3; CN100559326C; TW200428193A; TWI331276B; US20040093531A1

Abstract

논리 디바이스를 위한 저 전압 검출(LVD) 시스템은, 공급 핀 전압(109)이 제1 전압 레벨 이하로 떨어질 때 표시기를 제공하는 제1 LVD 회로(110), 및 공급 핀 전압이 제2 전압 레벨이하로 떨어질 때 인터럽트(118)를 제공하는 제2 LVD 회로(116)를 포함한다. 일 실시예에서, 제2 LVD 회로는 제1 LVD 회로보다 더 많은 전력을 소모하고, 따라서 선택적으로 인에이블된다. 일 실시예에서, 공급 핀 전압이 제1 및 제2 전압 레벨사이이고, 논리 디바이스가 정지 또는 저 전력 모드일 때, 제2 LVD 회로는 공급 핀 전압을 모니터링하기 위해 주기적으로 인에이블된다. 공급 핀 전압이 제2 전압 레벨 이하로 떨어진 후에, 논리 디바이스는, 공급 핀 전압이 제1 전압 레벨 이상으로 상승할 때 까지 논리 디바이스가 인터럽트를 승인하는 것을 방지하게 되는 안전 상태에 있게 된다.

Description

저 전압 검출 시스템{LOW VOLTAGE DETECTION SYSTEM}

본 발명은 일반적으로 전 전압 검출 시스템에 관한 것이며, 특히, 복수의 전압 검출 레벨을 갖는 저 전압 검출 시스템에 관한 것이다.

휴대용 전자 기기 마켓등에서와 같은 수 많은 배터리 전력 시스템에서, 마이크로프로세서 및 마이크로컨트롤러등과 같은 논리 디바이스는 주 제어기 및/또는 전력 관리 유닛의 역할을 한다. 이러한 역할에서, 배터리가 약해지거나 제거될 때 논리 디바이스의 내부 논리 상태 및 휘발성 메모리(RAM, 제어 레지스터, 논리 상태등)를 보호하는 것이 중요하다. 예컨대, 오늘날 이용가능한 마이크로컨트롤러에서, 저 전압 검출(LVD) 회로는 낮은 배터리 전압이 발생하고, 마이크로컨트롤러를 리셋하는 때를 검출한다. 대안적으로, 몇몇 LVD 시스템은 마이크로컨트롤러가 리셋보다는 인터럽트를 수신하도록 하여, 다음에 소프트웨어가 배터리 전압이 복구될 때까지 전류 소모를 최소화하기 위해 마이크로컨트롤러를 정지(stop) 모드에 있게 할 수 있다. 그러나, 이러한 시스템에서, 정지 모드동안, 인터럽트(예컨대, 키보드 입력 장치등으로부터)가 수신될 수 있고, 배터리 전압이 복구되기 전에 마이크로컨트롤러가 재기동되도록 함으로써 배터리를 고갈시켜, 데이터가 손실된다. 따라서, 약하거나 제거된 배터리 상태로부터 안전한 복구를 허용하면서, 논리 디바이스의 내부 논리 상태 및 휘발성 메모리를 보호할 수 있는 LVD 시스템이 제공될 필요가 있다.

본 발명은 실시예로서 설명되며, 첨부된 도면에 의해 제한되는 것은 아니며, 동일한 참조 번호는 동일한 엘리먼트를 나타낸다.

도 1은 본 발명의 일 실시예에 따른 데이터 처리 시스템을 형성하는 블록도.

도 2는 본 발명의 일 실시예에 따른, 안전 상태로 들어가고 나오는 방법을 그래프 형태로 도시한 도면.

도 3 - 5는 도 1의 데이터 처리 시스템내의 다양한 유닛에 대응하는 진리표를 도시하는 도면.

도 6은 도 1의 데이터 처리 시스템내의 저 전압 검출 유닛의 일실시예에 대한 개략도.

도 7은 도 1의 데이터 처리 시스템내의 다른 저 전압 검출 유닛의 일 실시예에 대한 개략도.

당업자는, 도면내의 엘리먼트는 단순화 및 명확화를 위해 도시되었으며, 반드시 축적에 맞도록 도시된 것은 아니라는 것을 알아야한다. 예컨대, 도면의 몇몇 엘리먼트의 치수는 본 발명의 실시예의 이해를 돕기위해 다른 엘리먼트보다 과장될 수도 있다.

여기서 이용된 바와 같이, "버스(bus)"는 데이터, 어드레스, 제어 또는 상태와 같은 하나 이상의 다양한 정보를 전송하는데 이용될 수 있는 복수의 신호 또는 컨덕터를 명칭하는데 이용된다. 여기서 설명되는 컨덕터는 단일 컨덕터, 복수의 컨덕터, 단방향성 컨덕터, 양방향성 컨덕터에 따라 도시되거나 설명될 수 있다. 그러나, 다양한 실시예는 컨덕터의 구현을 여러가지로 할 수 있다. 예컨대, 분리된 단방향성 컨덕터가 양방향성 컨덕터보다 더 이용될 수 있고 그 반대일 수도 있다. 또한, 복수의 컨덕터가 복수의 신호를 직렬로 또는 멀티플렉싱된 방식으로 전송하는 단일 컨덕터로 대체될 수 있다. 이와 같이, 복수의 신호를 전송하는 단일 컨덕터가 이러한 신호들의 서브셋을 전송하는 여러 다양한 컨덕터로 분리될 수 있다. 따라서, 여러 옵션이 신호를 전송하는데 존재할 수 있다.

용어 "어서트" 및 "부정(negate)"(또는 "디어서트")는 신호, 상태 비트, 또는 유사한 장치를 논리적으로 참 또는 논리적으로 거짓 상태로 각각 되게하는 것을 참조할 때 이용된다. 논리적으로 참 상태가 논리 레벨 1 이면, 논리적으로 거짓 상태는 논리 레벨 0이다. 그리고, 논리적으로 참 상태가 논리 레벨 0 이면, 논리적으로 거짓 상태는 논리 레벨 1이다.

도 1은 데이터 처리 시스템(100)의 일 실시예를 구성하는 블록도를 도시한다. 데이터 처리 시스템(100)은 도 1에 도시된 바와 같이, 외부 회로와 함께, 마이크로컨트롤러(MCU)(102)와 같은 논리 디바이스를 포함한다. 대안적인 실시예에서, MCU(102)는 다양한 마이크로프로세서, 마이크로컨트롤러 또는 다른 유형의 논리 디바이스로 대체될 수 있으며, 여기의 실시예에서는, MCU(102)(또는 임의의 다른 유형의 논리 디바이스)는 단일 집적 회로상에 위치한다. MCU(102)는 중앙 처리 유닛(CPU)(160), 메모리(158), 내부 주변장치(156), 입/출력(I/O) 인터페이스(154), 안전 비트 레지스터(134) 및 인터럽트 핸들러(IH)(142)를 포함하는데, 이들은 모두 양방향으로 버스(152)에 결합된다.(여기 이용된 것과 같이, 버스(152)는 어드레스, 데이터, 및 제어 신호를 포함한다.)

MCU(102)는 또한 전압 Vbatt를 제공하는 배터리 노드(109)(즉, 전원 핀)에 결합된 LVD1 유닛(110)을 포함한다. LVD1(110)은 Vbatt이 제1 전압 레벨, LV1이하로 떨어지는 때를 검출한다. MCU(102)는 또한 Vbatt이 제2 전압 레벨 LV2이하로 떨어지는 때를 검출하는 LVD2 유닛을 포함하고, 일반적으로, LV1은 LV2 보다 크다. MCU(102)는 Vreg를 LVD2(116)에 제공하기 위해 배터리 노드(109) 및 LVD2(116)에 결합된 전압 조정기(114)를 포함한다. 그러나, 대안적인 실시예에서, 전압 조정기(114)는 존재하지 않을 수 있고, 이 경우에는, LVD2(116)가 배터리 노드(109)에 결합된다. MCU(102)는 또한 주기적 웨이크업 유닛(PWU)(124), PWU 인에이블 유닛(120), LVD2 인에이블 유닛(128), 및 인터럽트 핸들러(IH) 제어 유닛(138)을 포함한다. 버스(152)는 정지 모드 표시기, STOP(132)를 LVD2 인에이블 유닛(128) 및 PWU 인에이블 유닛(120)에 제공한다. LVD1(110)은 신호 LV_1 검출(112)을 PWU 인에이블 유닛(120) 및 IH 제어유닛(138)에 제공한다. PWU 인에이블 유닛(120)은 신호 PWU_en(122)를 PWU(124)에 제공하고, PWU(124)는 신호, 웨이크업(126)을 LVD2 인에이블 유닛(128)에 제공한다. LVD2 인에이블 유닛(128)은 신호, LVD2_en(130)를 존재한다면, LVD(116) 및 전압 조정기(114)에 제공한다. 안전 비트 레지스터(134)는 신호, 안전(136)을 PWU 인에이블 유닛(120) 및 IH 제어 유닛(138)에 제공한다. 인터럽트 핸들러(142)는 LVD2로부터 신호 LV2_인터럽트118을 수신하고, IH 제어 유닛(138)로부터 신호, IH_블록140을 수신하고, 버스(152)를 통해 내부 인터럽트(146)을 수신하고, 양방향 컨덕터(148)를 통해 외부 인터럽트(144)를 수신한다.

데이터 처리시스템(100)의 외부 회로는 배터리 노드(109)에 접속가능한 배터리(106), 충전 엘리먼트(104), 및 외부 주변장치(166)를 포함한다. 충전 엘리먼트(104)는 도 1에 커패시터로서 도시됨을 주목한다(따라서 커패시터(104) 또는 전력 저장 커패시터(104)로서 명칭될 수 있음). 그러나, 배터리(106)는 충전 회로(커패시터(104)를 대체할 수 있음)에 의해 재충전될 수 있는 재충전 가능 배터리로 대체될 수 있음을 알아야 한다. 또한, 배터리(106)는 임의의 적절한 전력원으로 대체될 수 있다. 도 1에 도시된 바와 같이, 배터리(106)의 제1 단자 및 커패시터(104)의 제1 단자는 배터리 노드(109)에 결합된다. 배터리(106)의 제2 단자 및 커패시터(104)의 제2 단자는 그라운드에 결합된다. 또한, 도 1에 도시되지는 않았지만, MCU(102)내에 도시된 각각의 유닛은 배터리 노드(109) 또는 전압 조정기(114)의 출력(존재하는 경우)에 결합된다. I/O 인터페이스(154)는 외부 주변장치(166)에 양방향으로 결합된다. 외부 주변장치(166)는 예컨대, 키보드, 디스플레이, 다른 프로세서등과 같은 여러 주변 장치를 포함할 수 있다.

동작중에, 커패시터(104)는 배터리 노드(109)로부터 노이즈를 제거하고, 배터리(106)가 노드(109)에 접속될 때 고 주파수 바운스(bounce)에 대한 바운스 보호를 제공한다. 배터리(106)가 제거될 때, 커패시터(30)는 배터리 노드(109)에 충분한 전압을 제공하여, MCU(102)내의 RAM 메모리, 제어 레지스터, 논리 상태등을 저 전력 상태동안 연장된 시간만큼 유지시킨다. 또한, 도시된 실시예에서, 단일 전압 공급 핀(배터리 노드(109))는 전력을 MCU(102)에 공급하는데 이용되고, 이하 더 자세히 설명되는 바와 같이, 배터리가 약해지거나 제거됨으로써 나타나는 저 전압 조건을 검출하는데도 이용된다.

I/O 인터페이스(154), 내부 주변장치(156), 메모리(158), 및 CPU(160)는 종래기술에서와 같이 동작하므로, 여기서는 자세히 설명하지 않는다. 즉, 여기 개시된 저 전압 검출 시스템에 관련된 이러한 유닛의 각각의 양상만이 설명된다. MCU(102)의 저 전압 검출 시스템(LVD1(110), LVD2(116), 선택적 전압 조정기(114), PWU 인에이블 유닛(120), PWU(124), LVD2 인에이블 유닛(128), 안전 비트 레지스터(134), IH 제어 유닛(138), 인터럽트 핸들러(142) 및 CPU(160)을 포함함)의 동작은 도 2-7을 참조하여 더 자세히 설명된다.

일 실시예에서, MCU(102)는, Vbatt가 MCU(102)의 최소 동작 전압, Vmin이상을 유지하는한, 통상적으로 동작(run) 또는 정지(stop) 모드에서 동작할 수 있다. 동작 모드에서, MCU(102)는 명령을 실행할 수 있고, 정지 모드가 저 전력 모드이면, MCU(102)는 명령을 실행할 수 없다. MCU(102)는 정지 명령의 실행을 통해 동작모드로부터 정지 모드로 들어갈 수 있다. MCU(102)는 정지 모드를 벗어날 수 있고, 외부 인터럽트(144) 또는 내부 인터럽트(146)에 응답하여 동작 모드로 들어갈 수 있다. 예컨대, 외부 인터럽트는 키보드 인터럽트를 포함할 수 있고, 사용자는 키를 눌러서 MCU(102)를 웨이크업할 수 있다. 그러나, Vbatt가 Vmin이하인 동안 MCU(102)가 정지 모드에서 동작 모드로 변하면, MCU(102)의 동작은 오류가 발생할 수 있는데. 그 이유는 그 최소 동작 전압, 즉, 특정된 동작 범위의 밖에서 동작하게 되기 때문이다. 따라서, 일 실시예에서, Vbatt가 Vmin이하로 떨어질 때(배터리가 약해지거나 제거됨에 기인함), MCU(102)는, 임의의 외부 또는 내부 인터럽트를 승인하는 것을 방지하는 안전 상태로 들어가게 된다. 안전 동작 전압 이상으로 상승하는 Vbatt(약해지거나 제거된 배터리를 교체하거나 배터리를 재충전하는 것에 기인함)이 안전 상태인 경우에만, MCU(102)는 통상적인 동작을 재개하여, MCU(102)가 인터럽트를 승인하는 것이 더 이상 방지되지 않게 된다. 이 경우에, MCU(102)는 안전하게 동작 모드로 복귀할 수 있다.

일 실시예에서, MCU(102)의 저 전압 검출 시스템은, Vbatt이 LV1(여기서, LV1은 MCU(102)의 안전 동작 전압에 대응함)이하인 때를 검출하는 제1 저 전압 검출 유닛(LVD1(110))을 이용한다. 이 실시예에서, MCU(102)는 Vbatt이 LV2이하인 때를 검출하는 제2 전압 검출 유닛(LVD2(116))을 이용하고, LV2는 일반적으로 LV1이하이지만 Vmin 이상이다. 전술한 바와 같이, 일단 Vbatt가 LV2이하로 떨어지면, MCU(102)는 안전 상태에 있게 되고, MCU(102)는 더 이상 동작 모드로 재 진입하지 않고, Vbatt가 LV1이상으로 상승할 때까지 임의의 외부 또는 내부 인터럽트를 승인하지 않게 된다. 도시된 실시예에서, LVD1(110)는 동작 및 정지 모드 모두를 포함하는 MCU(102)의 모든 통상 모드에서 동작하는 저 전력 소비 전압 검출 회로이다. 그러나, LVD1(110)이 최소 전력을 소비하도록 설계되었지만(이에 대한 일례가 도 6을 참조하여 설명됨), LVD1(110)은, 최대 배터리 수명을 보장하면서 MCU(102)가 Vmin이상을 유지하는 것을 보장할만큼 충분하게 정확하지는 않다. LVD2(116)이 정확한 저 전압 표시를 제공하도록 설계되었지만, LVD2(116)는 이렇게 하기 위해서 더 많은 전류를 끌어낸다. 따라서, LVD1(110)은 Vbatt이 대략 LV1일때(저 전력 소비에 따른 부정확성에 기인함) 표시(즉, 어서트 LV1_검출 112)를 제공하고, LVD2(116)은 Vbatt이 LV2에 도달할 때 인터럽트(즉, 어서트 LV2_인터럽트 118)을 제공한다. 현재의 실시예에서, LVD1(116)는 동작 모드동안 언제나 인에이블됨을 주목한다. 그러나, LVD2(116)가 더 많은 전력을 소비하므로, LVD2(116)가 MCU(102)가 정지 모드인 동안 인에이블되도록 하는 것은 바람직하지 않다. 즉, 언제나 인이에블되는 LVD1(110)과는 달리, LVD2(116)는 MCU(102)가 정지 모드인동안, 필요에 따라, 선택적으로 인에이블될 수 있다.

전술한 설명 및 이하의 설명에서, LVD2(116)는 Vbatt가 LV2이하인 때를 검출하기 위해 Vbatt를 모니터링한다. 이것은 선택적인 전압 조정기(114)가 MCU(102)내에 존재하지 않는 것으로 가정한다(즉, LVD2(116)는 Vreg보다는 Vbatt를 직접 수신한다). 그러나, 전압 조정기(114)가 MCU(102)에 도시된 바와 같이 존재하면, LVD2(116)(전압 조정기(114)에 결합됨)은 Vreg를 수신하고, 따라서, Vreg가 LV2이하인 때를 실제로 검출할 수 있다. 따라서, 이 실시예에서, LV2에 이용되는 실제 값은 전압 조정기(114)에 의해 도입되는 전압 강하에 기초하여 조정될 수 있다. Vreg 또는 Vbatt가 모니터링되는지 여부에 상관없이, Vbatt가 제2 임계값 LV2이하로 떨어질 때 LVD2(116)는 LV2_인터럽트 118을 제공한다. 또한, Vbatt가 LV2근방의 전압 레벨에 도달할 때, 전압 조정기(114)를 지나는 전압 강하는 Vbatt가 대략 Vreg와 동일하게 되는 지점으로 강하한다. 따라서, 여기서의 설명을 간단히 하기 위해, 다음 설명은 Vreg보다는 Vbatt를 모니터링하는 LVD2를 참조하지만, 당업자는 Vreg를 모니터링하는 것도 동일한 결과를 얻을 수 있다는 것을 알 수 있다.

도 2는 본 발명의 일 실시예에 따른 안전상태 진입 및 벗어남에 대한 방법을 그래프 형태로 도시한다. Vbatt는 약해진 배터리 또는 제거된 배터리 중 하나에 기인하여 하락(decline)으로 시작하고(여기서 Vbatt는 커패시터(104)에 의해 제공됨), LVD1(110)은 도 2에서 포인트 180으로 도시된 바와 같이, Vbatt이 대략 LV1에 도달하는 때를 검출한다. 포인트 1809에 도달할 때, MCU(102)가 정지 모드에서 동작하면, LVD2(116)은 정확한 저 전압 검출을 제공하기 위해 주기적으로 인에이블된다.

예컨대, 도 1로 돌아가면, PWU 인에이블 유닛(120)은 LV1_검출 112, 안전(136), 및 정지(STOP)(132)에 기초하여 PWU(124)를 인에이블한다. 즉, PWU 인에이블 유닛(120)은, LV1_검출 112, 안전(136), 및 정지(STOP)(132)의 값이 도 5의 진리표에 도시된 바와 같을 때 PWU_en(122)(인에이블 PWU(124)로)를 어서트한다. 즉, 도 5에 도시된 바와 같이, PWU_en(122)는 LV1_검출 112이 어서트되고, 정지(132)가 어서트되고, 안전(136)은 어서트되지 않을 때만 어서트된다. 즉, LVD1(110)이 Vbatt이 LV1이하인 것을 검출할 때(따라서, LV1_검출 112를 어서팅), MCU(102)는 정지 모드에 있게 되고(정지(132)가 어서트됨), MCU(102)는 안전 상태에 있지 않고(안전(136)은 어서트되지 않음), PWU(124)는 인에이블된다. LV1_검출 112, 안전(136), 및 정지(132), PWU_en(122)에 대한 값의 모든 다른 조합은 어서트되지 않아 PWU(124)는 인에이블되지 않는다.

PWU(124)는 웨이크업(126)을 LVD2 인에이블 유닛(128)에 제공한다. 일 실시예에서, 웨이크업(126)은, LVD2 인에이블 128을 통해 LVD2를 주기적으로 인에이블하는데 이용되는 주기적 펄스이다. 즉, LVD2 인에이블 유닛(128)은 웨이크업(126) 및 정지(132)를 수신하고, LVD_en(130)을 LVD2(116)(존재하면, 전압 조정기(114)에 제공한다. LVD2_en(130)이 어서트될 때, LVD2(116)은 인에이블되고, Vbatt를 모니터링하여, Vbatt가 LV2 이상 또는 이하인지 여부를 판정한다. (대안적으로, 전술한 바와 같이, 전압 조정기(114)가 존재하면, LVD2(116)은 이 시점에서 대략 Vbatt와 동일한 Vreg를 모니터링하는 대신에, Vbatt가 LV2이상 또는 이하인지 여부를 판정할 수 있다). LVD2 인에이블 유닛(128)은 도 4에 도시된 진리표에 따라 동작한다. 따라서, 동작 모드(정지(132)는 어서트되지 않음)일 때, LVD2_en(130)이 어서트되고, 따라서, LVD2(116)이 인에이블된다. 그러나, 정지 모드(정지(132)가 어서트됨)일 때, LVD2_en(130)은 웨이크업(126)이 어서트될 때만 어서트된다. 이러한 방식에서, 정지 모드동안 및 Vbatt가 LV1과 LV2사이일 때, LVD2(116)는 웨이크업(126)에 의해 주기적으로 인에이블되어, 최소 전력을 소비하게 된다.

도 2의 그래프로 돌아가면, 배터리가 약해지거나 제거됨에 따라, Vbatt가 하향세를 유지하는 동안, LVD2(116)는 도 2에서 포인트 182로 도시된 바와 같이 Vbatt가 LV2에 도달하는 때를 검출한다. MCU(102)가 정지 모드에서 동작하면, LVD2(116)은 웨이크업(126)에 의해 판정된 주기적 시간의 하나 동안 Vbatt가 LV2에 도달하는 것을 검출한다. 그러나, MCU(102)가 동작 모드에서 동작하면, LVD2(116)는 언제나 인에이블되고(즉, LVD2_en(130)은, 정지(132)가 디어서트될 때, 웨이크업(126)에 무관하게 언제나 어서트된다), Vbatt가 LV2에 도달하는 것을 검출한다. 전술한 바와 같이, LVD2(116)는, LVD1(110)이 Vbatt가 LV1에 도달하는 것을 검출할 때보다 더 정확하게 Vbatt가 LV에 도달하는 때를 검출한다. LV2에 도달할 때, LVD2(116)은 LV2_인터럽트(118)을 어서트한다. 일 실시예에서, LV2_인터럽트(118)는 인터럽트 핸들러(142)에 의해 즉시 승인되는 것을 보장하도록 가장 높은 우선순위가 할당된다. 따라서, 본 실시예에서, LV2_인터럽트(118)를 어서팅할 때, 인터럽트 핸들러(142)는 CPU(160)가 대기중인 LVD2(116) 인터럽트를 서비스하도록 한다. LVD2(116) 인터럽트를 서비스하기 위한 인터럽트 서비스 루틴은 MCU(102)가 안전하게 셧다운하도록 하는 명령을 포함할 수 있다. 예컨대, 인터럽트 서비스 루틴은 상태 정보를 포함하는 임의의 원하는 정보를 메모리(158)에 저장할 수 있고, 외부 주변장치(166)등에 신호를 보낼 수 있다.

MCU(102)가 이제 Vmin근방(즉, Vbatt가 Vmin에 도달하는 지점)에서 동작하므로, MCU(102)는 Vmin에 도달하기전 또는 도달할 때 안전 상태에 있게 된다. 일 실시예에서, 인터럽트 서비스 루틴은 안전 비트 레지스터(134)를 1로 설정하여 안전 상태로 진입하였음을 표시하는 명령을 포함할 수 있다. 안전 비트 레지스터(134)가 설정될 때, 안전(136)은 어서트되어, 인터럽트 핸들러(142)가 현재 또는 장래의 인터럽트를 승인하는 것을 방지한다는 것을 주목한다. 예컨대, 도 1을 참조하면, IH 제어 유닛(138)은 외부 및 내부 인터럽트에 대한 인터럽트 핸들러(142)의 응답을 제어한다. IH 제어 유닛(138)은 LV1_검출(112) 및 안전(136)을 수신하고, 도 3의 진리표에 의해 도시된 바와 같이 IH_블록(140)을 선택적으로 어서트한다. 예컨대, IH 제어 유닛(138)은, LV1_검출(112) 및 안전(136) 모두가 어서트될 때 IH_블록(140)만을 어서트한다. IH_블록(140)이 어서트될 때, 인터럽트 핸들러(142)는 내부 인터럽트(144) 또는 내부 인터럽트(146)으로부터 인터럽트를 승인하는 것이 방지 또는 차단된다. 따라서, 일 실시예에서, 각 인터럽트는 외부 인터럽트(144) 또는 내부 인터럽트(146)내에 대응하는 인터럽트 신호를 갖는다. 각 인터럽트 신호는, 각 인터럽트 신호 및 IH_블록(140)을 AND 게이트로 실행시켜 IH_블록(140)에 의해 개별적으로 방지될 수 있다. 대안적으로, 다른 인에이블링 또는 게이팅 회로가 입력이 인터럽트 핸들러(142)로 가는 것을 방지하는데 이용될 수 있다. 대안적인 실시예에서, IH_블록(140)은 인터럽트 핸들러(142)의 모든 또는 부분을 디스에이블하는데 이용되어, 인터럽트를 차단 또는 방지하게 된다. 또 다른 실시예에서, IH_블록(140)은 인터럽트 핸들러(142)의 출력으로 게이트되어, 인터럽트를 차단 또는 방지할 수 있게 된다.

대안적인 실시예에서, 안전(136)은 여러 방식으로 구현될 수 있다. 예컨대, 안전(136)은, LV2에 도달하는 Vbatt(또는 다른 실시예에서는 Vreg)를 검출하는 LVD2(116)에 응답하여 (인터럽트 서비스 루틴보다는)자동으로 어서트될 수 있다. 또한, 안전 비트 레지스터(134)는 MCU(102)내의 어디에도 위치할 수 있다.

도 2로 돌아가면, MCU(102)는 Vbatt가 다시 LV1이상으로 상승할 때까지 안전상태로 있게 된다. 즉, 새로운 배터리가 삽입되거나, 현재의 배터리가 재충전될 때, Vbatt는 일단 다시 LV1이상으로 상승하고, 여기서 안전 상태에서 벗어나 안전 비트 레지스터(134)는 0으로 리셋되고, 따라서 안전(136)을 디어서팅한다. MCU(102)는 다시 인터럽트를 승인할 수 있고, 안전하게 정지 모드를 벗어나 동작 모드로 복귀한다. 대안적으로 안전 비트 레지스터(134)는 Vbatt가 LV1이상으로 상승할 때 리셋되지 않는다. 이 실시예에서, 안전 비트 레지스터는 MCU(102)를 웨이크업한 때 도는 약간 후에 사용자에 의해 클리어된다.

본 발명의 일 실시예에서, LVD1(110)은, Vbatt가 Vmin(도 2에 도시됨)보다 작은 파워-온-리셋 전압(VPOR)이하로 떨어지는 때를 검출하는데 이용될 수 있다. Vbatt가 VPOR에 도달할 때, 전형적으로 RAM 및 내부 논리 상태는 완전하게 또는 부분적으로 손상된다. Vbatt가 배터리를 교체 또는 충전하기 전에 VPOR에 도달하면, MCU(102)는 데이터의 손상에 기인하여 배터리의 교체 또는 충전에 따라 재초기화될 필요가 있다. 다른 실시예에서는, 리셋 인터럽트 또는 파워-온-리셋 인터럽트는 전술한 LVD2(116) 인터럽트보다 더 높은 우선 순위를 갖는다.

도 6은 도 1의 LVD1(110)에 이용될 수 있는 LVD 회로(200)의 일 실시예에 대한 개략도이다. LVD 회로(200)는 비교기(212), 트랜지스터(208, 204, 및 206) 및 전류원(202 및 210)을 포함한다. 전류원(202)은 Vbatt에 결합된 제1 단자 및 비 u기(212)의 정 입력(Vref) 및 트랜지스터(204)의 제1 전류 전극에 결합된 제2 단자를 갖는다. 전류원(202)은 전류 Iref를 비교기(212)의 정 입력 및 트랜지스터(204)의 제1 전류 전극에 제공한다. 트랜지스터(204)의 제2 전류 전극은 트랜지스터(204)의 제어 전극 및 트랜지스터(206)의 제1 전류 전극에 결합된다. 트랜지스터(206)의 제어 전극 및 트랜지스터(206)의 제2 전류 전극은, 전류원(210)의 제2 단자 및 그라운드 노드에 서로 결합된다. 트랜지스터(208)의 제1 전류 전극은 Vbatt에 결합되고, 트랜지스터(208)의 제어 전극 및 제2 제어 전극은 비교기(212)의 부 입력(Vcomp) 및 전류원(210)의 제1 단자에 결합된다. 전류원(210)은 전류 Icomp를 제공한다. 비교기(212)의 출력은 LVD1_검출 112를 제공한다. 도시된 실시예에서, 트랜지스터(204 및 208)는 p-타입 MOSFET 트랜지스터이고, 트랜지스터(206)은 바이폴라 트랜지스터이다. 그러나, 대안적인 실시예에서, 다른 유형의 트랜지스터도 이용될 수 있다. 또한, 여러 회로 구성이 LVD1_검출(112)을 제공하는데 이용될 수 있다.

동작중에, 전류원(202)은 기준 전압 Vref를 생성하기 위해 트랜지스터(206 및 204)를 바이어스하는데 이용된다. Vref의 값은 트랜지스터(206)의 이미터 전압에 대한 베이스(Vbe)와 트랜지스터(204)의 임계 전압(Vtp)의 합과 같다. 전류원(210)은, Vbatt에서 트랜지스터(208)의 임계 전압(Vtp)을 뺀것과 동일한 Vcomp를 생성하기 위해 트랜지스터(208)를 바이어스하는데 이용된다. Vcomp는 비교기(212)에 의해 Vref에 연관되어 모니터링된다. Vcomp가 Vref이상이면, 비교기(212)의 출력은 로우이다(본 실시예에서는 디어서트). Vbatt가 Vcomp가 Vref보다 적거나 동일하기에 충분한 로우로 떨어질 때마다, 비교기 출력은 로우에서 하이로 스위칭하고, 로우 전압 조건의 검출을 표시한다. 따라서, 이 점에서, LVD1_검출(112)은 Vbatt가 LV1에 도달했음을 표시하는 것을 어서트한다.

LVD 회로(200)에 이용되는 전류원(202 및 210)은 매우 낮은 전류값을 갖는다. 이 때문에, LVD 회로(200)는 저 전압 검출 기능에서 통상적으로 요구되는 것보다 더 적은 노이즈 내성을 갖는다. 그러나, 일 실시예에서, LVD 회로(200)의 동작은, MCU(102)가 저 전력 정지 모드이고 모든 클록이 비활성인때만 중요하다. LVD 회로(200)에 의해 생성된 기준 전압 Vref는 프로세스 파라미터 및 온도의 변화에 따라 매우 정확하지는 않다. 그러나, 이러한 회로는 시스템이 셧다운되도록 하기 위해 MCU(102)에 인터럽트를 생성하는데 이용되지 않기 때문에, 전술한 바와 같이 높은 정확성이 요구되지는 않는다. 즉, LVD1(110)은 적절한 조건하에서 더 정확하게 LVD2(116)를 인에이블하고, 충분한 전압이 외부로 복구되어(Vbatt에 의해) MCU(102)가 다시 프로세싱을 시작하도록 하는데만 이용된다.

도 7은 도 1의 LVD2(116)에 이용될 수 있는 LVD 회로(300)의 일 실시예에 대한 개략도이다. LVD 회로(300)는 밴드갭 회로(302), 레지스터(306 및 304) 및 비교기(308)를 포함한다. Vbatt(또는 전압 조정기(114)가 존재하면, Vreg)는 밴드갭 회로(302) 및 레지스터(306)의 제1 단자에 결합된다. 밴드갭 회로(302)의 제2 단자는 Vref를 제공하기 위해 비교기(308)의 정 입력에 결합되고, 밴드갭 회로(302)의 제3 단자는 레지스터(304)의 제1 단자 및 그라운드 노드에 결합된다. 레지스터(306)의 제2 단자는 레지서트(304)의 제2 단자 및 비교기(308)의 부 입력에 결합된다. 비교기(308)는 LVD2_인터럽트(118)을 제공하기 위한 출력을 갖는다. LVD2_인터럽트(118)를 제공하기 위한 여러 회로 구성이 다른 실시예에서 이용될 수 있다.

LVD 회로(300)는 정확한 기준 전압 Vref를 생성하기 위해 밴드갭 기준 회로(밴드갭 회로(302))를 이용한다. 레지스터(306 및 304)는, 기준과 비교를 위한 전압을 생성하는데 이용되는 Vreg와 그라운드간의 전압 분할기를 형성한다. Vbatt(또는 Vreg)가, Vcomp가 Vref보다 적거나 같아지기에 충분한 로우로 떨어질 때마다, 비교기(308)의 출력은 로우에서 하이로 스위칭하고, 저 전압 조건(즉, LVD2_인터럽트(118))의 검출을 표시한다. (밴드갭 회로(302)는 종래와 같이 임의의 밴드갭 회로일 수 있음을 유의한다). 밴드갭 회로(302) 및 레지스터(306 및 304)에 의해 형성된 분할기는 몇몇 애플리케이션에서는 정지 모드에서 허용될 수 있는 것 보다 더 많은 전류를 인출한다. 이러한 이유로 인해, LVD2(110)(LVD 회로(300)을 이용)은 MCU(102)가 저 전력 정지 모드로 진입할 때 디스에이블된다. 따라서, 다양한 유형의 LVD 회로가 LVD1(110) 및 LVD2(116)에 이용될 수 있으며, 전류 소비와 정확성간에 균형을 얻을 수 있음을 알 수 있다.

본 발명이 특정 도전형 또는 전위 극성에 따라 설명되었지만, 당업자는 도전형 및 전위 극성은 반전될 수 있다는 것을 알아야한다.

전술한 명세서에서, 본 발명은 특정 실시예에 따라 설명되었다. 그러나, 당업자는 다양한 변형 및 변경이 이하의 특허청구범위에 따른 본 발명의 본 발명의 범주를 벗어남이 없이 구현될 수 있음을 알 수 있다. 예컨대, 블록도는 도시된 것과 다른 여러 블록을 가질 수 있고, 적거나 많은 블록을 가질 수 있고, 다르게 구성될 수도 있다. 또한, 몇몇 블록은 결합될 수 있다. 예컨대, 대안적인 실시예는 LVD1(110) 및 LVD2(116)의 기능을 하나의 LVD 시스템으로 결합하여, 이 시스템은 고 전력 및 저 전력 모드에서 동작할 수 있고, Vbatt가 LV1이하로 떨어질 때를 표시하고, Vbatt가 LV2이하로 떨어질 때를 표시할 수 있게 된다. 따라서, 명세서 및 도면은 제한적이라기 보다는 예시적인 것으로 간주되고, 이러한 모든 변형은 본 발명의 범주내에 포함되도록 의도된다.

과제에 대한 이점, 다른 장점 및 솔루션은 특정 실시예에 따라 설명되었다. 그러나, 과제에 대한 이점, 장점 및 솔루션 및 임의의 이점, 장점 또는 솔루션이 더 잘 표명되게 하는 임의의 엘리먼트는 임의의 또는 모든 특허청구범위의 중요하고 필수적 또는 근본적인 특징 또는 엘리먼트로서 해석되어서는 안된다. 여기서 이용된, 용어 "포함하는", "포함함" 또는 임의의 다른 변형은 비 배타적인 포함(inclusion)을 포함하도록 의도되었고, 프로세스, 방법, 아티클, 또는 엘리먼트의 리스트를 포함하는 장치는 이러한 엘리먼트만을 포함하는 것은 아니며, 이러한 프로세스, 방법, 아티클 또는 장치에 명백하게 속하거나 열거되지 않은 다른 엘리먼트도 포함할 수 있다.

Claims

집적 회로(100)에 있어서,

전원으로부터 전력을 수신하기 위한 전력 공급 핀(109);

상기 전력 공급 핀의 제1 전압 레벨을 표시하는 제1 전압 검출 신호를 제공하기 위한 출력을 갖는 제1 전압 검출 회로(110);

상기 전력 공급 핀의 제2 전압 레벨을 표시하는 제2 전압 검출 신호를 제공하기 위한 출력을 갖는 제2 전압 검출 회로(116);

중앙 처리 유닛(160) - 상기 중앙 처리 유닛은 상기 전력 공급 핀을 통해 수신된 전력으로부터 구동되도록 구성됨 -;

상기 중앙 처리 유닛에 동작가능하게 결합된 인터럽트 핸들러(142) - 상기 인터럽트 핸들러는 적어도 하나의 인터럽트의 세트에 응답함 -; 및

상기 적어도 하나의 인터럽트의 세트에 대한 상기 인터럽트 핸들러의 응답을 제어하는 인터럽트 핸들러 제어 회로(138)를 포함하고,

상기 인터럽트 핸들러 제어 회로는 상기 제1 전압 검출 신호에 응답하고, 상기 전력 공급 핀의 전압 레벨이 상기 제2 전압 검출 신호에 의해 표시된 상기 제2 전압 레벨 이하로 떨어진 것을 적어도 표시하는 제1 신호 상태를 갖는 제1 신호에 응답하고,

상기 제1 신호가 제1 신호 상태일 때, 상기 인터럽트 핸들러 제어 회로는, 상기 제1 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨이상인 것을 표시할 때, 상기 인터럽트 핸들러가 적어도 하나의 인터럽트의 세트에 응답하도록 하는 집적 회로.
제1항에 있어서,

상기 제1 신호는 상기 중앙 처리 유닛의 처리 동작을 통해 상기 제1 신호 상태로 설정되는 집적 회로.
제2항에 있어서,

상기 제2 전압 검출 회로의 출력은 상기 인터럽트 핸들러에 결합되고,

상기 전력 공급 핀의 전압 레벨이 상기 제2 전압 레벨이하임을 표시하는 상기 제2 전압 검출 신호는 인터럽트를 생성하며,

상기 제2 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제2 전압 레벨이하임을 표시할 때, 생성된 인터럽트에 적어도 응답하여, 상기 중앙 처리 유닛은 상기 제1 신호를 상기 제1 신호 상태로 설정하는 처리 동작을 수행하는 집적 회로.
제1항에 있어서,

상기 집적 회로는 저 전력 정지(stop) 모드를 갖고,

상기 제2 전압 검출 회로는, 상기 집적 회로가 상기 저 전력 정지 모드일 때, 상기 제2 전압 검출 신호를 제공하는 것을 디스에이블하는 집적 회로.
제1항에 있어서,

적어도 상기 집적 회로가 저 전력 정지 모드이고, 상기 제1 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨이하임을 표시할 때, 상기 제2 전압 검출 신호를 제공하도록 상기 제2 전압 검출 회로를 인에이블하기 위한 출력을 갖는 웨이크업(wakeup) 회로를 더 포함하는 집적 회로.
제1항에 있어서,

상기 인터럽트 핸들러 제어 회로는, 상기 인터럽트 핸들러로의 적어도 하나의 인터럽트 신호(148)를 게이팅하여 적어도 하나의 인터럽트의 세트에 대한 상기 인터럽트 핸들러의 응답을 제어하는 집적 회로.
제1항의 집적 회로 및 전력 공급 핀에 전력을 공급하기 위한 전력 공급 핀에 결합된 배터리 및 상기 집적 회로의 적어도 하나의 신호선 핀을 통해 상기 집적 회로에 동작가능하게 결합된 외부 주변장치(peripheral)를 더 포함하는 배터리 구동 동작이 가능한 시스템.
집적 회로에 있어서,

전원으로부터 전력을 수신하기 위한 전력 공급 핀(109);

상기 전력 공급 핀의 제1 전압 레벨을 표시하는 제1 전압 검출 신호를 제공하기 위한 출력을 갖는 제1 전압 검출 회로(110);

상기 전력 공급 핀의 제2 전압 레벨을 표시하는 제2 전압 검출 신호를 제공하기 위한 출력을 갖는 제2 전압 검출 회로(116) - 상기 제2 전압 레벨은 상기 제1 전압 레벨보다 낮음 -; 및

적어도 상기 제1 전압 검출 신호가, 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨이하임을 표시할 때, 상기 제2 전압 검출 회로가 상기 제2 전압 검출 신호를 제공하도록 하는 출력(126)을 갖는 웨이크업 회로(124)를 포함하는 집적 회로.
제8항에 있어서,

적어도 하나의 인터럽트의 세트에 응답하는 인터럽트 핸들러(142); 및

상기 적어도 하나의 인터럽트의 세트에 대한 상기 인터럽트 핸들러의 응답을 제어하는 인터럽트 핸들러 제어 회로(138) - 상기 인터럽트 핸들러 제어 회로는 상기 제1 전압 검출 신호에 응답하고, 상기 전력 공급 핀의 전압 레벨이 상기 제2 전압 검출 신호에 의해 표시된 상기 제2 전압 레벨 이하로 떨어진 것을 적어도 표시하는 제1 신호 상태를 갖는 제1 신호에 응답하고, 상기 제1 신호가 제1 신호 상태일 때, 상기 인터럽트 핸들러 제어 회로는, 상기 제1 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨이상인 것을 표시할 때, 상기 인터럽트 핸들러가 적어도 하나의 인터럽트의 세트에 응답함 - 를 더 포함하는 집적 회로.
제8항에 있어서,

적어도 상기 제1 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨 이하이고, 상기 집적 회로가 저 전력 정지 모드임을 표시할 때, 상기 웨이크업 회로는 상기 제2 전압 검출 회로가 상기 제2 전압 검출 신호를 제공하도록 하는 집적 회로.
제8항에 있어서,

상기 웨이크업 회로는 주기적 웨이크업 회로이고,

적어도 상기 제1 전압 검출 신호가 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨이하임을 표시할 때, 상기 출력은 상기 제2 전압 검출 회로가 상기 제2 전압 검출 신호를 제공하도록 하는 주기적 신호를 제공하는 집적 회로.
제8항에 있어서,

제1 신호를 더 포함하고,

상기 제1 신호는, 상기 전력 공급 핀의 전압 레벨이 상기 제2 전압 검출 신호에 의해 표시된 바와 같은 상기 제2 전압 레벨이하로 떨어졌음을 적어도 표시하는 제1 신호 상태를 갖고,

적어도 상기 제1 전압 검출 신호가, 상기 전력 공급 핀의 전압 레벨이 상기 제1 전압 레벨 이하이고, 상기 제1 신호가 상기 제1 신호 상태와 다른 제2 신호 상태인 때, 상기 웨이크업 회로의 출력은 상기 제2 전압 검출 회로가 상기 제2 전압 검출 신호를 제공하도록 하는 집적 회로.
집적 회로에 있어서,

전원으로부터 전력을 수신하기 위한 전력 공급 핀(109);

중앙 처리 유닛(160) - 상기 중앙 처리 유닛은 상기 전력 공급 핀을 통해 수신된 전력으로부터 구동되도록 구성됨 -;

상기 전력 공급 핀의 전압 레벨이 제1 전압 레벨이하로 떨어졌다는 제1 표시(118)를 제공하도록 구성되고, 상기 전력 공급 핀의 전압 레벨이 제2 전압 레벨이상으로 상승했다는 제2 표시(112)를 제공하도록 구성된 전압 검출 시스템 - 상기제1 전압 레벨은 상기 제2 전압 레벨보다 낮음 -;

상기 중앙 처리 유닛에 동작가능하게 결합된 인터럽트 핸들러(142) - 상기 인터럽트 핸들러는 적어도 하나의 인터럽트의 세트에 응답함 -; 및

상기 적어도 하나의 인터럽트의 세트에 대한 상기 인터럽트 핸들러의 응답을 제어하는 인터럽트 핸들러 제어 회로를 포함하고,

제1 신호(136)가 상기 전력 공급 핀의 전압 레벨이 상기 제1 표시에 의해 표시된 바와 같은 상기 제1 전압 레벨이하로 떨어졌음을 적어도 표시하는 제1 신호 상태에 있을 때, 상기 인터럽트 핸들러 제어 회로는 상기 인터럽트 핸들러가 상기 제2 표시에 응답하여 적어도 하나의 인터럽트의 세트에 응답하도록 하는 집적 회로.