KR20050074626A - 전력 전달 장치, 회로 및 방법 - Google Patents

전력 전달 장치, 회로 및 방법 Download PDF

Info

Publication number
KR20050074626A
KR20050074626A KR1020057008829A KR20057008829A KR20050074626A KR 20050074626 A KR20050074626 A KR 20050074626A KR 1020057008829 A KR1020057008829 A KR 1020057008829A KR 20057008829 A KR20057008829 A KR 20057008829A KR 20050074626 A KR20050074626 A KR 20050074626A
Authority
KR
South Korea
Prior art keywords
control circuit
switch control
circuit
bus
floating
Prior art date
Application number
KR1020057008829A
Other languages
English (en)
Inventor
윌리엄 도날드슨
에드몬드 토이
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20050074626A publication Critical patent/KR20050074626A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Devices For Conveying Motion By Means Of Endless Flexible Members (AREA)
  • Near-Field Transmission Systems (AREA)
  • Current-Collector Devices For Electrically Propelled Vehicles (AREA)
  • Bipolar Transistors (AREA)
  • Networks Using Active Elements (AREA)

Abstract

플로우팅 버스(214, 215)를 구비한 전력 전달 장치용 전자기 방사 제어 회로 및 방법이 제공된다. 전자기 방사 제어 회로는 플로우팅 버스와 전력 및 데이터 시스템 사이에 연결되어서, 플로우팅 버스의 슬루 레이트를 억제함으로써 플로우팅 버스의 충전을 촉진하고, 데이터 전달 장치로부터의 전자기 방사를 제어하는 하나 이상의 스위치 제어 회로(402, 411)를 포함한다. 일 실시예에서, 하나 이상 스위치 제어 회로(402, 411)는 플로우팅 버스의 하이측 버스 노드에 전기적으로 연결된 제 1 스위치 제어 회로(402) 및 플로우팅 버스의 로우측 버스 노드에 전기적으로 연결된 제 2 스위치 제어 회로(411)를 포함한다. 제 1 스위치 제어 회로 및 제 2 스위치 제어 회로의 전달 특성은 는 플로우팅 버스의 슬루 레이트를 억제하도록 제작된다.

Description

전력 전달 장치, 회로 및 방법{INTEGRATED FLOATING POWER TRANSFER DEVICE WITH ELECTROMAGNETIC EMISSION CONTROL CIRCUIT AND METHOD}
본 출원은 2002년 11월 18일 출원한 미국 가출원 제 60/427,413 호의 우선권을 주장한다. 이 가출원은 본 명세서에 참조로 인용된다.
본 발명은 전체적으로 전력 전달 장치에 관한 것이고, 더 상세하게는 일체형 플로우팅 전력 전달 장치로부터의 전자기 방사를 억제하는 스위치 제어 회로 및 방법에 관한 것이다.
많은 시스템 설계가 필요한 동작 전압을 구현하기 위해서 전력 전환 회로를 포함하고 있다. 이러한 전력 전환 회로 중 하나가 전하 펌프라고 알려진 것이다. 전하 펌프는 공급 전압을 증가시키거나 공급 전압을 변환시켜서 분할 공급을 생성하도록 하는 장치이다. 이러한 장치 중 많은 것이 비휘발성 메모리 회로를 사용하는 애플리케이션과 관련이 있는데, 이는 프로그래밍하는 데 높은 전압을 필요로 한다. 종래의 전하 펌프 전력 변환 회로에서, 부하 장치는 그 한쪽 단자가 공급 단자 중 하나, 전형적으로 그라운드 기준에 공통이 되도록 접속되었다. 미국 특허 공보 제 4,807,104호에는 전압 체배(voltage multiplying) 및 변환 전하 펌프 두가지 기능의 전력 변환 회로가 개시되어 있다. 그러나, 전력 변환 회로의 출력은 그라운드 노드를 기준으로 유지하고 있다.
특정 시스템 구현예에서, 플로우팅 전력 전달 장치를 사용해서 시스템에 전력을 공급하는 것이 바람직할 수 있다. 전력 전달 장치를 플로우팅함으로써, 시스템 내의 단자가 쇼트되는 경우에도, 시스템은 계속해서 동작할 수 있다. 예컨대, 버스 네트워크에서, 버스 상의 시스템의 시그날링부는 그라운드 또는 포지티브한 배터리와 같은 다른 기준에 대해 플로우팅 상태가 될 수 있다. 이는 단자에서 쇼트가 발생했을 때에도 통신을 가능하게 하므로 오차 허용범위를 강화시킨다.
도 1은 종래의 전압 더블링 전하 펌프 회로의 일 실시예의 개략도,
도 2는 전력 및 데이터 전달의 이중 기능을 가능하게 하는 플로우팅 전력 전달 장치의 일 실시예의 개략도,
도 3은 플로우팅 전력 전달 장치의 집적 회로 구현예의 일실시예의 개략도,
도 4는 본 발명의 일 측면에 따라 전자기 방사를 제한하는 스위치 제어 회로를 구비한 일체형 플로우팅 전력 전달 장치의 일 실시예의 개략도,
도 5는 본 발명의 일 측면에 따른, 도 4의 일체형 플로우팅 전력 전달 장치용 스위치 제어 회로의 전달 특성의 그래프,
도 6은 본 발명의 일 측면에 따른, 도 4의 일체형 플로우팅 전력 전달 장치용 스위치 제어 회로의 일 실시예의 개략도,
도 7은 본 발명의 일 측면에 따른, 도 6의 스위치 제어 회로의 N형 트랜지스터 레벨 구현의 일 실시예의 개략도,
도 8은 본 발명의 일 측면에 따른, 도 6의 스위치 제어 회로의 개선된 N형 트랜지스터 레벨 구현의 일 실시예의 개략도,
도 9는 본 발명의 일 측면에 따른, 도 6의 스위치 제어 회로의 다른 개선된 N형 트랜지스터 레벨 구현의 일 실시예의 개략도,
도 10은 본 발명의 일 측면에 따른, 도 7에 도시된 스위치 제어 회로의 P형 트랜지스터 레벨 구현의 일 실시예의 개략도.
플로우팅 버스 및 플로우팅 버스를 구동하는 전력 및 데이터 시스템을 포함한 플로우팅 전력 전달 장치를 제공함으로써 종래의 기술의 단점이 극복되고 추가적인 장점이 제공된다. 전력 및 데이터 시스템은 전하 펌프 회로를 포함한다. 전자기 방사 제어 회로는 플로우팅 버스와 전력 및 데이터 시스템 사이에 연결되어서, 플로우팅 버스의 슬루 레이트를 억제함으로써 플로우팅 버스의 충전을 촉진하고, 플로우팅 버스로부터의 전자기 방사를 제어하는 적어도 하나의 스위치 제어 회로에 의해 제공된다.
다른 측면에서, 플로우팅 버스의 하이측 버스 노드에 전기적으로 연결하기 위한 제 1 스위치 제어 회로 및 플로우팅 버스의 로우측 버스 노드에 전기적으로 연결하기 위한 제 2 스위치 제어 회로를 포함하는 회로가 제공되며, 제 1 스위치 제어 회로 및 제 2 스위치 제어 회로는 전력 및 데이터 시스템에 의해서 플로우팅 버스의 충전을 제어하는 서로 상보 관계인 제어 회로를 포함한다. 제 1 스위치 제어 회로용 제 1 기준 신호 및 제 2 스위치 제어 회로용 제 2 기준 신호를 생성하는 기준 회로도 제공된다. 제 1 기준 신호 및 제 2 기준 신호는 플로우팅 버스의 슬루 레이트를 억제함으로써 플로우팅 버스로부터의 전자기 방사를 제어하도록 제 1 스위치 제어 회로 및 제 2 스위치 제어 회로에 의해 각각 사용된다.
또 다른 측면에서, 일체형 플로우팅 버스 전달 장치로부터의 전자기 방사를 억제하는 방법이 제공된다. 이 방법은 플로우팅 버스의 하이측 버스 노드에 전기적으로 연결되는 제 1 스위치 제어 회로의 전달 특성을 제작하는(tailor) 단계와, 플로우팅 버스의 로우측 버스 노드에 전기적으로 연결되는 제 2 스위치 제어 회로의 전달 특성을 제작하는 단계 - 제 1 스위치 제어 회로 및 제 2 스위치 제어 회로는 전력 및 데이터 시스템에 의해 플로우팅 버스의 충전을 제어하는 상보 관계인 제어 회로를 포함함 - 와, 사용시에 제 1 스위치 제어 회로용 제 1 기준 신호와 제 2 스위치 제어 회로용 제 2 기준 신호를 생성하는 단계 - 제 1 기준 신호 및 제 2 기준 신호는 플로우팅 버스의 슬루 레이트를 억제함으로써 플로우팅 버스로부터의 전자기 방사를 제어하도록 제 1 스위치 제어 회로 및 제 2 스위치 제어 회로에 의해 각각 사용됨 - 를 포함한다.
추가적인 특성 및 장점이 본 발명의 기술에 의해서 구현된다. 본 발명의 다른 실시예 및 특성이 상세하게 설명될 것이며 청구된 본 발명의 일부로 고려된다.
본 발명으로 간주되는 주제는 명세서 끝의 청구항에서 이해되고 분명하게 밝혀질 것이다. 본 발명의 이러한 특징 및 장점은 첨부된 도면과 함께 상세한 설명에서 자명할 것이다.
도면을 참조하되, 서로 다른 도면에서 사용되는 같은 참조 번호는 같은 혹은 유사한 구성 요소를 나타낸다. 부하(105)에 전력을 공급하는 전력 전달 장치의 일 실시예가 도 1에 도시되어 있다. 이 전하 전달 장치는 신호 생성기(109)의 제어하에서 스위치 SW4, SW3(101, 110)를 통해서 캐패시터 CS(103)로 전하를 전달한다. 전하는 전력 공급 전압 V_DC(107)에 의해 제어되며, 그 한쪽이 그라운드(108)를 기준으로 하고 있다. 캐패시터 CH(104)는 수정된 전력 공급을 부하(105)에 제공한다. 전압 더블링의 예에서, 스위치 SW1, SW2(102, 111)가 신호 생성기(106)에 의해 닫히면, 캐패시터 CS의 전압의 2배로 캐패시터(104)가 충전된다.
도 1의 전력 전달 장치는 그라운드 기준 캐패시터를 통해서 부하에 전력을 공급하기 때문에, 그라운드 기준 전하 전달 장치라고도 한다. 도 1에 도시된 회로는 종종 E2ROM 프로그래밍 또는 다양한 아날로그 회로의 동작 범위를 연장시키는 것과 같은 애플리케이션에서 사용된다. 이하 더 설명되는 바와 같이, 본 발명이 반드시 출력 전압을 증가시키거나 반전시키려하는 것은 아니지만, 원래의 소스-전압에 가까운 전압으로 플로우팅 버스를 충전하는 데 유사한 스위칭 방식을 사용한다. 본 발명에 따라 구현된 회로는 플로우팅 회로로부터 지속적으로 전력을 끌어내도록 설계된 것인 반면에, 시그날링 방식은 부분적으로 또는 완전히 플로우팅 버스를 방전시킬 수 있다. 이 장치의 결합된 전력 및 데이터 특성은 공동으로 양도된 유럽 특허 문헌 EP 1 065 600 A2에 이미 기재되어 있으며, 그 전체 내용은 여기에 참조로서 포함된다.
전력 및 데이터 전달의 이중 기능을 가능하게 하는 플로우팅 전력 전달 장치의 일 실시예가 도 2에 도시되어 있다. 플로우팅 버스는 전원 V_DC(107)의 그라운드 기준(108)으로부터 전기적으로 분리된 버스이다. 도 2에 도시된 회로에서, 출력 VB+(216)은 플로우팅 버스에 대해서 연속 전원을 제공하며, 이는 2개의 노드 BUS+(214) 및 BUS-(216)로 정의된다. "데이터" 기간 동안, 신호 생성기 V_SW1(109)가 논리 1에 있을 때 소스 스위치 SW3, SW4(110, 101)는 "온" 상태로 되고, 전원은 셔틀 캐패시터 CS(103)에서 구동된다. 출력 스위치 SW1, SW2(102, 111)가 "오프"되면, 플로우팅 버스 BUS+(214) 및 BUS-(215)는 시그날링 목적에 사용할 수 있다. 보유 캐패시터 CH(204)가 보유한 에너지로 인해서, 플로우팅 버스로부터 전력을 획득할 수 있다. 다이오드(212)는 버스 신호 전압이 보유 캐패시터(204)로부터 방전되는 것을 방지한다. "전력" 기간 동안, 신호 생성기 V_SW2(106)가 논리 1이면, 버스 스위치(102, 111)을 턴 온함으로써 2 기간 사이클을 완성하고, 반면에 V_SW1(109)가 논리 0이면, 스위치(101, 110)를 턴 오프한다. 이 기간 동안, 전하가 셔틀 캐패시터(103)로부터 플로우팅 버스(214, 215)로 전달되며, 결과적으로 보유 캐패시터(204)로 전달된다. 플로우팅 버스 상의 전압은 소스 전압에 가까운 값으로 복원된다. 필요에 따라서 출력 VB+(216)으로부터 연속 전원을 유지하면서, 보유 캐패시터(204)로부터 고갈된 전하가 복원된다.
결합된 전력 및 데이터 특성을 가진 플로우팅 전력 전달 장치의 집적 회로(IC) 구현예가 도 3에 도시되어 있다. 이 구현예에서, 스위치(101, 110, 102, 111)는 DMOS 트랜지스터(301, 310, 302, 311)로 대치되었으며, 이는 P형 및 N형 트랜지스터이다. 이 장치는 소스 전압(107, 108)으로부터 플로우팅 버스 BUS+, BUS-(214, 215)를 분리해서 유지하기 위해서 추가 다이오드(317, 318, 319, 320)를 필요로 한다. 이는 이러한 형태의 회로에서 추가적인 전기 손실이 있으며, 원래의 전원에 대해서 사용가능한 출력 전압이 감소된다는 것을 의미한다. 신호 생성기(106, 109)는 P형 DMOS 트랜지스터 스위치(301, 302)를 구동하기 위해 추가로 상보 관계인 제어 소스(109b, 106b)를 필요로 한다(N형 DMOS 트랜지스터 스위치(310, 311)는 각각 제어 소스(109, 106)에 의해 구동된다). 전형적으로, 제어 소스는 널리 사용되는 로직 공급 전압에서 바이어스되는 디지털 신호로 구동되고, 도 2의 플로우팅 전력 전달 장치와 관련해서 위에서 설명된 바와 같은 기간을 갖는다.
보유 캐패시터 CH(204)에 의해 에너지가 보존되기 때문에, 이 실시예에서 전력은 플로우팅 회로로부터 다시 사용할 수 있다. 다이오드(212)는 다시 버스 신호 전압이 보유 캐패시터(204)를 방전시키는 것을 방지한다. 부하(205)의 한쪽의 출력 VB+(216)은 플로우팅 버스에 대해 연속인 전원을 제공한다.
데이터 기간 동안 플로우팅 버스에 신호가 나타나면, 버스 전압을 0V로 하거나 혹은 어떤 다른 미리 정해진 중간값으로 만들 수 있다. 이 기간 외에는 버스는 이 값으로 유지된다. 전력 기간이 개시하면, 버스 트랜지스터 스위치(302, 311)는 턴온되고, 버스 전압은 전력 레벨로 복원된다. 이 시스템에서, 버스 전압이 변하는 속도는 셔틀 캐패시터(CS)로부터의 전류를 플로우팅 버스로 유도하는 스위치(302, 311) 및 다이오드(318, 319)의 임피던스에 따라 달라진다. 이 경우에서와 같이 변화율이 제어되지 않으면, 전압 파형의 에지는 상당히 급격하게 될 수 있다. 그 결과 신호 스펙트럼은 높은 고조파 컨텐츠를 갖는다. 신호의 스펙트럼 컨텐츠가 인접하는 무선 대역으로 나누어지면, 이는 전자기 방사(EME)이라고 불린다. 도 3에 도시된 바와 같은 플로우팅 전력 전달 장치의 특정 애플리케이션은 EME를 최소한으로 제한하는 시스템을 필요로 할 수 있다. 일 측면에서, 본 발명은 플로우팅 공급 회로에 의해 생성된 EME를 감소시키고/억제하는 기술을 제공한다.
결합된 전력 및 데이터 시스템에 의해 구동되는 플로우팅 버스로부터의 EME 출력을 억제하는 기술이 여기서 개시되며, 이는 집적 회로(IC) 전하 펌프 회로에 기초하고 있다. 주지하는 바와 같이, 제어되지 않는 전력 기간 전압 에지의 기울기는 무선 수신과 인터페이스하는 EME를 생성할 수 있다. 여기 개시된 바와 같은 스펙트럼 스위치 제어 회로를 가진 도 3의 버스 스위치 트랜지스터(302, 311)는 타깃 전력 전달 장치의 EME 수행을 개선한다. 일 실시예에서, 전달 장치는 고속 모드와 저속 모드의, 2개의 동작 모드를 갖는 것으로 가정한다. 더 장시간 동안 버스에 전하를 전달할 수 있다는 이점에 의해서 저속 모드에서 더 양호한 EME 성능을 달성할 수 있다. 이는 특정 실시예에서, 스위치 제어 회로가 버스 속도에 따라 달라지는 선택가능한 동작 모드를 갖는다는 것을 의미한다.
플로우팅 버스는 하이측 BUS+(214) 스위치(302) 및 다이오드(318)가 대응하는 로우측 BUS-(215) 스위치(311) 및 다이오드(319)와 매치하는 밸런싱된 시스템을 이루고 있으며, 잠재적으로(implicit) 버스 캐패시턴스 CBUS(213)를 포함한다. 전류는 BUS+로부터 나와서 BUS- 단자로 들어간다. 2개의 상보 관계인 회로가 사용되어서, 요구되는 EME의 감소를 달성하면서 시스템의 밸런스를 유지한다. 도 4에 도시된 회로는 EME 제어를 가진 플로우팅 전력 전달 장치의 일 실시예이다.
도 4에서, 소스측 스위치(301, 310) 및 다이오드(317, 320)는 도 3에 도시된 바와 같이 유지되며, BUS-측 스위치는 스위치 제어 회로(402, 411) 및 기준 회로(421)에 의해 대치된다. 이 실시예에서, 스위치 제어 회로(402)는 P형 트랜지스터 기반으로, 제어되는 전류 출력을 제공하고, 반면에 스위치 제어 회로(411)는 N형 트랜지스터 제어 전류 출력을 제공한다. 기준 회로(421)는 스위치 제어 회로(402, 411)의 세팅 동작에 사용되는, 2개의 안정 상태의 온도 보상 기준 신호를 제공한다.
스위치 제어 회로(402, 411)의 개념적인 동작은 "Pcontrol"(402) 및 "Ncontrol"(411) 회로 모두 유사하며, N 버전이 상세하게 설명된다. "Pcontrol" 회로(402)는 N 회로의 상보 부분(complement)을 포함한다. "Ncontrol" 회로는 제어 입력(Ctrl)과 기준(Ref) 및 스위치 노드(Vlo, Sw)를 포함한다. 논리 1이 Ctrl 입력에 인가되면, 스위치 제어 회로(411)가 턴 온되고, 논리 0이 인가되면 오프된다. 스위치 단자(Sw, Vlo) 양단의 전압이 주어진 임계 전압(VswTh)보다 크면, 출력 전류는 기준 값에 따라 달라지는 일정 값으로 유지된다.
예컨대, 1V 이상의 스위치 전압에서 200mA으로 출력 전류를 제한하는 장치에 대한, "온" 스위치의 경우의 전압-전류 관계(즉 전달 특성)의 일예의 그래프가 도 5에 도시된다.
도 4의 회로에서, 차단 다이오드 D_1(319)가 있기 때문에 네거티브 스위치 전압은 불가능하다. 1V 미만의 스위치 전압에서, 제한된 전류 및 출력 전류를 유지하는 것은 스위치 전압의 함수가 되게 유지하는 데 전압이 충분하지 않다. 스위치 전압이 0V이면, 전류도 0이다. 주지된 바와 같이, 기준 블록 RefGen(421)은 2개의 상보 관계의 스위치 제어 회로(402, 411)에 대해서 별도의 기준을 제공한다. 도 4의 실시예에서, 기준을 제공하는 데 전류가 사용되지만, 전압이 사용될 수도 있다.
RefGen 회로(421)로의 HiLo 입력은 버스 속도에 의해 결정되는 2개의 서로 다른 기준 회로 레벨 사이에서 선택하는 데 사용된다. 고속 동작 동안, 전류는 스위치 제어 회로(402, 411)를 통해서 버스의 필수적인 슬루 레이트를 구현하는 최대 레벨로 고정된다. 저속 동작에서, 저전류 기간은 최대 출력 레벨을 적용하기 전으로 특정된다. 이로써 더 긴 슬루를 생성하고, 저속 모드에서의 EME를 감소시킨다.
환언하면, 이 예에서 스위치 제어 회로(402, 411)가 제공되어서 고정된 값으로 전류를 제한하고, 이로써 플로우팅 버스의 전압이 증가하면, 전자기 방사의 양이 제어된다. EME의 양은 스위치 제어 회로의 스위치 온 및 스위치 오프 특성의 급격한 정도(sharpness)에 따라 달라진다. 도 5는 도 4의 Ncontrol(411)의 원하는 전달 특성의 일 실시예를 도시하고 있다. 도 5에 도시된 기울기는 스위치의 유효 저항을 결정한다. 제 1 구간에서, 전류 및 전압이 상승하면서 EME가 생성되고, 제 2 구간에서 전류가 실질적으로 안정 상태를 유지하면서 보유 캐패시터(204) 및 버스 캐패시터 CBUS(213)로 전하를 위치시키는 데 사용된다. 도 5의 Vswitch는 Ncontrol 회로(411)의 Vlo와 Sw 사이의 전압 차를 나타낸다. 전압이 증가함에 따라서, 출력 전류도 Vsw가 1볼트에 거의 가까워질 때까지 증가하고, 이 지점에서 전류는 일정한 200mA가 된다.
Ncontrol 회로(411)의 일 실시예가 도 6에 도시되어 있다. 이 실시예에서, 함수 F(VCtrl, VOut)가 저항 R1(604)을 지나서 접지(603)로 흐르는 소스(609)에 의해 생성된 전류로 인한 기준 전압(VRef) 사이의 비교에 기초해서 출력 전류 Iout(601)를 제어한다. 기준 전압(VRef)은 에러 증폭기(608)로의 하나의 입력을 포함하고, 이는 저항 R0(605)을 지나서 흐르는 출력 전류에 의해 생성된 Vcmp의 제 2 입력을 갖는다. 저항 값(R1(604))과 저항 값(R0(605)) 사이의 비율은 출력 전류와 기준 전류 사이의 크기 조정을 가능하게 한다. 제어 오퍼레이터(606)는 출력 전압이 변함에 따라서 출력 전류가 기본적으로 일정하게 유지되는 것을 보장한다. VOut이 VCmp와 같은 값에 근접하면, 출력의 균일화로 전체 출력 전류를 유지하는 것이 어려워지며, 전류가 감소한다. 스위치((610)가 "온" 일 때 신호(VW611)의 제어하에서, 출력 전류 Iout(601)를 턴 오프한다. 저항 R2(612)은 제어 VCtrl가 0V가 되게 해서 출력이 완전히 디스에이블되게 한다.
도 7은 도 6과 관련해서 위에서 설명된 바와 같은 "Ncontrol" 회로의 단일 트랜지스터 레벨 구현예를 도시하고 있다.
이 설계를 사용해서, 출력은 분기 A용 DMOS 스위치 MND1(717) 및 분기 B용 DMOS 스위치 MND0(716)에 의해 제어되는 2개의 분기로 파티션된다. 출력 전류를 2개의 경로로 분할함으로써, 주 전류 경로, 브랜치 B에 추가적인 저항을 도입하는 일 없이 브랜치 A의 직렬 저항 RBA(714)이 생성된 기준 전압과 비교될 감지 전압을 생성할 수 있게 한다.
입력 노드 Iref(722)는 기준 전류 IR를 공급하고, 이는 전류 미러 J_4, J_3, J_5(721, 712, 711)를 통해서 폴딩된다(folded). 미러 J_2, J_1, J_0(708, 706, 705)는 양의 공급으로부터 기준 전류를 폴드한다. 미러 J_0(705)는 출력 전류를 2·IR로 배가시켜서, 정확한 바이어싱 전류(IR)를 다이오드 접속된 NMOS 트랜지스터 M2 (720)에 제공하고, 나머지 전류(역시 IR)는 저항 RIB(718) 양단의 오프셋 전압을 생성하는 데 사용된다. 동일한 전류 IR가 2개의 NMOS 트랜지스터 M3(703) 및 M2(720)를 바이어싱시킨다. 장치 M3(703)는 회로의 이득을 제공한다. 전압 Io·RBA는 IR·RIB로부터 획득된 기준 전압과 비교되고, 추가 저항 RIA(719)은 기준 전류 IR를 추가함으로써 브랜치 A의 출력 전류에 도입된 작은 에러를 보상한다. 각각의 경로의 전류 IR에서, 저항 Ro, RIA 및 RIB의 값은 동일하다. 차단 다이오드 D_2(702)를 지나는 출력 전류 Iout(701)의 최종 값은 다음 식으로부터 획득된다.
RBA(714)를 지나는 전류에 의해 생성된 트랜지스터 MND1의 소스의 오프셋은 저항 RO(704)에 의해서 게이트 구동 노드 GateBA 및 GateBB에서 보상된다. 회로가 평행 상태로 동작 중일 때, RO(704)를 지나는 전류는 RIB(718)의 전류와 같고, 두 장치 모두 같은 전압을 갖는다. 피드백 루프 RO(704), MND1(717), RBA(714), M2(720), RIB(718) 및 M3(703)은 RO(704) 양단의 전압이 RBA(714) 양단의 전압과 확실히 같게 한다. 드레인 노드의 출력 전압이 DMOS 스위치 MND1(717) 및 MND0(716) 모두를 포화 상태로 유지하기에 충분하게 유지되는 동안 이러한 상태는 참으로 유지된다. 노드 Iout 상의, 결과적으로 드레인 상의 출력의 풀다운과 같은 활성 상태에서, 전하량은 MND1(717)의 게이트 쪽으로 손실되고, 이로써 RO(714) 양단의 전압 강하에 에러를 발생시킨다. 유사하게, MND0(716)의 게이트를 충전할 때 손실된 전류에 의해 추가 에러가 도입되며, 이는 NMOS 트랜지스터 M3(703)의 바이어스 상태를 변화시킨다. 게이트 충전 전류가 바이어스 전류에 비해서 작다면, 출력 전류(N+1)·Io의 정확도는 이러한 장치의 목적에 충분하다.
출력 노드의 스위칭은 게이트 스위치 SW_0(713) 및 SW_1(715)를 구동하는 제어 신호 Vsw(710)에 의해 달성된다. 스위치가 턴온되면, 2개의 게이트 노드 GateBA 및 GateBB는 그라운드로 풀다운되어서, 출력 DMOS 트랜지스터, MND1(717) 및 MNDO(716) 모두를 턴 오프한다. 스위치를 지나는 전류 손실은 전류 미러 J_1(706)에 의해서 IR이 되도록 제한된다.
도 7과 관련되어 설명된 슬루잉(slewing)인, 출력 Iout(701)에 의해 도입된 에러는 도 8에 도시된 회로에 의해 해결된다. 2개의 클래스 B 증폭기(825, 826)는 원래의 증폭기 출력 스테이지의 복제를 버퍼링하는 데 사용된다. 이는 추가 NMOS 트랜지스터 N_9(824), 저항 ROX(823) 및 전류 미러 J_6(827)에 의해 형성된다. 출력 장치 MND1(817), MNDO(816)의 N:1 스케일링을 위해서는 유사한 게이트 전류의 스케일이 필요하다. 이는 GateBB를 구동하는 버퍼(825)가 노드 GateBA를 구동하는 버퍼(826)의 N배의 강도를 갖도록 버퍼를 스케일링함으로써 수행된다. 회로가 턴온할 때, 출력 Iout이 떨어지기 시작하면서, 출력 DMOS 장치의 기생 게이트 캐패시턴스로 인해서 게이트 노드에 전류를 도입한다. 이러한 일이 발생하면, 버퍼가 턴온되어서 게이트 노드에 추가 전류를 공급한다. 평행 상태가 달성되면, 버퍼는 추가 전류 공급을 차단한다.
도 7을 참조하면, 출력이 디스에이블되면, 증폭기는 이득을 사용해서 트랜지스터 M3(703)를 오프 상태로 제한한다. 스위치(713, 715)는 다른 스테이지를 통해서 손실된 바이어스 전류(IR)를 감소시킨다. 도 7의 회로의 다른 수정예가 도 9에 도시되어 있다. 도 9는 제어 입력으로부터 제어 출력으로의 스위칭 시간을 개선한다. 회로의 전력 손실을 감소시키기 위해서, 회로의 수정예는 바이어스 전류 소스를 각각의 브랜치의 2개의 부분으로 분할한다. 한쪽 부분은 정적 상태를 유지하고, 다른 부분은 스위칭된다. 별도의 제어 신호(924), 2개의 추가 스위치(925, 926), 미러 장치(927, 923)가 결합해서 도 7의 기본 스위치 제어 회로보다 개선된 회로를 형성한다. 이 회로를 부분적으로 바이어싱되게 유지해서 회로의 시작이 개선된다. 회로가 온될 때, 회로가 도 7과 동일하게 동작하도록 전체 전류 비가 유지된다.
도 8 및 도 9의 개선된 회로도 원하는 개선을 모두 획득하기 위해서 하나의 스위치 제어 회로로 결합될 수 있다. 전체 회로 구현예에서, 전류 미러는 자신의 출력 임피던스를 증가시키기 위해 캐스코딩(cascoding)을 필요로 할 수 있다. 캐스코드 장치의 사용은 출력 전류 Iout에 요구되는 정확도에 따라 달라진다.
상보 관계인 "Pcontrol" 회로의 일 실시예가 도 10에 도시되어 있다. 도 10은 기본적인 도 7의 회로의 PMOS/PDMOS 버전이다. 도 7의 그라운드에 접속된 미러는 양의 공급부에 접속되어 있고, 나머지 미러에 대해서도 반대이다. P형 장치가 임의의 N형 장치를 대치하고 있으며, 회로의 동작은 동일하게 유지된다.
바람직한 실시예가 도시되고 상세하게 설명되었지만, 당업자는 다양한 수정, 추가, 대치 등이 본 발명의 범주를 벗어남없이 가능하며, 따라서 이들이 청구항에 정의된 본 발명의 범주에 든다고 간주된다는 것을 이해할 것이다.

Claims (18)

  1. 플로우팅 버스(214, 215)와,
    상기 플로우팅 버스를 구동하는 전력 및 데이터 시스템(107, 301, 310, 103) - 상기 전력 및 데이터 시스템은 전하 펌프 회로를 포함함 - 과,
    상기 플로우팅 버스와 상기 전력 및 데이터 시스템에 연결되어서, 상기 플로우팅 버스의 충전을 촉진하고, 상기 장치로부터의 전자기 방사를 제어하는 적어도 하나의 스위치 제어 회로(402, 411)
    를 포함하는 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 스위치 제어 회로는 적어도 하나의 P형 트랜지스터 회로를 포함하는 제 1 스위치 제어 회로(402) 및 적어도 하나의 N형 트랜지스터 회로를 포함하는 제 2 스위치 제어 회로(411)를 포함하고,
    상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로는 상보 관계인 회로를 포함하는
    장치.
  3. 제 2 항에 있어서,
    상기 제 1 스위치 제어 회로(402)는 상기 플로우팅 버스의 제 1 버스 노드(214)에 전기적으로 접속되고, 상기 제 2 스위치 제어 회로(411)는 상기 플로우팅 버스의 제 2 버스 노드(215)에 전기적으로 접속되는
    장치.
  4. 제 1 항에 있어서,
    상기 전하 펌프 회로는 적어도 하나의 트랜지스터 및 다이오드 쌍(301, 317; 310, 320)을 사용하는 집적 회로를 포함하는
    장치.
  5. 제 1 항에 있어서,
    상기 적어도 하나의 스위치 제어 회로(402, 411)는 저속 모드 및 고속 모드 중 적어도 하나에서 동작할 수 있으며,
    상기 적어도 하나의 스위치 제어 회로의 모드는 원하는 플로우팅 버스 충전 속도에 따라 달라지는
    장치.
  6. 제 1 항에 있어서,
    상기 플로우팅 버스는 하이측 버스 노드(214) 및 로우측 버스 노드(215)를 구비한 밸런싱된 버스 시스템을 포함하고,
    적어도 하나의 스위치 제어 회로는 상기 하이측 버스 노드(214)에 접속된 제 1 스위치 제어 회로(402) 및 제 1 다이오드(318) 및 상기 로우측 버스 노드(215)에 접속된 제 2 스위치 제어 회로(411) 및 제 1 다이오드(319)
    를 포함하는 장치.
  7. 제 6 항에 있어서,
    상기 제 1 스위치 제어 회로(402) 및 제 2 스위치 제어 회로(411)는 기준 회로(421)에 의해 구동되고,
    상기 기준 회로는 상기 제 1 스위치 제어 회로용 제 1 기준 신호 및 제 2 스위치 제어 회로용 제 2 기준 신호를 생성하는
    장치.
  8. 제 7 항에 있어서,
    상기 제 1 스위치 제어 회로의 제 1 단자와 제 2 단자 양단의 전압이 임계 값보다 크면, 상기 제 1 스위치 제어 회로로부터의 출력 전류는 상기 제 1 기준 신호에 따라 달라지는 값으로 일정하고, 상기 제 2 스위치 제어 회로의 제 1 단자와 제 2 단자 양단의 전압이 임계 값보다 크면, 상기 제 2 스위치 제어 회로로부터의 출력 전류는 상기 제 2 기준 신호에 따라 달라지는 값으로 일정한
    장치.
  9. 제 1 항에 있어서,
    상기 적어도 하나의 스위치 제어 회로는 상기 플로우팅 버스의 슬루 레이트를 억제함으로써 상기 장치로부터의 전자기 방사를 제어하는
    장치.
  10. 플로우팅 버스의 하이측 버스 노드(214)에 전기적으로 연결하기 위한 제 1 스위치 제어 회로(402)와,
    상기 플로우팅 버스의 로우측 버스 노드(205)에 전기적으로 연결하기 위한 제 2 스위치 제어 회로(411) - 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로는 전력 및 데이터 시스템(107, 301, 310, 103)에 의해서 상기 플로우팅 버스의 충전을 제어하는 서로 상보 관계인 회로를 포함함 - 와,
    상기 제 1 스위치 제어 회로용 제 1 기준 신호 및 상기 제 2 스위치 제어 회로용 제 2 기준 신호를 생성하는 기준 회로(421) - 상기 제 1 기준 신호 및 상기 제 2 기준 신호는 상기 플로우팅 버스의 슬루 레이트를 억제함으로써 상기 플로우팅 버스로부터의 전자기 방사를 제어하도록 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로에 의해 각각 사용됨 -
    를 포함하는 회로.
  11. 제 10 항에 있어서,
    상기 전력 및 데이터 시스템(107, 301, 310, 103)은 전하 펌프 회로를 포함하고,
    상기 전하 펌프 회로는 집적 회로를 포함하는
    회로.
  12. 제 10 항에 있어서,
    상기 제 1 스위치 제어 회로(402)는 P형 트랜지스터 회로를 포함하고, 상기 제 2 스위치 제어 회로(411)는 상보 관계인 N형 트랜지스터 회로를 포함하는
    회로.
  13. 제 10 항에 있어서,
    상기 제 1 스위치 제어 회로(402) 및 상기 제 2 스위치 제어 회로(411)는 각각 저속 모드 및 고속 모드 중 적어도 하나에서 동작할 수 있으며,
    상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로의 모드는 원하는 플로우팅 버스 충전 속도에 따라 달라지는 입력 제어 신호에 응답해서 상기 기준 회로(421)에 의해 생성되는 상기 제 1 기준 신호 및 제 2 기준 신호에 의해 결정되는
    회로.
  14. 플로우팅 버스의 하이측 버스 노드(214)에 전기적으로 연결되는 제 1 스위치 제어 회로(402)의 전달 특성을 제작하는(tailor) 단계와,
    상기 플로우팅 버스의 로우측 버스 노드(215)에 전기적으로 연결되는 제 2 스위치 제어 회로(411)의 전달 특성을 제작하는 단계 - 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로는 전력 및 데이터 시스템(107, 301, 310, 103)에 의해 상기 플로우팅 버스의 충전을 제어하는 상보 관계인 제어 회로를 포함함 - 와,
    사용시에 상기 제 1 스위치 제어 회로용 제 1 기준 신호(PRef)와 제 2 스위치 제어 회로용 제 2 기준 신호(NRef)를 생성하는 단계 - 상기 제 1 기준 신호 및 상기 제 2 기준 신호는 상기 플로우팅 버스의 슬루 레이트를 억제함으로써 상기 플로우팅 버스로부터의 전자기 방사를 제어하도록 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로에 의해 각각 사용됨 -
    를 포함하는 방법.
  15. 제 14 항에 있어서,
    상기 전력 및 데이터 시스템(107, 301, 310, 103)은 전하 펌프 회로를 포함하고,
    상기 전하 펌프 회로는 집적 회로를 포함하는
    방법.
  16. 제 15 항에 있어서,
    상기 제 1 스위치 제어 회로(402) 및 상기 제 2 스위치 제어 회로(411)를 전하 펌프 회로를 구비한 집적 회로 상에 집적시키는 단계
    를 더 포함하는
    방법.
  17. 제 14 항에 있어서,
    상기 제 1 스위치 제어 회로(402) 및 상기 제 2 스위치 제어 회로(411)는 각각 저속 모드 및 고속 모드 중 적어도 하나에서 동작할 수 있으며,
    상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로의 모드는 상기 제 1 기준 신호 및 제 2 기준 신호에 의해 결정되고,
    상기 제 1 기준 신호 및 상기 제 2 기준 신호는 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로에 전기적으로 연결된 기준 회로(421)에 의해 생성되며,
    기준 생성기에 입력 제어 신호를 제공해서 상기 제 1 기준 신호의 값 및 상기 제 2 기준 신호의 값을 제어하는 단계
    를 더 포함하는 방법.
  18. 플로우팅 버스의 하이측 버스 노드(214)에 전기적으로 연결되는 제 1 스위치 제어 회로(402)의 전달 특성을 제작하는 수단과,
    상기 플로우팅 버스의 로우측 버스 노드(215)에 전기적으로 연결되는 제 2 스위치 제어 회로(411)의 전달 특성을 제작하는 수단 - 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로는 전력 및 데이터 시스템(107, 301, 310, 103)에 의해 상기 플로우팅 버스의 충전을 제어하는 상보 관계인 제어 회로를 포함함 - 과,
    사용시에 상기 제 1 스위치 제어 회로용 제 1 기준 신호(PRef)와 제 2 스위치 제어 회로용 제 2 기준 신호(NRef)를 생성하는 수단 - 상기 제 1 기준 신호 및 상기 제 2 기준 신호는 상기 플로우팅 버스의 슬루 레이트를 억제함으로써 상기 플로우팅 버스로부터의 전자기 방사를 제어하도록 상기 제 1 스위치 제어 회로 및 상기 제 2 스위치 제어 회로에 의해 각각 사용됨 -
    을 포함하는 회로.
KR1020057008829A 2002-11-18 2003-11-17 전력 전달 장치, 회로 및 방법 KR20050074626A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US42741302P 2002-11-18 2002-11-18
US60/427,413 2002-11-18

Publications (1)

Publication Number Publication Date
KR20050074626A true KR20050074626A (ko) 2005-07-18

Family

ID=32326532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008829A KR20050074626A (ko) 2002-11-18 2003-11-17 전력 전달 장치, 회로 및 방법

Country Status (9)

Country Link
US (1) US20050285664A1 (ko)
EP (1) EP1568135B1 (ko)
KR (1) KR20050074626A (ko)
CN (1) CN100433557C (ko)
AT (1) ATE464697T1 (ko)
AU (1) AU2003278551A1 (ko)
DE (1) DE60332148D1 (ko)
TW (1) TW200415837A (ko)
WO (1) WO2004047296A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104052261B (zh) * 2013-03-12 2018-11-09 恩智浦美国有限公司 用于控制电荷泵的装置和方法
CN105474119B (zh) * 2015-11-12 2017-05-10 香港应用科技研究院有限公司 用于大电流应用的低净空恒流源

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4807104A (en) * 1988-04-15 1989-02-21 Motorola, Inc. Voltage multiplying and inverting charge pump
US4945267A (en) * 1989-01-10 1990-07-31 Actel Corporation Integrated circuit bus switching circuit
US6107862A (en) * 1997-02-28 2000-08-22 Seiko Instruments Inc. Charge pump circuit
KR100244466B1 (ko) * 1997-04-26 2000-02-01 김영환 클럭 위상 비교기
WO1999057810A2 (en) * 1998-05-06 1999-11-11 Koninklijke Philips Electronics N.V. Can bus driver with symmetrical differential output signals
US6052019A (en) * 1998-10-29 2000-04-18 Pericom Semiconductor Corp. Undershoot-isolating MOS bus switch
DE19855445C1 (de) * 1998-12-01 2000-02-24 Siemens Ag Vorrichtung zur Verringerung der elektromagnetischen Emission bei integrierten Schaltungen mit Treiberstufen
DE19930094A1 (de) * 1999-06-30 2001-01-04 Philips Corp Intellectual Pty Datenbus-Transmitter
US6204649B1 (en) * 2000-03-16 2001-03-20 Micrel Incorporated PWM regulator with varying operating frequency for reduced EMI
US6493275B2 (en) * 2000-08-07 2002-12-10 Matsushita Electric Industrial Co., Ltd. Semiconductor integrated circuit device and electronic equipment
JP2003018822A (ja) * 2001-04-24 2003-01-17 Seiko Instruments Inc チャージポンプ用ラッシュカレント制限回路

Also Published As

Publication number Publication date
WO2004047296A1 (en) 2004-06-03
AU2003278551A1 (en) 2004-06-15
TW200415837A (en) 2004-08-16
US20050285664A1 (en) 2005-12-29
CN1711689A (zh) 2005-12-21
EP1568135B1 (en) 2010-04-14
ATE464697T1 (de) 2010-04-15
EP1568135A1 (en) 2005-08-31
DE60332148D1 (de) 2010-05-27
CN100433557C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
US5404053A (en) Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth
CN108008757B (zh) 具有偏置电流升压的电压调节器
KR100462270B1 (ko) Mos 충전펌프 발생 및 레귤레이션 방법 및 장치
US6989659B2 (en) Low dropout voltage regulator using a depletion pass transistor
EP0620515B1 (en) Band gap reference voltage source
US9958890B2 (en) Bias-starving circuit with precision monitoring loop for voltage regulators with enhanced stability
US6885177B2 (en) Switching regulator and slope correcting circuit
US6380799B1 (en) Internal voltage generation circuit having stable operating characteristics at low external supply voltages
US7511563B2 (en) Ripple current reduction circuit
US20030085693A1 (en) Voltage regulator incorporating a stabilization resistor and a circuit for limiting the output current
WO1987005760A1 (en) Cmos voltage translator
US6208124B1 (en) Semiconductor integrated circuit
EP0948762B1 (en) Voltage regulator circuits and semiconductor circuit devices
US7369590B2 (en) Laser diode driving circuit
JP2000242344A (ja) 電圧変動補正回路
US20190222201A1 (en) Current-controlled oscillator with start-up circuit
KR20050074626A (ko) 전력 전달 장치, 회로 및 방법
CN115549465A (zh) 一种电荷泵电路
CN113424128A (zh) 电源电路
KR102512576B1 (ko) 전원 회로
US6177827B1 (en) Current mirror circuit and charge pump circuit
CN110661416A (zh) 调节的高电压参考
JP4211369B2 (ja) Ａｇｃ回路
JP3775903B2 (ja) 定電流回路
KR100424119B1 (ko) 차지 펌프 회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application