KR20050071803A - Method of inhibiting degradation of gate oxide - Google Patents

Method of inhibiting degradation of gate oxide Download PDF

Info

Publication number
KR20050071803A
KR20050071803A KR1020040000124A KR20040000124A KR20050071803A KR 20050071803 A KR20050071803 A KR 20050071803A KR 1020040000124 A KR1020040000124 A KR 1020040000124A KR 20040000124 A KR20040000124 A KR 20040000124A KR 20050071803 A KR20050071803 A KR 20050071803A
Authority
KR
South Korea
Prior art keywords
oxide film
lpcvd
gate electrode
forming
substrate
Prior art date
Application number
KR1020040000124A
Other languages
Korean (ko)
Inventor
유경동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040000124A priority Critical patent/KR20050071803A/en
Publication of KR20050071803A publication Critical patent/KR20050071803A/en

Links

Classifications

    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C7/00Parts, details, or accessories of chairs or stools
    • A47C7/002Chair or stool bases
    • A47C7/008Chair or stool bases for uneven surfaces
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C4/00Foldable, collapsible or dismountable chairs
    • AHUMAN NECESSITIES
    • A47FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47CCHAIRS; SOFAS; BEDS
    • A47C9/00Stools for specified purposes
    • A47C9/10Camp, travelling, or sports stools

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고밀도 플라즈마에 의한 트랜지스터 게이트 산화막의 열화를 방지하는 방법에 관한 것으로, 본 발명의 공정에 따르면 게이트 전극 형성이후 다른 배선과의 절연을 위해 필수적으로 사용되는 층간절연막을 고밀도 플라즈마 (HDP) 방법에 의하여 형성하기 전 또는 후에 저압 화학기상 증착 (LPCVD) 공정을 수행하여 반도체 소자의 기판 하부에도 산화막이 형성되게 함으로써 트랜지스터 게이트 산화막의 열화를 효과적으로 방지할 수 있다.The present invention relates to a method for preventing deterioration of a transistor gate oxide film due to a high density plasma. According to the process of the present invention, an interlayer insulating film, which is essentially used for insulating other wirings after the formation of a gate electrode, is used for a high density plasma (HDP) method. By performing a low pressure chemical vapor deposition (LPCVD) process before or after the formation, the oxide film is also formed on the lower substrate of the semiconductor device, thereby effectively preventing the transistor gate oxide film from deteriorating.

Description

게이트 산화막의 열화 억제 방법{Method of inhibiting degradation of gate oxide}Method of inhibiting degradation of gate oxide

본 발명은 고밀도 플라즈마 (High Density Plasma; 이하 "HDP"라 약칭함)에 의한 트랜지스터 게이트 산화막의 열화를 방지하는 방법에 관한 것으로, 보다 상세하게는 게이트 전극 형성이후 다른 배선과의 절연을 위해 필수적으로 사용되는 층간절연막을 HDP 방법에 의하여 형성하기 전 또는 후에 저압 화학기상 증착 (Low Pressure Chemical Vapor Deposition; 이하 "LPCVD"라 약칭함) 공정을 수행하여 반도체 소자의 기판 하부에도 산화막이 형성되게 함으로써 트랜지스터 게이트 산화막의 열화를 효과적으로 방지할 수 있는 방법에 관한 것이다. The present invention relates to a method for preventing the deterioration of a transistor gate oxide film due to a high density plasma (hereinafter, referred to as "HDP"), and more particularly, to insulate other wirings after the gate electrode is formed. A transistor gate is formed by performing a low pressure chemical vapor deposition process (hereinafter abbreviated as "LPCVD") before or after forming the interlayer insulating film to be used by the HDP method. The present invention relates to a method capable of effectively preventing deterioration of an oxide film.

HDP 공정은 플라즈마의 파워가 높고, 이에 따라 필연적으로 자외선 (UV)을 발생시킨다. UV는 기본적으로 특정 파장 범위를 갖고 있으며, 이는 약 200∼800nm의 범위인 것으로 알려져 있다. 빛의 파장과 보유한 에너지의 크기에 관한 프랑크의 법칙 (Plank's Law)에 의하면, 보유한 에너지 (E)는 주파수에 비례한다 (E=hν; h=프랑크 상수, ν=빛의 주파수). 이때 주파수 ν는 파장에 반비례하므로 E는 빛의 파장이 짧을수록 커지게 된다. 따라서 200∼800nm 파장의 UV는 약 5eV에서 1.5eV 정도의 에너지를 갖게 된다. 이와 같은 에너지가 실리콘 기판에 이르게 되면 전자와 공공의 쌍 (Electron-Hole Pair)이 형성되는데, 이는 실리콘의 밴드갭 (Band-Gap) 에너지가 1.1eV이므로 이보다 큰 에너지가 주입될 때 발생되는 일반적인 현상이다. 형성된 전자는 다시 게이트 산화막에 고착 (trap)되면서 산화막의 특성을 열화시키게 된다.The HDP process has a high plasma power, which inevitably generates ultraviolet (UV) light. UV basically has a specific wavelength range, which is known to range from about 200 to 800 nm. According to the Plank's Law on the wavelength of light and the amount of energy retained, the energy retained (E) is proportional to the frequency (E = hν; h = Frank's constant, ν = frequency of light). At this time, since the frequency ν is inversely proportional to the wavelength, E becomes larger as the wavelength of light becomes shorter. Therefore, UV having a wavelength of 200 to 800 nm has an energy of about 5 eV to 1.5 eV. When such energy reaches the silicon substrate, an electron-hole pair is formed, which is a general phenomenon that occurs when a larger energy is injected since the band-gap energy of silicon is 1.1 eV. to be. The formed electrons are trapped again on the gate oxide layer, thereby deteriorating the characteristics of the oxide layer.

종래의 기술은 이와 같은 HDP의 플라즈마 유도 손상 (Plasma Induced Damage; 이하 "PID"라 약칭함) 또는 플라즈마 유도 방사 손상 (Plasma Induced Radiation Damage; 이하 "PIRD"라 약칭함)을 제어하기 위한 특별한 방안이 없어, HDP 사용을 억제하거나 또는 PID를 줄이기 위하여 플라즈마의 파워를 줄이는 방법이 사용되었으나, 이는 HDP 사용의 장점인 균일한 증착 능력을 감소시킴으로써 후속 공정에서 회로선의 단락을 유발시키는 문제점이 있었다.The prior art provides a special way to control such plasma induced damage (HDP) or plasma induced radiation damage (hereinafter referred to as "PIRD") of HDP. Nonetheless, a method of reducing the power of the plasma has been used to suppress the use of HDP or to reduce the PID, but this has a problem of causing short circuits in subsequent processes by reducing the uniform deposition ability which is an advantage of using HDP.

최근에는 트랜지스터 형성후 비정질 실리콘 박막을 증착하여, 이 박막이 PID 또는 PIRD가 게이트 산화막을 열화시키는 현상을 억제하는 방안이 고안되었으나, 이 역시 후속 공정에서 배선간의 연결을 위한 콘택을 형성하는 공정을 한 번의 식각 공정으로 형성할 수 없고, 또한 비정질 실리콘 박막으로 인한 배선간의 단락 현상이 일어날 가능성이 있다는 문제점이 있다.Recently, a method of depositing an amorphous silicon thin film after forming a transistor to prevent the PID or PIRD from deteriorating the gate oxide film has been devised. However, this method has also been used to form a contact for interconnection in a subsequent process. There is a problem in that it cannot be formed by the etching process and there is a possibility that a short circuit between wirings due to the amorphous silicon thin film may occur.

본 발명의 목적은 HDP에 의한 트랜지스터 게이트 산화막의 열화를 방지하는 방법을 제공하는 것이다.It is an object of the present invention to provide a method for preventing degradation of a transistor gate oxide film by HDP.

상기 목적을 달성하기 위하여 본 발명에서는 게이트 전극 형성이후 다른 배선과의 절연을 위해 필수적으로 사용되는 층간절연막을 HDP 방법에 의하여 형성하기 전 또는 후에 LPCVD 공정을 수행하여 반도체 소자의 기판 하부에도 산화막이 형성되게 함으로써 트랜지스터 게이트 산화막의 열화를 효과적으로 방지할 수 있는 방법을 제공한다.In order to achieve the above object, in the present invention, an oxide film is formed on a lower portion of a substrate of a semiconductor device by performing an LPCVD process before or after forming an interlayer insulating film, which is essentially used for insulating other wirings after the formation of a gate electrode, by the HDP method. The present invention provides a method that can effectively prevent deterioration of the transistor gate oxide film.

이하 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail.

본 발명에서는 반도체 소자의 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 전체 상부에 고밀도 플라즈마 (HDP)에 의하여 층간절연막을 형성하기 전 또는 후에 저압 화학기상 증착 (LPCVD) 에 의한 산화막을 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.According to the present invention, a gate electrode is formed on a substrate of a semiconductor device, and an oxide film by low pressure chemical vapor deposition (LPCVD) is formed before or after forming an interlayer insulating film by high density plasma (HDP) over the entire gate electrode. It provides a method for manufacturing a semiconductor device comprising the step of.

상기 LPCVD 공정은 50∼1000℃ 온도에서 수행되며, LPCVD 공정을 수행하면 실리콘 기판 하부, 즉 후면에도 산화막이 증착된다.The LPCVD process is carried out at a temperature of 50 ~ 1000 ℃, when the LPCVD process is deposited an oxide film on the silicon substrate below, that is, the back.

상기 LPCVD 공정이 HDP 산화막 형성 전에 수행되는 경우에, 본 발명의 방법은 반도체 소자의 기판 상에 게이트 전극을 형성하는 제1 단계와, 상기 게이트 전극 상부 및 기판 하부에 LPCVD에 의한 산화막을 형성하는 제2 단계와, 상기 게이트 전극 상부에 형성된 LPCVD 산화막 상부에 HDP 산화막을 형성하는 제3 단계를 포함한다.In the case where the LPCVD process is performed before HDP oxide film formation, the method of the present invention comprises a first step of forming a gate electrode on a substrate of a semiconductor device, and a method of forming an oxide film by LPCVD on the upper and lower substrates of the gate electrode. And a third step of forming an HDP oxide film on the LPCVD oxide film formed on the gate electrode.

또한, 상기 LPCVD 공정이 HDP 산화막 형성후에 수행되는 경우에, 본 발명의 방법은 반도체 소자의 기판 상에 게이트 전극을 형성하는 제1 단계와, 상기 게이트 전극 상부에 HDP 산화막을 형성하는 제2 단계와, 상기 HDP 산화막 상부 및 기판 하부에 LPCVD에 의한 산화막을 형성하는 제3 단계를 포함한다.In addition, when the LPCVD process is performed after the formation of the HDP oxide film, the method of the present invention comprises the steps of forming a gate electrode on the substrate of the semiconductor device, and forming a HDP oxide film on the gate electrode; And forming an oxide film by LPCVD on the HDP oxide film and the lower substrate.

한편, 상기 기판 하부에 형성된 LPCVD 산화막이 습식 식각 또는 습식 세정과 같이 이어지는 후속 공정에서도 제거되지 않도록 하게 위하여 기판 하부에 형성된 LPCVD 산화막 위에 질화막 또는 다결정 실리콘 막을 증착하는 단계를 더 포함할 수 있다.Meanwhile, the method may further include depositing a nitride film or a polycrystalline silicon film on the LPCVD oxide film formed below the substrate so that the LPCVD oxide film formed below the substrate may not be removed in a subsequent process such as wet etching or wet cleaning.

도 1에서는 이러한 본 발명의 방법의 일예를 도식적으로 나타내고 있다.Figure 1 schematically shows an example of such a method of the present invention.

먼저 반도체 소자를 형성하기 위한 여러 요소가 형성된 기판 (10) 상에 폴리실리콘과 텅스텐 실리사이드 등의 실리사이드가 적층된 다수의 게이트 전극 (12)을 형성한다. 다음으로, 기판 (10)과 게이트 전극 (12)의 접촉 계면에 게이트 산화막 (미도시)을 형성하며, 게이트 전극 (12) 상에 후속의 자기 정렬 식각 등에 의한 게이트의 손실을 방지하기 위한 하드마스크 절연막 (14)을 형성한다.First, a plurality of gate electrodes 12 in which silicides such as polysilicon and tungsten silicide are stacked are formed on a substrate 10 on which various elements for forming a semiconductor device are formed. Next, a gate oxide film (not shown) is formed at the contact interface between the substrate 10 and the gate electrode 12, and a hard mask for preventing the loss of the gate due to subsequent self-aligned etching or the like on the gate electrode 12. The insulating film 14 is formed.

이어서, 게이트 전극 (12) 측벽에 질화막 등의 스페이서 (미도시)를 형성한 후, LPCVD 공정을 수행하는데, LPCVD 공정에 의하여 기판 및 게이트 전극 상부뿐만 아니라 기판 하부에도 LPCVD 산화막 (18)이 형성된다. Subsequently, a spacer (not shown) such as a nitride film is formed on the sidewall of the gate electrode 12, and then an LPCVD process is performed. An LPCVD oxide film 18 is formed not only on the substrate and the gate electrode but also on the bottom of the substrate by the LPCVD process. .

다음, HDP 에 의해 산화막 (16)을 증착시킨다.Next, the oxide film 16 is deposited by HDP.

LPCVD는 산화막을 증착시키기 위한 다른 공정, 예를 들어 PECVD (Plasma Enhanced Chemical Vapor Deposition) 또는 APCVD (Atmospheric Pressure Chemical Vapor Deposition) 등과는 달리 실리콘 기판의 뒷면에도 산화막이 증착되는 공정이다. LPCVD 방법으로 증착된 기판 후면의 산화막은 HDP 공정에서 기판을 장착하는 금속 지지대 (chuck)와 기판 후면 사이에 위치하므로, 플라즈마의 근원과 지지대 사이에 걸리는 파워를 낮추는 효과가 발생한다. 이와 같이 파워를 낮추면 발생하는 UV의 파장이 증가되고, 이는 UV의 에너지를 감소시킴으로써 실리콘 밴드갭보다 작은 에너지만을 발생시킴으로써 UV가 실리콘 기판에 주입되더라도 전자와 공공의 쌍을 형성시킬 수 없으며, 결과적으로 산화막의 특성을 열화시키지 않는다.LPCVD is a process of depositing an oxide film on the back surface of a silicon substrate, unlike other processes for depositing an oxide film, for example, plasma enhanced chemical vapor deposition (PECVD) or atmospheric pressure chemical vapor deposition (APCVD). Since the oxide film on the back of the substrate deposited by the LPCVD method is located between the metal chuck mounting the substrate and the back of the substrate in the HDP process, the effect of lowering the power applied between the source of the plasma and the support is generated. This lowering of the power increases the wavelength of the generated UV, which reduces the energy of the UV, thus generating only less energy than the silicon bandgap, so that even if UV is injected into the silicon substrate, it cannot form a pair of electrons and voids. It does not deteriorate the characteristics of the oxide film.

이상에서 살펴본 바와 같이, 본 발명에서는 매우 높은 안테나비에서도 PID로 인한 게이트 산화막의 열화 현상이 나타나지 않으므로, 집적회로 제조 공정시 수율을 향상시킬 수 있고, 또한 게이트 산화막의 열화로 인한 HCD (Hot Carrier Degradation) 등의 신뢰성 열화도 방지할 수 있다.As described above, in the present invention, the degradation of the gate oxide film due to PID does not occur even at a very high antenna ratio, so that the yield can be improved in the integrated circuit manufacturing process, and also HCD (Hot Carrier Degradation) due to the degradation of the gate oxide film The deterioration of reliability such as) can also be prevented.

도 1은 본 발명의 원리를 나타낸 모식도.1 is a schematic diagram showing the principle of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

10 : 반도체 기판 12 : 게이트 전극10 semiconductor substrate 12 gate electrode

14 : 하드마스크 절연막 16 : HDP 산화막14 hard mask insulating film 16 HDP oxide film

18 : LPCVD 산화막 20 : HDP 공정의 금속 지지대18: LPCVD oxide film 20: metal support of HDP process

Claims (5)

반도체 소자의 기판 상에 게이트 전극을 형성하는 단계와,Forming a gate electrode on the substrate of the semiconductor device; 상기 게이트 전극 전체 상부에 고밀도 플라즈마 (HDP)에 의하여 층간절연막을 형성하기 전 또는 후에 저압 화학기상 증착 (LPCVD) 에 의한 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And forming an oxide film by low pressure chemical vapor deposition (LPCVD) before or after the interlayer insulating film is formed by high density plasma (HDP) over the entire gate electrode. 제 1 항에 있어서,The method of claim 1, LPCVD 공정은 50∼1000℃ 온도에서 수행되며, 기판 하부에도 산화막을 증착시킬 수 있는 공정인 것을 특징으로 하는 반도체 소자의 제조방법.LPCVD process is carried out at a temperature of 50 ~ 1000 ℃, the method of manufacturing a semiconductor device, characterized in that the process of depositing an oxide film on the lower substrate. 제 1 항에 있어서, 상기 방법은The method of claim 1 wherein the method is 반도체 소자의 기판 상에 게이트 전극을 형성하는 제1 단계와,A first step of forming a gate electrode on a substrate of the semiconductor device, 상기 게이트 전극 상부 및 기판 하부에 LPCVD에 의한 산화막을 형성하는 제2 단계와,Forming an oxide film by LPCVD on the gate electrode and the lower substrate; 상기 게이트 전극 상부에 형성된 LPCVD 산화막 상부에 HDP 산화막을 형성하는 제3 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And forming a HDP oxide layer on the LPCVD oxide layer formed on the gate electrode. 제 1 항에 있어서, 상기 방법은The method of claim 1 wherein the method is 반도체 소자의 기판 상에 게이트 전극을 형성하는 제1 단계와,A first step of forming a gate electrode on a substrate of the semiconductor device, 상기 게이트 전극 상부에 HDP 산화막을 형성하는 제2 단계와,Forming an HDP oxide layer on the gate electrode; 상기 HDP 산화막 상부 및 기판 하부에 LPCVD에 의한 산화막을 형성하는 제3 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And forming an oxide film by LPCVD on the HDP oxide film and the lower substrate. 제 3 항 또는 제 4 항에 있어서,The method according to claim 3 or 4, 상기 기판 하부에 형성된 LPCVD 산화막 위에 질화막 또는 다결정 실리콘 막을 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.And depositing a nitride film or a polycrystalline silicon film on the LPCVD oxide film formed under the substrate.
KR1020040000124A 2004-01-02 2004-01-02 Method of inhibiting degradation of gate oxide KR20050071803A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040000124A KR20050071803A (en) 2004-01-02 2004-01-02 Method of inhibiting degradation of gate oxide

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040000124A KR20050071803A (en) 2004-01-02 2004-01-02 Method of inhibiting degradation of gate oxide

Publications (1)

Publication Number Publication Date
KR20050071803A true KR20050071803A (en) 2005-07-08

Family

ID=37261447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040000124A KR20050071803A (en) 2004-01-02 2004-01-02 Method of inhibiting degradation of gate oxide

Country Status (1)

Country Link
KR (1) KR20050071803A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575886B1 (en) * 2004-11-08 2006-05-03 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100575886B1 (en) * 2004-11-08 2006-05-03 주식회사 하이닉스반도체 Method of manufacturing semiconductor device

Similar Documents

Publication Publication Date Title
KR101373733B1 (en) Method of forming integrated circuit structures using insulator deposition and insulator gap filling techniques
US6933228B2 (en) Method of manufacturing of contact plug in a contact hole on a silicon substrate
KR100806038B1 (en) Method for fabricating contact hole of semiconductor device
KR100597768B1 (en) Method for fabricating gate spacer of semiconductor device
KR100502673B1 (en) METHOD FOR FORMING Ti LAYER AND BARRIER METAL LAYER OF SEMICONDUCTOR DEVICE
KR20060072680A (en) Capacitor for semiconductor device and manufacturing method thereof
KR100489657B1 (en) Method for forming patterns in a semiconductor device and method for a semiconductor device using the same
US20080268589A1 (en) Shallow trench divot control post
US20070022941A1 (en) Method of forming a layer and method of manufacturing a semiconductor device using the same
US6124178A (en) Method of manufacturing MOSFET devices
KR100629606B1 (en) Method for improving the gate oxidation quality of high voltage device area
KR20050071803A (en) Method of inhibiting degradation of gate oxide
KR100612549B1 (en) Method of manufacturing a semiconductor device
KR20050000059A (en) Method of manufacturing semicondutor device
KR20040007949A (en) Method of manufacture semiconductor device
KR101129021B1 (en) Method for fabricating transistor in semiconductor device
KR100717811B1 (en) Method for forming contact in semiconductor device
KR100494127B1 (en) Method for forming plug in semiconductor device
KR20050064032A (en) Method of inhibiting degradation of gate oxide
KR100412194B1 (en) Method of manufacturing a semiconductor device
KR100376258B1 (en) Method for forming a plug of a semiconductor device
KR100955924B1 (en) Method for forming contact plug of semicondutor device
KR100329614B1 (en) Capacitor Formation Method of Semiconductor Device
KR100570217B1 (en) Elimination method for defect of semiconductor device
KR100616495B1 (en) Method for fabrication of semiconductor device enable to decrease inter-layer lattice mismatch between silicon layer and silicon thin film

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination