KR20050070552A - 액정표시장치의 구동회로 - Google Patents

Abstract

본 발명은 기존 8bits의 로직 및 버퍼 수를 그대로 유지하면서 약간의 추가적인 로직을 통해 10bits 소스 드라이버 IC의 기능을 실현하는데 적당한 액정표시장치의 구동회로에 관한 것으로서, 기존의 8bits용 소스 드라이버 IC에 2비트만을 처리하는 2비트 처리회로부와, 출력버퍼부에서 출력되는 8bits의 아날로그 데이터와 감마 레퍼런스 전압의 바로 위 그레이 값과의 사이에, 상기 2비트 처리회로부에서 출력되는 스위치 제어신호에 의해 선택적으로 동작하는 4개의 스위치의 선택적 온/오프에 따라 저항 분배 값이 결정되도록 4개의 저항 스트링을 구성하여 상기 스위치의 선택적 온/오프에 의해 상기 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값 사이의 저항 분배 값으로 최종 데이터를 출력하는 출력 재처리부를 더 구성하는 것을 특징으로 한다.

Description

액정표시장치의 구동회로{DRIVING CIRCUIT OF LCD}

본 발명은 액정표시장치 구동회로에 관한 것으로서, 특히 기존의 8bits의 로직 및 아날로그 버퍼를 그대로 유지하면서 10bits의 소스 드라이버 IC 기능을 수행하는데 적당한 액정표시장치의 구동회로에 관한 것이다.

일반적으로, 디스플레이 장치 중 하나인 씨알티(CRT: Cathode Ray Tube)는 텔레비전을 비롯하여 각종 계측기기, 정보 단말기 등의 모니터에 주로 이용되어 왔으나, CRT 자체의 무게가 크기로 인하여 전자제품의 소형화, 경량화의 요구에 적극 대응할 수가 없었다.

이에, CRT를 대체하기 위해 경박, 단소화의 장점을 가지고 있는 액정표시장치가 활발하게 개발되어져 왔고, 최근에는 평판형 표시장치로서의 역할을 충분히 수행할 수 있을 정도로 개발되어 그 수요가 크게 증가하고 있는 추세에 있다.

도 1은 일반적인 액정표시장치의 구성도이다. 이러한 액정표시장치는 도 1에 도시된 바와 같이, 복수의 게이트 라인과 데이터 라인이 교차 배치되고, 각 게이트 라인과 데이터 라인이 교차하는 부위에 박막트랜지스터가 배치되어 화상을 디스플레이 하는 액정패널(11)과, 상기 액정패널(11)의 데이터 라인을 구동하기 위한 구동전압을 인가하는 소스 드라이버 IC(13)와, 상기 액정패널(11)의 게이트 라인을 구동하기 위한 구동전압을 인가하는 게이트 드라이버 IC(15)로 구성된다.

그리고, 도면에는 도시하지 않았지만, 상기 소스 드라이버 IC(13) 및 게이트 드라이버 IC(15)로 각종 컨트롤 신호를 제공하는 주변회로를 포함하는데, 상기 주변회로에는 LVDS부, 타이밍 컨트롤러 등이 있다.

한편, 상기 소스 드라이버 IC(13)는 액정패널(11)로 데이터를 인가하여 액정 셀을 구동시키기 위한 것으로서, 기본적인 구조는 도 2에 도시한 바와 같다.

도 2는 종래 액정표시장치의 구동회로에 따른 구성블럭도이다.

즉, 도 2에 도시된 바와 같이, 소스 드라이버 IC는 R, G, B의 데이터 전압과 디지털 회로를 동작시키기 위한 전원 및 액정 셀을 구동하기 위한 전원, 그리고 이들을 제어하기 위한 제어 신호들로 구성된다.

이와 같은 소스 드라이버 IC는 크게 쉬프트 레지스터부(21)와, 라인 래치부(23)와, 레벨 쉬프터부(25)와, D/A 컨버터부(27) 및 출력 버퍼부(29), 직렬-병렬 변환부(31) 및 타이밍 컨트롤러(33)를 포함하여 구성된다.

이때, 상기 타이밍 컨트롤러(33)는 상기 직렬-병렬 변환부(31) 및 쉬프트 레지스터부(21)로 각종 컨트롤 신호를 제공하고, 상기 직렬-병렬 변환부(31)는 데이터 쉬프트 클럭(Data Shift Clock)신호에 의해 시리얼(Serial)하게 입력되는 10비트의 입력 데이터를 페러럴(Parallel)하게 상기 라인 래치부(23)로 출력한다.

상기 라인 래치부(23)는 10bits×2라인 래치로 구성되며, 데이터 출력 인에이블 신호가 인가되면 1라인씩 레벨 쉬프터부(25)로 출력한다.

상기 레벨 쉬프터부(25)로 입력된 10bits 데이터는 D/A컨버터부(27)로 출력되며, 상기 D/A컨버터부(27)는 입력되는 감마 레퍼런스 전압을 이용하여 상기 레벨 쉬프터부(25)에서 출력되는 디지털 데이터를 아날로그 데이터로 변환한 후, 출력 버퍼부(29)로 출력된 후, 최종적으로 액정패널(11)의 데이터 라인으로 인가된다.

그러나 상기와 같은 종래의 액정표시장치의 구동회로는 다음과 같은 문제점이 있었다.

10bits 소스 드라이버 IC를 구성하기 위해서는 기존 8bits의 소스 드라이버 IC에 비해 늘어나는 로직(Logic) 및 아날로그 버퍼 수로 인해 그 설계 및 구현에 있어서 많은 문제점이 있었다.

즉, 8bits 소스 드라이버 IC보다 늘어나 2bits를 처리하기 위해서는 데이터 래치부, 레벨 쉬프터, 디코더 스위치 등의 로직 회로가 추가되어야 하며, 감마 R-스트링 회로 및 아날로그 버퍼 등이 추가되어야 하므로 드라이버 IC의 사이즈가 커지게 됨은 물론, 구현상에 있어서도 많은 문제점이 있었다.

본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 기존 8bits의 로직 및 버퍼 수를 그대로 유지하면서 약간의 추가적인 로직을 통해 10bits 소스 드라이버 IC의 기능을 실현하는데 적당한 액정표시장치의 구동회로를 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 액정표시장치의 구동회로는 시리얼하게 입력되는 10bits의 데이터 중 8bits 데이터를 패러럴하게 변환하여 출력하는 직렬-병렬 변환부와, 상기 직렬-병렬 변환부에서 출력되는 8bits의 데이터를 2라인씩 래치하는 라인 래치부와, 상기 라인 래치부에서 출력되는 8bits의 데이터 레벨을 쉬프트시키는 레벨 쉬프터부와, 상기 레벨 쉬프터부에서 출력되는 8bits의 디지털 데이터를 감마 레퍼런스 전압에 의해 아날로그 데이터로 변환하여 출력하는 D/A컨버터부와, 상기 D/A컨버터부에서 출력되는 아날로그 데이터를 버퍼링하는 출력 버퍼부와, 상기 시리얼하게 입력되는 10bits의 데이터 중 상기 8bits의 데이터를 제외한 나머지 2bits의 데이터를 입력하여 상기 입력되는 각 비트의 값에 따라 선택적으로 스위치 제어신호를 출력하는 2비트 신호처리부와, 상기 출력 버퍼부에서 출력되는 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값과의 사이에, 상기 2비트 처리회로부에서 출력되는 스위치 제어신호에 의해 선택적으로 동작하는 4개의 스위치의 선택적 온/오프에 따라 저항 분배 값이 결정되도록 4개의 저항 스트링을 구성하여 상기 스위치의 선택적 온/오프에 의해 상기 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값 사이의 저항 분배 값으로 최종 데이터를 출력하는 출력 재처리부와, 상기 출력 버퍼부에서 출력되는 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값과의 사이에, 상기 2비트 처리회로부에서 출력되는 스위치 제어신호에 의해 선택적으로 동작하는 4개의 스위치의 선택적 온/오프에 따라 저항 분배 값이 결정되도록 4개의 저항 스트링을 구성하여 상기 스위치의 선택적 온/오프에 의해 상기 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값 사이의 저항 분배 값으로 최종 데이터를 출력하는 출력 재처리부를 포함하여 구성된다.

여기서, 상기 2비트 신호 처리부는, 10bits의 데이터 중 상기 8bits의 데이터를 제외한 나머지 2bits의 데이터중에서 각 비트의 데이터를 반전시키는 제 1, 제 2 인버터와, 상기 제 1 인버터의 출력 데이터와 제 2 인버터의 출력데이터를 입력으로 하여 논리연산하는 제 1 AND 게이트와, 상기 제 1 인버터의 출력 데이터와 상기 제 2 인버터의 입력 데이터를 입력으로 하여 논리연산하는 제 2 AND 게이트와, 상기 제 1 인버터의 입력 데이터와 상기 제 2 인버터의 출력 데이터를 논리 연산하는 제 3 AND 게이트와, 상기 제 1, 제 2 인버터의 입력 데이터를 입력으로 하여 논리연산하는 제 4 AND 게이트로 구성된다.

이때, 상기 2비트의 데이터가 각각 "00"이면 상기 제 1 AND 게이트의 출력이 하이 레벨이 되고, 상기 2비트의 데이터가 각각 "01"이면 상기 제 2 AND 게이트의 출력이 하이 레벨이 되며, 상기 2비트의 데이터가 각각 "10"이면 상기 제 3 AND 게이트의 출력이 하이 레벨이 되고, 상기 2비트의 데이터가 각각 "11"이면 상기 제 4 AND 게이트의 출력이 하이 레벨이 된다.

(실시예)

이하, 첨부된 도면을 참조하여 본 발명에 따른 액정표시장치의 구동회로를 설명하기로 한다.

도 3은 본 발명의 액정표시장치의 구동회로에 따른 블록구성도로서, 타이밍 컨트롤러(51), 쉬프트 레지스터부(53), 8bitx×2라인 래치부(55), 레벨 쉬프터부(57), D/A컨버터부(59), 출력 버퍼부(61), 출력 재처리부(63), 2비트 처리회로부(65) 및 직렬-병렬 변환부(67)를 포함하여 구성된다.

상기 타이밍 컨트롤러(51)는 직렬-병렬 변환부(67)로 스타트 펄스를 출력하고, 상기 직렬-병렬 변환부(67)에는 시리얼하게 입력되는 8bits의 데이터가 입력되고, 나머지 2bits는 상기 2비트 처리회로부(65)로 입력된다.

상기 8bits×2 라인 래치부(55)는 데이터 출력 인에이블 신호에 의해 8bits의 데이터를 1라인씩 레벨 쉬프터부(57)로 출력하고, 상기 레벨 쉬프터부(57)는 데이터의 레벨을 쉬프트시켜 D/A컨버터부(59)로 출력한다.

상기 D/A컨버터부(59)는 입력되는 감마 레퍼런스 전압에 의해 상기 레벨 쉬프터부(57)에서 출력되는 디지털 데이터를 아날로그 데이터로 변환하여 출력 버퍼부(61)로 출력한다.

상기 2비트 처리회로부(65)는 논리 소자들로 구성되며, 그 구성은 도 4에 도시한 바와 같다.

도 4는 본 발명의 액정표시장치의 구동회로에 따른 2비트 처리회로부의 상세구성도이다. 즉, 도 4에 도시한 바와 같이, 2비트 처리회로부(65)는 2개의 인버터(65a)(65b)와, 4개의 AND게이트(65c)(65d)(65e)(65f)로 구성된다.

상기 입력되는 2개의 비트(이하, 설명의 편의를 위해 입력되는 2개의 비트를 A, B라 함)는 제 1 인버터(65a) 및 제 2 인버터(65b)에 의해 각각 반전되어 출력되며, 상기 제 1 AND 게이트(65c)는 데이터 A를 반전시킨 제 1 인버터(65a)의 출력 데이터와, 데이터 B를 반전시킨 제 2 인버터(65b)의 출력 데이터를 입력으로 하여 논리연산을 수행한 후, 출력 데이터로서 SW1을 출력한다.

제 2 AND 게이트(65d)는 데이터 A를 반전시킨 제 1 인버터(65a)의 출력 데이터와, 데이터 B를 입력으로 하여 논리연산 한 후, 출력 데이터로서, SW2를 출력한다.

제 3 AND 게이트(65e)는 데이터 A와, 상기 데이터 B를 반전시킨 제 2 인버터(65b)의 출력 데이터를 입력으로 하여 논리연산 한 후, 출력 데이터로서, SW3를 출력하고, 제 4 AND 게이트(65f)는 데이터 A와, 데이터 B를 입력으로 하여 출력 데이터로서, SW4를 출력한다.

이와 같은 2비트 처리회로부(65)의 연산 테이블 값은 아래의 도 5와 같다.

도 5는 본 발명의 액정표시장치의 구동회로에 따른 2비트 처리회로부의 논리연산 테이블을 도시한 도면이다. 즉, 도 5에 도시한 바와 같이, 입력되는 데이터 A, B가 "00"이면, 제 1 AND 게이트(65c)의 출력 SW1만이 하이(high)가 되고, 나머지 SW2, SW3, SW4는 모두 로우 레벨(low level)이 된다.

또한, 입력되는 데이터 A, B가 "01"이면, 제 2 AND 게이트(65d)의 출력 SW2만이 하이 레벨(high level)이 되고, SW1, SW3, SW4는 모두 로우 레벨이 되며, 상기 데이터 A, B가 "10" 이면, 제 3 AND 게이트(65e)의 출력 SW3만이 하이 레벨이 되고, SW1, SW2, SW4는 모두 로우 레벨이 되고, 마지막으로 입력되는 데이터 A, B가 "11"이면, 제 4 AND 게이트(65f)의 출력 SW4만이 하이 레벨이 되고, SW1, SW2, SW3는 모두 로우 레벨이 된다.

이와 같이, 상기 2비트 처리회로부(65)는 입력되는 2비트의 데이터 A, B에 의해 그 출력이 결정됨을 알 수 있다.

한편, 도 6은 출력 재처리부(63)의 구성블록도로서, 8비트로만 처리된 출력 버퍼부(61)의 데이터를 Output'n이라 가정하고, 감마 레퍼런스 전압인 n의 바로 위 그레이 값을 n+1이라 가정할 경우, 상기 출력 재처리부(63)의 출력은 다음과 같이 결정된다.

도 6에 도시한 바와 같이, 출력 재처리부(63)는 Output'n과 Output'(n+1)과의 사이에 R-스트링을 구성하여, 상기 2비트 처리회로부(65)에서 선택된 스위치에 상응하여 최종적인 데이터를 출력한다.

즉, 도 6에 도시한 바와 같이, Output'(n+1)과 Output'n과의 사이에 4개의 저항 R1, R2, R3, R4가 연결되고, R1와 R2 사이에 분기되어 SW4가 연결되며, R2과 R3 사이에는 SW3가 연결되고, R3와 R4 사이에는 SW2가 연결되며, SW1은 R4와 Output'n 사이에 연결되어 있음을 볼 수 있다.

따라서, 도 5의 논리 연산에 의해 SW4가 선택되면, 최종적으로 액정패널쪽으로 출력되는 데이터는 Output'n+[{output'(n+1)-Output'n}]*(R2+R3+R4)/(R1+R2+R3+R4)의 값이 되고, SW3가 선택되면, 최종 데이터는 Output'n+[{output'(n+1)-Output'n}]*(R3+R4)/(R1+R2+R3+R4)의 값이 되고, SW2가 선택되면, 최종 데이터는 Output'n+[{output'(n+1)-Output'n}]*(R4)/(R1+R2+R3+R4)의 값이 되며, 마지막으로 SW1이 선택되면, 최종 데이터는 Output'n의 값이 된다. 이때, 최종 데이터는 저항 값에 의해 결정된다.

이상에서 본 발명의 실시 예를 설명하였으나, 본 발명은 다양한 변화와 변경 및 균등물을 사용할 수가 있고, 상기 실시예들을 적절히 변형하여 동일하게 응용할 수가 있음이 명확하다. 따라서 상기 기재 내용은 하기의 특허청구범위의 한계에 의해 정해지는 본 발명의 범위를 한정하는 것이 아니다.

이상에서 상술한 바와 같이, 본 발명의 액정표시장치의 구동회로는 다음과 같은 효과가 있다.

기존 8bits용 소스 드라이버 IC의 로직 및 아날로그 버퍼의 수를 유지하면서 2비트 처리회로부와 같은 간단한 로직을 추가함으로써, 10bits의 소스 드라이버 IC를 구현할 수가 있으므로, 종래와 같이 여러 개의 로직 및 아날로그 버퍼를 추가해야 하는 종래에 비해 10bits 소스 드라이버 IC의 구현이 용이하고, 소스 드라이버 IC를 소형화할 수 있는 효과가 있다.

도 1은 일반적인 액정표시장치의 구성도.

도 2는 종래 액정표시장치의 구동회로에 따른 구성블록도.

도 3은 본 발명의 액정표시장치의 구동회로에 따른 구성블록도.

도 4는 본 발명의 액정표시장치의 구동회로에 따른 2비트 처리회로부의 상세구성도.

도 5는 본 발명의 액정표시장치의 구동회로에 따른 2비트 처리회로부의 논리연산 테이블을 도시한 도면.

도 6은 본 발명의 액정표시장치의 구동회로에 따른 출력 재처리부의 구성블럭도.

*도면의 주요부분에 대한 부호의 설명*

51 : 타이밍 컨트롤러 53 : 쉬프트 레지스터부

55 : 8bits×2 라인 래치부 57 : 레벨 쉬프터부

59 : D/A컨버터부 61 : 출력 버퍼부

63 : 출력 재처리부 65 : 2비트 처리회로부

67 : 직렬-병렬 변환부

Claims (3)

1. 시리얼하게 입력되는 10bits의 데이터 중 8bits 데이터를 패러럴하게 변환하여 출력하는 직렬-병렬 변환부와,

   상기 직렬-병렬 변환부에서 출력되는 8bits의 데이터를 2라인씩 래치하는 라인 래치부와,

   상기 라인 래치부에서 출력되는 8bits의 데이터 레벨을 쉬프트시키는 레벨 쉬프터부와,

   상기 레벨 쉬프터부에서 출력되는 8bits의 디지털 데이터를 감마 레퍼런스 전압에 의해 아날로그 데이터로 변환하여 출력하는 D/A컨버터부와,

   상기 D/A컨버터부에서 출력되는 아날로그 데이터를 버퍼링하는 출력 버퍼부와,

   상기 시리얼하게 입력되는 10bits의 데이터 중 상기 8bits의 데이터를 제외한 나머지 2bits의 데이터를 입력하여 상기 입력되는 각 비트의 값에 따라 선택적으로 스위치 제어신호를 출력하는 2비트 처리회로부와,

   상기 출력 버퍼부에서 출력되는 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값과의 사이에, 상기 2비트 처리회로부에서 출력되는 스위치 제어신호에 의해 선택적으로 동작하는 4개의 스위치의 선택적 온/오프에 따라 저항 분배 값이 결정되도록 4개의 저항 스트링을 구성하여 상기 스위치의 선택적 온/오프에 의해 상기 8bits의 아날로그 데이터와 상기 감마 레퍼런스 전압의 바로 위 그레이 값 사이의 저항 분배 값으로 최종 데이터를 출력하는 출력 재처리부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
2. 제 1 항에 있어서, 상기 2비트 처리회로부는,

   10bits의 데이터 중 상기 8bits의 데이터를 제외한 나머지 2bits의 데이터중에서 각 비트의 데이터를 반전시키는 제 1, 제 2 인버터와,

   상기 제 1 인버터의 출력 데이터와 제 2 인버터의 출력데이터를 입력으로 하여 논리연산하는 제 1 AND 게이트와,

   상기 제 1 인버터의 출력 데이터와 상기 제 2 인버터의 입력 데이터를 입력으로 하여 논리연산하는 제 2 AND 게이트와,

   상기 제 1 인버터의 입력 데이터와 상기 제 2 인버터의 출력 데이터를 논리 연산하는 제 3 AND 게이트와,

   상기 제 1, 제 2 인버터의 입력 데이터를 입력으로 하여 논리연산하는 제 4 AND 게이트로 구성되는 것을 특징으로 하는 액정표시장치의 구동회로.
3. 제 2 항에 있어서, 상기 2비트의 데이터가 각각 "00"이면 상기 제 1 AND 게이트의 출력이 하이 레벨이 되고, 상기 2비트의 데이터가 각각 "01"이면 상기 제 2 AND 게이트의 출력이 하이 레벨이 되며, 상기 2비트의 데이터가 각각 "10"이면 상기 제 3 AND 게이트의 출력이 하이 레벨이 되고, 상기 2비트의 데이터가 각각 "11"이면 상기 제 4 AND 게이트의 출력이 하이 레벨이 되는 것을 특징으로 하는 액정표시장치의 구동회로.