KR20050069314A - 듀얼패널타입 유기전계발광 소자 및 그 제조방법 - Google Patents
듀얼패널타입 유기전계발광 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050069314A KR20050069314A KR1020030101282A KR20030101282A KR20050069314A KR 20050069314 A KR20050069314 A KR 20050069314A KR 1020030101282 A KR1020030101282 A KR 1020030101282A KR 20030101282 A KR20030101282 A KR 20030101282A KR 20050069314 A KR20050069314 A KR 20050069314A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- film transistor
- electrode
- layer
- light emitting
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 72
- 230000009977 dual effect Effects 0.000 title claims abstract description 43
- 239000010409 thin film Substances 0.000 claims abstract description 153
- 230000000903 blocking effect Effects 0.000 claims abstract description 109
- 239000000758 substrate Substances 0.000 claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 55
- 230000008569 process Effects 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 29
- 239000010410 layer Substances 0.000 claims description 195
- 239000011241 protective layer Substances 0.000 claims description 36
- 239000010408 film Substances 0.000 claims description 34
- 239000004065 semiconductor Substances 0.000 claims description 34
- 238000005192 partition Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 239000007769 metal material Substances 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000002425 crystallisation Methods 0.000 claims description 6
- 230000008025 crystallization Effects 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010943 off-gassing Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 238000005520 cutting process Methods 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002745 absorbent Effects 0.000 description 1
- 239000002250 absorbent Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 235000012736 patent blue V Nutrition 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/127—Active-matrix OLED [AMOLED] displays comprising two substrates, e.g. display comprising OLED array and TFT driving circuitry on different substrates
- H10K59/1275—Electrical connections of the two substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/302—Details of OLEDs of OLED structures
- H10K2102/3023—Direction of light emission
- H10K2102/3026—Top emission
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명에 따른 듀얼패널타입 유기전계발광 소자 및 그 제조방법에 의하면,첫째, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산성을 향상시킬 수 있고, 제품수명을 효과적으로 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현 및 신뢰성을 향상시킬 수 있고, 세째 전기적 연결패턴과 동일 공정에서 동일 물질을 이용하여, 박막트랜지스터를 덮는 영역에 광차단 패턴을 형성함으로써, 광유입을 효과적으로 차단하여 장시간 구동시에도 소자 신뢰성 및 소자 안정성을 향상시킬 수 있는 장점을 가진다.
Description
본 발명은 유기전계발광 소자(Organic Electroluminescent Device)에 관한 것이며, 특히 픽셀 구동부(박막트랜지스터를 포함하는 어레이 소자층)와 발광부(발광층을 포함하는 유기전계발광 다이오드 소자)가 서로 다른 기판에 형성되고, 두 소자는 별도의 전기적 연결패턴을 통해 연결되는 방식의 듀얼패널타입 유기전계발광 소자(Active-Matrix Organic Electroluminescent Device) 및 그 제조방법에 관한 것이다.
새로운 평판디스플레이 중 하나인 유기전계발광 소자는 자체발광형이기 때문에 액정표시장치에 비해 시야각, 대조비 등이 우수하며 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비전력 측면에서도 유리하다. 그리고 직류저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부충격에 강하고 사용온도범위도 넓으며 특히 제조비용 측면에서도 저렴한 장점을 가지고 있다.
특히, 상기 유기전계발광 소자는 액정표시장치나 PDP(Plasma Display Panel)와 달리 공정이 매우 단순하기 때문에 증착 및 봉지(encapsulation) 장비가 전부라고 할 수 있다.
이하, 도 1은 종래의 유기전계발광 소자 패널에 대한 단면도이다.
도시한 바와 같이, 제 1, 2 기판(10, 60)이 서로 대향되게 배치되어 있고, 제 1 기판(10) 상에는 화면을 구현하는 최소 단위인 화소 영역(P)별로 박막트랜지스터(T)를 포함하는 어레이 소자층(AL)이 형성되어 있으며, 상기 어레이 소자층(AL) 상부에는 제 1 전극(48), 유기발광층(54), 제 2 전극(56)이 차례대로 적층된 구조의 유기전계발광 다이오드 소자(E)가 형성되어 있다. 유기발광층(54)으로부터 발광된 빛은 제 1, 2 전극(48, 56) 중 투광성을 가지는 전극 쪽으로 발광되어, 상부발광 또는 하부발광 방식으로 분류할 수 있으며, 한 예로 제 1 전극(48)이 투광성 물질에서 선택되어 유기발광층(54)에서 발광된 빛이 제 1 전극(48)쪽으로 발광되는 하부발광 방식 구조를 제시하였다.
그리고, 상기 제 2 기판(60)은 일종의 인캡슐레이션 기판으로서, 그 내부에는 오목부(62)가 형성되어 있고, 오목부(62) 내에는 외부로부터의 수분흡수를 차단하여 유기전계발광 다이오드 소자(E)를 보호하기 위한 흡습제(64)가 봉입되어 있다.
상기 제 1, 2 기판(10, 60)의 가장자리부는 씰패턴(70)에 의해 봉지되어 있다.
이하, 도 2a, 2b는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 도면으로서, 도 2a는 평면도이고, 도 2b는 상기 도 2a의 절단선 "IIb-IIb"에 따라 절단된 단면을 도시한 단면도이며, 주요 구성요소를 중심으로 간략하게 설명한다.
도시한 바와 같이, 제 1 기판(10) 상에 버퍼층(12)이 형성되어 있고, 버퍼층(12) 상부에는 반도체층(14)과 커패시터 전극(16)이 서로 이격되게 형성되어 있으며, 상기 반도체층(14) 중앙부에는 게이트 절연막(18), 게이트 전극(20)이 차례대로 형성되어 있다. 상기 반도체층(14)은 게이트 전극(20)과 대응되는 활성 영역(IIc)과, 활성 영역(IIc)의 좌, 우 양측 영역은 드레인 영역(IId) 및 소스 영역(IIe)으로 각각 정의된다.
상기 게이트 전극(20) 및 커패시터 전극(16)을 덮는 영역에는 제 1 보호층(24)이 형성되어 있으며, 제 1 보호층(24) 상부의 커패시터 전극(16)과 대응된 위치에는 파워 전극(26)을 포함하고, 상기 제 1 방향과 교차되는 제 2 방향으로 형성된 전력공급 배선(28)에서 분기되어 있다.
상기 파워 전극(26)을 덮는 기판 전면에는 제 2 보호층(30)이 형성되어 있고, 상기 제 1, 2 보호층(24, 30)에는 공통적으로 반도체층(14)의 드레인 영역(IId)과 소스 영역(IIe)을 노출시키는 제 1, 2 콘택홀(32, 34)을 가지고 있고, 제 2 보호층(30)은 파워 전극(26)을 일부 노출시키는 제 3 콘택홀(36)을 가지고 있다.
상기 제 2 보호층(30) 상부에는, 제 1 콘택홀(32)을 통해 반도체층(14)의 드레인 영역(IId)과 연결되는 드레인 전극(40)과, 일측에서는 제 2 콘택홀(34)을 통해 반도체층(14)의 소스 영역(IIe)과 연결되고, 또 다른 일측에서는 제 3 콘택홀(36)을 통해 파워 전극(26)과 연결되는 소스 전극(38)이 형성되어 있다.
상기 드레인 전극(40) 및 소스 전극(38)을 덮는 영역에는, 드레인 전극(40)을 일부 노출시키는 드레인 콘택홀(46)을 가지는 제 3 보호층(44)이 형성되어 있다.
상기 제 3 보호층(44) 상부에는 발광부(EA)가 정의되어 있고, 발광부(EA)에는 드레인 콘택홀(46)을 통해 드레인 전극(40)과 연결되는 제 1 전극(48)이 형성되어 있으며, 제 1 전극(48) 상부에는 제 1 전극(48)의 주 영역을 노출시키며 그외 영역을 덮는 위치에 층간 절연막(50)이 형성되어 있고, 상기 층간 절연막(50) 상부의 발광부(EA)에는 유기발광층(54)이 형성되어 있고, 유기발광층(54) 상부 전면에는 제 2 전극(56)이 형성되어 있다.
상기 반도체층(14), 게이트 전극(20), 소스 전극(38) 및 드레인 전극(40)은 박막트랜지스터(T)를 이루며, 상기 박막트랜지스터(T)는 상기 게이트 배선(22) 및 데이터 배선(42)이 교차되는 지점에 위치하는 스위칭 박막트랜지스터(Ts ; switching TFT)와, 상기 스위칭 박막트랜지스터(Ts)와 전력공급 배선(28)이 교차되는 지점에 위치하는 구동 박막트랜지스터(Td ; driving TFT)로 이루어진다.
상기 도 2b에서 제시한 박막트랜지스터(T)는 구동 박막트랜지스터(Td)에 해당된다.
즉, 전술한 게이트 전극(20)은 스위칭 박막트랜지스터(Ts)과 연결되고, 전술한 드레인 전극(40)은 아일랜드 패턴 구조로 이루어지며, 상기 게이트 배선(22) 및 데이터 배선(42)에서 분기되는 게이트 전극(20) 및 소스 전극(38)은 스위칭 박막트랜지스터(Ts)를 이룬다.
상기 파워 전극(26)을 포함하여 전력공급 배선(28)과 커패시터 전극(16)이 중첩되는 영역은 스토리지 커패시터(Cst ; storage capacitor)를 이룬다.
상기 도 1, 도 2a, 2b를 통해 살펴본 바와 같이, 기존의 하부발광방식 유기전계발광 소자는 어레이 소자 및 유기전계발광 다이오드가 형성된 기판과 별도의 인캡슐레이션용 기판의 합착을 통해 소자를 제작하였다. 이런 경우, 어레이 소자의 수율과 유기전계발광 다이오드의 수율의 곱이 유기전계발광 소자의 수율을 결정하기 때문에, 기존의 유기전계발광 소자 구조에서는 후반 공정에 해당되는 유기전계발광 다이오드 공정에 의해 전체 공정 수율이 크게 제한되는 문제점이 있었다. 예를 들어, 어레이 소자가 양호하게 형성되었다 하더라도, 1,000 Å 정도의 박막을 사용하는 유기발광층의 형성시 이물이나 기타 다른 요소에 의해 불량이 발생하게 되면, 유기전계발광 소자는 불량 등급으로 판정된다.
이로 인하여, 양품의 어레이 소자를 제조하는데 소요되었던 제반 경비 및 재료비 손실이 초래되고, 생산수율이 저하되는 문제점이 있었다.
그리고, 하부발광방식은 인캡슐레이션에 의한 안정성 및 공정이 자유도가 높은 반면 개구율의 제한이 있어 고해상도 제품에 적용하기 어려운 문제점이 있고, 상부발광방식은 박막트랜지스터 설계가 용이하고 개구율 향상이 가능하기 때문에 제품수명 측면에서 유리하지만, 기존의 상부발광방식 구조에서는 유기발광층 상부에 통상적으로 음극이 위치함에 따라 재료선택폭이 좁기 때문에 투과도가 제한되어 광효율이 저하되는 점과, 광투과도의 저하를 최소화하기 위해 박막형 보호막을 구성해야 하는 경우 외기를 충분히 차단하지 못하는 문제점이 있었다.
상기 문제점을 해결하기 위하여, 본 발명에서는 생산수율이 향상된 고해상도/고개구율 구조 액티브 매트릭스형 유기전계발광 소자를 제공하고자 한다.
이를 위하여, 본 발명에서는 픽셀 구동부(박막트랜지스터를 포함하는 어레이 소자층)와 발광부(발광층을 포함하는 유기전계발광 다이오드 소자)가 서로 다른 기판에 형성되고, 두 소자는 별도의 전기적 연결패턴을 통해 연결되는 방식의 듀얼패널타입 유기전계발광 소자를 제공하고자 한다.
본 발명의 또 다른 목적은, 장시간 구동시에도 소자 안정성을 높일 수 있고 휘도 특성을 향상시킬 수 있는 듀얼패널타입 유기전계발광 소자 및 그 제조 방법을 제공하는 것이다.
이를 위하여, 본 발명에서는 전기적 연결패턴의 제조 공정에서, 박막트랜지스터를 덮는 영역에 광차단 패턴을 형성하여, 광유입에 의한 광누설 전류를 차단하고자 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 특징에서는 제 1 기판 상에 형성되며, 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층과; 상기 구동 박막트랜지스터와 연결되며, 상기 어레이 소자층 상부에서 일정 두께를 갖는 광차단성 전도성 물질로 이루어진 전기적 연결패턴과; 상기 박막트랜지스터를 덮는 영역에 위치하며, 상기 전기적 연결패턴과 동일 공정에서 동일 물질로 이루어진 광차단막과; 상기 제 1 기판과 대향되는 제 2 기판 하부에 형성되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께를 가지는 듀얼패널타입 유기전계발광 소자를 제공한다.
본 발명의 제 2 특징에서는, 제 1 기판 상에 형성되며, 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층과; 상기 어레이 소자층과 절연된 상태에서, 상기 구동 박막트랜지스터와 인접한 영역에서 일정 두께로 형성되고, 저유전율값을 가지는 절연물질로 이루어진 돌출 패턴과, 상기 구동 박막트랜지스터와 연결되어 상기 돌출 패턴을 덮는 영역에 형성되며, 광차단성 금속물질로 이루어진 연결 전극으로 이루어진 전기적 연결패턴과; 상기 어레이 소자층과 절연된 상태에서, 상기 박막트랜지스터를 덮는 영역에 돌출 패턴과 동일 공정에서 동일 물질로 이루어진 제 1 광차단 패턴과, 상기 연결 전극과 동일 공정에서 동일 물질로 이루어진 제 2 광차단 패턴으로 이루어진 광차단막과; 상기 제 1 기판과 대향되는 제 2 기판 하부에 형성된 제 1 전극과; 상기 제 1 전극 하부의 비화소 영역에 형성되며, 역테이퍼 구조로 일정 두께를 갖는 격벽과; 상기 격벽 하부에, 상기 격벽에 의해 자동 패터닝되어 화소 영역별로 분리된 구조로 형성된 유기발광층 및 제 2 전극을 포함하고, 상기 제 2 전극은 전기적 연결패턴과 연결되고, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께를 가지는 듀얼패널타입 유기전계발광 소자를 제공한다.
상기 제 1 특징에서는, 상기 전기적 연결패턴 및 광차단막은, 저유전율값을 가지는 절연물질로 이루어진 제 1 패턴과, 광차단성 금속물질로 이루어진 제 2 패턴이 차례대로 형성되며, 상기 구동 박막트랜지스터 및 제 2 전극과 연결되는 전기적 연결패턴은 제 2 패턴인 것을 특징으로 한다.
상기 제 1, 2 특징에서는, 상기 광차단막은 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 덮는 영역에 형성되고, 상기 박막트랜지스터는, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 반도체층은 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나로 이루어지며, 상기 반도체층의 순수 반도체 물질영역으로 이루어진 채널부를 포함하며, 상기 박막트랜지스터는 버텀게이트(bottom gate) 방식으로 이루어지고, 상기 구동 박막트랜지스터의 게이트 전극은, 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되고, 상기 구동 박막트랜지스터의 소스 전극은, 상기 파워 배선에서 분기된 파워 전극과 연결되는 것을 특징으로 한다.
상기 제 1 특징에서는, 상기 박막트랜지스터를 덮는 영역에는, 상기 구동 박막트랜지스터의 소스 전극을 일부 노출시키는 제 1 콘택홀을 가지는 제 1 보호층과, 상기 제 1 보호층 상부에서 제 1 콘택홀을 통해 상기 구동 박막트랜지스터의 소스 전극과 연결되는 파워 전극과, 상기 파워 전극을 덮는 영역에 위치하며, 상기 제 1 보호층과 공통적으로 상기 구동 박막트랜지스터의 드레인 전극의 일부를 노출시키는 제 2 콘택홀을 가지는 제 2 보호층을 포함하고, 상기 전기적 연결패턴은 제 2 콘택홀을 통해 드레인 전극과 연결되는 것을 특징으로 한다.
상기 제 2 특징에서는, 상기 박막트랜지스터를 덮는 영역에는, 상기 구동 박막트랜지스터의 소스 전극을 일부 노출시키는 제 1 콘택홀을 가지는 제 1 보호층과, 상기 제 1 보호층 상부에서 제 1 콘택홀을 통해 상기 구동 박막트랜지스터의 소스 전극과 연결되는 파워 전극과, 상기 파워 전극을 덮는 영역에 위치하며, 상기 제 1 보호층과 공통적으로 상기 구동 박막트랜지스터의 드레인 전극일 일부 노출시키는 제 2 콘택홀을 가지는 제 2 보호층을 포함하고, 상기 연결 전극은 제 2 콘택홀을 통해 드레인 전극과 연결되며, 상기 제 1 광차단 패턴은, 상기 제 1, 2 보호층보다 낮은 유전율값을 가지는 물질에서 선택되고, 상기 제 1 전극과 격벽 사이에는, 상기 격벽과 대응된 위치의 층간절연막을 더 포함하는 것을 특징으로 한다.
상기 제 1 특징에서는, 상기 유기전계발광 다이오드 소자는, 제 1 전극, 유기발광층, 제 2 전극으로 이루어지며, 상기 유기발광층은 화소 영역별로 적, 녹, 청 발광층이 차례대로 형성된 구조로 이루어지고, 상기 유기전계발광 다이오드 소자는, 제 1 전극, 유기발광층, 제 2 전극으로 이루어지며, 상기 유기발광층은 단색 발광층으로 이루어지고, 상기 제 2 기판과 제 1 전극 사이에는 컬러필터층 단일 구조 또는 컬러필터층 및 색변환층인 CCM(color changing mediums) 이중 구조 중 어느 하나로 이루어지는 풀컬러 구현소자를 더 포함하며, 상기 풀컬러 구현소자와 제 1 전극 사이에는, 상기 풀컬러 구현소자의 평탄화를 위한 평탄화층(overcoat layer)과, 상기 풀컬러 구현소자에서의 탈기체(outgassing)을 방지하기 위한 베리어층(barrier layer)을 차례대로 더 포함하는 것을 특징으로 한다.
본 발명의 제 3 특징에서는, 서로 대향되게 배치된 제 1, 2 기판과, 상기 제 1 기판에 형성된 어레이 소자층과, 상기 제 2 기판에 형성된 유기전계발광 다이오드 소자는 전기적 연결패턴에 의해 연결되는 방식의 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법에 있어서, 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와; 상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법을 제공한다.
본 발명의 제 4 특징에서는, 서로 대향되게 배치되된 제 1, 2 기판과, 상기 제 1 기판에 형성된 어레이 소자층과, 상기 제 2 기판에 형성된 유기전계발광 다이오드 소자는 전기적 연결패턴에 의해 연결되는 방식의 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법에 있어서, 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와; 상기 어레이 소자층 상부에, 저유전율을 가지는 절연물질을 이용하여, 상기 구동 박막트랜지스터와 인접한 화소 영역에 제 1 두께를 가지는 돌출 패턴과, 상기 박막트랜지스터를 덮는 영역에 상기 제 1 두께보다 작은 두께인 제 2 두께를 가지는 제 1 광차단 패턴을 각각 형성하는 단계와; 광차단 금속물질을 이용하여, 상기 구동 박막트랜지스터와 연결되며, 상기 돌출 패턴을 덮는 영역에 위치하는 연결 전극과, 상기 제 1 광차단 패턴 상부에 제 1 광차단 패턴과 대응된 패턴 구조로 제 2 광차단 패턴을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법을 제공한다.
본 발명의 제 5 특징에서는, 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와; 상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계와; 상기 제 1 기판과 대향되는 제 2 기판 상에 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자의 제조 방법을 제공한다.
본 발명의 제 6 특징에서는, 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와; 상기 어레이 소자층 상부에, 저유전율을 가지는 절연물질을 이용하여, 상기 구동 박막트랜지스터와 인접한 화소 영역에 제 1 두께를 가지는 돌출 패턴과, 상기 박막트랜지스터를 덮는 영역에 상기 제 1 두께보다 작은 두께인 제 2 두께를 가지는 제 1 광차단 패턴을 각각 형성하는 단계와; 광차단 금속물질을 이용하여, 상기 구동 박막트랜지스터와 연결되며, 상기 돌출 패턴을 덮는 영역에 위치하는 연결 전극과, 상기 제 1 광차단 패턴 상부에 제 1 광차단 패턴과 대응된 패턴 구조로 제 2 광차단 패턴을 형성하는 단계와; 상기 제 1 기판과 대향되는 제 2 기판 상에 유기전계발광 다이오드 소자를 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자의 제조 방법을 제공한다.
본 발명의 제 7 특징에서는, 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와; 상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계와; 상기 제 1 기판과 대향되는 제 2 기판 전면에 제 1 전극을 형성하는 단계와; 상기 제 1 전극 상부의 비화소 영역에 역테이퍼 구조로 일정 두께를 갖는 격벽을 형성하는 단계와; 상기 격벽 상부에, 상기 격벽에 의해 자동 패터닝되어 화소 영역별로 분리된 구조의 유기발광층 및 제 2 전극을 차례대로 형성하는 단계와; 상기 전기적 연결패턴과 제 2 전극을 내부면으로 하여, 상기 제 1, 2 기판을 합착하는 단계를 포함하며, 상기 광차단막과 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자의 제조 방법을 제공한다.
상기 제 4 특징에서는, 상기 돌출 패턴 및 제 1 광차단막을 형성하는 단계에서는, 상기 어레이 소자층 상부에 감광성 유기물질을 도포하는 단계와, 오픈부와 슬릿부를 가지는 마스크를 배치하여 노광처리하는 공정을 포함하는 회절 노광 공정에 의해 상기 돌출 패턴과 제 1 광차단막은 서로 다른 두께를 가지고, 상기 감광성 유기물질은 광조사된 부분이 남겨지는 네가티브 타입 물질이고, 상기 마스크의 오픈부는 돌출패턴 형성부와, 상기 마스크의 슬릿부는 제 1 광차단막 형성부와 대응되게 위치하는 것을 특징으로 한다.
상기 제 6 특징에서는, 상기 돌출 패턴 및 제 1 광차단막을 형성하는 단계에서는, 상기 어레이 소자층 상부에 감광성 유기물질을 도포하는 단계와, 오픈부와 슬릿부를 가지는 마스크를 배치하여 노광처리하는 공정을 포함하는 회절 노광 공정에 의해 상기 돌출 패턴과 제 1 광차단막은 서로 다른 두께를 가지고, 상기 감광성 유기물질은 광조사된 부분이 남겨지는 네가티브 타입 물질이고, 상기 마스크의 오픈부는 돌출패턴 형성부와, 상기 마스크의 슬릿부는 제 1 광차단막 형성부와 대응되게 위치하는 것을 특징으로 한다.
이하, 본 발명에 따른 바람직한 실시예에 대해서 도면을 참조하여 상세히 설명한다.
본 발명에 따른 하나의 실시예는, 풀컬러 구현소자를 포함하는 듀얼패널타입 유기전계발광 소자에 대한 실시예이다.
유기전계발광 소자에서 풀컬러 구현을 위해서는, 별도의 컬러필터층으로 이루어진 단일 구조 또는, 컬러필터층 및 색변환층인 CCM(Color-changing Mediums)으로 이루어진 이중 구조와, 단색 발광물질로 이루어진 유기발광층을 포함하거나, 또는 유기발광층을 적, 녹, 청 발광층으로 구성하여 독립적인 발광방식으로 구동될 수도 있다.
이 중에서, 본 발명에 따른 듀얼패널타입 유기전계발광 소자는, 별도의 풀컬러 구현소자와 단색 발광물질로 이루어지는 유기발광층과, 상기 풀컬러 구현소자의 평탄화 특성을 위한 평탄화층을 주요 구성요소로 포함한다.
-- 제 1 실시예 --
도 3, 도 4a, 4b는 본 발명의 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 3은 전체 단면도, 도 4a는 어느 한 화소부에 대한 평면도, 도 4b는 상기 도 4a의 절단선 "IVb-IVb"에 따라 절단된 단면을 도시한 단면도이다.
도시한 바와 같이, 제 1, 2 기판(110, 170)이 서로 대향되게 배치되어 있고, 제 1 기판(110) 상부에는 박막트랜지스터(T)를 포함하는 어레이 소자층(A)이 형성되어 있으며, 어레이 소자층(A) 상부에는 일정 두께를 가지며, 상기 박막트랜지스터(T)와 연결되는 전기적 연결패턴(166)이 형성되어 있다.
그리고, 상기 제 2 기판(170) 하부에는 풀컬러 구현소자인 컬러필터층(176)이 형성되어 있고, 컬러필터층(176) 하부에는 평탄화를 목적으로 평탄화층(178)이 형성되어 있다. 상기 컬러필터층(176)은 화소 영역(P)별로 차례대로 위치하는 적, 녹, 청 컬러필터(172a, 172b, 172c)와, 적, 녹, 청 컬러필터(172a, 172b, 172c) 사이 구간을 포함하여 화소 영역(P) 간 이격 영역인 비화소 영역(NP ; non-pixel area)에 위치하는 블랙매트릭스(174)로 이루어지고, 상기 평탄화층(178)은 평탄화 특성이 우수한 절연물질에서 선택되며, 한 예로 유기물질에서 선택될 수 있다.
그리고, 상기 평탄화층(178) 하부에는, 컬러필터층(176)으로부터의 탈기체를 방지하기 위한 베리어층(180 ; barrier layer)이 형성되어 있고, 베리어층(180) 하부에는 제 1 전극(182)이 형성되어 있으며, 제 1 전극(182) 하부의 비화소 영역(NP)에는 층간절연막(184)과, 역테이퍼 구조로 일정두께를 갖는 격벽(186)이 차례대로 형성되어 있고, 격벽(186) 하부에는 격벽(186)에 의해 자동 패터닝되어 화소 영역(P) 별로 분리된 구조로 유기발광층(188), 제 2 전극(190)이 차례대로 형성되어 있다.
상기 제 1 전극(182), 유기발광층(188), 제 2 전극(190)은 유기전계발광 다이오드 소자(E)를 이룬다.
그리고, 상기 제 2 전극(190)은 전기적 연결패턴(166)과 연결되어 있어서, 상기 박막트랜지스터(T)에서 공급되는 전류는 전기적 연결패턴(166)을 통해 제 2 전극(190)으로 인가된다.
상기 제 1 전극(182)은 투광성을 가지는 물질에서 선택되어, 유기발광층(188)에서 발광된 빛은 제 1 전극(182)쪽으로 발광되는 상부발광 방식으로 화면을 구현하는 것을 특징으로 한다. 한 예로, 상기 제 1 전극(182)이 양극(anode electrode), 제 2 전극(190)이 음극(cathode electrode)에 해당될 경우, 제 1 전극(182)은 투명 도전성 물질에서 선택되고, 대표적인 예로 ITO(indium tin oxide)로 이루어질 수 있다.
그리고, 상기 제 1, 2 기판(110, 170)의 가장자리부는 씰패턴(192)에 의해 봉지되어 있다.
도면으로 제시하지 않았지만, 본 발명에서는 풀컬러 구현소자는 컬러필터층과, 컬러필터층과 평탄화층 사이에 색변환층인 CCM(color-changing mediums)로 이루어질 수 있다.
본 실시예와 같이 별도의 풀컬러 구현소자가 구비되는 경우, 유기발광층은 단색 발광층으로 이루어지며, 특히 풀컬러 구현소자 중에서 컬러필터층 단일 구조가 적용될 경우, 유기발광층은 백색 발광층으로 구성되고, 컬러필터층 및 CCM 이중 구조가 적용될 경우 유기발광층은 청색(스카이 블루(sky blue) 또는 그리니쉬 블루(greenish blue)) 발광층으로 구성될 수 있다.
이러한 듀얼패널타입 유기전계발광 소자에 의하면, 픽셀 구동부와 발광부를 서로 독립적으로 서로 다른 기판에 형성하기 때문에, 제품의 신뢰성 및 생산성을 향상시킬 수 있으며, 제품수명을 효과적으로 늘릴 수 있으며, 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현이 가능한 장점을 가지게 된다.
이하, 전술한 박막트랜지스터(T)를 포함하는 어레이 소자층(A)의 구체적인 평면, 단면 구조에 대해서 도 4a, 4b를 참조하여 설명하면, 제 1 기판(110) 상에 제 1 방향으로 스위칭용 게이트 전극(112)을 가지는 게이트 배선(114)이 형성되어 있고, 상기 스위칭용 게이트 전극(112) 및 게이트 배선(114)과 이격되게, 제 1 방향과 교차되는 제 2 방향을 주 방향으로 하여 아일랜드 패턴 구조로 스위칭용 게이트 전극(112)과 인접하게 연결 배선(116)이 형성되어 있고, 상기 연결 배선(116)에서는 게이트 전극(118)이 연장형성되어 있다.
그리고, 상기 스위칭용 게이트 전극(112), 게이트 배선(114), 연결 배선(116), 게이트 전극(118)을 덮는 영역에는 게이트 절연막(120)이 형성되어 있고, 게이트 절연막(120) 상부의 스위칭용 게이트 전극(112) 및 게이트 전극(118)을 각각 덮는 위치에는 아일랜드 패턴구조의 스위치용 반도체층(122) 및 반도체층(124)이 각각 형성되어 있다.
상기 반도체층(124)은, 순수 반도체 물질로 이루어진 액티브층(124a)과, 불순물 반도체 물질로 이루어진 오믹콘택층(124b)으로 이루어지며, 도면으로 상세히 제시하지 않았지만, 상기 스위칭용 반도체층(122)도 반도체층(124)과 동일한 단면구조를 가진다.
상기 반도체 물질은, 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택된다.
상기 게이트 절연막(120)은 연결 배선(116)을 일부 노출시키는 제 1 콘택홀(130)을 가진다.
상기 스위칭용 반도체층(122) 및 반도체층(124) 상부에는, 상기 제 2 방향으로 위치하며, 스위칭용 소스 전극(134)을 가지는 데이터 배선(132)과, 상기 스위칭용 소스 전극(134)과 일정간격 이격되며 제 1 콘택홀(130)을 통해 연결 배선(116)과 연결되는 스위칭용 드레인 전극(136)과, 상기 스위칭용 드레인 전극(136)에서 연장형성된 제 1 커패시터 전극(138)이 형성되어 있다.
또한, 상기 반도체층(124)의 양측과 중첩된 위치에는 아일랜드 패턴 구조의 소스 전극(140) 및 드레인 전극(142)이 각각 형성되어 있다.
상기 스위칭용 게이트 전극(112), 스위칭용 반도체층(122), 스위칭용 소스 전극(134), 스위칭용 드레인 전극(136)은, 스위칭 박막트랜지스터(Ts)를 이루고, 상기 게이트 전극(118), 반도체층(124), 소스 전극(140), 드레인 전극(142)은 구동 박막트랜지스터(Td)를 이룬다.
상기 스위칭용 소스 전극(134), 스위칭용 드레인 전극(136) 사이 구간 및 소스 전극(140), 드레인 전극(142) 사이 구간에는 각각 순수 반도체 물질 영역으로 이루어지며, 캐리어(carrier) 이동통로인 채널부(CH)가 구성되어 있다.
도면으로 상세히 제시하지 않았지만, 상기 스위칭 박막트랜지스터는 게이트 배선 및 데이터 배선에서 인가되는 전압을 제어하는 역할을 하고, 상기 스위칭 박막트랜지스터의 드레인 전극 및 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동용 박막트랜지스터는 발광 휘도를 조절하는 역할을 한다.
상기 스위칭 박막트랜지스터(Ts) 및 구동 박막트랜지스터(Td)를 덮는 영역에는, 상기 소스 전극(140)을 일부 노출시키는 제 2 콘택홀(144)을 가지는 제 1 보호층(146)이 형성되어 있고, 제 1 보호층(146) 상부에는 제 2 방향으로 데이터 배선(132)과 이격되게 위치하며, 상기 제 2 콘택홀(144)을 통해 소스 전극(140)과 연결되는 파워 전극(148)과, 상기 제 1 커패시터 전극(138)과 중첩되게 위치하는 제 2 커패시터 전극(150)을 가지는 파워 배선(152)이 형성되어 있다.
상기 제 1, 2 커패시터 전극(138, 150)이 중첩된 영역은 제 1 보호층(146)이 개재된 상태에서 스토리지 커패시터(Cst)를 이룬다.
그리고, 상기 게이트 배선(114), 데이터 배선(132), 파워 배선(152)이 서로 교차되는 영역은 화소 영역(P)으로 정의된다.
그리고, 상기 파워 배선(152), 파워 전극(148), 제 2 커패시터 전극(150)을 덮는 영역에는, 상기 제 1 보호층(146)과 공통적으로 드레인 전극(142)을 일부 노출시키는 제 3 콘택홀(154)을 가지는 제 2 보호층(156)이 형성되어 있고, 제 3 콘택홀(154)과 인접한 화소 영역(P)에는 일정두께를 갖는 돌출 패턴(158)이 형성되어 있고, 돌출 패턴(158)을 덮는 영역에는 제 3 콘택홀(154)을 통해 드레인 전극(142)과 연결되는 연결 전극(162)이 형성되어 있다.
상기 돌출 패턴(158) 및 연결 전극(162)은 전기적 연결패턴(166)을 구성한다.
이러한 구조의 듀얼패널타입 유기전계발광 소자용 박막트랜지스터는, 공정 비용 및 효율을 고려하여 버텀게이트 방식(bottom gate type)이 주로 이용된다.
상기 버텀게이트 방식으로 형성가능한 실리콘 물질로는 대표적으로 비정질 실리콘 및 마이크로(micro) 결정화 물질을 액티브층 물질로 이용할 수 있다.
전술한 마이크로 결정화 물질은, 순수 비정질 실리콘츠에 수소(H)를 과다하게 주입하여 별도의 결정계를 가지지 않는 미세한 결정으로 이루어진 물질에 해당되며, 마이크로 결정화 물질의 이동도(mobility) 특성은 비정질 실리콘과 폴리 실리콘 이동도 특성의 중간 정도에 해당된다.
한편, 전술한 도 3 구조를 참조하여 설명하면, 상기 유기전계발광 다이오드 소자(E)용 유기발광층(188)에 전류가 가해지면 빛을 발하게 되고, 이 빛은 격벽(186)을 통해 제 1 기판(110) 상에 형성된 박막트랜지스터(T)까지 반사될 수 있다.
상기 박막트랜지스터(T)로 유입된 빛은, 채널부(CH)로 유입시 광누설 전류(photo-leakage current)를 발생시키게 되고, 장시간 구동 안정성에 크게 영향을 미치게 되고 따라서 구동 시간에 따라 패널의 휘도가 감소되는 단점이 있다.
특히, 상기 박막트랜지스터용 액티브층 재료로써, 비정질 실리콘 또는 마이크로 결정화막을 이용하는 경우, 장시간 구동에 따른 특성의 변화가 폴리실리콘 물질을 이용하는 경우보다 다소 심하기 때문에, 상기 박막트랜지스터로 광유입이 됨을 차단하는 수단이 필요하다.
이하, 본 발명에 따른 또 하나의 실시예에서는, 상기 박막트랜지스터용 광차단 패턴을 포함하는 구조에 대한 실시예이다.
-- 제 2 실시예 --
도 5a, 5b는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 5a는 한 화소부에 대한 평면도이고, 도 5b는 상기 도 5a의 절단선 "Vb-Vb"에 따라 절단된 단면을 도시한 단면도로서, 상기 제 1 실시예에 따른 도 4a, 4b 구조를 기본적인 구조로 적용하였으며, 상기 제 1 실시예와 구별되는 구조적 특징을 중심으로 설명한다.
도시한 바와 같이, 게이트 전극(218), 반도체층(224), 소스 전극(240), 드레인 전극(242)과, 상기 소스 전극(240)과 드레인 전극(242) 사이 구간 위치하는 진성 반도체 물질로 이루어지며, 캐리어(carrier) 이동통로인 채널부(CH)를 가지는 구동 박막트랜지스터(Td)를 덮는 영역에는, 상기 소스 전극(240)을 일부 노출시키는 제 2 콘택홀(244)을 가지는 제 1 보호층(246)이 형성되어 있고, 제 1 보호층(246) 상부에는 제 2 콘택홀(244)을 통해 소스 전극(240)과 연결되어 파워 전극(248)을 가지는 파워 배선(252)이 형성되어 있으며, 상기 파워 배선(252)을 덮는 영역에는, 상기 제 1 보호층(246)과 공통적으로 드레인 전극(242)을 일부 노출시키는 제 3 콘택홀(254)을 가지는 제 2 보호층(256)이 형성되어 있고, 상기 제 2 보호층(256) 상부에는 제 3 콘택홀(254)과 인접한 화소 영역(P)에 일정 두께를 가지는 돌출 패턴(258)이 형성되어 있으며, 돌출 패턴(258) 상부에는 제 3 콘택홀(254)을 통해 드레인 전극(242)과 연결되며, 상기 돌출 패턴(258)의 표면을 덮는 영역에 연결 전극(262)이 형성되어 있다.
상기 돌출 패턴(258)과 연결 전극(262)은 전기적 연결패턴(266)을 이룬다.
그리고, 상기 제 2 보호층(256) 상부의 채널부(CH ; channel part)에는, 상기 돌출 패턴(258)과 동일 공정에서 동일 물질로 이루어지며, 상기 돌출 패턴(258)보다 작은 두께를 가지는 제 1 광차단 패턴(260)과, 상기 연결 전극(262)과 동일 공정에서 동일 물질로 이루어지며, 상기 제 1 광차단 패턴(260)과 대응된 위치에 형성된 제 2 광차단 패턴(264)으로 이루어지는 광차단막(268)이 형성되어 있다.
상기 광차단막(268)은, 상부 기판의 유기전계발광 다이오드 소자로부터의 광유입에 따른 광누설 전류를 차단하여, 장시간 구동시에도 구동 박막트랜지스터 소자 신뢰성을 향상시키고, 소자 안정성을 높이는 역할을 한다.
또한, 본 실시예에 따른 광차단막(268)은 별도의 공정으로 추가되는 것이 아니라, 전기적 연결패턴(266)의 제조 공정에서 형성하므로써, 별도의 공정으로 추가되지 않는다.
상기 광차단막(268)을 이루는 제 1, 2 광차단 패턴(260, 264)의 구체적인 역할 및 재료 선택범위에 대해서 좀 더 상세히 설명하면, 상기 제 1 광차단 패턴(260)은 게이트 신호 인가시 신호의 지연 또는 왜곡을 최소화하기 위해, 상기 제 1, 2 보호층(246, 256)보다 유전율이 낮은 물질에서 선택되고, 제 2 광차단 패턴(264)은 광차단 역할을 수행하므로 광차단이 가능한 금속물질에서 선택되어야 하므로, 이러한 재료 선택범위는 동일 공정에서 형성되는 전기적 연결패턴(266)에도 동일하게 적용된다.
또한, 상기 스위칭 박막트랜지스터(Ts)를 덮는 영역에는, 상기 광차단막(268)과 동일 공정에서 동일 물질로 이루어지는 또 하나의 광차단막(269)이 포함된다.
-- 제 3 실시예 --
도 6a 내지 6d는 본 발명의 제 3 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판의 제조 공정을 단계별로 공정 도면으로서, 상기 도 5b와 동일한 절단 위치에서의 단면도를 기준으로 설명한다.
도 6a는, 기판(310) 상에 게이트 전극(318), 반도체층(324), 소스 전극(340), 드레인 전극(342)과, 상기 소스 전극(340)과 드레인 전극(342) 사이 구간에 위치하는 진성 반도체층으로 이루어진 채널부(CH)을 포함하는 구동 박막트랜지스터(Td)를 형성하는 단계와, 상기 구동 박막트랜지스터(Td)를 덮는 영역에 위치하며, 상기 소스 전극(340)을 일부 노출시키는 소스 콘택홀(344)을 가지는 제 1 보호층(346)을 형성하는 단계와, 상기 제 1 보호층(346) 상부에 소스 콘택홀(344)을 통해 소스 전극(340)과 연결되는 파워 전극(348)을 포함하는 파워 배선(352)과, 상기 파워 배선(352)을 덮는 영역에 위치하며, 상기 제 1 보호층(346)과 공통적으로 드레인 전극(342)을 일부 노출시키는 드레인 콘택홀(354)을 가지는 제 2 보호층(356)을 형성하는 단계를 포함한다.
상기 반도체층(324)을 이루는 물질은, 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나에서 선택된다.
그리고, 상기 제 1 보호층(346)은 실리콘 절연물질, 한 예로 실리콘 질화막(SiNx)으로 이루어질 수 있다.
그리고, 상기 제 2 보호층(356)은 무기 절연물질 또는 유기 절연물질 중 어느 하나에서 선택될 수 있다.
이하, 본 실시예에 따른 핵심 공정에 대한 것으로, 감광성 물질을 이용하여 노광(exposure), 현상(development) 공정을 거치는 패터닝 공정으로 정의되는 마스크 공정에 대해서 구체적으로 설명한다.
상기 감광성 물질은, 광조사된 부분이 현상 공정을 통해 제거되는 포지티브(positive) 타입과, 반대로 광조사된 부분이 현상 공정을 통해 패턴으로 남겨지는 네가티브(negative) 타입으로 나뉘어지며, 이하 네가티브 타입 감광성 유기 물질을 이용한 마스크 공정을 일 예로 제시한다.
도 6b는, 상기 드레인 콘택홀(354)을 포함하는 제 2 보호층(356)을 덮는 영역에 일정 두께를 갖는 감광성 유기물질층(357)을 도포하는 단계와, 상기 드레인 콘택홀(354)과 인접한 화소 영역(P)인 제 1 영역(VIa)에서 오픈부(OP ; open part)를 가지고, 상기 구동 박막트랜지스터(Td)와 대응된 영역인 제 2 영역(VIb)에서 슬릿부(SP ; slit part)를 가지는 마스크(359)를 배치한 다음 노광처리하는 단계이다.
상기 슬릿부(SP)와 대응된 감광성 유기물질층(357) 영역은, 슬릿부(SP)에서의 빛의 회절 현상에 의해 오픈부(OP)와 대응된 영역보다 조사량이 적게 된다.
본 실시예에서는, 전술한 회절노광법외에 반사부, 투과부, 반사투과부로 이루어지는 하프톤(half tone) 마스크를 이용하여 공정을 진행할 수 있다.
또한, 상기 감광성 유기물질층(357)은 게이트 전극(318)에 DC 스트레스(direct current stress)가 가해지는 것을 방지하기 위해 유전율 값이 낮은 물질에서 선택되며, 한 예로 포토아크릴계(photo acrylic) 물질에서 선택될 수 있다.
도 6c는, 상기 노광처리된 감광성 유기물질층(상기 도 6b의 357)을 현상하여, 제 1 영역(VIa)에서 제 1 두께(d1)를 가지는 돌출 패턴(358)과, 제 2 영역(VIb)에서 상기 제 1 두께(d1)보다 작은 값을 가지는 제 2 두께(d2)를 가지는 제 1 광차단 패턴(360)을 형성하는 단계이다.
상기 제 1 광차단 패턴(360)의 평면 구조는, 상기 도 5a에서 제시한 바와 같이 구동 박막트랜지스터(Td)를 덮는 영역에 아일랜드 패턴(island pattern) 구조로 이루어진다.
다음, 도 6d는 상기 돌출 패턴(358) 및 제 1 광차단 패턴(360)을 덮는 영역에 광차단성 금속물질을 형성한 다음, 또 다른 마스크 공정에 의해, 상기 드레인 콘택홀(354)을 통해 드레인 전극(342)과 연결되며, 상기 돌출 패턴(358)의 표면을 덮는 영역에 위치하는 연결 전극(362)과, 상기 제 1 광차단 패턴(360)과 대응된 위치에 제 2 광차단 패턴(364)을 형성하는 단계이다.
상기 제 1, 2 광차단 패턴(360, 364)은 광차단막(368)을 이루고, 돌출 패턴(358)과 연결 전극(362)은 전기적 연결패턴(366)을 이룬다.
도면으로 제시하지 않았지만, 본 실시예에 따른 제조 공정에서는 스위칭 박막트랜지스터를 덮는 위치에도 동일한 공정 조건에 의해 또 하나의 광차단막을 형성하는 공정을 포함한다.
-- 제 4 실시예 --
도 7은 본 발명의 제 4 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 단면도로서, 상기 제 3 실시예에 따른 제조 공정을 거쳐 형성된 듀얼패널타입 유기전계발광 소자용 기판을 포함하는 구조에 대한 것이다.
도시한 바와 같이, 제 1, 2 기판(410, 470)이 서로 대향되게 배치되어 있고, 제 1 기판(410) 상에는 게이트 전극(418), 반도체층(424), 소스 전극(440), 드레인 전극(442), 채널부(CH)를 가지는 구동 박막트랜지스터(Td) 상부에는 제 1, 2 보호층(446, 456)이 형성되어 있다.
상기 제 2 보호층(456) 상부에는, 구동 박막트랜지스터(Td)의 채널부(CH)를 포함하는 박막트랜지스터 형성부와 대응된 영역에 광차단막(468)이 형성되어 있고, 상기 드레인 전극(442)과 연결되어 일정두께를 갖는 전기적 연결패턴(466)이 형성되어 있다.
상기 전기적 연결패턴(466)은, 일정 두께를 가지기 위한 돌출 패턴(458)과, 전기적 연결을 위한 연결 전극(462)으로 이루어지며, 상기 광차단막(468)은 상기 돌출 패턴(458)과 동일공정에서 동일 물질로 이루어지고, 상기 돌출 패턴(458)보다 작은 두께를 가지는 제 1 광차단 패턴(460)과, 상기 연결 전극(462)과 동일 공정에서 동일 물질로 이루어지는 제 2 광차단 패턴(464)으로 이루어진다.
상기 제 1 광차단 패턴(460)은 유전율이 낮은 물질에서 선택되고, 제 2 광차단 패턴(464)은 광차단 금속물질에서 선택되는 것을 특징으로 한다.
그리고, 상기 제 2 기판(470) 하부에는, 전체적으로 제 1 전극(482)이 형성되어 있고, 제 1 전극(482) 하부의 비화소 영역(NP)에는 층간절연막(484)과, 역테이퍼 구조로 일정 두께를 가지는 격벽(486)이 차례대로 형성되어 있으며, 상기 격벽(486)에 의해 자동 패터닝된 구조로, 격벽(486) 하부에는 화소 영역(P)별로 분리된 구조로 유기발광층(488), 제 2 전극(490)이 차례대로 형성되어 있다.
상기 제 1 전극(482)은 투광성 물질에서 선택되어, 상기 유기발광층(488)에서 발광된 빛은 제 1 전극(482)쪽으로 발광되는 상부발광방식으로 구동되고, 상기 제 1 전극(482)이 양극, 제 2 전극(490)이 음극일 경우, 상기 제 1 전극(482)을 이루는 물질은 투명 도전성 물질, 한 예로 ITO(indium tin oxide)로 이루어질 수 있다.
상기 격벽(486)은 투광성을 가지는 절연물질로 이루어짐에 따라, 상기 유기발광층(488)으로부터 발광된 빛이 격벽을 통해 제 1 기판(410)쪽으로 조사될 수 있으며, 이러한 광 유입은, 전술한 광차단막(468)을 통해 효과적으로 차단할 수 있다.
즉, 본 실시예에 따른 광차단막을 포함하는 구조에 의하면, 장시간 구동시에도 구동 박막트랜지스터에 광누설 전류가 발생되는 것을 방지할 수 있으므로, 소자의 신뢰성을 높이고, 소자 안정성을 높일 수 있다.
그러나, 본 발명은 상기 실시예 들로 한정되지 않고, 본 발명의 취지에 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
이상과 같이, 본 발명에 따른 듀얼패널타입 유기전계발광 소자 및 그 제조방법에 의하면,첫째, 어레이 소자와 유기전계발광 다이오드 소자를 서로 다른 기판 상에 형성하기 때문에 생산수율 및 생산성을 향상시킬 수 있고, 제품수명을 효과적으로 늘릴 수 있으며, 둘째, 상부발광방식이기 때문에 박막트랜지스터 설계가 용이해지고 고개구율/고해상도 구현 및 신뢰성을 향상시킬 수 있고, 세째 전기적 연결패턴과 동일 공정에서 동일 물질을 이용하여, 박막트랜지스터를 덮는 영역에 광차단 패턴을 형성함으로써, 광유입을 효과적으로 차단하여 장시간 구동시에도 소자 신뢰성 및 소자 안정성을 향상시킬 수 있는 장점을 가진다.
도 1은 종래의 유기전계발광 소자 패널에 대한 단면도.
도 2a, 2b는 종래의 액티브 매트릭스형 유기전계발광 소자의 한 화소 영역에 대한 도면으로서, 도 2a는 평면도이고, 도 2b는 상기 도 2a의 절단선 "IIb-IIb"에 따라 절단된 단면을 도시한 단면도.
도 3, 도 4a, 4b는 본 발명의 제 1 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 3은 전체 단면도, 도 4a는 어느 한 화소부에 대한 평면도, 도 4b는 상기 도 4a의 절단선 "IVb-IVb"에 따라 절단된 단면을 도시한 단면도.
도 5a, 5b는 본 발명의 제 2 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 도면으로서, 도 5a는 한 화소부에 대한 평면도이고, 도 5b는 상기 도 5a의 절단선 "Vb-Vb"에 따라 절단된 단면을 도시한 단면도.
도 6a 내지 6d는 본 발명의 제 3 실시예에 따른 듀얼패널타입 유기전계발광 소자용 기판의 제조 공정을 단계별로 공정 도면.
도 7은 본 발명의 제 4 실시예에 따른 듀얼패널타입 유기전계발광 소자에 대한 단면도.
〈도면의 주요부분에 대한 부호의 설명〉
218 : 게이트 전극 224 : 반도체층
240 : 소스 전극 242 : 드레인 전극
CH : 채널부 Td : 구동 박막트랜지스터
244 : 제 2 콘택홀 246 : 제 1 보호층
248 : 파워 전극 252 : 파워 배선
254 : 제 3 콘택홀 256 : 제 2 보호층
P : 화소 영역 258 : 돌출 패턴
262 : 연결 전극 266 : 전기적 연결패턴
260 : 제 1 광차단 패턴 264 : 제 2 광차단 패턴
268 : 광차단막
Claims (25)
- 제 1 기판 상에 형성되며, 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층과;상기 구동 박막트랜지스터와 연결되며, 상기 어레이 소자층 상부에서 일정 두께를 갖는 광차단성 전도성 물질로 이루어진 전기적 연결패턴과;상기 박막트랜지스터를 덮는 영역에 위치하며, 상기 전기적 연결패턴과 동일 공정에서 동일 물질로 이루어진 광차단막과;상기 제 1 기판과 대향되는 제 2 기판 하부에 형성되며, 상기 전기적 연결패턴과 연결되는 유기전계발광 다이오드 소자를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께를 가지는 듀얼패널타입 유기전계발광 소자.
- 제 1 기판 상에 형성되며, 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층과;상기 어레이 소자층과 절연된 상태에서, 상기 구동 박막트랜지스터와 인접한 영역에서 일정 두께로 형성되고, 저유전율값을 가지는 절연물질로 이루어진 돌출 패턴과, 상기 구동 박막트랜지스터와 연결되어 상기 돌출 패턴을 덮는 영역에 형성되며, 광차단성 금속물질로 이루어진 연결 전극으로 이루어진 전기적 연결패턴과;상기 어레이 소자층과 절연된 상태에서, 상기 박막트랜지스터를 덮는 영역에 돌출 패턴과 동일 공정에서 동일 물질로 이루어진 제 1 광차단 패턴과, 상기 연결 전극과 동일 공정에서 동일 물질로 이루어진 제 2 광차단 패턴으로 이루어진 광차단막과;상기 제 1 기판과 대향되는 제 2 기판 하부에 형성된 제 1 전극과;상기 제 1 전극 하부의 비화소 영역에 형성되며, 역테이퍼 구조로 일정 두께를 갖는 격벽과;상기 격벽 하부에, 상기 격벽에 의해 자동 패터닝되어 화소 영역별로 분리된 구조로 형성된 유기발광층 및 제 2 전극을 포함하고, 상기 제 2 전극은 전기적 연결패턴과 연결되고, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께를 가지는 듀얼패널타입 유기전계발광 소자.
- 제 1 항에 있어서,상기 전기적 연결패턴 및 광차단막은, 저유전율값을 가지는 절연물질로 이루어진 제 1 패턴과, 광차단성 금속물질로 이루어진 제 2 패턴이 차례대로 형성되며, 상기 구동 박막트랜지스터 및 제 2 전극과 연결되는 전기적 연결패턴은 제 2 패턴인 듀얼패널타입 유기전계발광 소자.
- 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,상기 광차단막은 스위칭 박막트랜지스터 및 구동 박막트랜지스터를 덮는 영역에 형성되는 듀얼패널타입 유기전계발광 소자.
- 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,상기 박막트랜지스터는, 게이트 전극, 반도체층, 소스 전극, 드레인 전극으로 이루어지고, 상기 반도체층은 비정질 실리콘 물질 또는 마이크로 결정화 물질 중 어느 하나로 이루어지며, 상기 반도체층의 순수 반도체 물질영역으로 이루어진 채널부를 포함하는 듀얼패널타입 유기전계발광 소자.
- 제 5 항에 있어서,상기 박막트랜지스터는 버텀게이트(bottom gate) 방식으로 이루어진 듀얼패널타입 유기전계발광 소자.
- 제 5 항에 있어서,상기 구동 박막트랜지스터의 게이트 전극은, 상기 스위칭 박막트랜지스터의 드레인 전극과 연결되고, 상기 구동 박막트랜지스터의 소스 전극은, 상기 파워 배선에서 분기된 파워 전극과 연결되는 듀얼패널타입 유기전계발광 소자.
- 제 1 항에 있어서,상기 박막트랜지스터를 덮는 영역에는, 상기 구동 박막트랜지스터의 소스 전극을 일부 노출시키는 제 1 콘택홀을 가지는 제 1 보호층과, 상기 제 1 보호층 상부에서 제 1 콘택홀을 통해 상기 구동 박막트랜지스터의 소스 전극과 연결되는 파워 전극과, 상기 파워 전극을 덮는 영역에 위치하며, 상기 제 1 보호층과 공통적으로 상기 구동 박막트랜지스터의 드레인 전극의 일부를 노출시키는 제 2 콘택홀을 가지는 제 2 보호층을 포함하는 듀얼패널타입 유기전계발광 소자.
- 제 8 항에 있어서,상기 전기적 연결패턴은 제 2 콘택홀을 통해 드레인 전극과 연결되는 듀얼패널타입 유기전계발광 소자.
- 제 2 항에 있어서,상기 박막트랜지스터를 덮는 영역에는, 상기 구동 박막트랜지스터의 소스 전극을 일부 노출시키는 제 1 콘택홀을 가지는 제 1 보호층과, 상기 제 1 보호층 상부에서 제 1 콘택홀을 통해 상기 구동 박막트랜지스터의 소스 전극과 연결되는 파워 전극과, 상기 파워 전극을 덮는 영역에 위치하며, 상기 제 1 보호층과 공통적으로 상기 구동 박막트랜지스터의 드레인 전극일 일부 노출시키는 제 2 콘택홀을 가지는 제 2 보호층을 포함하는 듀얼패널타입 유기전계발광 소자.
- 제 10 항에 있어서,상기 연결 전극은 제 2 콘택홀을 통해 드레인 전극과 연결되는 듀얼패널타입 유기전계발광 소자.
- 제 10 항에 있어서,상기 제 1 광차단 패턴은, 상기 제 1, 2 보호층보다 낮은 유전율값을 가지는 물질에서 선택되는 듀얼패널타입 유기전계발광 소자.
- 제 2 항에 있어서,상기 제 1 전극과 격벽 사이에는, 상기 격벽과 대응된 위치의 층간절연막을 더 포함하는 듀얼패널타입 유기전계발광 소자.
- 제 1 항에 있어서,상기 유기전계발광 다이오드 소자는, 제 1 전극, 유기발광층, 제 2 전극으로 이루어지며, 상기 유기발광층은 화소 영역별로 적, 녹, 청 발광층이 차례대로 형성된 구조로 이루어지는 듀얼패널타입 유기전계발광 소자.
- 제 1 항에 있어서,상기 유기전계발광 다이오드 소자는, 제 1 전극, 유기발광층, 제 2 전극으로 이루어지며, 상기 유기발광층은 단색 발광층으로 이루어지고, 상기 제 2 기판과 제 1 전극 사이에는 컬러필터층 단일 구조 또는 컬러필터층 및 색변환층인 CCM(color changing mediums) 이중 구조 중 어느 하나로 이루어지는 풀컬러 구현소자를 더 포함하는 듀얼패널타입 유기전계발광 소자.
- 제 15 항에 있어서,상기 풀컬러 구현소자와 제 1 전극 사이에는, 상기 풀컬러 구현소자의 평탄화를 위한 평탄화층(overcoat layer)과, 상기 풀컬러 구현소자에서의 탈기체(outgassing)을 방지하기 위한 베리어층(barrier layer)을 차례대로 더 포함하는 듀얼패널타입 유기전계발광 소자.
- 서로 대향되게 배치된 제 1, 2 기판과, 상기 제 1 기판에 형성된 어레이 소자층과, 상기 제 2 기판에 형성된 유기전계발광 다이오드 소자는 전기적 연결패턴에 의해 연결되는 방식의 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법에 있어서,기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와;상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법.
- 서로 대향되게 배치되된 제 1, 2 기판과, 상기 제 1 기판에 형성된 어레이 소자층과, 상기 제 2 기판에 형성된 유기전계발광 다이오드 소자는 전기적 연결패턴에 의해 연결되는 방식의 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법에 있어서,기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와;상기 어레이 소자층 상부에, 저유전율을 가지는 절연물질을 이용하여, 상기 구동 박막트랜지스터와 인접한 화소 영역에 제 1 두께를 가지는 돌출 패턴과, 상기 박막트랜지스터를 덮는 영역에 상기 제 1 두께보다 작은 두께인 제 2 두께를 가지는 제 1 광차단 패턴을 각각 형성하는 단계와;광차단 금속물질을 이용하여, 상기 구동 박막트랜지스터와 연결되며, 상기 돌출 패턴을 덮는 영역에 위치하는 연결 전극과, 상기 제 1 광차단 패턴 상부에 제 1 광차단 패턴과 대응된 패턴 구조로 제 2 광차단 패턴을 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법.
- 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와;상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계와;상기 제 1 기판과 대향되는 제 2 기판 상에 유기전계발광 다이오드 소자를 형성하는 단계를 포함하며, 상기 광차단막은 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자의 제조 방법.
- 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광 휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와;상기 어레이 소자층 상부에, 저유전율을 가지는 절연물질을 이용하여, 상기 구동 박막트랜지스터와 인접한 화소 영역에 제 1 두께를 가지는 돌출 패턴과, 상기 박막트랜지스터를 덮는 영역에 상기 제 1 두께보다 작은 두께인 제 2 두께를 가지는 제 1 광차단 패턴을 각각 형성하는 단계와;광차단 금속물질을 이용하여, 상기 구동 박막트랜지스터와 연결되며, 상기 돌출 패턴을 덮는 영역에 위치하는 연결 전극과, 상기 제 1 광차단 패턴 상부에 제 1 광차단 패턴과 대응된 패턴 구조로 제 2 광차단 패턴을 형성하는 단계와;상기 제 1 기판과 대향되는 제 2 기판 상에 유기전계발광 다이오드 소자를 형성하는 단계를 포함하는 듀얼패널타입 유기전계발광 소자의 제조 방법.
- 제 1 기판 상에 다수 개의 게이트 배선, 데이터 배선, 파워 배선을 포함하고, 상기 게이트 배선, 데이터 배선, 파워 배선이 서로 교차되는 영역은 화소 영역으로 정의되며, 상기 게이트 배선과 데이터 배선에서 인가되는 전압을 제어하는 스위칭 박막트랜지스터와, 상기 스위칭 박막트랜지스터의 어느 한 구동 전극과, 상기 파워 배선에서 인가되는 전압을 이용하여 발광휘도를 조절하는 구동 박막트랜지스터를 포함하는 어레이 소자층을 형성하는 단계와;상기 어레이 소자층 상부에, 광차단성 전도성 물질을 이용하여 상기 구동 박막트랜지스터와 연결되며 일정 두께를 가지는 전기적 연결패턴과, 상기 박막트랜지스터를 덮는 영역에 광차단막을 형성하는 단계와;상기 제 1 기판과 대향되는 제 2 기판 전면에 제 1 전극을 형성하는 단계와;상기 제 1 전극 상부의 비화소 영역에 역테이퍼 구조로 일정 두께를 갖는 격벽을 형성하는 단계와;상기 격벽 상부에, 상기 격벽에 의해 자동 패터닝되어 화소 영역별로 분리된 구조의 유기발광층 및 제 2 전극을 차례대로 형성하는 단계와;상기 전기적 연결패턴과 제 2 전극을 내부면으로 하여, 상기 제 1, 2 기판을 합착하는 단계를 포함하며, 상기 광차단막과 상기 전기적 연결패턴보다 작은 두께로 형성하는 듀얼패널타입 유기전계발광 소자의 제조 방법.
- 제 18 항에 있어서,상기 돌출 패턴 및 제 1 광차단막을 형성하는 단계에서는, 상기 어레이 소자층 상부에 감광성 유기물질을 도포하는 단계와, 오픈부와 슬릿부를 가지는 마스크를 배치하여 노광처리하는 공정을 포함하는 회절 노광 공정에 의해 상기 돌출 패턴과 제 1 광차단막은 서로 다른 두께를 가지는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법.
- 제 22 항에 있어서,상기 감광성 유기물질은 광조사된 부분이 남겨지는 네가티브 타입 물질이고, 상기 마스크의 오픈부는 돌출패턴 형성부와, 상기 마스크의 슬릿부는 제 1 광차단막 형성부와 대응되게 위치하는 듀얼패널타입 유기전계발광 소자용 기판의 제조 방법.
- 제 20 항에 있어서,상기 돌출 패턴 및 제 1 광차단막을 형성하는 단계에서는, 상기 어레이 소자층 상부에 감광성 유기물질을 도포하는 단계와, 오픈부와 슬릿부를 가지는 마스크를 배치하여 노광처리하는 공정을 포함하는 회절 노광 공정에 의해 상기 돌출 패턴과 제 1 광차단막은 서로 다른 두께를 가지는 듀얼패널타입 유기전계발광 소자의 제조 방법.
- 제 24 항에 있어서,상기 감광성 유기물질은 광조사된 부분이 남겨지는 네가티브 타입 물질이고, 상기 마스크의 오픈부는 돌출패턴 형성부와, 상기 마스크의 슬릿부는 제 1 광차단막 형성부와 대응되게 위치하는 듀얼패널타입 유기전계발광 소자의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101282A KR100567272B1 (ko) | 2003-12-31 | 2003-12-31 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
| CNB2004100987645A CN100438119C (zh) | 2003-12-15 | 2004-12-15 | 双面板型有机电致发光器件及其制造方法 |
| US11/011,778 US7132801B2 (en) | 2003-12-15 | 2004-12-15 | Dual panel-type organic electroluminescent device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101282A KR100567272B1 (ko) | 2003-12-31 | 2003-12-31 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050069314A true KR20050069314A (ko) | 2005-07-05 |
| KR100567272B1 KR100567272B1 (ko) | 2006-04-03 |
Family
ID=37259739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101282A KR100567272B1 (ko) | 2003-12-15 | 2003-12-31 | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100567272B1 (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712182B1 (ko) * | 2005-12-16 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
| KR100718152B1 (ko) * | 2006-02-11 | 2007-05-14 | 삼성전자주식회사 | 유기발광다이오드 및 그 제조방법 |
| US7709838B2 (en) | 2005-10-17 | 2010-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| KR101279324B1 (ko) * | 2006-06-26 | 2013-06-26 | 엘지디스플레이 주식회사 | 액티브 매트릭스 유기전계발광소자 및 그 제조방법 |
| KR20150071319A (ko) * | 2013-12-18 | 2015-06-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20180112173A (ko) * | 2017-03-31 | 2018-10-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101592012B1 (ko) | 2008-12-01 | 2016-02-05 | 삼성디스플레이 주식회사 | 유기 발광표시 장치 및 그 제조 방법 |
| KR101595449B1 (ko) * | 2009-05-21 | 2016-02-18 | 엘지디스플레이 주식회사 | 유기전계발광 표시장치와 그 제조방법 |
-
2003
- 2003-12-31 KR KR1020030101282A patent/KR100567272B1/ko active IP Right Grant
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7709838B2 (en) | 2005-10-17 | 2010-05-04 | Samsung Electronics Co., Ltd. | Thin film transistor array panel |
| US7883921B2 (en) | 2005-10-17 | 2011-02-08 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and manufacturing method thereof |
| KR100712182B1 (ko) * | 2005-12-16 | 2007-04-27 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그의 제조 방법 |
| KR100718152B1 (ko) * | 2006-02-11 | 2007-05-14 | 삼성전자주식회사 | 유기발광다이오드 및 그 제조방법 |
| KR101279324B1 (ko) * | 2006-06-26 | 2013-06-26 | 엘지디스플레이 주식회사 | 액티브 매트릭스 유기전계발광소자 및 그 제조방법 |
| KR20150071319A (ko) * | 2013-12-18 | 2015-06-26 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20180112173A (ko) * | 2017-03-31 | 2018-10-12 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100567272B1 (ko) | 2006-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100557730B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| US7211944B2 (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
| US7132801B2 (en) | Dual panel-type organic electroluminescent device and method for fabricating the same | |
| US8039841B2 (en) | Organic light emitting diode display | |
| US7787168B2 (en) | Display device and method for fabricating the same | |
| US6515428B1 (en) | Pixel structure an organic light-emitting diode display device and its manufacturing method | |
| US7960193B2 (en) | Dual panel-type organic electroluminescent display device and method of fabricating the same | |
| KR100500147B1 (ko) | 유기전계 발광소자와 그 제조방법 | |
| KR101579487B1 (ko) | 표시 장치 | |
| KR100653265B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100549984B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| CN110911446B (zh) | 有机发光显示装置 | |
| KR100553247B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100557732B1 (ko) | 듀얼패널타입 유기전계발광장치 및 그 제조방법 | |
| KR100567272B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR20100005303A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR100557236B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100482166B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그의 제조방법 | |
| US11774821B2 (en) | Display panel and manufacturing method thereof | |
| KR100557238B1 (ko) | 듀얼패널타입 유기전계발광 소자 | |
| KR20170027264A (ko) | 박막 트랜지스터 및 표시 장치 | |
| KR100557237B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR100554495B1 (ko) | 듀얼패널타입 유기전계발광 소자 및 그 제조방법 | |
| KR20100041964A (ko) | 듀얼플레이트 방식의 유기전계 발광소자 및 그 제조방법 | |
| KR20090047696A (ko) | 유기전계발광표시장치 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121228 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20131227 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 13 |