KR20050068692A

KR20050068692A - A faultless inspecting device of the ethernet apparatus and controlling method therefore

Info

Publication number: KR20050068692A
Application number: KR1020030100414A
Authority: KR
Inventors: 황규민
Original assignee: 엘지전자 주식회사
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2005-07-05

Abstract

본 발명은 개발된 이더넷 장비에서, 상기 이더넷을 통해 입출력되는 이더넷신호들을 물리적으로 처리하고 내부에 제조자가 제공한 ID정보를 각각 저장하는 파이(PHY) 레지스터들을 구비한 파이칩부와, 상기 파이칩부에 구비된 각각의 파이 레지스터들(2)로부터 ID정보를 읽어 저장하는 SMI 레지스터를 구비하고 파이칩부의 기능을 제어하는 이더넷 드라이버와, 상기 이더넷 드라이버의 SMI 레지스터로부터 IF정보를 이용하여 무결성검사기능을 수행하여 그 결과에 따라 디버깅과정을 실행하는 CPU를 포함하는 이더넷장비의 무결성 검사장치 및 그 제어방법을 제공한다.The present invention provides a pie chip unit having a pi (PHY) register for physically processing the Ethernet signals input and output through the Ethernet and storing ID information provided by the manufacturer in the developed Ethernet equipment, An Ethernet driver having an SMI register for reading and storing ID information from each of the pi registers 2 and controlling the function of the pie chip unit, and performing an integrity check function using IF information from the SMI register of the Ethernet driver. The present invention provides an integrity test device for an Ethernet device including a CPU for executing a debugging process and a control method thereof according to the result.

상기와 같은 본 발명은 이더넷 드라이버가 파이칩의 다수의 레지스터로부터 파이 ID, 모델 넘버, 리솔류션 넘버를 체킹하여 무결성검사를 실행하므로써, IP-랜환경에 대응할 수 있는 고성능 프로세서보드 개발을 신속하고 정확하게 검증하므로 그에 따라 고성능 프로세서보드 개발의 편리성을 극대화할 수 있음은 물론 무결성 검사과정을 통해 맥과 파이값을 정확하게 검증할 수 있으므로 프로세서보드 개발시 디버깅함수를 찾는데 상당히 용이하다.As described above, according to the present invention, the Ethernet driver checks the Pi ID, model number, and resolution number from a plurality of registers of Pichip to execute integrity checks, thereby quickly and accurately developing a high-performance processor board capable of responding to an IP-LAN environment. Verification can maximize the convenience of developing high-performance processor boards, as well as accurately verify Mac and PI values through integrity checks, making it very easy to find debugging functions when developing processor boards.

Description

{A faultless inspecting device of the ethernet apparatus and controlling method therefore}

본 발명은 이더넷장비의 무결성 검사장치 및 그 제어방법에 관한 것으로, 특히 이더넷 드라이버가 파이칩의 다수의 레지스터로부터 파이 ID, 모델 넘버, 리솔류션 넘버를 체킹하여 무결성검사를 실행하는 이더넷장비의 무결성 검사장치 및 그 제어방법에 관한것이다. The present invention relates to an integrity check device of an Ethernet device and a control method thereof. In particular, the Ethernet driver checks the pie ID, model number, and resolution number from a plurality of registers of a pie chip to check the integrity of the Ethernet device. It relates to a device and a control method thereof.

일반적으로 UMTS(Universal mobile telecommunication system)망은 이동전화나 컴퓨터 사용자들이 전세계 어디에 있든지 간에 "제3 세대", 광대역 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 그리고 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다. 이러한 UMTS망은 컴퓨터와 전화 사용자들이 여행중에도 지속적으로 인터넷에 접속할 수 있게하며, 자신이 어느 곳을 여행중이든지 상관없이 동일한 성능을 가질수 있게한다. 사용자들은 육상 무선과 인공위성 전송기술의 조합을 통해 이 UMTS 서비스를 이용하게 된다. 그런데, 이러한 UMTS망에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하게 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 코어 네트워크(Core network) 등을 구비하고 있다. 여기서, 상기 다수의 node-B와 RNC들의 내부에는 호처리를 위한 다양한 보드 예컨대, 프로세서보드나 혹은 패킷스위칭보드들이 사용되는데, 이러한 보드들을 개발자에 의해 이더넷을 사용하는 다양한 방식으로 개발되고 있다.In general, UMTS (Universal Mobile Telecommunication System) networks can transmit "third generation", broadband packet-based text, digitized voice or video, and multimedia data at high speeds of more than 2 Mbps, whether mobile or computer users are anywhere in the world. Provide consistent service. This UMTS network allows computer and telephone users to continue to access the Internet while traveling and have the same performance no matter where they are traveling. Users will use this UMTS service through a combination of terrestrial radio and satellite transmission technology. However, such a UMTS network includes a base station (Node-B), a base station controller (RNC), a core network (Core network), and the like, which are generally configured in a network form to process radio signals transmitted and received from a mobile terminal. Doing. Here, various boards for call processing, for example, processor boards or packet switching boards, are used in the plurality of node-Bs and RNCs, and these boards are developed by various developers using Ethernet.

그려면, 상기와 같은 종래 이더넷을 사용하는 장비를 도 1을 참고로 살펴보면, 입출력되는 호신호의 전송을 관리하고 보드(70)의 기능을 제어하는 CPU(71)와, 상기 CPU(71)으로부터 출력되는 호신호에 맥헤더(MAC HEADER)를 부가하여 출력하는 디바이스 드라이버모듈(73)과, 상기 디바이스 드라이버모듈(73)로부터 출력된 통신신호를 이더넷선(74)을 통해 다른보드(72)로 전송하고 그의 역의 과정을 수행하는 파이칩부(75)을 포함한다.To this end, referring to FIG. 1, the equipment using the conventional Ethernet as described above, the CPU 71 for managing the transmission and reception of the call signal input and output and the function of the board 70 and the output from the CPU 71 The device driver module 73 for adding the MAC header to the call signal to be output and the communication signal output from the device driver module 73 are transmitted to the other board 72 through the Ethernet line 74. And a pie chip unit 75 for performing a reverse process thereof.

여기서, 상기와 같은 이더넷신호를 외부보드(72)와 이더넷방식으로 처리하는 파이칩부(75)와 디바이스 드라이버모듈(73)은 통상 다양한 방법으로 개발이 진행된다.Here, the pie chip unit 75 and the device driver module 73 for processing the Ethernet signal as described above with the external board 72 and the Ethernet method are generally developed in various ways.

한편, 상기와 같은 종래 이더넷을 사용하는 장비의 개발동작을 살펴보면, 예컨대, 임의의 개발자가 상기 이더넷을 이용하여 임의의 형태의 디바이스 드라이버모듈(73)와 파이칩부(75)를 이용하여 보드를 개발했을 경우 이 개발된 디바이스 드라이버모듈(73)과 파이칩부(75)를 결합시켜 테스팅하게 된다. 즉, 상기 디바이스 드라이버모듈(73)을 개발된 보드(70)에 고정한 다음 파이칩부(75)를 외부의 이더넷선(74)에 연결시킨다. On the other hand, looking at the development operation of the equipment using the conventional Ethernet as described above, for example, any developer develops a board using the device driver module 73 and the pie chip unit 75 of any form using the Ethernet. In this case, the developed device driver module 73 and the pie chip unit 75 are combined and tested. That is, the device driver module 73 is fixed to the developed board 70, and then the pie chip unit 75 is connected to an external Ethernet line 74.

그리고, 상기 개발자는 개발된 디바이스 드라이버모듈(73)을 시험하기위해 보드(70)의 CPU(71)를 통해 테스팅신호를 주게되는데, 예컨대, 디바이스 드라이버모듈(73)과 파이칩부(75)가 필요로 하는 메모리 초기화와 이더넷 포트 초기화과정을 시험하여 맥(MAC)과 파이(PHY)상태를 검증하게 된다. 즉, 상기 개발자는 보드를 개발한 다음 예컨대, 소켓 라이브러리 초기화, 네트워크 라이브러리 초기화, ARP 라이브러리 초기화, MUX 라이브러리 초기화, 기가비트 또는 패스트이더넷 포트 초기화, 기가비트 또는 패스트이더넷콘트롤러 즉, 디바이스 드라이버모듈 초기화를 순차적으로 수행한 다음 MUX 장치를 실행하여 검증절차를 거친다. In addition, the developer gives a testing signal through the CPU 71 of the board 70 to test the developed device driver module 73. For example, the device driver module 73 and the pie chip unit 75 are required. This test verifies the MAC and PHY states by testing memory initialization and Ethernet port initialization. That is, the developer develops a board and then sequentially performs, for example, socket library initialization, network library initialization, ARP library initialization, MUX library initialization, Gigabit or Fast Ethernet port initialization, Gigabit or Fast Ethernet controller, that is, device driver module initialization. Then run the MUX device to verify it.

이때, 상기 개발자는 상기 시스템의 실행과정을 통해 자신이 개발한 보드의 상태를 확인하여 적절한 처리를 실행한다.At this time, the developer checks the state of the board developed by the developer through the execution process of the system and executes the appropriate process.

그러나, 상기와 같은 종래 이더넷을 사용하는 장비의 개발은 이더넷을 사용하는 장비를 개발한 다음 개발자가 통상 소켓 라이브러리, 네트워크 라이브러리, ARP 라이브러리, MUX 라이브러리, 기가비트 또는 패스트이더넷 포트 초기화, 기가비트 또는 패스트이더넷콘트롤러 즉, 디바이스 드라이버모듈들만을 순차적으로 초기화하여 맥과 파이 상태를 검증하기 때문에 IP-랜환경에 대응할 수 있는 고성능 프로세서보드 개발을 신속하고 정확하게 검증하는데 상당한 어려움이 있었으며, 또한, 맥과 파이값이 정확하게 검증되지 않기 때문에 개발시 디버깅함수를 찾는데 상당한 문제점이 있었다.However, the development of the equipment using the conventional Ethernet as described above, after developing the equipment using the Ethernet, the developer usually uses socket library, network library, ARP library, MUX library, Gigabit or Fast Ethernet port initialization, Gigabit or Fast Ethernet controller That is, since only the device driver modules are sequentially initialized to verify the Mac and Pi status, there was a significant difficulty in quickly and accurately verifying the development of a high-performance processor board capable of responding to the IP-LAN environment. There was a significant problem in finding debugging functions during development because they were not validated.

이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, IP-랜환경에 대응할 수 있는 고성능 프로세서보드 개발을 신속하고 정확하게 검증하므로 그에 따라 고성능 프로세서보드 개발의 편리성을 극대화할 수 있는 이더넷장비의 무결성 검사장치 및 그 제어방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been invented to solve the above-mentioned conventional problems, and thus can quickly and accurately verify the development of a high-performance processor board that can cope with an IP-LAN environment, thereby maximizing the convenience of high-performance processor board development. An object of the present invention is to provide an integrity test apparatus for Ethernet equipment and a control method thereof.

또한, 본 발명의 다른 목적은 무결성 검사과정을 통해 맥과 파이값을 정확하게 검증할 수 있으므로 프로세서보드 개발시 디버깅함수를 찾는데 상당히 용이한 이더넷장비의 무결성 검사장치 및 그 제어방법을 제공하는데 있다.In addition, another object of the present invention is to provide an integrity test device and a control method of Ethernet equipment, which is very easy to find a debugging function when developing a processor board, since it is possible to accurately verify the Mac and pi values through the integrity check process.

상기와 같은 목적을 달성하기 위한 본 발명은 개발된 이더넷 장비에서, 상기 이더넷을 통해 입출력되는 이더넷신호들을 물리적으로 처리하고 내부에 제조자가 제공한 ID정보를 각각 저장하는 파이(PHY) 레지스터들을 구비한 파이칩부와, 상기 파이칩부에 구비된 각각의 파이 레지스터들(2)로부터 ID정보를 읽어 저장하는 SMI 레지스터를 구비하고 파이칩부의 기능을 제어하는 이더넷 드라이버와, 상기 이더넷 드라이버의 SMI 레지스터로부터 IF정보를 이용하여 무결성검사기능을 수행하여 그 결과에 따라 디버깅과정을 실행하는 CPU를 포함하는 이더넷장비의 무결성 검사장치를 제공한다.In order to achieve the above object, the present invention provides a developed Ethernet device, comprising physically processing Ethernet signals inputted and outputted through the Ethernet and having PHY registers respectively storing ID information provided by a manufacturer. An Ethernet driver having a pie chip unit, an SMI register for reading and storing ID information from the respective pie registers 2 provided in the pie chip unit, and controlling the functions of the pie chip unit, and IF information from the SMI register of the Ethernet driver. Provides an integrity tester for Ethernet equipment including a CPU that executes an integrity test function by using and executes a debugging process according to the result.

본 발명의 다른 특징은 개발된 이더넷장비의 개발함수기능 확인전에 개발된 보드의 이더넷 드라이버의 SMI 레지스터가 정상동작을 하는지를 확인하는 SMI레지스터 정상확인단계와, 상기 SMI레지스터 정상확인단계중에 의해 이더넷 드라이버의 SMI 레지스터가 정상동작중임이 확인될 경우 파이칩부의 PHY 레지스터들로부터 제품제조자가 제공한 ID 정보를 읽어 이더넷 드라이버의 SMI 레지스터에 기록하는 PHY 무결성정보 리딩단계와, 상기 PHY 무결성정보 리딩단계후에 현재 SMI 레지스터에 기록된 ID 정보 예컨대, PHY ID, 모델번호, 리솔루션 번호가 제품제조자가 제공한 ID정보와 일치하는 지를 순차적으로 확인하는 PHY ID 정상확인단계와, 상기 PHY ID 정상확인단계중에 SMI 레지스터에 기록된 ID중 어느 하나라도 제품제조자가 제공한 ID정보와 일치하지 않음이 확인될 경우 현재 하드웨어 디바이스에 결점이 발생되었음을 알리는 디버깅 에러를 보고하는 디버깅에러 보고단계와, 상기 PHY ID 정상확인단계중에 SMI 레지스터에 기록된 ID중 모두가 제품제조자가 제공한 ID정보와 일치함이 확인될 경우 현재의 하드웨어가 무결점상태임을 확인하고 드라이버를 초기화시키는 드라이버 초기화단계로 이루어진 이더넷장비의 무결성 검사장치의 제어방법을 제공한다.Another feature of the present invention is the SMI register normal confirmation step of confirming whether the SMI register of the Ethernet driver of the board developed before the function check function of the developed Ethernet device and the SMI register normal confirmation step of the When it is confirmed that the SMI register is in normal operation, the PHY integrity information reading step of reading ID information provided by the product manufacturer from the PHY registers of the pie chip unit and writing it to the SMI register of the Ethernet driver; and the current SMI after the PHY integrity information reading step. The PHY ID normal confirmation step of sequentially checking whether the ID information recorded in the register, for example, the PHY ID, model number, and resolution number matches the ID information provided by the product manufacturer, and the SMI register during the PHY ID normal confirmation step. Confirm that none of the recorded IDs match the ID information provided by the product manufacturer. If the error occurs, the debugging error reporting step of reporting a debugging error indicating that a defect has occurred in the current hardware device and the ID recorded in the SMI register during the PHY ID normal confirmation step are identical to the ID information provided by the product manufacturer. If it is confirmed, it provides the control method of the integrity test device of the Ethernet device which consists of the driver initialization step to initialize the driver and to confirm that the current hardware is intact.

이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

본 발명이 적용되는 개발된 프로세서보드는 도 2에 도시된 바와같이 이더넷(1)을 통해 입출력되는 이더넷신호들 물리적으로 처리하고 내부에 제조자가 제공한 ID정보 예컨대, 파이 ID, 모델 넘버, 리솔류션 넘버 등의 정보를 각각 저장하는 파이(PHY) 레지스터들(2)을 구비한 파이칩부(3)와, 상기 파이칩부(3)에 구비된 각각의 파이 레지스터들(2)로부터 ID정보를 읽어 저장하는 SMI(Serial managment interface) 레지스터(4)를 구비하고 파이칩부(3)의 기능을 제어하는 이더넷 드라이버(5)와, 상기 이더넷 드라이버(5)의 SMI 레지스터(4)로부터 IF정보를 이용하여 무결성검사기능을 수행하여 그 결과에 따라 디버깅과정을 실행하고 개발된 보드(6)의 전체기능을 제어하는 CPU(7)를 포함한다.The developed processor board to which the present invention is applied can physically process Ethernet signals input and output through Ethernet 1 as shown in FIG. 2 and provide ID information provided by the manufacturer, for example, Pi ID, model number, and resolution. Reads and stores ID information from a pie chip section 3 having pie registers 2 for storing information such as a number, and pie registers 2 provided in the pie chip section 3, respectively. Ethernet driver 5 having a serial managment interface (SMI) register 4 to control the function of the pie chip unit 3, and integrity using IF information from the SMI register 4 of the Ethernet driver 5 It includes a CPU (7) to perform the inspection function to execute the debugging process according to the result and to control the overall function of the developed board (6).

여기서, 상기와 같은 이더넷신호를 외부보드(8)와 이더넷방식으로 처리하는 파이칩부(3)와 이더넷 드라이버(5)는 통상 다양한 방법으로 개발이 진행된다.Here, the pie chip unit 3 and the Ethernet driver 5 for processing the Ethernet signal as described above with the external board 8 and the Ethernet method are generally developed in various ways.

다음에는 상기와 같은 본 발명장치의 제어방법을 설명한다. Next, the control method of the present invention as described above will be described.

먼저, 본 발명은 도 3에 도시된 바와 같이 SMI 레지스터 정상판단단계(S1)로 진행하여 개발함수기능 확인전에 개발된 보드의 이더넷 드라이버의 SMI 레지스터가 정상동작을 하는지를 판단한다. 이때, 상기 SMI 레지스터 정상판단단계(S1)중에 판단한 결과 이더넷 드라이버의 SMI 레지스터가 정상동작을 하지 않을 경우 일정시간을 대기하고 체킹을 재시도한 다음 리드가 불가능할 경우 현단계를 종료한다. First, the present invention proceeds to the SMI register normal determination step (S1) as shown in FIG. 3 to determine whether the SMI register of the Ethernet driver of the board developed before the development function function check is in normal operation. At this time, when the SMI register is determined during the normal determination step (S1), if the SMI register of the Ethernet driver does not operate normally, wait a predetermined time, retry the checking, and terminate the current step if the read is impossible.

그러나, 상기 SMI 레지스터 정상판단단계(S1)중에 판단한 결과 이더넷 드라이버의 SMI 레지스터가 정상동작을 할 경우 PHY 무결성정보 리딩단계(S2)로 진행하여 파이칩부의 PHY 레지스터들로부터 제품제조자가 제공한 ID 정보를 읽어 이더넷 드라이버의 SMI 레지스터에 기록한다. 그리고, 상기 PHY 무결성정보 리딩단계(S2)후에 PHY ID 정상판단단계(S3)로 진행하여 현재 SMI 레지스터에 기록된 PHY ID가 제품제조자가 제공한 PHY ID정보와 일치하는 지를 판단한다. 이때, 상기 PHY ID 정상판단단계(S3)중에 판단한 결과 현재 SMI 레지스터에 기록된 PHY ID가 제품제조자가 제공한 PHY ID정보와 일치하지 않을 경우 디버깅에러 보고단계(S4)로 진행하여 현재 하드웨어 디바이스에 결점이 발생되었음을 알리는 디버깅 에러를 보고한다. However, when the SMI register of the Ethernet driver is operating normally as a result of the determination of the SMI register normal determination step (S1), the process proceeds to the PHY integrity information reading step (S2) to provide ID information provided by the product manufacturer from the PHY registers of the pie chip unit. Read it and write it to the SMI register of the Ethernet driver. After the PHY integrity information reading step S2, the PHY ID normal determination step S3 is performed to determine whether the PHY ID recorded in the current SMI register matches the PHY ID information provided by the product manufacturer. At this time, if the PHY ID recorded in the current SMI register does not match the PHY ID information provided by the product manufacturer as a result of the determination in the PHY ID normal determination step (S3), it proceeds to the debugging error reporting step (S4) to the current hardware device. Report a debugging error that indicates a fault has occurred.

그러나, 상기 PHY ID 정상판단단계(S3)중에 판단한 결과 현재 SMI 레지스터에 기록된 PHY ID가 제품제조자가 제공한 PHY ID정보와 일치할 경우 모델번호 정상판단단계(S5)로 진행하여 현재 SMI 레지스터에 기록된 모델 번호가 제품제조자가 제공한 모델번호정보와 일치하는 지를 판단한다. 이때, 상기 모델번호 정상판단단계(S5)중에 판단한결과 현재 SMI 레지스터에 기록된 모델 번호가 제품제조자가 제공한 모델번호정보와 일치하지 않을 경우 디버깅에러 보고단계(S4)로 진행하여 현재 하드웨어 디바이스에 결점이 발생되었음을 알리는 디버깅 에러를 보고한다.However, if the PHY ID recorded in the current SMI register matches the PHY ID information provided by the product manufacturer as a result of the determination during the PHY ID normal determination step (S3), the process proceeds to the model number normal determination step (S5) to the current SMI register. Determine if the recorded model number matches the model number information provided by the product manufacturer. At this time, if the model number recorded in the current SMI register does not match the model number information provided by the product manufacturer as determined in the model number normal determination step (S5), the process proceeds to the debugging error reporting step (S4) to the current hardware device. Report a debugging error that indicates a fault has occurred.

그러나, 상기 모델번호 정상판단단계(S5)중에 판단한결과 현재 SMI 레지스터에 기록된 모델 번호가 제품제조자가 제공한 모델번호정보와 일치할 경우 리솔루션 번호 정상판단단계(S6)로 진행하여 현재 SMI 레지스터에 기록된 리솔루션 번호가 제품제조자가 제공한 리솔루션 번호정보와 일치하는 지를 판단한다. 이때, 상기 리솔루션 번호 정상판단단계(S6)중에 판단한 결과 현재 SMI 레지스터에 기록된 리솔루션 번호가 제품제조자가 제공한 리솔루션 번호정보와 일치하지 않을 경우 디버깅에러 보고단계(S4)로 진행하여 현재 하드웨어 디바이스에 결점이 발생되었음을 알리는 디버깅 에러를 보고한다. However, if the model number recorded in the current SMI register matches the model number information provided by the product manufacturer as a result of the determination during the model number normal determination step (S5), the process proceeds to the resolution number normal determination step (S6) and the current SMI register. It is determined whether the resolution number recorded in the table matches the resolution number information provided by the product manufacturer. At this time, if the resolution number recorded in the current SMI register does not match the resolution number information provided by the product manufacturer as determined by the resolution number normal determination step (S6), the process proceeds to the debugging error reporting step (S4). Report debugging errors that indicate a fault with the hardware device.

그러나, 상기 리솔루션 번호 정상판단단계(S6)중에 판단한 결과 현재 SMI 레지스터에 기록된 리솔루션 번호가 제품제조자가 제공한 리솔루션 번호정보와 일치할 경우 드라이버 초기화단계(S7)로 진행하여 현재의 하드웨어가 무결점상태임을 확인하고 드라이버를 초기화시킨다.However, if the resolution number recorded in the current SMI register matches the resolution number information provided by the product manufacturer as a result of the determination during the resolution number normal determination step (S6), proceed to the driver initialization step (S7) and present hardware Is intact and initialize the driver.

환언하면, 임의의 개발자가 이더넷(1)을 이용하여 임의의 형태의 이더넷 드라이버(5)와 파이칩부(3)를 이용하여 보드를 개발했을 경우 이 개발된 이더넷 드라이버(5)와 파이칩부(3)를 결합시켜 테스팅하게 된다. 즉, 상기 이더넷 드라이버(73)을 개발된 보드(6)에 고정한 다음 파이칩부(3)를 외부의 이더넷(1)에 연결시킨다. 그리고, 상기 개발자는 개발된 하드웨어를 시험하기위해 보드(6)의 CPU(7)를 통해 테스팅신호를 주게되는데, 이때, 상기 CPU(7)는 개발환경함수 예컨대, 기가비트 이더넷의 구조체, 관련함수, 패킷 및 디스크립션에 관련된 함수의 기능을 확인하기전에 무결성 검증절차를 자기진단기능에 포함시켜 실행시킨다. In other words, when any developer develops a board using the Ethernet driver 5 and the pie chip unit 3 of any type using the Ethernet 1, the developed Ethernet driver 5 and the pie chip unit 3 ) To test. That is, the Ethernet driver 73 is fixed to the developed board 6, and then the pie chip unit 3 is connected to the external Ethernet 1. In addition, the developer gives a testing signal through the CPU 7 of the board 6 to test the developed hardware, wherein the CPU 7 has a development environment function, for example, a structure of Gigabit Ethernet, a related function, The integrity verification procedure is included in the self-diagnosis function before verifying the function of the functions related to packet and description.

즉, 상기 CPU(7)는 개발함수기능 확인전에 개발된 보드의 이더넷 드라이버(5)내에 구비된 SMI 레지스터(4)가 정상동작을 하는 지를 체킹하는데, 이때, 상기 이더넷 드라이버(5)의 SMI 레지스터(4)가 정상동작을 하지 않을 경우 일정시간을 대기하고 체킹을 재시도한 다음 리드가 불가능할 경우 현단계를 종료한다. 그러나, 상기 CPU(7)는 이더넷 드라이버(5)의 SMI 레지스터(4)가 정상동작을 할 경우 파이칩부(3)의 PHY 레지스터들(2)로부터 제품제조자가 제공한 ID 정보를 읽어 이더넷 드라이버(5)의 SMI 레지스터(4)에 기록한다. That is, the CPU 7 checks whether the SMI register 4 provided in the Ethernet driver 5 of the board developed before the development function function check is in normal operation. In this case, the SMI register of the Ethernet driver 5 is checked. If (4) does not operate normally, wait for a certain time, retry checking, and terminate the current step if read is impossible. However, the CPU 7 reads the ID information provided by the product manufacturer from the PHY registers 2 of the pie chip unit 3 when the SMI register 4 of the Ethernet driver 5 operates normally. Write to the SMI register (4).

여기서, 상기 CPU(7)는 현재 SMI 레지스터에 기록된 ID 정보 예컨대, PHY ID, 모델번호, 리솔루션 번호가 제품제조자가 제공한 ID정보와 일치하는 지를 순차적으로 확인는데, 이때, 상기 과정에서 SMI 레지스터(4)에 기록된 ID중 어느하나라도 제품제조자가 제공한 ID정보와 일치하지 않을 경우 현재 하드웨어 디바이스에 결점이 발생되었음을 알리는 디버깅 에러를 디스플레이나 기타 출력장치를 통해 보고한다. Here, the CPU 7 sequentially checks whether ID information currently recorded in the SMI register, for example, PHY ID, model number, and resolution number, matches ID information provided by the product manufacturer. If any of the IDs recorded in the register 4 do not match the ID information provided by the product manufacturer, a debugging error is reported on the display or other output device indicating that a fault has occurred in the current hardware device.

그러나, 상기 CPU(7)는 상기 과정에서 SMI 레지스터(4)에 기록된 ID정보가 모두 제품제조자가 제공한 ID정보와 일치할 경우 현재의 하드웨어가 무결점상태임을 확인하고 드라이버를 초기화시키는데, 상기와 같은 초기화 과정에는 예컨대, 소켓 라이브러리 초기화, 네트워크 라이브러리 초기화, ARP 라이브러리 초기화, MUX 라이브러리 초기화, 기가비트 또는 패스트이더넷 포트 초기화, 기가비트 또는 패스트이더넷콘트롤러 즉, 디바이스 드라이버모듈 초기화를 순차적으로 수행한다.However, when all of the ID information recorded in the SMI register 4 matches the ID information provided by the product manufacturer in the process, the CPU 7 confirms that the current hardware is intact and initializes the driver. In the same initialization process, for example, socket library initialization, network library initialization, ARP library initialization, MUX library initialization, Gigabit or Fast Ethernet port initialization, Gigabit or Fast Ethernet controller, that is, device driver module initialization are sequentially performed.

이상 설명에서와 같이 본 발명은 이더넷 드라이버가 파이칩의 다수의 레지스터로부터 파이 ID, 모델 넘버, 리솔류션 넘버를 체킹하여 무결성검사를 실행하므로써, IP-랜환경에 대응할 수 있는 고성능 프로세서보드 개발을 신속하고 정확하게 검증하므로 그에 따라 고성능 프로세서보드 개발의 편리성을 극대화할 수 있는 장점을 가지고 있다. As described above, the present invention enables the Ethernet driver to check the Pi ID, model number, and resolution number from a plurality of registers of Pichip to execute integrity check, thereby rapidly developing a high-performance processor board capable of responding to an IP-LAN environment. Therefore, it has the advantage of maximizing the convenience of developing high performance processor board accordingly.

또한, 본 발명에 의하면, 무결성 검사과정을 통해 맥과 파이값을 정확하게 검증할 수 있으므로 프로세서보드 개발시 디버깅함수를 찾는데 상당히 용이한 효과도 있다.In addition, according to the present invention, since it is possible to accurately verify the Mac and pi values through the integrity check process, it is very easy to find a debugging function when developing the processor board.

도 1은 종래 무결성검사를 하지않는 이더넷장비를 설명하는 설명도.1 is an explanatory diagram illustrating an Ethernet device that does not perform the conventional integrity check.

도 2는 본 발명 이더넷장비의 무결성 검사장치를 설명하는 설명도.2 is an explanatory diagram illustrating an integrity test apparatus of the present invention Ethernet equipment.

도 3은 본 발명의 플로우차트.3 is a flowchart of the present invention.

<부호의 상세한 설명><Detailed Description of Codes>

1 : 이더넷 2 : 파이(PHY) 레지스터들1: Ethernet 2: PHY registers

3 : 파이칩부 4 : SMI 레지스터3: pie chip section 4: SMI register

5 : 이더넷 드라이버 6 : 개발 보드5: Ethernet Driver 6: Development Board

7 : CPU 8 : 보드7: CPU 8: Board

Claims

In the developed Ethernet equipment,

A pie chip unit having PHY registers for physically processing Ethernet signals inputted and outputted through the Ethernet and storing ID information provided by a manufacturer therein, and respective pie registers 2 provided in the pie chip unit. Ethernet driver that has SMI register to read and store ID information from the controller and controls the function of the pie chip unit, and performs integrity check function using IF information from the SMI register of the Ethernet driver to execute debugging process according to the result. Integrity test device of the Ethernet device, characterized in that it comprises a CPU.

The apparatus of claim 1, wherein the ID information includes a pi ID, a model number, a resolution number, and the like.

The SMI register of the Ethernet driver is in normal operation during the SMI register normal confirmation step of confirming that the SMI register of the Ethernet driver of the developed board is operating normally before the development function function of the developed Ethernet device and the SMI register normal confirmation step. If this is confirmed, the PHY integrity information reading step of reading the ID information provided by the product manufacturer from the PHY registers of the pie chip unit and writing it to the SMI register of the Ethernet driver, and the ID information currently recorded in the SMI register after the PHY integrity information reading step. For example, the PHY ID normal confirmation step of sequentially checking whether the PHY ID, model number, and resolution number matches the ID information provided by the product manufacturer, and any one of the IDs recorded in the SMI register during the PHY ID normal confirmation step. If it is confirmed that the ID does not match the ID information provided by the manufacturer, the current hardware The debugging error reporting step of reporting a debugging error indicating that a fault has occurred in the device, and if it is confirmed that all of the IDs recorded in the SMI register match the ID information provided by the product manufacturer during the PHY ID normal confirmation step, Control method of the integrity test device of the Ethernet device, characterized in that consisting of a driver initialization step of initializing the driver to confirm that the hardware is intact.