KR20050068502A - Line on glass-type liquid crystal display device - Google Patents
Line on glass-type liquid crystal display device Download PDFInfo
- Publication number
- KR20050068502A KR20050068502A KR1020030099991A KR20030099991A KR20050068502A KR 20050068502 A KR20050068502 A KR 20050068502A KR 1020030099991 A KR1020030099991 A KR 1020030099991A KR 20030099991 A KR20030099991 A KR 20030099991A KR 20050068502 A KR20050068502 A KR 20050068502A
- Authority
- KR
- South Korea
- Prior art keywords
- line
- data
- pad
- glass
- gate
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
본 발명은 라인 온 글래스형 액정표시장치에 관한 것이다.The present invention relates to a line on glass type liquid crystal display device.
최근 어레이 기판 상에서 게이트 구동회로와 데이터 구동회로를 직접 연결하는 라인 온 글라스(LOG) 방법이 제안되어 이용되고 있는데, 데이터 패드에 인접한 LOG 배선에서 접촉 불량이 발생하여 신호의 전달이 제대로 이루어지지 않는 문제가 있다.Recently, a line on glass (LOG) method for directly connecting a gate driving circuit and a data driving circuit on an array substrate has been proposed and used. A problem is that a signal is not properly transferred due to a bad contact in a LOG wiring adjacent to a data pad. There is.
본 발명에서는 더미 패드를 형성하고, 더미 패드를 데이터 패드에 인접한 LOG 배선과 연결하여 동일한 신호가 인가되도록 한다. 따라서, 데이터 패드에 인접한 LOG 배선에서 접촉 불량이 발생하더라도 신호의 단선을 방지할 수 있다. In the present invention, a dummy pad is formed and the same signal is applied by connecting the dummy pad to the LOG wiring adjacent to the data pad. Therefore, even if a contact failure occurs in the LOG wiring adjacent to the data pad, disconnection of the signal can be prevented.
Description
본 발명은 액정표시장치에 관한 것으로서, 더욱 상세하게는 라인 온 글래스형 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a line on glass type liquid crystal display device.
최근 정보화 사회로 시대가 급발전함에 따라 박형화, 경량화, 저 소비전력화 등의 우수한 특성을 가지는 평판 표시 장치(flat panel display)의 필요성이 대두되었는데, 이 중 액정표시장치(liquid crystal display)가 해상도, 컬러표시, 화질 등에서 우수하여 노트북이나 데스크탑 모니터에 활발하게 적용되고 있다.Recently, with the rapid development of the information society, there is a need for a flat panel display having excellent characteristics such as thinning, light weight, and low power consumption. Among them, a liquid crystal display has a resolution, It is excellent in color display and image quality, and is actively applied to notebooks and desktop monitors.
일반적으로 액정표시장치는 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device arranges two substrates on which electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injects a liquid crystal material between the two substrates, and applies a voltage to the two electrodes to generate an electric field. By moving the liquid crystal molecules, the image is expressed by the transmittance of light that varies accordingly.
이러한 액정표시장치는 두 기판 사이에 액정이 주입되어 있는 액정 패널과 액정 패널 하부에 배치되고 광원으로 이용되는 백라이트, 그리고 액정 패널 외곽에 위치하며 액정 패널을 구동시키기 위한 구동부로 이루어진다. The liquid crystal display device includes a liquid crystal panel in which liquid crystal is injected between two substrates, a backlight disposed under the liquid crystal panel and used as a light source, and a driving unit for driving the liquid crystal panel, which is located outside the liquid crystal panel.
여기서, 구동부는 액정 패널의 배선에 신호를 인가하기 위한 구동회로(이하 드라이브 IC(drive integrated circuit)라고 함)를 포함하는데, 드라이브 IC를 액정 패널에 실장(packaging)시키는 방법에 따라, 칩 온 글래스(COG : chip on glass), 테이프 캐리어 패키지(TCP : tape carrier package), 칩 온 필름(COF : chip on film) 등으로 나누어진다.Here, the driving unit includes a driving circuit (hereinafter referred to as a drive integrated circuit (IC)) for applying a signal to the wiring of the liquid crystal panel, and chip-on-glass according to a method of packaging the drive IC in the liquid crystal panel. (COG: chip on glass), tape carrier package (TCP), chip on film (COF).
이 중 COG 방식은 액정표시장치의 어레이 기판에 드라이버 IC를 접착시켜, 드라이버 IC의 출력 전극을 어레이 기판 상의 배선 패드에 직접 연결하는 방법으로서, 구조가 간단하여 공정이 단순하고, 제조 비용이 적게 드는 장점이 있다. 한편, COG 방식을 이용하는 경우, 에프피씨(FPC : flexible printed circuit)의 구조와 제조 공정을 간소화하기 위해, 어레이 기판 상에서 게이트 드라이버 IC와 데이터 드라이버 IC를 직접 연결하는 라인 온 글라스(lines on glass : 이하 LOG라고 함) 방법이 제안되어 이용되고 있다.The COG method is a method in which a driver IC is attached to an array substrate of a liquid crystal display device and directly connects an output electrode of the driver IC to a wiring pad on the array substrate. The COG method is simple in structure and simple in manufacturing. There is an advantage. On the other hand, when using the COG method, in order to simplify the structure and manufacturing process of the flexible printed circuit (FPC), the line on glass (lines on glass) directly connecting the gate driver IC and the data driver IC on the array substrate A method called "LOG" has been proposed and used.
최근에는 TCP를 TAB(tape automated bonding) 방식으로 액정 패널에 연결한 경우에도 LOG 방식이 이용되어, 게이트 인쇄회로기판(PCB : printed circuit board)을 제거함으로써 액정표시장치가 더욱 박형화될 수 있도록 한다. Recently, even when TCP is connected to a liquid crystal panel using a TAB (tape automated bonding) method, the LOG method is used, so that a liquid crystal display device can be further thinned by removing a printed circuit board (PCB).
이러한 LOG 방식을 이용한 액정표시장치의 구조에 대하여 도 1에 도시하였다. 도시한 바와 같이, 액정표시장치는 화상이 표현되는 표시영역(A)과 표시영역(A) 주변의 비표시영역(B)이 정의되어 있는 하부 기판(10)과 상부 기판(20)을 포함하고, 하부 기판(10)과 상부 기판(20) 사이에는 액정층(도시하지 않음)이 삽입되어 있다. 또한, 액정표시장치는 하부 기판(10)의 일측에 부착된 다수의 게이트 TCP(30)와 다른 일측에 부착된 다수의 데이터 TCP(40) 및 데이터 TCP(40)와 연결되어 있는 데이터 PCB(50)를 포함한다. The structure of the liquid crystal display device using the LOG method is illustrated in FIG. 1. As shown, the liquid crystal display includes a lower substrate 10 and an upper substrate 20 in which a display area A in which an image is displayed and a non-display area B around the display area A are defined. A liquid crystal layer (not shown) is inserted between the lower substrate 10 and the upper substrate 20. In addition, the LCD device includes a plurality of gate TCPs 30 attached to one side of the lower substrate 10 and a plurality of data TCPs 40 and data TCPs 40 attached to the other side. ).
표시영역(A)의 하부 기판(10) 상에는 가로 방향의 게이트 배선(12)과 세로 방향의 데이터 배선(14)이 형성되어 있으며, 게이트 배선(12)과 데이터 배선(14)은 교차하여 화소 영역을 정의한다. 게이트 배선(12)과 데이터 배선(14)이 교차하는 부분에는 박막 트랜지스터(16)가 형성되어 게이트 배선(12) 및 데이터 배선(14)과 연결되어 있으며, 화소 영역에는 박막 트랜지스터(16)와 연결되어 있는 화소 전극이 형성되어 있다. 화소 전극은 액정 커패시터(18)의 일 전극이 된다. On the lower substrate 10 of the display area A, a gate line 12 in the horizontal direction and a data line 14 in the vertical direction are formed, and the gate line 12 and the data line 14 intersect with each other. Define. The thin film transistor 16 is formed at the intersection of the gate line 12 and the data line 14 to be connected to the gate line 12 and the data line 14, and is connected to the thin film transistor 16 in the pixel region. A pixel electrode is formed. The pixel electrode becomes one electrode of the liquid crystal capacitor 18.
비표시영역(B)의 하부 기판(10) 상에는 게이트 배선(12) 및 데이터 배선(14)으로부터 연장된 게이트 패드 및 데이터 패드가 형성되어 있으며, 또한 게이트 드라이브 IC(32)에 게이트 구동신호를 전송하기 위한 LOG 배선(62)이 형성되어 있다. Gate pads and data pads extending from the gate wiring 12 and the data wiring 14 are formed on the lower substrate 10 of the non-display area B, and the gate driving signal is transmitted to the gate drive IC 32. LOG wiring 62 is formed.
데이터 TCP(40)에는 데이터 드라이브 IC(42)가 실장되어 있으며, 데이터 드라이브 IC(42)와 전기적으로 연결된 데이터 입력 단자(44) 및 데이터 출력 단자(46)가 형성되어 있다. 데이터 입력 단자(44)는 데이터 PCB(50)의 출력 단자(도시하지 않음)와 전기적으로 연결되어 있으며, 데이터 출력 단자(46)는 하부 기판(10) 상의 데이터 패드와 연결된다. 여기서, 데이터 PCB(50)는 기판 상에 집적회로와 같은 다수의 소자가 형성되어 있는 것으로, 액정 패널을 구동시키기 위한 여러 가지 제어신호 및 데이터신호 등을 생성한다.A data drive IC 42 is mounted on the data TCP 40, and a data input terminal 44 and a data output terminal 46 electrically connected to the data drive IC 42 are formed. The data input terminal 44 is electrically connected to an output terminal (not shown) of the data PCB 50, and the data output terminal 46 is connected to a data pad on the lower substrate 10. Here, the data PCB 50 is formed of a plurality of devices such as an integrated circuit on the substrate, and generates various control signals and data signals for driving the liquid crystal panel.
한편, 첫번째 데이터 TCP(40)에는 게이트 신호 전송배선(48)이 형성되어 있는데, 게이트 신호 전송배선(48)은 LOG 배선(62)과 연결되어 데이터 PCB(50)로부터 공급되는 게이트 구동신호들을 LOG 배선(62)에 전달한다. On the other hand, a gate signal transmission wiring 48 is formed in the first data TCP 40, and the gate signal transmission wiring 48 is connected to the LOG wiring 62 to log gate driving signals supplied from the data PCB 50. It transfers to the wiring 62.
게이트 TCP(30)에는 게이트 드라이브 IC(32)가 실장되어 있으며, 게이트 드라이브 IC(32)와 전기적으로 연결된 게이트 출력 단자(34) 및 신호 전송배선(36)이 형성되어 있다. 게이트 출력 단자(34)는 게이트 패드와 전기적으로 연결되고, 신호 전송배선(36)은 LOG 배선(62)과 전기적으로 연결된다. A gate drive IC 32 is mounted on the gate TCP 30, and a gate output terminal 34 and a signal transmission wiring 36 electrically connected to the gate drive IC 32 are formed. The gate output terminal 34 is electrically connected to the gate pad, and the signal transmission wiring 36 is electrically connected to the LOG wiring 62.
LOG 배선(62)은 패드들과 함께 표시영역(A)의 외곽에 미세한 패턴으로 형성된다. 일반적으로 FPC는 구리를 이용하여 이루어지는데, 구리는 금속 물질 중 비저항이 매우 작은 물질이다. 따라서, FPC를 대신하는 LOG 배선(62) 또한 저항이 작은 물질로 이루어져야 하며, 패턴의 폭은 넓고 길이는 짧게 하는 것이 좋다. 비교적 저항이 작은 물질로는 알루미늄이나 알루미늄 합금 물질이 있는데, 최근 화면이 대형화되면서 알루미늄이나 알루미늄 합금을 이용하여 게이트 배선을 형성하여 신호 지연을 방지하고 있다. 따라서, LOG 배선(62)의 저항을 작게 하면서 공정수를 감소시키기 위해, LOG 배선(62)을 게이트 배선과 같은 공정에서 형성할 수 있다.The LOG wiring 62 is formed in a fine pattern on the outer side of the display area A together with the pads. In general, FPC is made of copper, which is a metal having a very low specific resistance. Therefore, the LOG wiring 62 instead of the FPC should also be made of a material having a small resistance, and the width of the pattern and the length should be short. Relatively small resistance materials include aluminum or aluminum alloy materials. Recently, as the screen is enlarged, gate wiring is formed using aluminum or aluminum alloy to prevent signal delay. Therefore, in order to reduce the number of steps while reducing the resistance of the LOG wiring 62, the LOG wiring 62 can be formed in the same process as the gate wiring.
도 2는 LOG 배선을 확대 도시한 평면도로서, 도 1에서 C 영역을 확대한 도면에 해당한다. 도시한 바와 같이, 데이터 TCP(40)는 다수의 데이터 출력 단자(46)와 게이트 신호 전송배선(48)을 포함한다. 데이터 출력 단자(46)는 데이터 패드(14a)와 연결되고, 게이트 신호 전송배선(48)은 LOG 배선(62)과 연결된다. 그런데, LOG 배선(62)은 게이트 배선(도 1의 12)과 같은 물질로 이루어지고, 데이터 패드(14a)는 데이터 배선(도 1의 14)과 같은 물질로 이루어지므로, 데이터 패드(14a)와 인접한 LOG 배선(62)은 게이트 신호 전송배선(48)과의 접촉이 제대로 이루어지지 않아 불량이 발생할 수 있다.FIG. 2 is an enlarged plan view of the LOG wiring and corresponds to an enlarged view of region C in FIG. 1. As shown, the data TCP 40 includes a plurality of data output terminals 46 and gate signal transmission wirings 48. The data output terminal 46 is connected to the data pad 14a and the gate signal transmission wiring 48 is connected to the LOG wiring 62. By the way, since the LOG wiring 62 is made of the same material as the gate wiring (12 of FIG. 1), and the data pad 14a is made of the same material as the data wiring (14 of FIG. 1), Adjacent LOG wiring 62 may not be properly contacted with the gate signal transmission wiring 48, which may cause a defect.
도 3은 도 2에서 III-III선을 따라 자른 단면도이다. 도시한 바와 같이, 투명한 절연 기판(10) 위에 게이트 배선과 같은 물질로 이루어진 다수의 LOG 배선(62)이 형성되어 있고, LOG 배선(62)과 인접하여 절연 패턴(13) 형성되어 있고, 그 위에 데이터 패드(14a)가 형성되어 있다. 이 절연 패턴(13)은 게이트 절연막에 해당하는 것으로, LOG 배선(62)의 대부분을 덮고 있으나, LOG 배선(62)이 데이터 TCP(40)와 중첩하는 부분에서는 LOG 배선(62)이 게이트 신호 전송배선(48)과 접촉할 수 있도록 제거되어 있다. LOG 배선(62)은 데이터 TCP(40)의 게이트 신호 전송배선(48)과 접촉하고, 데이터 패드(14a)는 데이터 출력 단자(46)와 접촉한다. 3 is a cross-sectional view taken along the line III-III of FIG. 2. As shown, a plurality of LOG wirings 62 made of a material such as a gate wiring is formed on the transparent insulating substrate 10, and an insulating pattern 13 is formed adjacent to the LOG wiring 62 and formed thereon. The data pad 14a is formed. The insulating pattern 13 corresponds to a gate insulating film, which covers most of the LOG wiring 62, but the LOG wiring 62 transmits the gate signal at a portion where the LOG wiring 62 overlaps with the data TCP 40. It is removed to be in contact with the wiring 48. The LOG wiring 62 is in contact with the gate signal transmission wiring 48 of the data TCP 40, and the data pad 14a is in contact with the data output terminal 46.
여기서, 데이터 패드(14a) 하부에는 절연 패턴(13)이 형성되어 있으므로, LOG 배선(62)과 데이터 패드(14a)는 서로 다른 위치에 놓이게 되는데, 게이트 신호 전송배선(48)과 데이터 출력 단자(46)는 동일한 면 위에 형성되기 때문에, 데이터 TCP(40는 게이트 신호 전송배선(48)과 데이터 출력 단자(46) 사이 부분이 구부러지게 된다. 이때, 데이터 패드(14a)와 인접한 영역(D)의 LOG 배선(62)은 게이트 신호 전송배선(48)과 제대로 접촉되지 않는 문제가 발생한다. 또한, 접촉하게 되더라도 이후 열이나 다른 외부에서 가해지는 요인에 의해 접촉 불량이 발생할 수 있다. Here, since the insulating pattern 13 is formed under the data pad 14a, the LOG wiring 62 and the data pad 14a are positioned at different positions. The gate signal transmission wiring 48 and the data output terminal ( Since the 46 is formed on the same surface, the portion of the data TCP 40 is bent between the gate signal transmission wiring 48 and the data output terminal 46. At this time, the area D adjacent to the data pad 14a is formed. There is a problem that the LOG wiring 62 is not in proper contact with the gate signal transmission wiring 48. Further, even when the LOG wiring 62 is in contact, contact failure may occur due to heat or other external factors.
본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 LOG 배선의 접촉 불량에 의한 신호의 단선을 방지할 수 있는 라인 온 글래스형 액정표시장치를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a line on glass type liquid crystal display device which can prevent disconnection of a signal due to poor contact of a LOG wiring.
상기한 목적을 달성하기 위한 본 발명에 따른 라인 온 글래스형 액정표시장치는 표시 영역과 비표시 영역으로 정의되는 절연 기판과, 상기 표시 영역 상에 형성되어 있고, 교차하여 화소 영역을 정의하며 일끝에 각각 패드를 가지는 다수의 게이트 배선과 데이터 배선, 상기 게이트 배선 및 데이터 배선과 연결되어 있는 박막 트랜지스터, 상기 화소 영역에 위치하며, 상기 박막 트랜지스터와 연결되어 있는 화소 전극, 상기 비표시 영역 상에 위치하며, 상기 게이트 배선 및 상기 데이터 배선에 각각 신호를 인가하는 게이트 구동부 및 데이터 구동부, 상기 비표시 영역 상에 위치하고 게이트 구동신호를 상기 데이터 구동부로부터 상기 게이트 구동부에 전달하는 다수의 라인 온 글래스형 배선, 그리고 상기 데이터 구동부와 연결되고, 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선과 전기적으로 연결되어 있는 더미 패드를 포함한다.A line-on-glass liquid crystal display according to the present invention for achieving the above object is an insulating substrate defined by a display area and a non-display area, and formed on the display area, intersect to define a pixel area, A plurality of gate wirings and data wirings each having a pad, a thin film transistor connected to the gate wiring and a data wiring, a pixel electrode in the pixel area, and a pixel electrode connected to the thin film transistor, and a non-display area. A gate driver and a data driver for applying signals to the gate wiring and the data wiring, a plurality of line-on-glass wirings positioned on the non-display area and transferring a gate driving signal from the data driver to the gate driver; A first data pad connected to the data driver Adjacent and a dummy pad that is connected to the line-on-glass-type wiring electrically.
여기서, 상기 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선과 더미 패드에는 동일한 신호가 인가된다.Here, the same signal is applied to the line-on-glass wiring and the dummy pad adjacent to the first data pad.
상기 다수의 라인 온 글래스형 배선과 더미 패드는 상기 게이트 배선과 동일한 물질로 이루어질 수 있다.The plurality of line-on-glass wiring and the dummy pad may be made of the same material as the gate wiring.
본 발명은 상기 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선과 더미 패드는 연결하는 도전 패턴을 더 포함할 수 있으며, 상기 도전 패턴은 상기 화소 전극과 동일한 물질로 이루어질 수 있다. 이때, 상기 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선과 더미 패드를 덮는 절연막을 더 포함하며, 상기 도전 패턴은 상기 절연막에 형성된 콘택홀을 통해 상기 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선 및 더미 패드와 연결될 수 있고, 또는 레이저에 의해 상기 첫번째 데이터 패드에 인접한 라인 온 글래스형 배선 및 더미 패드와 단락되어 있을 수 있다. The present invention may further include a conductive pattern connecting the line-on-glass wiring and the dummy pad adjacent to the first data pad, and the conductive pattern may be formed of the same material as the pixel electrode. The semiconductor device may further include an insulating layer covering the line-on-glass wiring and the dummy pad adjacent to the first data pad, wherein the conductive pattern is a line-on-glass wiring and the dummy pad adjacent to the first data pad through a contact hole formed in the insulating layer. Or a short circuit with the line-on-glass wiring and the dummy pad adjacent to the first data pad by a laser.
상기 더미 패드는 두 개이며, 각각 상기 첫번째 데이터 패드에 인접한 두 라인 온 글래스형 배선과 전기적으로 연결될 수 있고, 상기 더미 패드에 인가되는 신호는 각각 게이트 하이 전압 신호(VGH)와 게이트 로우 전압 신호(VGL)일 수 있다.There are two dummy pads, and each of the dummy pads may be electrically connected to two line-on-glass wirings adjacent to the first data pad, and the signals applied to the dummy pads may be gate high voltage signals V GH and gate low voltage signals, respectively. (V GL ).
이와 같이, 본 발명에서는 더미 패드를 형성하고, 더미 패드를 데이터 패드에 인접한 라인 온 글래스형 배선과 연결함으로써, 라인 온 글래스형 배선에서 접촉 불량이 발생하더라도 신호의 단선을 방지할 수 있다.As described above, in the present invention, by forming the dummy pad and connecting the dummy pad with the line on glass type wiring adjacent to the data pad, it is possible to prevent signal disconnection even if a contact failure occurs in the line on glass type wiring.
도 4는 본 발명에 따른 라인 온 글래스형 액정표시장치를 도시한 도면으로서, 본 발명의 액정표시장치는 라인 온 글래스형(이하 LOG라고 함) 배선 부분을 제외하고, 종래와 동일한 구조를 가지므로 LOG 배선 부분만을 도시하였다. 도시한 바와 같이, 액정표시장치의 하부 기판 외곽에 데이터 배선(도시하지 않음)과 연결된 다수의 데이터 패드(114a)가 형성되어 있으며, 첫 번째 데이터 패드(114a)와 인접하여 다수의 LOG 배선(162)이 형성되어 있다. 또한, LOG 배선(162)에 인접하여 더미 패드(164)가 형성되어 있다. LOG 배선(162)과 더미 패드(164)는 게이트 배선(도시하지 않음)과 동일한 물질로 이루어진다. 여기서, 더미 패드(164)는 두 개일 수 있으며, 데이터 패드(114a)에 인접한 두 LOG 배선(162)은 도전 패턴(116)을 통해 더미 패드(164)와 각각 전기적으로 연결되는데, 도전 패턴(116)은 제 1 콘택홀(115a)을 통해 더미 패드(164)와 연결되고 제 2 콘택홀(115b)을 통해 LOG 배선(162)과 연결된다. 4 is a view illustrating a line-on-glass type liquid crystal display device according to the present invention. The liquid crystal display device of the present invention has the same structure as the conventional one, except for the line-on-glass type (hereinafter referred to as LOG) wiring portion. Only the LOG wiring part is shown. As illustrated, a plurality of data pads 114a connected to data wires (not shown) are formed outside the lower substrate of the liquid crystal display, and a plurality of LOG wires 162 are adjacent to the first data pad 114a. ) Is formed. In addition, a dummy pad 164 is formed adjacent to the LOG wiring 162. The LOG wiring 162 and the dummy pad 164 are made of the same material as the gate wiring (not shown). Here, two dummy pads 164 may be provided, and two LOG wires 162 adjacent to the data pads 114a may be electrically connected to the dummy pads 164 through the conductive patterns 116, respectively. ) Is connected to the dummy pad 164 through the first contact hole 115a and to the LOG wiring 162 through the second contact hole 115b.
한편, 다수의 데이터 출력 단자(146)와 게이트 신호 전송배선(148)을 포함하는 데이터 TCP(140)가 데이터 패드(114a), LOG 배선(162) 및 더미 패드(164)와 중첩하도록 배치되어 있다. 데이터 출력 단자(146)는 데이터 패드(114a)와 연결되고, 게이트 신호 전송배선(148)은 LOG 배선(162) 및 더미 패드(164)와 연결된다. On the other hand, the data TCP 140 including the plurality of data output terminals 146 and the gate signal transmission wiring 148 is arranged to overlap the data pad 114a, the LOG wiring 162 and the dummy pad 164. . The data output terminal 146 is connected to the data pad 114a, and the gate signal transmission wiring 148 is connected to the LOG wiring 162 and the dummy pad 164.
LOG 배선(162)은 다수의 신호 배선으로 이루어지며, 각각의 신호 배선은 게이트 하이 전압 신호(VGH)와 게이트 로우 전압 신호(VGL), 공통전압 신호(VCOM ), 그라운드 전압신호(GND), 전원 전압 신호(VCC), 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC) 및 게이트 인에이블 신호(GOE)를 전달한다.The LOG wiring 162 includes a plurality of signal wirings, each of which includes a gate high voltage signal V GH and a gate low voltage signal V GL , a common voltage signal V COM , and a ground voltage signal GND. ), A power supply voltage signal VCC, a gate start pulse GSP, a gate shift clock signal GSC, and a gate enable signal GOE.
도 5는 도 4에서 V-V선을 따라 자른 단면도이고, 도 6은 도 4에서 VI-VI선을 따라 자른 단면도이다. 도시한 바와 같이, 투명한 절연 기판(110) 위에 다수의 LOG 배선(162)과 더미 패드(164)가 형성되어 있다. LOG 배선(162)과 더미 패드(164)는 게이트 배선(도시하지 않음)과 동일한 공정에서 동일한 물질로 이루어진다. 이어, 게이트 절연막(113)이 형성되어 LOG 배선(162)과 더미 패드(164)를 덮고 있는데, LOG 배선(162)과 더미 패드(164)가 게이트 신호 전송배선(148)과 연결되는 부분에서는 게이트 절연막(113)이 제거되어 LOG 배선(162)과 더미 패드(164)가 노출되어 있다. 게이트 절연막(113) 위에는 데이터 배선(도시하지 않음)과 연결된 데이터 패드(114a)가 형성되어 있는데, 데이터 패드(114a)는 LOG 배선(162)과 이격되어 있다. 다음, 보호막(115)이 데이터 패드(114a)를 포함하는 기판(110)을 덮고 있으며, 보호막(115)은 게이트 절연막(113)과 함께 더미 패드(164)와 LOG 배선(162)을 각각 드러내는 제 1 및 제 2 콘택홀(115a, 115b)을 가진다. 또한, 보호막(115)은 데이터 패드(114a)와 LOG 배선(162) 및 더미 패드(164)의 일끝을 노출한다. 이어, 보호막(115) 상부에는 도전 패턴(116)이 형성되어 있으며, 도전 패턴(116)은 제 1 콘택홀(115a)을 통해 더미 패드(164)와 연결되고 제 2 콘택홀(115b)을 통해 LOG 배선(162)과 연결된다. 따라서, 더미 패드(164)와 LOG 배선(162)이 전기적으로 연결되도록 한다. 여기서는, 도전 패턴(116)이 콘택홀(115a, 115b)을 통해 더미 패드(164) 및 LOG 배선(162)과 연결되는 경우에 대하여 설명하였으나, 콘택홀(115a, 115b)을 형성하지 않고 레이저를 이용하여 도전 패턴(116)을 더미 패드(164) 및 LOG 배선(162)과 단락시킬 수도 있다.5 is a cross-sectional view taken along the line V-V in FIG. 4, and FIG. 6 is a cross-sectional view taken along the line VI-VI in FIG. 4. As illustrated, a plurality of LOG lines 162 and dummy pads 164 are formed on the transparent insulating substrate 110. The LOG wiring 162 and the dummy pad 164 are made of the same material in the same process as the gate wiring (not shown). Subsequently, a gate insulating layer 113 is formed to cover the LOG wiring 162 and the dummy pad 164, and the gate wiring 162 and the dummy pad 164 are connected to the gate signal transmission wiring 148 at the gate. The insulating film 113 is removed to expose the LOG wiring 162 and the dummy pad 164. A data pad 114a connected to a data line (not shown) is formed on the gate insulating layer 113, and the data pad 114a is spaced apart from the LOG line 162. Next, the passivation layer 115 covers the substrate 110 including the data pads 114a. The passivation layer 115 together with the gate insulating layer 113 exposes the dummy pad 164 and the LOG wiring 162, respectively. It has the 1st and 2nd contact hole 115a, 115b. In addition, the passivation layer 115 exposes one end of the data pad 114a, the LOG wiring 162, and the dummy pad 164. Next, a conductive pattern 116 is formed on the passivation layer 115, and the conductive pattern 116 is connected to the dummy pad 164 through the first contact hole 115a and through the second contact hole 115b. It is connected to the LOG wiring 162. Therefore, the dummy pad 164 and the LOG wiring 162 are electrically connected to each other. Here, the case in which the conductive pattern 116 is connected to the dummy pad 164 and the LOG wiring 162 through the contact holes 115a and 115b has been described, but the laser is not formed without forming the contact holes 115a and 115b. The conductive pattern 116 may be short-circuited with the dummy pad 164 and the LOG wiring 162 by use.
노출된 데이터 패드(114a)는 데이터 TCP(140)의 데이터 출력 단자(146)와 연결되고, LOG 배선(162)과 더미 패드(164)는 데이터 TCP(140)의 게이트 신호 전송배선(148)과 연결된다. The exposed data pad 114a is connected to the data output terminal 146 of the data TCP 140, and the LOG wiring 162 and the dummy pad 164 are connected to the gate signal transmission wiring 148 of the data TCP 140. Connected.
본 발명에서, 더미 패드(164)에는 도전 패턴(116)을 통해 연결된 LOG 배선(162)과 동일한 신호가 인가된다. 이때, 더미 패드(164)와 이에 연결된 LOG 배선(162)에 인가되는 신호는 게이트 하이 전압 신호(VGH)와 게이트 로우 전압 신호(VGL)일 수 있다. 따라서, 도 6에서와 같이, 데이터 패드(114a)에 인접한 영역(E)의 LOG 배선(162)과 게이트 신호 전송배선(148) 사이에 접촉 불량이 발생하더라도, 데이터 패드(114a)와 떨어져 있는 영역(F)에 위치한 더미 패드(164)와 게이트 신호 전송배선(148)은 접촉이 잘 되므로, 더미 패드(164)를 통해 신호를 전달 함으로써 정상적인 화면을 표시할 수 있다.In the present invention, the same signal as that of the LOG wiring 162 connected through the conductive pattern 116 is applied to the dummy pad 164. In this case, the signal applied to the dummy pad 164 and the LOG wiring 162 connected thereto may be a gate high voltage signal V GH and a gate low voltage signal V GL . Therefore, as shown in FIG. 6, even if a contact failure occurs between the LOG wiring 162 and the gate signal transmission wiring 148 in the area E adjacent to the data pad 114a, the area away from the data pad 114a. Since the contact between the dummy pad 164 and the gate signal transmission wiring 148 located at (F) is well contacted, a normal screen may be displayed by transmitting a signal through the dummy pad 164.
본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다. The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.
본 발명에 따른 라인 온 글래스형 액정표시장치에서는 데이터 패드에 인접한 LOG 배선과 동일한 신호를 받는 더미 패드를 형성하여 이를 LOG 배선과 연결함으로써, 데이터 패드와 인접한 LOG 배선에서 접촉 불량이 발생하더라도 신호의 단선을 방지하고 정상적인 화면을 표시할 수 있다. In the line-on-glass type liquid crystal display according to the present invention, by forming a dummy pad that receives the same signal as the LOG wiring adjacent to the data pad and connecting the same to the LOG wiring, disconnection of the signal even if a bad contact occurs in the LOG wiring adjacent to the data pad. Can be prevented and a normal screen can be displayed.
도 1은 종래의 라인 온 글래스 방식을 이용한 액정표시장치를 개략적으로 도시한 도면.1 is a view schematically showing a liquid crystal display device using a conventional line on glass method.
도 2는 도 1에서 C 영역을 확대한 도면.FIG. 2 is an enlarged view of region C in FIG. 1. FIG.
도 3은 도 2에서 III-III선을 따라 자른 단면도.3 is a cross-sectional view taken along the line III-III of FIG. 2.
도 4는 본 발명에 따른 라인 온 글래스형 액정표시장치를 도시한 도면.4 is a diagram illustrating a line on glass type liquid crystal display device according to the present invention;
도 5는 도 4에서 V-V선을 따라 자른 단면도.5 is a cross-sectional view taken along the line V-V in FIG. 4.
도 6은 도 4에서 VI-VI선을 따라 자른 단면도. 6 is a cross-sectional view taken along the line VI-VI in FIG. 4.
< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>
114a : 데이터 패드 115a : 제 1 콘택홀114a: data pad 115a: first contact hole
115b : 제 2 콘택홀 116 : 도전 패턴115b: second contact hole 116: conductive pattern
140 : 데이터 TCP 146 : 데이터 출력 단자140: data TCP 146: data output terminal
148 : 게이트 신호 전송배선 162 : LOG 배선148: gate signal transmission wiring 162: LOG wiring
164 : 더미 패드 164: Dummy Pads
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030099991A KR101033119B1 (en) | 2003-12-30 | 2003-12-30 | line on glass-type liquid crystal display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030099991A KR101033119B1 (en) | 2003-12-30 | 2003-12-30 | line on glass-type liquid crystal display device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050068502A true KR20050068502A (en) | 2005-07-05 |
KR101033119B1 KR101033119B1 (en) | 2011-05-11 |
Family
ID=37259055
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030099991A KR101033119B1 (en) | 2003-12-30 | 2003-12-30 | line on glass-type liquid crystal display device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101033119B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130062819A (en) * | 2011-12-05 | 2013-06-13 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN110346994A (en) * | 2019-07-23 | 2019-10-18 | 昆山国显光电有限公司 | Array substrate and display panel |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101307260B1 (en) * | 2012-03-29 | 2013-09-10 | 엘지디스플레이 주식회사 | Line on glass type liquid crystal display device and method of fabricating the same |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4119932B1 (en) * | 2007-02-05 | 2008-07-16 | 芝浦メカトロニクス株式会社 | Liquid crystal supply device |
-
2003
- 2003-12-30 KR KR1020030099991A patent/KR101033119B1/en active IP Right Grant
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130062819A (en) * | 2011-12-05 | 2013-06-13 | 엘지디스플레이 주식회사 | Liquid crystal display device |
CN110346994A (en) * | 2019-07-23 | 2019-10-18 | 昆山国显光电有限公司 | Array substrate and display panel |
CN110346994B (en) * | 2019-07-23 | 2022-07-08 | 昆山国显光电有限公司 | Array substrate and display panel |
Also Published As
Publication number | Publication date |
---|---|
KR101033119B1 (en) | 2011-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100763408B1 (en) | liquid crystal display devices | |
KR100391843B1 (en) | packaging method of liquid crystal displays and the structure thereof | |
JP4093258B2 (en) | Electro-optical device and electronic apparatus | |
KR100381052B1 (en) | Tape Carrier Package with Window and Liquid Crystal Display Device containing the TCP | |
JP2005536768A (en) | Liquid crystal display | |
KR100293982B1 (en) | LCD panel | |
KR100487358B1 (en) | Liquid crystal display panel of line on glass type and method of fabricating the same | |
KR100356988B1 (en) | Liquid Crystal Display Device and Method of Fabricating the same | |
JP2004138704A (en) | Display body structure, method for manufacturing the same and electronic equipment | |
KR20050003497A (en) | Chip on glass type Liquid Crystal Display Device | |
KR100943284B1 (en) | Pad structure of chip on glass package liquid crystal display device | |
KR20070080049A (en) | Signal transmission film and display device including the same | |
KR100831300B1 (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
KR101033119B1 (en) | line on glass-type liquid crystal display device | |
KR100734232B1 (en) | method for fabricating liquid crystal display device | |
KR101394920B1 (en) | Chip on glass type liquid crystal display device | |
JP4218734B2 (en) | Electro-optical device and electronic apparatus | |
JP2877621B2 (en) | Liquid crystal display | |
KR100999010B1 (en) | line on glass-type liquid crystal display device | |
JP4626694B2 (en) | Electro-optical device and electronic apparatus | |
KR100767362B1 (en) | Liquid crystal display | |
KR20030095905A (en) | Liquid crystal panel of line on glass type and method of fabricating the same | |
KR100679514B1 (en) | Liquid crystal display device | |
KR101060772B1 (en) | Line on Glass Liquid Crystal Display | |
KR100912693B1 (en) | Liquid Crystal Display Device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20170320 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20190318 Year of fee payment: 9 |