KR20050066712A

KR20050066712A - 액정 표시 장치

Info

Publication number: KR20050066712A
Application number: KR1020030098059A
Authority: KR
Inventors: 박희영
Original assignee: 엘지.필립스 엘시디 주식회사
Priority date: 2003-12-27
Filing date: 2003-12-27
Publication date: 2005-06-30
Also published as: KR101035915B1

Abstract

본 발명은 씰 패턴이 형성되는 링크 배선부의 구조를 변경하여 씰 패턴을 단차를 없애 들뜸 현상을 방지한 액정 표시 장치에 관한 것으로, 표시부 및 그 외곽의 비표시부가 정의된 제 1 및 제 2 기판과, 상기 표시부 내부의 상기 제 1 기판 상에 서로 수직으로 교차하는 복수개의 게이트 배선과 데이터 배선과, 상기 제 1 기판 상의 비표시부에 상기 게이트 배선들 및 데이터 배선들에 각각 구동 신호를 인가하는 게이트 패드부 및 데이터 패드부와, 상기 게이트 배선과 상기 게이트 패드부를 연결하는 게이트 링크 배선과, 상기 데이터 배선과 상기 데이터 패드부를 연결하는 데이터 링크 배선과, 상기 씰 패턴이 지나가는 하부에 상기 게이트 링크 배선을 덮으며, 상기 인접한 게이트 링크 배선간에 홀을 구비하여 형성된 보호막과, 상기 제 1 및 제 2 기판 사이에 위치하며, 상기 표시부 및 비표시부의 경계부에 상기 게이트 링크 배선들 및 데이터 링크 배선들을 지나가는 씰 패턴 및 상기 보호막 홀 하부에 형성된 반도체층을 구비하여 이루어짐을 특징으로 한다.

Description

액정 표시 장치{Liquid Crystal Display Device}

본 발명은 액정 표시 장치에 관한 것으로 특히, 씰 패턴이 형성되는 링크 배선부의 구조를 변경하여 씰 패턴을 단차를 없애 들뜸 현상을 방지한 액정 표시 장치에 관한 것이다.

이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치를 설명하면 다음과 같다.

도 1은 일반적인 액정 표시 장치에 대한 단면도이다.

도 1에 도시한 바와 같이, 액정 표시 장치는 화상이 표현되는 제 1 영역(A)과 제 1 영역(A)에 신호를 인가하기 위해 구동 회로와 연결되는 패드(도시하지 않음)가 위치하는 제 2 영역(B)으로 나누어진다.

제 1 영역(A)에서 하부의 하부 기판은 투명한 제 1 기판(10) 위에 금속과 같은 도전 물질로 이루어진 게이트 전극(11)이 형성되어 있고, 그 위에 실리콘 질화막(SiNx)이나 실리콘 산화막(SiO2)으로 이루어진 게이트 절연막(12)이 게이트 전극(11)을 덮고 있다. 게이트 전극(11) 상부의 게이트 절연막(12) 위에는 비정질 실리콘으로 이루어진 액티브층(13)이 형성되어 있으며, 그 위에 불순물이 도핑된 비정질 실리콘으로 이루어진 오믹 콘택층(14)이 형성되어 있다.

오믹 콘택층(14) 상부에는 금속과 같은 도전 물질로 이루어진 소스 및 드레인 전극(15a, 15b)이 형성되어 있는데, 소스 및 드레인 전극(15a, 15b)은 게이트 전극(11)과 함께 박막 트랜지스터(T)를 이룬다.

도시하지 않았지만, 게이트 전극(11)은 게이트 배선과 연결되어 있고, 소스 전극(15a)은 데이터 배선과 연결되어 있으며, 게이트 배선과 데이터 배선은 서로 직교하여 화소 영역을 정의한다.

이어, 소스 및 드레인 전극(15a, 15b) 위에는 실리콘 질화막이나 실리콘 산화막 또는 유기 절연막으로 이루어진 보호막(16)이 형성되어 있으며, 보호막(16)은 드레인 전극(15b)을 드러내는 콘택홀(16c)을 가진다.

보호막(16) 상부의 화소 영역에는 투명 도전 물질로 이루어진 화소 전극(17)이 형성되어 있고, 화소 전극(17)은 콘택홀(16c)을 통해 드레인 전극(15b)과 연결되어 있다.

한편, 제 1 기판(10) 상부에는 제 1 기판(10)과 일정 간격을 가지고 이격되어 있는 투명한 제 2 기판(20)이 배치되어 있고, 제 2 기판(20)의 안쪽면에는 블랙 매트릭스(21)가 박막 트랜지스터(T)와 대응되는 위치에 형성되어 있는데, 도시하지 않았지만 블랙 매트릭스(21)는 화소 전극(17) 이외의 부분도 덮고 있다. 블랙 매트릭스(21) 하부에는 컬러필터(22)가 형성되어 있는데, 컬러필터(22)는 적, 녹, 청의 색이 순차적으로 반복되어 있으며, 하나의 색이 하나의 화소 영역에 대응된다. 컬러필터(22) 하부에는 투명한 도전 물질로 이루어진 공통 전극(23)이 형성되어 있다.

그리고, 두 기판(10, 20) 사이에는 액정층(30)이 주입되어 있다.

여기서, 제 1 기판(10) 상의 게이트 절연막(12)과 보호막(16) 및 제 2 기판(20)의 공통 전극(23)은 제 2 영역(B)까지 연장되어 있고, 제 2 영역(B)의 제 1 기판(10)과 제 2 기판(20) 사이에는 액정 주입을 위한 갭을 형성하고 주입된 액정의 누설을 방지하는 씰 패턴(seal pattern)(40)이 형성되어 있다.

이러한 액정 표시 장치는 박막 트랜지스터와 화소 전극이 배열된 하부의 하부 기판을 제조하는 공정과 컬러필터 및 공통 전극을 포함하는 상부의 상부 기판을 제조하는 공정, 그리고 제조된 두 기판의 배치와 액정 물질의 주입 및 봉지, 편광판 부착으로 이루어진 액정 셀(cell) 공정에 의해 형성된다.

한편, 액정 표시 장치는 박막 트랜지스터를 구동시키기 위한 구동부를 더 포함한다.

구동부는 액정 표시 장치의 배선에 신호를 인가하기 위한 구동 회로(이하 드라이버 IC(driver integrated circuit)라고 함)를 포함하며, 드라이버 IC를 액정 표시 장치에 실장(packaging)시키는 방법에 따라, 칩 온 글래스(COG : chip on glass), 테이프 캐리어 패키지(TCP : tape carrier package), 칩 온 필름(COF : chip on film) 등으로 나누어진다.

이 중 COG 방식은 액정 표시 장치의 하부 기판에 드라이버 IC를 접착시켜, 드라이버 IC의 출력 전극을 하부 기판 상의 배선 패드에 직접 연결하는 방법으로써, 구조가 간단하여 공정이 단순하고, 제조 비용이 적게 드는 장점이 있다.

도 2는 종래의 COG 방식 액정 표시 장치의 평면도이다.

도 2와 같이, 종래의 COG 방식의 액정 표시 장치는 하부 기판(50)과 상부 기판(60)을 포함하는데, 하부 기판(50)이 상부 기판(60)에 비해 넓은 면적을 가진다. 두 기판(50, 60) 사이의 외곽에는 씰 패턴(70)이 형성되어 있으며, 두 기판(50, 60) 사이의 씰 패턴(70) 내에는 도시하지 않았지만 액정이 주입되어 있다. 씰 패턴(70)에 의해 구분되는 내부 영역은 화상이 표시되는 화소부(51)로서, 다수의 게이트 배선(52)과 데이터 배선(53)이 교차하여 화소 영역을 정의하고, 게이트 배선(52)과 데이터 배선(53)이 교차하는 부분에는 박막 트랜지스터(도시하지 않음)가 위치한다.

다음, 하부 기판(50)의 좌측 및 상측 외곽에는 게이트 배선(52) 및 데이터 배선(53)과 각각 연결되는 게이트 및 데이터 링크 배선(54, 55)이 형성되어 있으며, 게이트 및 데이터 링크 배선(54, 55)의 한쪽 끝은 하부 기판(50) 상에 실장된 게이트 드라이버 IC(81) 및 데이터 드라이버 IC(82)와 각각 연결되어 있다. 게이트 드라이버 IC(81) 및 데이터 드라이버 IC(82)는 에프피씨(FPC : flexible printed circuit)(도시하지 않음)를 통해 외부의 인쇄회로기판(PCB : printed circuit board)(도시하지 않음)과 각각 연결되어 있다.

상기 인쇄회로기판(PCB)은 기판 상에 집적회로와 같은 다수의 소자가 형성되어 있어, 액정 표시 장치를 구동시키기 위한 여러 가지 제어신호 및 데이터 신호 등을 생성한다. 이때, 인쇄회로기판은 게이트부와 데이터부로 각각 형성될 수 있는데, 이들은 FPC에 의해 서로 연결되어 게이트 신호와 데이터 신호가 유기적으로 연결되도록 함으로써, 신호를 공급하도록 한다.

앞서 언급한 바와 같이, 씰 패턴(70)은 액정 주입을 위한 갭을 형성하고 주입된 액정의 누설을 방지하는 역할을 한다. 이러한 씰 패턴(70)의 형성은 열경화성 수지를 하부 기판(50) 상에 일정한 패턴으로 형성한 다음, 하부 기판(50)과 상부 기판(60)을 배치하고 가압 경화하여 두 기판(50, 60)을 합착시킴으로써 이루어진다.

그런데, 앞서 도 1에 도시한 바와 같이 보호막(도 1의 16)은 하부 기판(도 1의 10) 전면에 형성되어 씰 패턴(도 1의 40) 하부에도 위치하게 된다. 최근에는 액정 표시 장치의 개구율을 향상시키기 위해 보호막을 벤조사이클로부틴(Benzo-cyclobutene : BCB)과 같이 저유전 상수를 가지는 유기 절연막으로 형성하는데, BCB와 같은 유기 절연막으로 보호막을 형성할 경우, 이러한 유기 절연막은 씰 패턴과의 접착성이 좋지 않기 때문에, 보호막 상부에서 씰 패턴의 터짐과 같은 현상이 유발될 수 있다.

따라서, 보호막을 유기 절연막으로 형성할 때, 이러한 문제를 방지하기 위해서는 씰 패턴이 형성되는 부분의 보호막을 제거해 주어야 한다.

한편, 최근 드라이버 IC를 하부 기판 상에 형성하는 COG 방식에서는 FPC의 구조와 제조 공정을 간소화하기 위해, 하부 기판 상에서 게이트 드라이버 IC와 데이터 드라이버 IC를 연결하는 배선 온 글라스(lines on glass : 이하 LOG라고 함) 방법이 제안되어 이용되고 있다.

도 3은 종래의 LOG A 방식 액정 표시 장치의 평면도이다.

도 3의 종래의 LOG A 방식의 액정 표시 장치는 LOG 배선 패턴 부분을 제외하면 앞선 도 2에 도시된 것과 동일하므로, 동일한 부분에 대해 동일한 부호를 부여하고 이에 대한 설명은 생략하기로 한다.

도 3과 같이, 종래의 LOG A 방식의 액정 표시 장치의 하부 기판(50) 상부에 게이트 드라이버 IC(81)와 데이터 드라이버 IC(82)를 연결하는 LOG 배선 패턴(90)이 다수 개 형성되어 있다. 이러한 LOG 배선 패턴(90)들은 게이트 구동부와 데이터 구동부를 FPC로 연결하던 것을 대신함으로써, 제조 공정을 간소화하며 비용을 절감할 수 있다.

일반적으로 FPC는 구리를 이용하여 이루어지는데, 구리는 금속 물질 중 비저항이 매우 작은 물질이다. 따라서, FPC를 대신하는 LOG 배선 패턴(90) 또한 저항이 작은 물질로 이루어져야 하며, 패턴의 폭은 넓고 길이는 짧게 하는 것이 좋다.

비교적 저항이 작은 물질로는 알루미늄이나 알루미늄 합금 물질이 있는데, 최근 화면이 대형화되면서 알루미늄이나 알루미늄 합금을 이용하여 게이트 배선을 형성하여 신호 지연을 방지하고 있다. 따라서, LOG 배선 패턴(90)의 저항을 작게 하면서 공정수를 감소시키기 위해, LOG 배선 패턴(90)을 게이트 배선과 같은 공정에서 형성할 수 있다. 그런데, 이러한 알루미늄계 물질은 화학 약품 등에 의해 영향을 받아 쉽게 부식될 수 있으므로, 주로 알루미늄이나 알루미늄 합금 상부에 몰리브덴(Mo)과 같은 금속층을 더 형성하는 것이 좋다.

한편, 도시한 바와 같이 LOG 배선 패턴(90)의 저항을 감소시키기 위해 LOG 배선 패턴(90)을 최소한의 길이로 형성할 때, LOG 배선 패턴(90) 또한 씰 패턴(70)과 중첩되는 부분이 생기게 되므로, 보호막(도시하지 않음)을 유기 절연막으로 형성할 경우 씰 패턴(70)이 위치하는 부분의 보호막을 제거해야 한다.

도 4는 종래의 LOG-B 방식 액정 표시 장치를 나타낸 평면도이며, 도 5는 도 4의 E 부위를 확대한 평면도이다.

도 4와 같이, 종래의 LOG-B 방식의 액정 표시 장치는 도 3을 통해 기술한 LOG-A 방식과 거의 유사하나, 확대된 도면 도 5에서 도시하는 바와 같이, 서로 인접한 제 1, 제 2 게이트 패드부(P) 각각의 최종 링크 배선과 최초 링크 배선이 소오스/드레인 금속 물질로 서로 전기적으로 연결되어, 인접한 제 1, 제 2 게이트 패드부(P)간 신호가 전달되게 함으로써, 상기 게이트 드라이버 IC(81)에 구동 신호를 인가하는 게이트 PCB를 외부에 실장하지 않고, 게이트 PCB를 액정 패널 내부로 내장이 가능하게 한 것이다.

그러나, 이 경우, 서로 이격된 게이트 드라이버 IC(81)들 및 그 사이에 대응되는 링크 배선부(E)에 씰 패턴의 단차가 발생하여 씰 패턴이 수평하게 접착되어 있지 않고, 일부 떨어지는 들뜸 현상이 일어난다.

이를 게이트 패드부 및 인접한 게이트 패드부들 사이의 링크 배선부의 단면을 통해 자세히 살펴본다.

도 6은 도 5의 I~I' 선상의 구조 단면도이고, 도 7은 도 5의 Ⅱ~Ⅱ' 선상의 구조 단면도이다. 여기서는, 게이트 드라이버 IC가 형성되기 전 게이트 패드 배선이 형성된 모습을 나타낸다.

도 6을 통해, 게이트 패드부(P)에 대응되는 링크 배선부를 살펴보면 다음과 같다.

씰 패턴(70) 형성부위를 지나는 두 개의 인접한 게이트 링크 배선(54) 사이에는 하부 기판(50)과의 씰 패턴(70)의 접착력을 좋게 하기 위해 소정 폭으로 보호막 홀(95a)을 형성하여, 하부 기판을 노출시킨다.

따라서, 상기 게이트 패드부(P)에 대응되는 링크 배선부의 형성 방법을 자세히 살펴보면 다음과 같다.

먼저, 하부 기판(미도시) 상에 소정의 간격 이격된 게이트 링크 배선(54)을 형성한다.

이어, 상기 게이트 링크 배선(54) 상부에 기판 전면에 차례로 게이트 절연막(56), 보호막(57)을 증착한다.

이어, 상기 게이트 링크 배선(54)이 노출되지 않는 폭으로 상기 보호막(57)을 선택적으로 제거하여 보호막 홀을 형성한다. 이러한 보호막 홀(95a) 형성시 게이트 절연막(56)까지 식각되는 이유는 상기 보호막(57)은 저유전율을 유지하기 위해 그 두께를 타층에 비해 두껍게 하여 형성하는데, 이러한 보호막(57)을 일정한 두께로 소정 폭으로 식각하기 위해서는 과식각이 일어나며, 이 때, 상기 게이트 절연막(56)까지 식각되어지는 것이다. 이 때의 상기 게이트 절연막(56) 성분은 실리콘 질화막(SiNx), 실리콘 산화막(SiOx) 등의 무기 절연막이다.

이러한 상술한 공정은 모두 하부 기판 상에 박막 트랜지스터 어레이 형성시 이루어지는 것이다.

이와 같이, 하부 기판(50) 상에 박막 트랜지스터 어레이 형성 공정을 완료한 후, 이와 대칭되는 상부 기판(60) 상에 칼라 필터 어레이 형성 공정을 완료한 후에는 합착 공정을 진행하는 데, 상부 기판(50) 또는 하부 기판(60)의 일측에 스페이서를 형성하고, 타측에 씰 패턴(70)을 형성시킨 후, 두 기판(50, 60)을 가압, 합착하여 상기 씰 패턴(70)이 보호막 홀(95a) 내부로 스며들게 한다.

도 7과 같이, 인접한 게이트 패드부(P)들 사이에 부위(H)에 대응되는 링크 배선부를 살펴보면 다음과 같다.

상기 인접한 게이트 패드부(P)들 사이의 영역(H)에 대응되는 링크 배선부에는 게이트 링크 배선(54)이 위치하지 않는 부위로, 상기 씰 패턴(70) 형성 부위를 넘어 소오스/드레인 전극 물질(100)이 형성되며, 마찬가지로, 하부 기판(50)과의 씰 패턴(70)의 접착력을 좋게 하기 위해 소정 폭으로 상부의 보호막(57)을 식각하여 보호막 홀(95b)을 형성한다.

따라서, 상기 인접한 게이트 패드부(P)들 사이에 부위(H)에 대응되는 링크 배선부의 형성 방법은 다음과 같다.

먼저, 하부 기판(미도시) 전면에 차례로 게이트 절연막(56)을 증착한다.

이어, 반도체층(80), 소오스/드레인 전극 물질(100)을 차례로 증착한다.

이어, 보호막(57)을 증착한다.

이어, 상기 보호막(57)을 선택적으로 제거하여 보호막 홀을 형성한다. 이와 같이, 보호막 홀(95b) 형성시 소오스/드레인 전극 물질(100)까지 식각되는 이유는 상기 보호막(57)은 저유전율을 유지하기 위해 그 두께를 타층에 비해 두껍게 하여 형성하는데, 이러한 보호막(57)을 일정한 두께로 소정 폭으로 식각하기 위해서는 과식각이 일어나며, 이 때, 상기 소오스/드레인 전극 물질(100)까지 식각되어지는 것이다. 이 경우 상기 반도체층(80)은 보호막 홀(95b) 형성시 식각 스토퍼(etch stopper)로 기능하여 그 이하의 막으로 식각이 일어남을 방지하는 역할을 한다.

마찬가지로, 이러한 상술한 공정은 모두 하부 기판 상에 박막 트랜지스터 어레이 형성시 동시에 이루어지는 것이다.

이와 같이, 하부 기판(50) 상에 박막 트랜지스터 어레이 형성 공정을 완료한 후, 이와 대칭되는 상부 기판(60) 상에 칼라 필터 어레이 형성 공정을 완료한 후에는 합착 공정을 진행하는 데, 상부 기판(60) 또는 하부 기판(50)의 일측에 스페이서를 형성하고, 타측에 씰 패턴(70)을 형성시킨 후, 두 기판(50, 60)을 가압, 합착하여 상기 씰 패턴(70)이 보호막 홀(95b) 내부로 스며들게 한다.

도 6 및 도 7과 같이, 보호막 홀(95a, 95b)을 형성한 후, 상기 보호막 홀(95a, 95b) 내부로 씰 패턴(70)을 스며들게 할 때, 상기 게이트 패드부(P)에 대응되는 링크 배선부는, 보호막 홀(95a)이 상기 게이트 패드부(P)들 사이의 보호막 홀(95b)에 비해 게이트 절연막(56)이 더 제거되기 때문에 보다 깊은 두께로 형성되어, 상기 보호막 홀(95a) 내에 스며드는 씰 패턴(70)의 양이 많기 때문에 보호막(57) 상부에 남아있는 씰 패턴(70)이 상기 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부에 비해 적은 양 남아있게 된다.

이와 같이, 상기 게이트 패드부(P)와 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부를 지나는 씰 패턴(70)의 단차가 발생하여, 들뜸 현상이 일어나게 된다.

상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.

패드부와 인접한 패드부 사이의 영역에 대응되는 링크 배선부를 지나는 씰 패턴에 단차가 발생하여 들뜸 현상이 발생한다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 씰 패턴이 형성되는 링크 배선부의 구조를 변경하여 씰 패턴을 단차를 없애 들뜸 현상을 방지한 액정 표시 장치를 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 표시부 및 그 외곽의 비표시부가 정의된 제 1 및 제 2 기판과, 상기 표시부 내부의 상기 제 1 기판 상에 서로 수직으로 교차하는 복수개의 게이트 배선과 데이터 배선과, 상기 제 1 기판 상의 비표시부에 상기 게이트 배선들 및 데이터 배선들에 각각 구동 신호를 인가하는 게이트 패드부 및 데이터 패드부와, 상기 게이트 배선과 상기 게이트 패드부를 연결하는 게이트 링크 배선과, 상기 데이터 배선과 상기 데이터 패드부를 연결하는 데이터 링크 배선과, 상기 씰 패턴이 지나가는 하부에 상기 게이트 링크 배선을 덮으며, 상기 인접한 게이트 링크 배선간에 홀을 구비하여 형성된 보호막과, 상기 제 1 및 제 2 기판 사이에 위치하며, 상기 표시부 및 비표시부의 경계부에 상기 게이트 링크 배선들 및 데이터 링크 배선들을 지나가는 씰 패턴 및 상기 보호막 홀 하부에 형성된 반도체층을 구비하여 이루어짐에 그 특징이 있다.

상기 보호막 홀은 상기 게이트 링크 배선 사이의 간격보다 작다.

상기 반도체층은 상기 보호막 홀보다 넓은 폭으로 형성된다.

상기 보호막 홀 양측에 위치한 상기 반도체층 상부에는 소오스/드레인 전극 물질이 형성된다.

상기 반도체층은 상기 게이트 링크 배선 사이에 형성된다.

상기 반도체층은 상기 보호막 홀을 포함한 보호막 하부 전면에 형성된다.

상기 게이트 패드부와 게이트 패드부 사이의 영역에 대응되는 최인접 게이트 링크 배선들은 소오스/드레인 전극 물질에 의해 전기적으로 연결된다.

상기 보호막은 유기 절연막이다.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치를 상세히 설명하면 다음과 같다.

도 8은 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 9는 도 8의 F 부위를 확대한 평면도이다.

도 8과 같이, 본 발명의 액정 표시 장치는 하부 기판(150)과 상부 기판(160)을 포함하는데, 하부 기판(150)이 상부 기판(160)에 비해 패드부가 형성됨을 고려하여 넓은 면적을 가진다. 두 기판(150, 160) 사이의 외곽에는 씰 패턴(170)이 형성되어 있으며, 두 기판(150, 160) 사이의 씰 패턴(170) 내에는 도시하지 않았지만 액정이 주입되어 있다. 씰 패턴(170)에 의해 구분되는 내부 영역은 화상이 표시되는 화소부(151)로서, 다수의 게이트 배선(152)과 데이터 배선(153)이 교차하여 화소 영역을 정의하고, 게이트 배선(152)과 데이터 배선(153)이 교차하는 부분에는 박막 트랜지스터(도시하지 않음)가 위치한다.

다음, 하부 기판(150)의 좌측 및 상측 외곽에는 게이트 배선(152) 및 데이터 배선(153)과 각각 연결되는 게이트 및 데이터 링크 배선(154, 155)이 형성되어 있으며, 게이트 및 데이터 링크 배선(154, 155)의 한쪽 끝은 하부 기판(150) 상에 실장된 게이트 드라이버 IC(181) 및 데이터 드라이버 IC(182)와 각각 연결되어 있다.

그리고, 상기 데이터 드라이버 IC(182)만이 에프피씨(FPC : Flexible Printed Circuit)(도시하지 않음)를 통해 외부의 소오스 PCB(Printed Circuit Board)(도시하지 않음)와 각각 연결되어 있다.

상기 소오스 PCB는 기판 상에 집적회로와 같은 다수의 소자가 형성되어 있어, 액정 표시 장치를 구동시키기 위한 여러 가지 제어신호 및 데이터 신호 등을 생성한다.

그리고, 씰 패턴(170)은 액정 주입을 위한 갭을 형성하고 주입된 액정의 누설을 방지하는 역할을 한다. 이러한 씰 패턴(170)의 형성은 열경화성 수지를 하부 기판(150) 상에 일정한 패턴으로 형성한 다음, 하부 기판(150)과 상부 기판(160)을 배치하고 가압 경화하여 두 기판(150, 160)을 합착시킴으로써 이루어진다.

한편, 보호막은 하부 기판(150) 전면에 형성되어 씰 패턴(170) 하부에도 위치하게 된다. 최근에는 액정 표시 장치의 개구율을 향상시키기 위해 보호막을 벤조사이클로부틴(Benzo-cyclobutene : BCB)과 같이 저유전 상수를 가지는 유기 절연막으로 형성하는데, BCB와 같은 유기 절연막으로 보호막을 형성할 경우, 이러한 유기 절연막은 씰 패턴과의 접착성이 좋지 않기 때문에, 보호막 상부에서 씰 패턴의 터짐과 같은 현상이 유발될 수 있다. 따라서, 보호막을 유기 절연막으로 형성할 때, 이러한 문제를 방지하기 위해서는 보호막 홀을 형성하여 씰 패턴이 형성되는 부분의 보호막을 제거해 주어야 한다.

LOG-B 방식은 LOG-A 방식과 마찬가지로, 하부 기판(150) 상부에 게이트 드라이버 IC(181)와 데이터 드라이버 IC(182)를 연결하는 LOG 배선 패턴(190)이 다수 개 형성되어 있다. 이러한 LOG 배선 패턴(190)들은 종래의 게이트 PCB와 소오스 PCB를 FPC로 연결하던 것을 대신함으로써, 제조 공정을 간소화하며 비용을 절감할 수 있다.

일반적으로 FPC는 구리를 이용하여 이루어지는데, 구리는 금속 물질 중 비저항이 매우 작은 물질이다. 따라서, FPC를 대신하는 LOG 배선 패턴(190) 또한 저항이 작은 물질로 이루어져야 하며, 패턴의 폭은 넓고 길이는 짧게 하는 것이 좋다.

비교적 저항이 작은 물질로는 알루미늄이나 알루미늄 합금 물질이 있는데, 최근 화면이 대형화되면서 알루미늄이나 알루미늄 합금을 이용하여 게이트 배선을 형성하여 신호 지연을 방지하고 있다. 따라서, LOG 배선 패턴(190)의 저항을 작게 하면서 공정수를 감소시키기 위해, LOG 배선 패턴(190)을 게이트 배선과 같은 공정에서 형성할 수 있다. 그런데, 이러한 알루미늄계 물질은 화학 약품 등에 의해 영향을 받아 쉽게 부식될 수 있으므로, 주로 알루미늄이나 알루미늄 합금 상부에 몰리브덴(Mo)과 같은 금속층을 더 형성하는 것이 좋다.

한편, 도시한 바와 같이 LOG 배선 패턴(190)의 저항을 감소시키기 위해 LOG 배선 패턴(190)을 최소한의 길이로 형성할 때, LOG 배선 패턴(190) 또한 씰 패턴(170)과 중첩되는 부분이 생기게 되므로, 보호막(도시하지 않음)을 유기 절연막으로 형성할 경우 씰 패턴(170)이 위치하는 부분의 보호막을 제거해야 한다.

또한, 도 9와 같이, 본 발명의 액정 표시 장치는 LOG-B 방식으로, 서로 인접한 제 1, 제 2 게이트 패드부(P) 각각의 최종 링크 배선과 최초 링크 배선이 소오스/드레인 금속 물질로 서로 전기적으로 연결되어, 인접한 제 1, 제 2 게이트 패드부(P)간 신호가 전달되게 함으로써, 상기 게이트 드라이버 IC(181)에 구동 신호를 인가하는 게이트 PCB를 외부에 실장하지 않고, 게이트 PCB를 액정 패널 내부로 내장이 가능하게 한 것이다.

본 발명의 액정 표시 장치는 상기 게이트 패드부(P) 대응되는 링크 배선부와 인접한 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부의 패턴을 변경함으로써, 상기 링크 배선부를 지나게 되는 씰 패턴(170)의 단차를 없앴는데, 이를 게이트 패드부(P) 및 인접한 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부의 단면을 통해 자세히 살펴본다.

도 10은 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도이며, 도 11은 도 9의 Ⅳ~Ⅳ' 선상의 구조 단면도이다. 여기서는, 게이트 드라이버 IC가 형성되기 전 게이트 패드 배선이 형성된 모습을 나타낸다.

도 10을 통해, 게이트 패드부(P)에 대응되는 링크 배선부를 살펴보면 다음과 같다.

즉, 씰 패턴(170) 형성부위를 지나는 두 개의 인접한 게이트 링크 배선(154) 사이에는 하부 기판(150)과의 씰 패턴(170)의 접착력을 좋게 하기 위해 소정 폭으로 보호막 홀(195a)을 형성하되, 상기 보호막 홀(195a) 형성시 과식각을 방지하도록 보호막 홀(195a)이 형성되는 게이트 절연막 상에 에치 스토퍼(etch stopper) 기능을 갖는 반도체층(180)을 더 형성하여 둔다. 이 때, 상기 반도체층(180)과 소오스/드레인 전극 물질(200)을 동시에 증착이 이루어져 상기 반도체층(180) 상부에는 소오스/드레인 전극 물질(200)이 더 형성되어 있다. 그런데, 보호막 홀(195a) 내부에 상기 소오스/드레인 전극 물질(200)이 보호막 홀(195a)과 동일 폭으로 제거된 이유는 상기 보호막 홀(195a) 형성 공정시 보호막(157)을 과식각하며 공정이 진행되기 때문이다.

도 11과 같이, 인접한 게이트 패드부(P)들 사이에 부위(H)에 대응되는 링크 배선부를 살펴보면 다음과 같다.

상기 인접한 게이트 패드부(P)들 사이의 영역(H)에 대응되는 링크 배선부에는 게이트 링크 배선(154)이 위치하지 않는 부위로, 상기 씰 패턴(170) 형성 부위를 넘어 소오스/드레인 전극 물질(200)이 형성되며, 마찬가지로, 하부 기판(150)과의 씰 패턴(170)의 접착력을 좋게 하기 위해 소정 폭으로 상부의 보호막(157)을 식각하여 보호막 홀(195b)을 형성한다.

도 8 내지 도 11을 참고하여, 본 발명의 액정 표시 장치의 링크 배선부 형성 방법을 살펴보면 다음과 같다.

먼저, 하부 기판(150) 전면에 금속 물질을 증착한 후, 이를 선택적으로 제거하여 화소부(151) 내에서는 게이트 라인(152)을 형성하고, 링크 배선부에서는 이와 연결된 게이트 링크 배선(154)을, 패드부에서는 게이트 패드 배선(158)을 형성한다.

이어, 상기 게이트 링크 배선(154) 상부에 하부 기판(미도시) 전면에 차례로 게이트 절연막(156), 반도체층 형성층(180과 동일층)을 증착한다.

이어, 소오스/드레인 전극 물질층(200과 동일층)을 증착한 후, 회절 노광 마스크를 이용하여 상기 반도체층 형성층(180과 동일층) 및 소오스/드레인 전극 물질층(200과 동일층)을 패터닝한다. 이 때, 화소부(151)에서는 반도체층(미도시) 및 소오스/드레인 전극 및 데이터 라인(153)을 형성하고, 데이터 링크 배선부에서는 이와 연결된 데이터 링크 배선(155)을, 데이터 패드부에서는 데이터 패드 배선(미도시, 소오스 드라이버 IC(182)에 가려짐)을 형성한다. 이 때, 게이트 패드부(P)에 대응되는 링크 배선부에서는 상기 보호막 홀(195a)이 형성될 부위에 소오스/드레인 전극 물질(200) 및 반도체층(180)을 동일 폭으로 남겨두도록 패터닝한다.

이어, 상기 소오스/드레인 전극 물질(200)을 포함한 게이트 절연막(156) 상에 보호막(157)을 전면 증착한다.

이어, 상기 게이트 링크 배선(154)이 노출되지 않는 폭으로 상기 보호막(157)을 선택적으로 제거하여 보호막 홀(195a, 195b)을 형성한다. 이러한 보호막 홀(195a, 195b) 형성시 상기 반도체층(180)은 에치 스토퍼(etch stopper)로 기능하여, 과식각이 발생하여도 그 이하로 식각이 일어남을 방지한다. 여기서, 상기 반도체층(180) 상부에 형성되어 있던 소오스/드레인 전극 물질(200)은 상기 보호막 홀(195a, 195b) 형성시 상기 보호막(157)과 함께 동일한 폭으로 식각되어 제거된다.

이와 같이, 상기 게이트 패드부(P)에 대응되는 링크 배선부에 반도체층(180) 및 소오스/드레인 전극 물질(200)을 형성하여 두면, 이어 증착된 보호막(157)을 식각하는 보호막 홀(195a, 195b) 형성 공정시 형성된 보호막 홀(195a)의 두께가, 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부에 형성되는 보호막 홀(195b)의 두께와 거의 일치하여 씰 패턴(170)이 형성되는 링크 배선부 상에 단차가 발생하지 않게 된다. 여기서, 상기 에치 스토퍼 기능을 하는 반도체층(180)만 형성하지 않고, 소오스/드레인 전극 물질(200)까지 그 상부에 형성하는 이유는 상기 반도체층(180)과 소오스/드레인 전극 물질(200)이 동시에 증착 공정이 이루어지기 때문이다. 이와 같이, 동일한 증착 공정으로 상기 반도체층(180)과 함께 형성된 소오스/드레인 전극 물질(200)은 보호막 홀(195a, 195b) 형성 공정시 보호막(157)과 함께 제거되는 부분이다.

상술한 공정은 모두 하부 기판 상에 박막 트랜지스터 어레이 형성시 동시에 이루어지는 것이다.

이와 같이, 하부 기판(150) 상에 박막 트랜지스터 어레이 형성 공정을 완료한 후, 이와 대칭되는 상부 기판(160) 상에 칼라 필터 어레이 형성 공정을 완료한 후에는 합착 공정을 진행하는 데, 상부 기판(160) 또는 하부 기판(150)의 일측에 스페이서(미도시)를 형성하고, 타측에 씰 패턴(170)을 형성시킨 후, 두 기판(150, 160)을 가압, 합착하면 상기 씰 패턴(170)이 상기 보호막 홀(195a, 195b) 내부로 동일한 두께로 스며들게 된다.

따라서, 본 발명의 액정 표시 장치는 상기 게이트 패드부(P)에 대응되는 링크 배선부와 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부에 각각 거의 유사한 두께로 보호막 홀이 형성되어 씰 패턴(170)의 단차가 부위별로 거의 발생하지 않게 되어 안정하게 상하부 기판(160, 150)이 합착되게 된다.

여기서, 상기 보호막(157)은 BCB, 포토 아크리과 같은 유기 절연막이다.

도 12는 본 발명의 액정 표시 장치의 다른 실시예에 따라 도 9의 Ⅲ~Ⅲ' 선상을 나타낸 구조 단면도이며, 도 13은 다른 실시예에 따라 도 10의 Ⅳ~Ⅳ' 선상을 나타낸 구조 단면도이다.

도 12와 같이, 본 발명의 액정 표시 장치의 다른 실시예는 게이트 패드부(P)에 대응되는 링크 배선부에 있어서, 게이트 패드부들 사이의 영역(H)에 대응되는 링크 배선부와 같이, 반도체층(180)과 소오스/드레인 전극 물질(200)의 패터닝 공정시 별도의 패터닝을 하지 않고, 그대로 남겨둔 것이다. 그 외에는 상술한 도 10 및 도 11에서 설명한 실시예와 동일하므로, 동일한 부분에 대해 동일한 부호를 부여하고 이에 대한 설명은 생략하기로 한다.

다른 실시예에서도 상술한 실시예와 마찬가지로, 상기 보호막 홀(195a) 부위의 두께가 상기 보호막(157), 소오스/드레인 전극 물질(200)이 제거된 정도로, 동일한 단차 개선 효과를 얻을 수 있다.

상기와 같은 본 발명의 액정 표시 장치는 다음과 같은 효과가 있다.

게이트 패드부에 대응되는 링크 배선부의 보호막 홀이 형성될 부위에, 반도체층과 소오스/드레인 전극 물질을 더 증착하여 두어, 이후 보호막 홀 형성을 위한 식각시 상기 반도체층이 에치 스토퍼로 기능하여 게이트 패드부간 사이의 영역에 대응된 링크 배선부와의 씰 패턴 단차를 방지할 수 있다.

이와 같은 씰 패턴 단차 방지는 씰 패턴 주위의 갭을 없애 들뜸 현상을 방지함으로써, 수율 상승 및 액정 표시 장치의 품질 수준을 개선한다.

도 1은 일반적인 액정 표시 장치의 단면도

도 2는 종래의 COG 방식 액정 표시 장치의 평면도.

도 3은 종래의 LOG-A 방식 액정 표시 장치의 평면도.

도 4는 종래의 LOG-B 방식 액정 표시 장치의 문제점을 나타낸 평면도.

도 5는 도 4의 E 부위를 확대한 평면도

도 6은 도 5의 I~I' 선상의 구조 단면도

도 7은 도 5의 Ⅱ~Ⅱ' 선상의 구조 단면도

도 8은 본 발명의 액정 표시 장치를 나타낸 평면도

도 9는 도 8의 F 부위를 확대한 평면도

도 10은 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도

도 11은 도 9의 Ⅳ~Ⅳ' 선상의 구조 단면도

도 12는 다른 실시예에 따라 도 9의 Ⅲ~Ⅲ' 선상을 나타낸 구조 단면도

도 13은 다른 실시예에 따라 도 10의 Ⅳ~Ⅳ' 선상을 나타낸 구조 단면도

*도면의 주요 부분에 대한 부호 설명*

150 : 하부 기판 151 : 화소부

152 : 게이트 배선 153 : 데이터 배선

154 : 게이트 링크 배선 155 : 데이터 링크 배선

156 : 게이트 절연막 157 : 보호막

158 : 게이트 패드 배선 160 : 상부 기판

170 : 씰 패턴 180 : 반도체층

181 : 게이트 드라이버 IC 182 : 소오스 드라이버 IC

190 : LOG 배선 패턴 200 : 소오스/드레인 전극 패턴

Claims

표시부 및 그 외곽의 비표시부가 정의된 제 1 및 제 2 기판;

상기 표시부 내부의 상기 제 1 기판 상에 서로 수직으로 교차하는 복수개의 게이트 배선과 데이터 배선;

상기 제 1 기판 상의 비표시부에 상기 게이트 배선들 및 데이터 배선들에 각각 구동 신호를 인가하는 게이트 패드부 및 데이터 패드부;

상기 게이트 배선과 상기 게이트 패드부를 연결하는 게이트 링크 배선;

상기 데이터 배선과 상기 데이터 패드부를 연결하는 데이터 링크 배선;

상기 씰 패턴이 지나가는 하부에 상기 게이트 링크 배선을 덮으며, 상기 인접한 게이트 링크 배선간에 홀을 구비하여 형성된 보호막;

상기 제 1 및 제 2 기판 사이에 위치하며, 상기 표시부 및 비표시부의 경계부에 상기 게이트 링크 배선들 및 데이터 링크 배선들을 지나가는 씰 패턴; 및

상기 보호막 홀 하부에 형성된 반도체층을 구비하여 이루어짐을 특징으로 하는 액정 표시 장치.
제 1항에 있어서,

상기 보호막 홀은 상기 게이트 링크 배선 사이의 간격보다 작은 것을 특징으로 하는 액정 표시 장치.
제 1항에 있어서,

상기 반도체층은 상기 보호막 홀보다 넓은 폭으로 형성된 것을 특징으로 하는 액정 표시 장치.
제 3항에 있어서,

상기 보호막 홀 양측에 위치한 상기 반도체층 상부에는 소오스/드레인 전극 물질이 형성된 것을 특징으로 하는 액정 표시 장치.
제 3항에 있어서,

상기 반도체층은 상기 게이트 링크 배선 사이에 형성된 것을 특징으로 하는 액정 표시 장치.
제 3항에 있어서,

상기 반도체층은 상기 보호막 홀을 포함한 보호막 하부 전면에 형성된 것을 특징으로 하는 액정 표시 장치.
제 1항에 있어서,

상기 게이트 패드부와 게이트 패드부 사이의 영역에 대응되는 최인접 게이트 링크 배선들은 소오스/드레인 전극 물질에 의해 전기적으로 연결됨을 특징으로 하는 액정 표시 장치.
제 1항에 있어서,

상기 보호막은 유기 절연막인 것을 특징으로 하는 액정 표시 장치.