KR20050066640A - Array substrate for use in reflective lcd and method of fabricating the same - Google Patents

Array substrate for use in reflective lcd and method of fabricating the same Download PDF

Info

Publication number
KR20050066640A
KR20050066640A KR1020030097950A KR20030097950A KR20050066640A KR 20050066640 A KR20050066640 A KR 20050066640A KR 1020030097950 A KR1020030097950 A KR 1020030097950A KR 20030097950 A KR20030097950 A KR 20030097950A KR 20050066640 A KR20050066640 A KR 20050066640A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
reflective
liquid crystal
Prior art date
Application number
KR1020030097950A
Other languages
Korean (ko)
Other versions
KR101022807B1 (en
Inventor
장상민
김세준
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030097950A priority Critical patent/KR101022807B1/en
Publication of KR20050066640A publication Critical patent/KR20050066640A/en
Application granted granted Critical
Publication of KR101022807B1 publication Critical patent/KR101022807B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Abstract

본 발명은 반사형 액정표시장치에 관한 것으로, 어레이기판에 컬러필터가 구성된 COT구조의 반사형 액정표시장치에 관한 것이다. The present invention relates to a reflective liquid crystal display device, and to a reflective liquid crystal display device having a COT structure in which a color filter is formed on an array substrate.

본 발명에 따른 반사형 액정표시장치용 어레이기판은 블랙매트릭스, 컬러필터, 드레인전극과 동일공정에서 동일물질로 구성된 반사전극을 포함하고 있다. 반사전극은 드레인 전극과 일체형으로 구성되며, 화소영역에 위치하여 외부에서 입사되는 광을 다시 반사하는 역할을 수행하고, 액정표시장치의 전력소모를 줄일 수 있도록 한다. The array substrate for a reflective liquid crystal display device according to the present invention includes a black matrix, a color filter, a drain electrode and a reflective electrode made of the same material in the same process. The reflective electrode is integrally formed with the drain electrode and positioned in the pixel area to serve to reflect light incident from the outside again, and to reduce power consumption of the liquid crystal display device.

이 같은 구조에 있어서, 반사전극은 드레인 전극과 일체형으로 동일공정에서 형성되므로 COT(Color filter on TFT)구조의 반사형 액정표시장치용 어레이기판 제조시 공정을 단순화 할 수 있는 장점이 있다. In such a structure, since the reflective electrode is integrally formed with the drain electrode in the same process, there is an advantage that the process of manufacturing an array substrate for a reflective liquid crystal display device having a color filter on TFT (COT) structure can be simplified.

Description

반사형 액정표시장치용 어레이기판과 그 제조방법{Array Substrate for Use in Reflective LCD and Method of Fabricating the Same} Array Substrate for Use in Reflective LCD and Method of Fabricating the Same}

본 발명은 반사형 액정표시장치에 관한 것으로, 박막트랜지스터 어레이부의 상부에 컬러필터를 구성하는 COT(Color-filter on TFT)구조의 반사형 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a reflective liquid crystal display device, and more particularly, to an array substrate for a reflective liquid crystal display device having a color filter on TFT (COT) structure constituting a color filter on the thin film transistor array unit, and a manufacturing method thereof.

일반적으로, 액정표시장치는 액정분자의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 것으로, 전계가 인가되면 액정의 배열이 달라지고 달라진 액정의 배열 방향에 따라 빛이 투과되는 특성 또한 달라진다.In general, a liquid crystal display device displays an image by using optical anisotropy and birefringence characteristics of liquid crystal molecules. When an electric field is applied, the alignment of liquid crystals is changed, and the characteristics of light transmission vary according to the arrangement direction of the changed liquid crystals.

일반적으로, 액정표시장치는 전계 생성 전극이 각각 형성되어 있는 두 기판을 두 전극이 형성되어 있는 면이 마주 대하도록 배치하고 두 기판 사이에 액정 물질을 주입한 다음, 두 전극에 전압을 인가하여 생성되는 전기장에 의해 액정 분자를 움직이게 함으로써, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현하는 장치이다.In general, a liquid crystal display device is formed by arranging two substrates on which electric field generating electrodes are formed so that the surfaces on which the two electrodes are formed face each other, injecting a liquid crystal material between the two substrates, and then applying a voltage to the two electrodes. By moving the liquid crystal molecules by the electric field is a device that represents the image by the transmittance of light that varies accordingly.

도 1은 일반적인 투과형 액정표시장치를 개략적으로 나타낸 도면이다.1 is a view schematically showing a general transmissive liquid crystal display device.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)의 상부기판(5)은 서브 컬러필터(8)로 구성된 컬러필터와 각 서브 컬러필터(8)사이에 구성된 블랙 매트릭스(6)를 포함하며, 또한 각 서브 컬러필터(8)와 블랙매트릭스(6)의 상부에 증착된 공통전극(18)을 포함하고 있다. 컬러 액정포시장치(11)의 하부기판(22)에는 화소전극(17)과 스위칭소자(T)가 화소영역(P)에 구성되며, 화소영역(P)의 주변으로 어레이배선이 형성되어 있다. 상부기판(5)과 하부기판(22) 사이에는 액정(14)이 충진되어 있다.As shown, the upper substrate 5 of the general color liquid crystal display device 11 includes a color filter composed of the sub color filters 8 and a black matrix 6 formed between each sub color filter 8, It also includes a common electrode 18 deposited on each sub color filter 8 and the black matrix (6). In the lower substrate 22 of the color liquid crystal display apparatus 11, the pixel electrode 17 and the switching element T are formed in the pixel region P, and array wiring is formed around the pixel region P. FIG. The liquid crystal 14 is filled between the upper substrate 5 and the lower substrate 22.

상기 하부기판(22)은 어레이기판(array substrate)이라고도 하며, 스위칭 소자인 박막트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막트랜지스터(TFT)를 교차하여 지나가는 게이트배선(13)과 데이터배선(15)이 형성된다. The lower substrate 22 is also referred to as an array substrate, and the thin film transistor T, which is a switching element, is positioned in a matrix type, and the gate wiring 13 crosses the plurality of thin film transistors TFT. ) And data wirings 15 are formed.

이때, 상기 화소영역(P)은 상기 게이트배선(13)과 데이터배선(15)이 교차하여 정의되는 영역이며, 상기 화소영역(P)상에는 전술한 바와 같이 투명한 화소전극(17)이 형성된다. In this case, the pixel area P is an area defined by the gate wiring 13 and the data wiring 15 intersecting. A transparent pixel electrode 17 is formed on the pixel area P as described above.

상기 화소전극(17)은 인듐-틴-옥사이드(indium-tin-oxide : ITO)와 같이 빛의 투과율이 비교적 뛰어난 투명 도전성금속을 사용한다. The pixel electrode 17 uses a transparent conductive metal having a relatively high transmittance of light, such as indium-tin-oxide (ITO).

상기 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성되며, 스토리지 캐패시터(C)의 제 1 전극으로 게이트 배선(13)의 일부를 사용하고, 제 2 전극으로 소스 및 드레인 전극과 동일층 동일물질로 형성된 섬형상의 스토리지 금속층(30)을 사용한다.A storage capacitor C connected in parallel with the pixel electrode 17 is formed on the gate wiring 13, and a part of the gate wiring 13 is used as the first electrode of the storage capacitor C, and a second As the electrode, an island-shaped storage metal layer 30 formed of the same material as the source and drain electrodes is used.

이때, 상기 섬형상의 스토리지 금속층(30)은 화소전극(17)과 접촉되어 화소전극의 신호를 받도록 구성된다. In this case, the island-shaped storage metal layer 30 is configured to be in contact with the pixel electrode 17 to receive a signal of the pixel electrode.

전술한 바와 같이 상부 컬러필터 기판(5)과 하부 어레이기판(22)을 합착하여액정패널을 제작하는 경우에는, 컬러필터 기판(5)과 어레이기판(22)의 합착 오차에 의한 빛샘 불량 등이 발생할 확률이 매우 높다.As described above, when the upper color filter substrate 5 and the lower array substrate 22 are bonded to each other to produce a liquid crystal panel, light leakage defects due to the bonding error between the color filter substrate 5 and the array substrate 22 may be reduced. It is very likely to occur.

이하, 도 2를 참조하여 설명한다.A description with reference to FIG. 2 is as follows.

도 2는 도 1의 II-II 를 따라 절단한 단면도이다.FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1.

앞서 설명한 바와 같이, 어레이기판인 제 1 기판(22)과 컬러필터 기판인 제 2 기판(5)이 이격되어 구성되고, 제 1 및 제 2 기판(22, 5)의 사이에는 액정층(14)이 위치한다.As described above, the first substrate 22, which is an array substrate, and the second substrate 5, which is a color filter substrate, are spaced apart from each other, and the liquid crystal layer 14 is disposed between the first and second substrates 22, 5. This is located.

어레이기판(22)의 상부에는 게이트 전극(32)과 액티브층(34)과 소스 전극(36)과 드레인 전극(38)을 포함하는 박막트랜지스터(T)와, 상기 박막트랜지스터(T)의 상부에는 이를 보호하는 보호막(40)이 구성된다. 게이트 전극(32)과 액티브층(34) 사이에는 게이트전극(32)의 절연을 위해 게이트 졀연막(16)이 개제되어 있다. The thin film transistor T including the gate electrode 32, the active layer 34, the source electrode 36, and the drain electrode 38 is disposed on the array substrate 22, and the thin film transistor T is disposed on the thin film transistor T. A protective film 40 is configured to protect it. A gate dielectric film 16 is interposed between the gate electrode 32 and the active layer 34 to insulate the gate electrode 32.

화소영역(P)에는 상기 박막트랜지스터(T)의 드레인 전극(38)과 접촉하는 투명 화소전극(17)이 구성되고, 화소전극(17)과 병렬로 연결된 스토리지 캐패시터(C)가 게이트 배선(13)의 상부에 구성된다.In the pixel region P, a transparent pixel electrode 17 is formed in contact with the drain electrode 38 of the thin film transistor T. A storage capacitor C connected in parallel with the pixel electrode 17 includes a gate line 13. It is configured on the top.

상기 상부 기판(5)에는 상기 게이트 배선(13)과 데이터 배선(15)과 박막트랜지스터(T)에 대응하여 블랙매트릭스(6)가 구성되고, 하부 기판(22)의 화소영역(P)에 대응하여 컬러필터(8a, 8b, 8c)가 구성된다.The upper substrate 5 includes a black matrix 6 corresponding to the gate wiring 13, the data wiring 15, and the thin film transistor T, and corresponds to the pixel region P of the lower substrate 22. The color filters 8a, 8b and 8c are thus constructed.

이때, 일반적인 어레이기판의 구성은 수직 크로스토크(cross talk)를 방지하기 위해 데이터 배선(15)과 화소 전극(17)을 일정 간격(A) 이격 하여 구성하게 되고, 게이트 배선(13)과 화소 전극(17) 또한 일정간격(B) 이격 하여 구성하게 된다.In this case, the general array substrate is configured such that the data line 15 and the pixel electrode 17 are spaced apart by a predetermined distance A to prevent vertical cross talk, and the gate line 13 and the pixel electrode are spaced apart from each other. (17) It is also configured to be spaced apart by a predetermined interval (B).

데이터 배선(15) 및 게이트 배선(13)과 화소 전극(17) 사이의 이격된 공간(A, B)은 빛샘 현상이 발생하는 영역이기 때문에, 상부 컬러필터기판(5)에 구성한 블랙 매트릭스(black matrix)(6)가 이 부분을 가려주는 역할을 하게 된다.Since the spaces A and B spaced apart between the data line 15 and the gate line 13 and the pixel electrode 17 are areas where light leakage occurs, a black matrix formed on the upper color filter substrate 5 matrix) (6) will cover this part.

또한, 상기 박막트랜지스터(T)의 상부에 구성된 블랙매트릭스(6)는 외부에서 입사하는 빛이 보호막(40)을 지나 액티브층(34)에 영향을 주지 않도록 하기 위해 빛을 차단하는 역할을 하게 된다.In addition, the black matrix 6 formed on the thin film transistor T serves to block light so that light incident from the outside does not affect the active layer 34 through the passivation layer 40. .

그런데, 상기 상부 기판(5)과 하부 기판(22)을 합착하는 공정 중 합착 오차(misalign)가 발생하는 경우가 있는데, 이를 감안하여 상기 블랙매트릭스(6)를 설계할 때 일정한 값의 마진(margin)을 두고 설계하기 때문에 그 만큼 개구율이 저하된다.However, a misalignment may occur during the process of bonding the upper substrate 5 and the lower substrate 22. In view of this, a margin of a constant value is determined when designing the black matrix 6. Since the design is carried out with reference to), the aperture ratio decreases by that amount.

또한, 마진을 넘어선 합착오차가 발생할 경우, 빛샘 영역(A, B)이 블랙매트릭스(6)에 모두 가려지지 않는 빛샘 불량이 발생하는 경우가 종종 있다. In addition, in the case where the bonding error beyond the margin occurs, there is often a light leakage defect in which the light leakage regions A and B are not covered by the black matrix 6.

이러한 경우에는 상기 빛샘이 외부로 나타나기 때문에 액정표시장치의 화질을 저하시키는 문제가 있다. In this case, since the light leakage appears outside, there is a problem of degrading the image quality of the liquid crystal display.

종래에는 전술한 바와 같은 문제를 해결하기 위한 방법으로, 상기 컬러필터와 블랙매트릭스를 박막트랜지스터와 함께 단일 기판에 구성하는 예가 제안되었다.Conventionally, an example of configuring the color filter and the black matrix together with a thin film transistor on a single substrate has been proposed as a method for solving the above problems.

이하, 도 3을 참조하여 설명한다. A description with reference to FIG. 3 is as follows.

도 3은 종래의 기술에 따른 COT 구조의 반사형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다. 3 is an enlarged plan view of a portion of an array substrate for a reflective liquid crystal display device having a COT structure according to the related art.

도시한 바와 같이, 기판(50) 상에 일 방향으로 연장된 게이트 배선(52)이 서로 이격 하여 평행하게 구성되고, 상기 게이트 배선(52)과 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(66)이 구성된다.As shown in the drawing, the gate wires 52 extending in one direction on the substrate 50 are parallel to each other and are parallel to the gate wires 52 to define the pixel region P. The wiring 66 is configured.

상기 게이트 배선(52)과 데이터 배선(66)의 교차지점에는 게이트 전극(54)과 액티브층(58)과 소스 전극(62)과 드레인 전극(64)을 포함하는 박막트랜지스터(T)가 구성된다.The thin film transistor T including the gate electrode 54, the active layer 58, the source electrode 62, and the drain electrode 64 is formed at the intersection of the gate wiring 52 and the data wiring 66. .

상기 화소영역(P)에는 적색(R)과 녹색(G)과 청색(B)을 나타내는 컬러필터(72a, 72b, 72c)가 구성되고, 상기 컬러필터(72a, 72b, 72c)의 상부에는 상기 드레인 전극(64)과 접촉하는 화소전극(80)이 구성된다. Color pixels 72a, 72b, 72c representing red (R), green (G), and blue (B) are formed in the pixel region (P), and the upper portion of the color filters (72a, 72b, 72c) The pixel electrode 80 in contact with the drain electrode 64 is configured.

전술한 구성에서, 상기 게이트 배선(52)과 데이터 배선(66)과 박막트랜지스터에 대응하여, 블랙 매트릭스(74)를 형성한다.In the above-described configuration, the black matrix 74 is formed corresponding to the gate wiring 52, the data wiring 66, and the thin film transistor.

이때, 상기 컬러필터(72a, 72b, 72c)의 배열이 상하로 이웃한 화소영역에 동일한 색이 배열될 경우에는, 상기 블랙매트릭스(74)는 게이트 배선(52)의 상부에 형성할 필요는 없다.At this time, when the color filters 72a, 72b, and 72c are arranged in the same color region in the up and down neighboring pixel regions, the black matrix 74 need not be formed on the gate wiring 52. .

이하, 도 4a 내지 도 4g를 참조하여, 전술한 바와 같은 구성을 가지는 종래의 COT구조의 반사형 액정표시자치용 어레이기판의 제조공정을 설명한다.4A to 4G, a manufacturing process of a reflective liquid crystal display autonomous array substrate having a conventional COT structure having the above-described configuration will be described.

도 4a 내지 도 4g는 도 3의 IV-IV를 따라 절단하여, 종래의 공정순서에 따라 도시한 공정 단면도이다.4A to 4G are cross-sectional views taken along the line IV-IV of FIG. 3 and shown according to a conventional process sequence.

먼저, 도 4a에 도시한 바와 같이, 기판(50)상에 구리(Cu), 텅스텐(W), 크롬(Cr), 몰리브덴(Mo)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 제 1 마스크 공정으로 패턴하여, 게이트 배선(52)과 이에 연결된 게이트 전극(54)을 형성한다. First, as shown in FIG. 4A, a selected one of a group of conductive metals including copper (Cu), tungsten (W), chromium (Cr), molybdenum (Mo), and the like is deposited on the substrate 50, and the first layer is deposited. Patterning is performed by a mask process to form the gate wiring 52 and the gate electrode 54 connected thereto.

다음으로, 상기 게이트 배선(52)과 게이트 전극(54)이 형성된 기판(50)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(56)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiN x ) and silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 50 on which the gate wiring 52 and the gate electrode 54 are formed. The gate insulating film 56 is formed.

다음으로, 도 4b에 도시한 바와 같이, 상기 게이트 절연막(56)이 형성된 기판(50)의 전면에 순수 비정질 실리콘층(a-Si:H)과 불순물이 포함된 비정질 실리콘층(n+ a-Si:H)을 적층하고 제 2 마스크 공정으로 패턴하여, 상기 게이트 전극(54)에 대응하는 게이트 절연막(56)의 상부에 섬형상으로 적층된 액티브층(58)과 오믹 콘택층(60)을 형성한다.Next, as shown in FIG. 4B, a pure amorphous silicon layer (a-Si: H) and an amorphous silicon layer (n + a-) containing impurities are formed on the entire surface of the substrate 50 on which the gate insulating layer 56 is formed. Si: H) is laminated and patterned by a second mask process to form an active layer 58 and an ohmic contact layer 60 stacked in an island shape on the gate insulating film 56 corresponding to the gate electrode 54. Form.

다음으로 도 4c에 도시한 바와 같이, 상기 오믹 콘택층(60)이 형성된 기판(50)의 전면에 전술한 바와 같은 도전성 금속을 증착하고 제 3 마스크 공정으로 패턴하여, 오믹 콘택층(60)상부에 서로 이격된 소스 전극(62)과 드레인 전극(64)을 형성한다. 더불어, 상기 소스 전극(62)과 연결되고 상기 게이트 배선(52)과 수직한 방향으로 연장되어 화소영역(P)을 정의하는 데이터 배선(66)을 형성한다.Next, as shown in FIG. 4C, the conductive metal as described above is deposited on the entire surface of the substrate 50 on which the ohmic contact layer 60 is formed, and patterned by using a third mask process to form an upper portion of the ohmic contact layer 60. Source electrodes 62 and drain electrodes 64 are spaced apart from each other. In addition, the data line 66 is connected to the source electrode 62 and extends in a direction perpendicular to the gate line 52 to define the pixel area P.

동시에, 상기 게이트 배선(52)의 일부 상부에 섬형상의 스토리지 금속층(68)을 더욱 구성한다.At the same time, an island-shaped storage metal layer 68 is further formed on a portion of the gate wiring 52.

연속하여, 상기 소스 및 드레인 전극(62, 64)의 이격된 영역으로 노출된 오믹콘택층(60)을 식각하여, 하부의 액티브층(58)을 노출하는 공정을 진행한다.Subsequently, the ohmic contact layer 60 exposed to the spaced apart regions of the source and drain electrodes 62 and 64 is etched to expose the lower active layer 58.

다음으로, 상기 소스 및 드레인 전극(62, 64)이 형성된 기판(50)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 제 1 보호막(70)을 형성한다.Next, one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ) is deposited on the entire surface of the substrate 50 on which the source and drain electrodes 62 and 64 are formed. The protective film 70 is formed.

다음으로, 도 4d에 도시한 바와 같이, 상기 화소영역(P)에 대응하는 제 1 보호막(70)의 상부에 컬러필터(72a, 72b)를 형성한다.Next, as shown in FIG. 4D, color filters 72a and 72b are formed on the first passivation layer 70 corresponding to the pixel region P. Next, as shown in FIG.

상기 컬러필터(72a, 72b)는 다수의 화소영역(P)에 적색(R)과 녹색(G)과 청색(B)을 나타내는 컬러필터를 특정한 배열 순서에 따라 형성하며, 각 색깔의 컬러필터 마다 순차적으로 패턴되지만 이때 동일한 마스크를 사용하게 된다.The color filters 72a and 72b form color filters representing red (R), green (G), and blue (B) in a plurality of pixel areas (P) according to a specific arrangement order, for each color filter of each color. It is patterned sequentially, but at the same time using the same mask.

따라서, 상기 컬러필터는 제 4 마스크 공정으로 형성된다 할 수 있다.Therefore, the color filter may be formed by a fourth mask process.

이어서, 도 4e에 도시한 바와 같이, 상기 화소 영역(P)마다 특정한 컬러필터(72a, 72b)가 형성된 기판(50)상에, 감광성 블랙 유기층을 도포하여 제 5 마스크 공정으로 패턴하여, 데이터 배선(66)과 게이트 배선(52)과 박막트랜지스터(T)에 대응되는 상부에 블랙매트릭스(74)를 형성한다.Subsequently, as shown in FIG. 4E, a photosensitive black organic layer is coated on the substrate 50 on which specific color filters 72a and 72b are formed for each pixel region P, and patterned by a fifth mask process. The black matrix 74 is formed on the upper portion corresponding to the 66, the gate wiring 52, and the thin film transistor T.

이때, 평면적으로 상기 새로 방향으로 이웃한 화소영역에 동일한 색의 컬러필터가 일방향으로 구성될 경우에는 상기 컬러필터가 게이트 배선의 상부에 형성되기 때문에 도 4e에 도시한 바와 같이 게이트 배선(52)의 상부에는 브랙매트릭스(74)를 형성하지 않아도 된다.At this time, when the color filter of the same color is formed in one direction in the pixel area adjacent to the newly direction in the plane, since the color filter is formed on the upper portion of the gate wiring, as shown in FIG. It is not necessary to form the brick matrix 74 in the upper part.

다음으로 도 4f에 도시한 바와 같이, 상기 드레인 전극(64)과 상기 섬형상의 스토리지 금속층(68) 상부의 제 1 보호막(70)과 컬러필터를 제 6 마스크 공정으로 패턴하여, 드레인 콘택홀(76)과 스토리지 콘택홀(78)을 형성한다.Next, as shown in FIG. 4F, the drain electrode 64, the first passivation layer 70 and the color filter on the island-shaped storage metal layer 68 are patterned by a sixth mask process to form a drain contact hole ( 76 and a storage contact hole 78.

다음으로, 도 4g에 도시한 바와 같이, 상기 컬러필터(72a, 72b)와 블랙매트릭스(74)가 형성된 기판(50)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 물질그룹 중 선택된 하나를 증착하고 제 7 마스크 공정으로 패턴하여, 상기 드레인 전극(64)과 섬형상의 스토리지 금속층(68)과 동시에 접촉하면서 상기 화소영역(P)에 구성되는 화소전극(80)을 형성한다.Next, as shown in FIG. 4G, indium tin oxide (ITO) and indium zinc oxide (IZO) are formed on the entire surface of the substrate 50 on which the color filters 72a and 72b and the black matrix 74 are formed. And depositing one selected from the group of transparent conductive materials including the patterned layer and patterning the same by the seventh mask process to simultaneously contact the drain electrode 64 and the island-shaped storage metal layer 68. The pixel electrode 80 is formed.

전술한 구성에서, 상기 게이트 배선(52)의 상부에는 상기 화소전극(80)과 접촉하는 섬형상의 스토리지 금속층(68)을 제 1 전극으로 하고, 이와 겹쳐지는 하부의 게이트배선(52)을 제 2 전극으로 하는 보조 용량부(CST)가 형성된다.In the above-described configuration, the island-shaped storage metal layer 68 in contact with the pixel electrode 80 is the first electrode, and the lower gate wiring 52 overlapping the gate wiring 52 is formed on the first electrode. A storage capacitor portion C ST serving as a two electrode is formed.

전술한 바와 같은 공정으로 종래에 따른 COT 구조의 투과형 액정표시장치용 어레이기판을 제작할 수 있다. According to the above process, a conventional array substrate for a transmissive liquid crystal display device having a COT structure can be manufactured.

전술한 바와 같은 어레이기판 및 투과형 액정표시장치는 자체 발광소자가 없기 때문에 어레이기판의 하부에 광원인 백라이트(backlight)가 위치하고 있다. 그러나, 백라이트에서 소모되는 전력은 상대적으로 크며, 전원공급장치의 대용량화를 초래하여 왔다. 전원공급 장치 또한 사용시간에 제한이 따르므로 문제점으로 제기되어 왔으며, 이 같은 문제점을 해결하기 위해 백라이트 광원을 사용하지 않는 반사형 액정표시장치의 필요가 대두되었다. Since the array substrate and the transmissive liquid crystal display device as described above do not have their own light emitting devices, a backlight, which is a light source, is positioned under the array substrate. However, the power consumed in the backlight is relatively large, resulting in a large capacity of the power supply. The power supply device has also been a problem because of the limited use time, and the need for a reflective liquid crystal display device that does not use a backlight light source has been raised to solve such problems.

본 발명은 전술한 문제점을 해결하기 위한 것으로 반사형 액정표시장치의 어레이 기판에 관한 것이다. 반사형 액정표시장치는 외부광을 이용하여 동작하므로 소모되는 전력량을 대폭 감소시킬 수 있다. 본 발명에 따른 COT구조의 반사형 액정표시장치에 사용되는 어레이 기판에는, 기존 투과형 액정표시장치에서 투명전극이 형성된 화소부에 불투명의 반사특성이 있는 반사판 또는 반사전극이 사용된다. 종래의 액정표시장치와 비교하여 적은 전력소모를 이룰 수 있다. The present invention relates to an array substrate of a reflective liquid crystal display device to solve the above problems. Since the reflective liquid crystal display operates using external light, the amount of power consumed can be greatly reduced. In the array substrate used in the reflective liquid crystal display device having the COT structure according to the present invention, a reflective plate or a reflective electrode having an opaque reflective characteristic is used in the pixel portion where the transparent electrode is formed in the conventional transmissive liquid crystal display device. Compared with the conventional liquid crystal display device, less power consumption can be achieved.

전술한 목적을 달성하기 위한 본 발명에 따른 반사형 액정표시장치용 어레이기판은 기판 상에 위치하고, 일 끝단에 게이트 패드를 포함하는 게이트 배선과; 상기 게이트 패드 및 게이트 배선의 상부에 위치하고, 상기 게이트 패드를 노출하는 게이트 절연막과; 상기 게이트 절연막상에 위치하고, 수직하게 상기 게이트 배선을 교차하여 화소영역을 정의하는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 반도체층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 데이터배선과 동일물질로 동일공정에서 드레인 전극과 일체형으로 상기 화소영역에 형성되며, 반사율이 높은 도전성 물질로 이루어진 제 1 화소전극과; 상기 박막트랜지스터 및 데이터 배선의 상부와, 게이트배선의 일부 상부에 위치하는 블랙매트릭스와; 상기 제 1 화소전극의 상부에 각 화소영역마다 위치하는 컬러필터층과; 상기 블랙매트릭스와 컬러필터층이 형성되 기판의 전면에 구성되며, 상기 제 1 화소전극 및 게이트 패드의 일부를 노출하는 보호층과; 상기 보호층의 상부에 위치하는 동시에 상기 제 1 화소전극과 접촉하며 상기 화소영역마다 독립적으로 패턴된 투명한 제 2 화소전극을 포함하는 것을 특징으로 한다. According to an aspect of the present invention, there is provided an array substrate for a reflective liquid crystal display device including: a gate wiring disposed on a substrate and including a gate pad at one end thereof; A gate insulating layer disposed over the gate pad and the gate wiring and exposing the gate pad; A data line disposed on the gate insulating film and defining a pixel region by crossing the gate line vertically; A thin film transistor positioned at an intersection point of the gate line and the data line and including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode; A first pixel electrode formed of the same material as that of the data wiring and integrally formed with the drain electrode in the same process and formed of a conductive material having a high reflectance; A black matrix positioned on an upper portion of the thin film transistor and the data line and a portion of the gate line; A color filter layer positioned on each pixel area on the first pixel electrode; A protective layer having the black matrix and a color filter layer formed on the front surface of the substrate and exposing a part of the first pixel electrode and the gate pad; And a transparent second pixel electrode positioned on the passivation layer and in contact with the first pixel electrode and independently patterned for each pixel region.

상기 반사형 액정표시장치용 어레이 기판은 상기 데이터배선과 소스전극과 드레인전극과 제 1 화소전극이 형성된 기판의 전면에 위치하고 상기 제 1 화소전극 및 게이트 패드의 일부를 노출하는 무기 절연막을 더욱 포함한다. 상기 반사형 액정표시장치용 어레이 기판에서, 상기 무기절연막은 상기 박막트랜지스터와 블랙매트릭스 사이에 구성된다. 상기 무기 절연막은 질화실리콘과 산화실리콘 중에 하나이며, 상기 보호층은 유기절연막 및 무기절연막 중에 선택된 하나로 구성된다. 상기 반도체층은 게이트 전극의 상부에 순수 비정질 실리콘인 액티브층과, 불순물이 포함된 비정질 실리콘이고 상기 소스 및 드레인 전극과 접촉하는 오믹 콘택층으로 구성된다. 또한, 상기 반도체층은 데이터배선의 하부로 신장되어 구성되거나, 게이트전극상부에 섬형상으로 구성된다. 상기 반사형 액정표시장치용 어레이기판에서, 상기 제 1 화소전극은 알루미늄(Al), 알루미늄합금(AlNd) 및 은(Ag)로 구성된 반사율이 높은 도전성 물질 그룹 중 선택된 하나로 구성된다. 제 2 화소전극은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(ITO) 중에 하나로 구성된다. 상기 컬러필터는 적색과 녹색과 청색 컬러필터가 각 화소영역에 대응하여 구성된다. 또한, 상기 반사형 액정표시장치용 어레이기판에서, 상기 제 1 화소전극은 상기 게이트 배선의 일부와 중첩되어, 하부의 게이트 배선을 제 1 전극으로 하고 상부의 제 1 화소전극을 제 2 전극으로 하며 이들 사이에 게재된 게이트절연막을 유전체로 하는 스토리지 커패시터를 구성한다. 상기 반사형 액정표시장치용 어레이 기판은 상기 게이트 패드의 상부에 제 2 화소전극과 동일공정에서 동일물질로 형성된 게이트패드 단자를 더욱 포함한다. The array substrate for a reflective liquid crystal display device further includes an inorganic insulating layer disposed on a front surface of the substrate on which the data line, the source electrode, the drain electrode, and the first pixel electrode are formed to expose a portion of the first pixel electrode and the gate pad. . In the array substrate for a reflective liquid crystal display device, the inorganic insulating film is formed between the thin film transistor and the black matrix. The inorganic insulating film is one of silicon nitride and silicon oxide, and the protective layer is one selected from an organic insulating film and an inorganic insulating film. The semiconductor layer includes an active layer of pure amorphous silicon on an upper portion of the gate electrode, and an ohmic contact layer in amorphous silicon containing impurities and contacting the source and drain electrodes. In addition, the semiconductor layer is formed to extend under the data wiring, or is formed in an island shape on the gate electrode. In the array substrate for a reflective liquid crystal display device, the first pixel electrode is selected from a group of highly reflective conductive materials composed of aluminum (Al), aluminum alloy (AlNd), and silver (Ag). The second pixel electrode is composed of one of indium tin oxide (ITO) and indium zinc oxide (ITO). The color filter includes red, green, and blue color filters corresponding to each pixel area. In the reflective liquid crystal display array substrate, the first pixel electrode overlaps a part of the gate wiring, and the lower gate wiring is the first electrode and the upper first pixel electrode is the second electrode. A storage capacitor having a dielectric of a gate insulating film interposed therebetween is formed. The array substrate for a reflective liquid crystal display device further includes a gate pad terminal formed of the same material on the gate pad in the same process as the second pixel electrode.

본 발명에 따른 반사형 액정표시장치용 어레이기판 제조방법은 기판 상에 일 끝단에 게이트 패드를 포함하는 게이트 배선과 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와; 상기 게이트 배선과 게이트 패드와 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와; 상기 게이트 전극 상부 게이트 절연막상에 순수 비정질 실리콘으로 이루어진 액티브층과 불순물 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하는 반토체층을 형성하는 단계와; 상기 반도체층이 형성된 기판의 전면에 반사율이 높은 도전성 물질을 형성하고 패턴하여 상기 게이트 배선에 수직하게 교차하고 게이트 전극과 더불어 화소영역을 정의하는 데이터 배선과, 데이터 배선에서 오믹 콘택층의 상부로 연장되는 소스 전극과, 상기 소스전극과 분리되어 오믹 콘택층의 상부에 드레인 전극과, 드레인 전극과 일체형으로 상기 화소영역에 제 1 화소전극을 형성하는 단계와; 상기 패턴된 반사율이 높은 도전성 물질을 덮도록 상기 기판의 전면에 제 1 보호층을 형성하는 단계와; 상기 드레인전극과 소스전극과 데이터배선과 게이트배선의 상부에 블랙매트릭스를 형성하는 단계와; 상기 블랙매트릭스가 형성된 기판의 상부 각 화소영역에 컬러필터층을 형성하는 단계와; 상기 블랙매트릭스와 컬러필터층이 형성된 기판의 상부에 제 2 보호층을 형성하는 단계와; 상기 제 1 및 제 2 보호층을 동시에 식각하여 상기 제 1 화소전극을 노출하는 제 1 콘택홀을 형성하는 동시에, 상기 제 1 및 제 2 보호층과 게이트절연막을 동시에 식각하여 게이트패드를 노출하는 제 2 콘택홀을 형성하는 단계와; 상기 제 1 및 제 2 콘택홀이 형성된 기판의 전면에 투명도전성물질을 형성하고 패턴하여 각 화소영역에 제 1 콘택홀을 통해 제 1 화소전극과 직접 접촉하는 제 2 화소전극을 형성하는 단계를 포함하는 것을 특징으로 한다. According to another aspect of the present invention, there is provided a method of manufacturing an array substrate for a reflective liquid crystal display device, including forming a gate wiring including a gate pad at one end and a gate electrode extending from the gate wiring on a substrate; Forming a gate insulating film on an entire surface of the substrate on which the gate wiring, the gate pad, and the gate electrode are formed; Forming an alumina layer including an active layer made of pure amorphous silicon and an ohmic contact layer made of impurity amorphous silicon on the gate electrode upper gate insulating film; Forming and patterning a highly reflective conductive material on the entire surface of the substrate on which the semiconductor layer is formed, the data line perpendicularly intersects the gate line and defines a pixel region together with the gate electrode, and extends from the data line to the top of the ohmic contact layer. Forming a first pixel electrode in the pixel region integrally with a source electrode, a source electrode separated from the source electrode, a drain electrode on the ohmic contact layer, and a drain electrode; Forming a first protective layer on an entire surface of the substrate so as to cover the patterned highly conductive material; Forming a black matrix on the drain electrode, the source electrode, the data wiring, and the gate wiring; Forming a color filter layer on each pixel area of the substrate on which the black matrix is formed; Forming a second passivation layer on the substrate on which the black matrix and the color filter layer are formed; Simultaneously etching the first and second passivation layers to form a first contact hole exposing the first pixel electrode, and simultaneously etching the first and second passivation layers and the gate insulating layer to expose a gate pad. Forming a contact hole; Forming and patterning a transparent conductive material on the entire surface of the substrate on which the first and second contact holes are formed, thereby forming a second pixel electrode directly contacting the first pixel electrode through the first contact hole in each pixel region; Characterized in that.

상기 반사형 액정표시장치용 어레이 기판 제조방법에서, 게이트 전극과, 액트브층과, 오믹 콘택층과, 소스전극과, 드레인 전극으로 구성된 박막트랜지스터를 더욱 포함하는 것을 특징으로 한다. 또한, 상기 반사형 액정표시장치용 어레이 기판 제조방법에서, 상기 제 1 보호층은 상기 박막트랜지스터와 블랙매트릭스 사이에 구성되며, 질화실리콘과 산화실리콘을 포함하는 무기절연물질 중에 선택된 하나이며, 상기 제 2 보호층은 유기절연물 및 무기절연물 주에 선택된 하나로 형성된다. 상기 반도체층은 데이터배선의 하부로 신장되어 구성되거나, 게이트전극상부에 섬형상으로 구성된다. 또한, 상기 반사형 액정표시장치용 어레이기판 제조방법에서, 상기 제 1 화소전극은 알루미늄(Al), 알루미늄합금(AlNd) 및 은(Ag)로 구성된 반사율이 높은 도전성 물질 그룹 중 선택된 하나로 구성된다. 제 2 화소전극은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(ITO) 중에 하나로 구성된다. 상기 컬러필터는 적색과 녹색과 청색 컬러필터가 각 화소영역에 대응하여 구성된다. 상기 반사형 액정표시장치용 어레이기판 제조방법에서, 상기 제 1 화소전극은 상기 게이트 배선의 일부와 중첩되어, 하부의 게이트 배선을 제 1 전극으로 하고 상부의 제 1 화소전극을 제 2 전극으로 하며 이들 사이에 게재된 게이트절연막을 유전체로 하는 스토리지 커패시터를 구성한다. 상기 제 2 화소전극을 형성하는 공정은, 상기 게이트패드 상부에 투명도전성물질로 이루어지며 제 2 콘택홀을 통해 게이트패드와 직접 접촉하는 게이트패드 단자를 형성하는 단계을 더욱 포함한다. The method of manufacturing an array substrate for a reflective liquid crystal display device may further include a thin film transistor including a gate electrode, an active layer, an ohmic contact layer, a source electrode, and a drain electrode. In the method of manufacturing an array substrate for a reflective liquid crystal display device, the first protective layer is formed between the thin film transistor and the black matrix, and is selected from inorganic insulating materials including silicon nitride and silicon oxide. 2 The protective layer is formed of one selected from the group of organic insulators and inorganic insulators. The semiconductor layer is formed to extend below the data line or to have an island shape on the gate electrode. In the method of manufacturing an array substrate for a reflective liquid crystal display device, the first pixel electrode is selected from a group of highly reflective conductive materials including aluminum (Al), aluminum alloy (AlNd), and silver (Ag). The second pixel electrode is composed of one of indium tin oxide (ITO) and indium zinc oxide (ITO). The color filter includes red, green, and blue color filters corresponding to each pixel area. In the method of manufacturing an array substrate for a reflective liquid crystal display device, the first pixel electrode is overlapped with a part of the gate wiring so that the lower gate wiring is the first electrode and the upper first pixel electrode is the second electrode. A storage capacitor having a dielectric of a gate insulating film interposed therebetween is formed. The process of forming the second pixel electrode may further include forming a gate pad terminal formed of a transparent conductive material on the gate pad and directly contacting the gate pad through a second contact hole.

이하 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예들을 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

본 발명의 특징은 반사형 액정표시장치에 있어서, 어레이기판은 블랙매트릭스와 컬러필터를 포함하는 COT(color filter on thin film transistor)구조를 취하며 화소전극이 박막트랜지스터의 드레인 전극과 일체형 구조를 이루며 빛을 반사하는 반사판의 역할을 수행하는 것에 특징이 있다. In the reflective liquid crystal display device, the array substrate has a color filter on thin film transistor (COT) structure including a black matrix and a color filter, and the pixel electrode is integrated with the drain electrode of the thin film transistor. It is characterized by serving as a reflector that reflects light.

도 5는 본발명에 따른 COT(Color Filter on TFT) 구조의 반사형 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이며, 도 6은 도 5의 절단선 VI-VI를 따라 절단한 단면을 나타낸 것으로 화소부의 단면도이며, 도 7은 도 5의 절단선 VII-VII을 따라 절단한 단면을 나타낸 것으로 게이트 패드부를 나타낸 단면도 이다. FIG. 5 is a plan view schematically illustrating a configuration of an array substrate for a reflective liquid crystal display device having a color filter on TFT (COT) structure according to the present invention, and FIG. 6 is a cross-sectional view taken along the cutting line VI-VI of FIG. 5. 7 is a cross-sectional view of the pixel portion, and FIG. 7 is a cross-sectional view taken along the cutting line VII-VII of FIG. 5, and is a cross-sectional view of the gate pad portion.

도 5 내지 도 6에 도시한 바와 같이, 기판(100)상에 일 방향으로 연장된 게이트 배선(102)를 구성하고, 상기 게이트 배선(102)과 수직하게 교차하여 다수의 화소영역(P)을 정의하는 데이터 배선(118)을 구성한다.As shown in FIGS. 5 to 6, a gate line 102 extending in one direction is formed on the substrate 100, and the plurality of pixel regions P are vertically intersected with the gate line 102. A data line 118 is defined.

상기 게이트 배선(102)과 데이터 배선(118)이 교차하는 지점에는 게이트 전극(104)과 반도체층(112)과 소스 및 드레인 전극(114, 116)을 포함하는 박막트랜지스터(T)를 구성한다. 게이트 전극(104)은 게이트 배선(102)에서 신장되어 구성된 것이며, 소스전극(114)은 데이터배선(118)에서 신장되어 구성된다. 드레인 전극(116)은 소스전극(116)으로부터 일정간격 이격되어 구성된다. 반도체층(112)은 순수 비정질 실리콘 물질로 이루어진 액티브층(112a)과 불순물 지정질 실리콘으로 이루어진 오믹콘택층(112b)을 포함하며, 게이트 상부에 섬형상으로 패턴된 모양으로 위치할 수도 있고, 도 5에 도시한 바와 같이 데이터 배선(118)의 하부로 연장되어 구성될 수도 있다. The thin film transistor T including the gate electrode 104, the semiconductor layer 112, and the source and drain electrodes 114 and 116 is formed at the point where the gate line 102 and the data line 118 cross each other. The gate electrode 104 extends from the gate wiring 102, and the source electrode 114 extends from the data wiring 118. The drain electrode 116 is spaced apart from the source electrode 116 by a predetermined interval. The semiconductor layer 112 includes an active layer 112a made of pure amorphous silicon material and an ohmic contact layer 112b made of impurity crystalline silicon. The semiconductor layer 112 may be formed in an island pattern pattern on the gate. As shown in FIG. 5, it may be configured to extend below the data line 118.

상기 게이트배선(102) 및 데이터배선(118)이 교차하여 정의되는 화소영역(P)에는 박막트랜지스터(T)의 드레인전극(116)과 같은 물질을 이용하여 일체형으로 구성된 제 1 화소전극(120)을 구성한다. 상기 제 1 화소전극(120)은 소스 및 드레인전극(114, 116)과 동일공정에서 동일물질로 형성하는데, 제 1 화소전극(120)은 빛을 반사하는 반사율이 뛰어난 도전성 물질 중에서 선택한다. 예를 들어, 알루미늄(Al), 알루미늄합금(AlNd) 및 은(Ag)등이 상기 제 1 화소전극(120)을 이루는 물질로 쓰일 수 있다. The first pixel electrode 120 is integrally formed using the same material as the drain electrode 116 of the thin film transistor T in the pixel region P defined by the intersection of the gate wiring 102 and the data wiring 118. Configure The first pixel electrode 120 is formed of the same material as the source and drain electrodes 114 and 116 in the same process. The first pixel electrode 120 is selected from a conductive material having excellent reflectance reflecting light. For example, aluminum (Al), aluminum alloy (AlNd), silver (Ag), or the like may be used as the material forming the first pixel electrode 120.

전술한 구성에서, 상기 박막트랜지스터(T)와 데이터 배선(102)의 상부에는 블랙매트릭스(T)를 형성하고, 제 1 화소전극(120)의 상부에는 각 화소영역(P)마다 적색(R)과 녹색(G)과 청색(B)의 컬러필터층(126)을 구성한다. 상기 제 1 화소전극(120)의 일부는 게이트배선(102)과 겹쳐져서 스토리지 커패시터(CST)를 이룬다. 즉, 하부의 게이트배선(102)을 제 1 전극으로 하고, 상부의 제 1 화소전극(120)을 제 2 전극으로 하며, 이들 사이에 게재된 게이트절연막(108)을 유전체로 하는 스토리지 커패시터(CST)가 형성된다.In the above-described configuration, a black matrix T is formed on the thin film transistor T and the data line 102, and a red color R is formed on each pixel region P on the first pixel electrode 120. And a color filter layer 126 of green (G) and blue (B). A portion of the first pixel electrode 120 overlaps the gate wiring 102 to form a storage capacitor C ST . That is, a storage capacitor C having a lower gate wiring 102 as a first electrode, an upper first pixel electrode 120 as a second electrode, and a gate insulating film 108 interposed therebetween as a dielectric. ST ) is formed.

또한, 상기 컬러필터층(126)의 상부에는 각 화소영역(P)별로 패턴된 제 2 화소전극(140)이 위치하고 있다. 상기 제 2 화소전극(140)은 인듐-틴-옥사이드(indium-tin-oxide; ITO)나 인듐-징크-옥사이드(indium-zinc-oxide; IZO)와 같은 투명도전성 물질로 이루어져 있다. 제 2 화소전극(140)은 제 1 콘택홀(130)을 통해 제 1 화소전극(120)과 접촉하여, 스토리지 커패시터(CST)와도 전기적으로 연결된 구조를 취하고 있다.In addition, the second pixel electrode 140 patterned for each pixel region P is positioned on the color filter layer 126. The second pixel electrode 140 is made of a transparent conductive material such as indium-tin-oxide (ITO) or indium-zinc-oxide (IZO). The second pixel electrode 140 is in contact with the first pixel electrode 120 through the first contact hole 130 and has a structure electrically connected to the storage capacitor C ST .

도 5 및 도 7에 도시한 바와 같이 게이트 패드부에는 게이트배선(102)의 일 끝단에 위치하는 게이트패드(106)가 기판(100)상에 위치하며, 게이트절연막(108) 및 제 1 보호층(122)이 게이트패드(106)를 덮도록 형성되어 있다. 게이트절연막(108) 및 제 1 보호층(122)에는 게이트패드(106)의 일부를 노출하는 제 2 콘택홀(132)이 형성되어 있으며, 게이트패드 단자(142)가 제 2 콘택홀(132)을 통해 게이트패드(106)와 접촉하고 있다. 게이트패드 단자(142)는 도 6의 제 2 화소전극(140)과 동일물질로 동일공정에서 형성되며, 외부로부터 입력되는 전기신호를 게이트패드(106)을 통해 게이트배선(102)에 전달하는 역할을 한다. As shown in FIGS. 5 and 7, a gate pad 106 positioned at one end of the gate wiring 102 is positioned on the substrate 100 in the gate pad part, and the gate insulating film 108 and the first protective layer are disposed on the substrate 100. 122 is formed to cover the gate pad 106. A second contact hole 132 exposing a part of the gate pad 106 is formed in the gate insulating layer 108 and the first passivation layer 122, and the gate pad terminal 142 is formed in the second contact hole 132. In contact with the gate pad 106 through. The gate pad terminal 142 is formed of the same material as the second pixel electrode 140 of FIG. 6 in the same process, and transmits an electrical signal input from the outside to the gate wiring 102 through the gate pad 106. Do it.

전술한 COT구조는 도 5 내지 도 7에 도시한 바와 같이, 상기 박막트랜지스터(T) 어레이부의 상부에 블랙매트릭스(124)가 위치하고, 빛을 반사하는 제 1 화소전극(120)과 빛을 투과하는 투명한 제 2 화소전극의 사이에는 적(R), 녹(G), 청색(B)의 컬러필터층(126)이 구성된 형태이다. 블랙매트릭스(124)는 빛샘영역을 가리는 역할을 하며, 게이트 배선(102) 및 데이터 배선(118)과 박막트랜지스터(T)에 대응하여 구성한다. 상기 블랙매트릭스(124)는 불투명한 유기물질을 도포하여 형성하며, 빛을 차단하는 역할과 함께 박막트랜지스터(T)를 보호하는 보호막의 역할도 수행하게 된다5 to 7, the black matrix 124 is positioned on the thin film transistor T array unit, and the first pixel electrode 120 reflecting the light and the light transmit the light. Red (R), green (G), and blue (B) color filter layers 126 are formed between the transparent second pixel electrodes. The black matrix 124 covers the light leakage region and is configured to correspond to the gate wiring 102, the data wiring 118, and the thin film transistor T. The black matrix 124 is formed by applying an opaque organic material, and serves to block light and also to serve as a protective film for protecting the thin film transistor (T).

전술한 COT 구조의 어레이 기판에서, 드레인전극(116)과 일체형으로 구성된 제 1 화소전극(120)은 빛을 반사하는 반사율이 큰 물질로 구성하기 때문에 외부에서 입사된 빛을 반사하여 반사형 액정표시장치를 이루도록 한다. 즉, 제 1 화소전극(120)은 반사판의 역할도 수행하게 된다. In the above-described array substrate having a COT structure, since the first pixel electrode 120 integrally formed with the drain electrode 116 is made of a material having a high reflectance reflecting light, the liquid crystal display reflects light incident from the outside. Make the device work. That is, the first pixel electrode 120 also serves as a reflector.

이하, 도 8a 내지 도 8f와 도 9a 내지 도 9f와 도 10a 내지 도 10f를 참조하여, 본 발명의 실시예에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.Hereinafter, a method of manufacturing an array substrate for a liquid crystal display device according to an exemplary embodiment of the present invention will be described with reference to FIGS. 8A to 8F, 9A to 9F, and 10A to 10F.

도 8a 내지 도 8f는 도 5의 어레이기판을 형성하는 각 공정을 도시한 공정 평면도이며, 도 9a 내지 도 9f와 도 10a 내지 도 10f는 도 8a내지 도 8f의 절단선 IX-IX 및 X-X를 절단하여 각 평면도에 대응하는 공정순서로 도시한 공정 단면도 이다. 여기서, 도 8a 내지 도 8f의 절단선 IX-IX는 박막트랜지스터와 화소의 절단선이고, X-X는 게이트 패드부의 절단서이다. 8A to 8F are process plan views illustrating each process of forming the array substrate of FIG. 5, and FIGS. 9A to 9F and 10A to 10F are cut lines IX-IX and XX of FIGS. 8A to 8F. It is a process sectional drawing shown by the process sequence corresponding to each top view. Here, cutting lines IX-IX in FIGS. 8A to 8F are cutting lines between the thin film transistor and the pixel, and X-X is a cutting line of the gate pad portion.

도 8a와 도 9a와 도 10a에 도시한 바와 같이, 기판(100)상에 도전성 금속을 증착하고 패턴하여, 일 끝단에 게이트 패드(106)를 포함하는 게이트 배선(102)과, 게이트 배선(102)에서 연장된 게이트 전극(104)을 형성한다. 8A, 9A, and 10A, a conductive metal is deposited and patterned on the substrate 100 to form a gate wiring 102 including a gate pad 106 at one end thereof, and a gate wiring 102. ) To form a gate electrode 104.

다음으로 도 8b, 도 9b 및 도 10b에 도시한 바와 같이, 상기 게이트 배선(102)과 게이트 전극(104)과 게이트 패드(106)가 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여, 제 1 절연층인 게이트 절연막(108)을 형성한다.Next, as illustrated in FIGS. 8B, 9B, and 10B, silicon nitride (SiN X ) is formed on the entire surface of the substrate 100 on which the gate wiring 102, the gate electrode 104, and the gate pad 106 are formed. One selected from the group of inorganic insulating materials including silicon oxide (SiO 2 ) is deposited to form a gate insulating layer 108, which is a first insulating layer.

다음으로, 상기 게이트 절연막(108)상에 순수 비정질 실리콘(a-Si:H)과 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 게이트 전극(104)상부의 게이트 절연막(108)상에 액티브층(active layer)(112a)과 오믹 콘택층(ohmic contact layer)(112b)로 이루어진 반도체층(112)을 형성한다. 상기 반도체층(112)은 게이트전극(104)의 상부에 섬형상으로 형성될 수도 있고, 도 8b에 도시한 바와같이 게이트전극(104) 상부 및 이후 형성될 데이터배선(도8c의 118)이 형성될 위치에 연장되어 형성될 수도 있다. Next, pure amorphous silicon (a-Si: H) and amorphous silicon (n + a-Si: H) containing impurities are deposited on the gate insulating layer 108 and patterned to form an upper portion of the gate electrode 104. The semiconductor layer 112 including the active layer 112a and the ohmic contact layer 112b is formed on the gate insulating layer 108. The semiconductor layer 112 may be formed in an island shape on the gate electrode 104, and as shown in FIG. 8B, data wirings 118 of FIG. 8C are formed on and after the gate electrode 104. It may be formed extending in the position to be.

다음으로 도8c와 도 9c와 도 10c에 도시한 바와 같이, 상기 액티브층(112a)과 오믹 콘택층(112b)이 형성된 기판(100)의 전면에 알루미늄(Al), 알루미늄합금(AlNd), 은(Ag)와 같이 반사율이 뛰어난 도전성 금속그룹 중 선택된 하나를 증착하고 패턴하여, 상기 오믹 콘택층(112)과 각각 접촉하는 소스 전극(114)과 드레인 전극(116)과, 상기 소스전극(112)과 연결되고 게이트배선(102)을 수직하게 교차하는 데이터 배선(118)과, 상기 드레인전극(116)과 일체형으로 화소영역(109) 구성되는 제 1 화소전극(120)을 형성한다. 이 같은 금속층의 패턴 후, 소스 전극(114)과 드레인 전극(116)의 사이로 드러난 오믹 콘택층(112b)을 패턴하여 하부의 액티브층(112a)에 채널영역(channel region)을 형성한다. 이때, 상기 소스 전극(114)과 드레인 전극(116)은 식각 방지막으로서의 기능을 수행한다. 그러므로 이 같은 공정에 의하여 게이트전극(104)과 액티브층(112a)과 오믹콘택층(112b)과 소스전극(114)과 드레인전극(116)을 포함하는 박막트랜지스터(T)가 완성된다. Next, as shown in FIGS. 8C, 9C, and 10C, aluminum (Al), aluminum alloy (AlNd), and silver are formed on the entire surface of the substrate 100 on which the active layer 112a and the ohmic contact layer 112b are formed. The source electrode 114 and the drain electrode 116 and the source electrode 112 which are in contact with the ohmic contact layer 112 are deposited by depositing and patterning a selected one of the conductive metal groups having excellent reflectivity such as (Ag). And a data line 118 connected to and vertically intersecting the gate line 102, and a first pixel electrode 120 including the pixel region 109 integrally with the drain electrode 116. After the pattern of the metal layer, the ohmic contact layer 112b exposed between the source electrode 114 and the drain electrode 116 is patterned to form a channel region in the lower active layer 112a. In this case, the source electrode 114 and the drain electrode 116 function as an etch stop layer. Therefore, the thin film transistor T including the gate electrode 104, the active layer 112a, the ohmic contact layer 112b, the source electrode 114, and the drain electrode 116 is completed by such a process.

또한, 이 같은 구성에서, 상기 제 1 화소전극(120)은 반사율이 뛰어난 도전성 금속으로 형성하기 때문에 반사전극의 역할을 수행하게 되며, 전단 게이트배선의 일부와 겹쳐지도록 구성되어 스토리지 커패시터(CST)를 구성한다. 즉, 스토리지 커패시터(CST)에서는 게이트배선(102)의 일부를 제 1 전극으로 하며, 이 게이트배선(102)를 덮는 제 2 화소전극을 제 2 전극으로 하고, 이들 사이에 게재된 게이트절연막(108)을 유전체로 하여 포함하고 있다.Also, in such a configuration, since the first pixel electrode 120 is formed of a conductive metal having excellent reflectance, the first pixel electrode 120 serves as a reflective electrode, and is configured to overlap with a portion of the front gate wiring so that the storage capacitor C ST is formed. Configure That is, in the storage capacitor C ST , a portion of the gate wiring 102 is used as the first electrode, and a second pixel electrode covering the gate wiring 102 is used as the second electrode, and the gate insulating film interposed therebetween is formed. 108 is used as a dielectric.

다음으로 도 8d와 도 9d와 도 10d에 도시한 바와 같이, 상기 소스 및 드레인 전극(114, 116)과 데이터 배선(118)과 제 1 화소전극(120)이 형성된 기판(100)의 전면에 질화 실리콘(SiN2)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증측하여 제 1 보호층(122)을 형성한다. 이때, 제 1 보호층(122)의 기능은 이후에 형성되는 유기막인 블랙매트릭스(124)와 상기 액티브층(112a)사이에 발생할 수 있는 접촉불량을 방지하기 위한 기능을 한다. 제 1 보호층(122)은 이후 공정에서 형성되는 유기막(블랙매트릭스)과 액티브층(112a)사이에 접촉불량이 발생하지 않는다면 굳이 형성하지 않아도 좋다.Next, as shown in FIGS. 8D, 9D, and 10D, nitride is formed on the entire surface of the substrate 100 on which the source and drain electrodes 114 and 116, the data line 118, and the first pixel electrode 120 are formed. One selected from the group of inorganic insulating materials including silicon (SiN 2 ) and silicon oxide (SiO 2 ) is thickened to form the first protective layer 122. In this case, the function of the first passivation layer 122 serves to prevent a poor contact that may occur between the black matrix 124, which is an organic layer formed thereafter, and the active layer 112a. The first passivation layer 122 may not be formed unless contact failure occurs between the organic layer (black matrix) formed in a later step and the active layer 112a.

전술한 바와 같은 공정을 통해 박막트랜지스터 어레이부를 형성하는 공정이 완료된다.The process of forming the thin film transistor array unit through the above-described process is completed.

다음으로, 상기 제 1 보호층(122)상부에 유전율이 낮은 불투명한 유기물질을 도포하여 블랙(black) 유기층을 형성하고 패턴하여, 상기 소스 및 드레인 전극(114, 116)의 상부와 상기 게이트배선(102) 및 데이터배선(118)의 상부에 블랙매트릭스(124)를 형성한다. 상기 블랙매트릭스(124)는 박막트랜지스터(T)를 보호하는 역할을 수행하기도 한다. 게이트배선(102)의 상부에 형성되는 블랙매트릭스(124)는 게이트배선(102)을 모두 가리지 않으며 하부의 제 1 전극이 드러나도록 구성된다. Next, an opaque organic material having a low dielectric constant is coated on the first passivation layer 122 to form a black organic layer, and then patterned to form a black organic layer. The black matrix 124 is formed on the upper part of the 102 and the data wiring 118. The black matrix 124 also serves to protect the thin film transistor (T). The black matrix 124 formed on the gate wiring 102 does not cover all of the gate wiring 102 and is configured to expose the lower first electrode.

다음으로, 도 8e와 도 9e와 도 10e에 도시한 바와 같이, 상기 블랙매트릭스(124)가 형성된 기판(100)의 전면에 컬러수지를 도포하여, 다수의 화소영역(P)에 적색(R)과 녹색(G)과 청색(B)의 컬러필터층(126)을 각각 형성한다. 이때, 상기 컬러필터층(126)은 블랙매트릭스(124)가 형성된 곳 이외의 부분에 형성되지만, 상기 스토리지 커패시터(CST)의 상부에는 형성되지 않는다.Next, as shown in FIGS. 8E, 9E, and 10E, color resin is applied to the entire surface of the substrate 100 on which the black matrix 124 is formed, and red (R) is applied to the plurality of pixel regions P. FIG. And color filter layers 126 of green (G) and blue (B) are formed, respectively. In this case, the color filter layer 126 is formed on a portion other than where the black matrix 124 is formed, but is not formed on the storage capacitor (C ST ).

다음으로, 도 8f와 9f와 10f에 도시한 바와 같이, 상기 블랙매트릭스(124)와 컬러필터층(126)이 형성된 기판(100)의 전면에 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나 또는 벤조사이클로부텐(BCB)와 아크릴계 수지를 포함하는 유기절연물질 그룹 증 선택된 하나를 증착하여 제 2 보호층(128)을 형성한다.Next, as illustrated in FIGS. 8F, 9F, and 10F, silicon nitride (SiN X ) and silicon oxide (SiO 2 ) are formed on the entire surface of the substrate 100 on which the black matrix 124 and the color filter layer 126 are formed. The second protective layer 128 is formed by depositing one selected from the group of inorganic insulating materials including or one selected from the group of organic insulating materials including benzocyclobutene (BCB) and an acrylic resin.

이어서, 상기 제 2 보호층(128)과 제 1 보호층(122)을 식각하여, 상기 게이트전극(102) 상부의 제 1 화소전극(120)의 일부를 노출시키는 제 1 콘택홀(130)을 형성한다. 또한, 상기 제 1 콘택홀(130)을 형성하는 식각공정에서 상기 제 2 보호층(128)과 제 1 보호층(126)과 게이트 절연막(108)을 식각하여, 상기 게이트패드(106)를 노출시키는 제 2 콘택홀(132)을 형성한다. Subsequently, the second protective layer 128 and the first protective layer 122 are etched to expose the first contact hole 130 exposing a part of the first pixel electrode 120 on the gate electrode 102. Form. In addition, in the etching process of forming the first contact hole 130, the second protective layer 128, the first protective layer 126, and the gate insulating layer 108 are etched to expose the gate pad 106. The second contact hole 132 is formed.

이어서, 도 5와 도 6과 도 7에 도시한 바와 같이, 상기 패턴된 제 2 보호층(128)이 형성된 기판(100)의 전면에 전술한 바와 같은 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속을 증착하여 투명전극층을 형성한다. 연속하여, 상기 투명전극층을 패턴하여 상기 화소영역(P)에 대응하는 제 2 화소전극(140)을 형성한다. Subsequently, as shown in FIGS. 5, 6, and 7, indium-tin-oxide (ITO) and indium-as described above on the entire surface of the substrate 100 on which the patterned second protective layer 128 is formed. A transparent conductive metal including zinc oxide (IZO) is deposited to form a transparent electrode layer. Subsequently, the transparent electrode layer is patterned to form a second pixel electrode 140 corresponding to the pixel region P. FIG.

상기 제 2 화소전극(140)은 노출된 제 1 화소전극(120)과 제 1 콘택홀을 통해 직접 접촉하게 된다. 즉, 상기 투명한 제 2 화소전극(140)은 상기 컬러필터를 사이에 두고 반사전극인 상기 제 1 화소전극(120)과 접촉한 형상이 된다.The second pixel electrode 140 is in direct contact with the exposed first pixel electrode 120 through a first contact hole. That is, the transparent second pixel electrode 140 is in contact with the first pixel electrode 120 which is a reflective electrode with the color filter interposed therebetween.

따라서, 제 2 화소전극(140)은 상기 제 1 화소전극(120)을 통해 드레인 전극(116)으로부터 신호를 입력받게 된다. 또한, 노출된 제 1 화소전극(120)과 접촉하므로, 스토리지 커패시터(CST)와도 연결된 형상을 취한다.Accordingly, the second pixel electrode 140 receives a signal from the drain electrode 116 through the first pixel electrode 120. In addition, since it contacts the exposed first pixel electrode 120, it is also connected to the storage capacitor C ST .

또한, 상기 제 2 화소전극(140)을 형성하는 공정과 동시에, 도 7에 도시한 바와 같이 제 2 화소전극(140)과 같은 물질로 게이트패드 단자(142)를 형성한다. 게이트패드 단자(142)는 제 2 콘택홀(132)를 통해 게이트패드(106)와 직접 접촉한다. In addition, at the same time as forming the second pixel electrode 140, the gate pad terminal 142 is formed of the same material as the second pixel electrode 140 as illustrated in FIG. 7. The gate pad terminal 142 is in direct contact with the gate pad 106 through the second contact hole 132.

전술한 바와 같은 공정으로 본 발명에 따른 COT구조의 반사형 액정표시장치용 어레이기판을 제작할 수 있다. 즉, 제 1 화소전극(120)이 반사전극의 역할을 수행하는 COT구조의 반사형 어레이기판을 제작할 수 있다. According to the above process, an array substrate for a reflective liquid crystal display device having a COT structure according to the present invention can be manufactured. That is, a reflective array substrate having a COT structure in which the first pixel electrode 120 serves as a reflective electrode may be manufactured.

전술한 바와 같은 COT 구조의 반사형 어레이기판은, 상기 블랙매트릭스(124) 및 컬러필터층(126)이 하부기판에 구성되기 때문에, 합착마진을 고려하지 않아도 되며, 반사전극인 제 1 화소전극(120)이 드레인 전극(116)과 같이 형성되므로 공정을 단순화 시킬 수 있다. In the reflective array substrate having the COT structure as described above, since the black matrix 124 and the color filter layer 126 are formed on the lower substrate, the bonding margin does not have to be considered and the first pixel electrode 120 is a reflective electrode. ) Is formed together with the drain electrode 116 to simplify the process.

전술한 본 발명의 COT 구조 반사형 액정표시장치용 어레이기판은, 박막트랜지스터와 어레이부와 컬러필터 및 블랙매트릭스를 동일한 기판에 형성함으로써, 상기 블랙매트릭스를 설계할 때 합착마진을 둘 필요가 없기 때문에 개구율을 개선할 수 있는 장점이 있다. In the above-described array of COT structure reflective liquid crystal display devices of the present invention, since the thin film transistor, the array portion, the color filter, and the black matrix are formed on the same substrate, there is no need for a bonding margin when designing the black matrix. There is an advantage that can improve the aperture ratio.

또한, 반사전극인 제 1 화소전극을 드레인전극과 일체형으로 동시에 형성하므로, 공정시간 단축과 함께 비용을 절감하여 제품의 수율 및 가격경쟁력을 향상할 수 있는 효과가 있다. 투과형과 달리 반사형 액정표시장치는 저 소비전력을 얻을 수 있는 잠점이 있다. In addition, since the first pixel electrode, which is a reflective electrode, is integrally formed with the drain electrode at the same time, the process time can be shortened and the cost can be reduced to improve product yield and price competitiveness. Unlike the transmissive type, the reflective liquid crystal display device has a latent advantage in that low power consumption can be obtained.

도 1은 일반적인 투과형 액정표시장치의 구성을 개략적으로 도시한 도면이고,1 is a view schematically showing a configuration of a general transmissive liquid crystal display device;

도 2는 도 1의 II-II 를 절단하여 도시한 액정표시장치의 단면도이고,FIG. 2 is a cross-sectional view of the liquid crystal display device taken along the line II-II of FIG. 1;

도 3은 종래 기술에 따른 COT 구조의 투과형 액정표시장치용 어레이기판의 일부 화소를 도시한 확대 평면도이고,FIG. 3 is an enlarged plan view showing some pixels of an array substrate for a transmissive liquid crystal display device having a COT structure according to the prior art;

도 4a 내지 도 4g는 도 3의 IV-IV 을 따라 절단하여, 종래 기술에 따른 공정순서를 도시한 공정 단면도이고,4A to 4G are cross-sectional views illustrating a process sequence according to the prior art, cut along IV-IV of FIG. 3,

도 5는 본발명에 따른 COT(Color Filter on TFT) 구조의 반사형 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이고, 5 is a plan view schematically illustrating a configuration of an array substrate for a reflective liquid crystal display device having a color filter on TFT (COT) structure according to the present invention;

도 6은 도 5의 절단선 VI-VI를 따라 절단한 단면을 나타낸 것으로 화소부의 단면도이고, 6 is a cross-sectional view taken along the line VI-VI of FIG. 5, and is a cross-sectional view of the pixel portion.

도 7은 도 5의 절단선 VII-VII을 따라 절단한 단면을 나타낸 것으로 게이트 패드부를 나타낸 단면도 이고, 7 is a cross-sectional view taken along the cutting line VII-VII of FIG.

도 8a 내지 도 8f는 도 5의 어레이기판을 형성하는 각 공정을 도시한 공정 평면도이고, 8A through 8F are process plan views illustrating respective processes of forming the array substrate of FIG. 5;

도 9a 내지 도 9f은 도 8a내지 도 8f의 절단선 IX-IX 따라 절단하여 각 평면도에 대응하도록 박막트랜지스터와 화소의 공정순서를 도시한 공정 단면도 이고, 9A to 9F are cross-sectional views illustrating a process sequence of a thin film transistor and a pixel to be cut along the cutting line IX-IX of FIGS. 8A to 8F to correspond to each plan view.

도 10a 내지 도 10f는 도 8a내지 도 8f의 절단선 X-X를 절단하여 각 평면도에 대응하도록 게이트 패드부의 공정순서로 도시한 공정 단면도 이다. 10A to 10F are cross-sectional views of the gate pad unit in order of cutting the cutting line X-X of FIGS. 8A to 8F to correspond to the plan views.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

100 : 기판 102 : 게이트 배선100: substrate 102: gate wiring

104 : 게이트전극 114 : 소스 전극104: gate electrode 114: source electrode

116 : 드레인전극 118 : 데이터 배선 116: drain electrode 118: data wiring

120 : 제 1 화소전극 124 : 블랙매트릭스120: first pixel electrode 124: black matrix

126 : 컬러필터층 140 제 2 화소전극 126: color filter layer 140 second pixel electrode

Claims (17)

기판 상에 위치하는 게이트 배선과;A gate wiring located on the substrate; 상기 게이트 배선의 상부에 위치하는 게이트 절연막과;A gate insulating film positioned over the gate wiring; 상기 게이트 절연막상에 위치하고, 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하는 데이터 배선과;A data line positioned on the gate insulating film, the data line crossing the gate line and defining a pixel area; 상기 게이트 배선과 데이터 배선의 교차지점에 위치하고, 게이트 전극과 반도체층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;A thin film transistor positioned at an intersection point of the gate line and the data line and including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode; 상기 드레인전극에서 상기 화소영역으로 연장된 반사전극과; A reflective electrode extending from the drain electrode to the pixel region; 상기 박막트랜지스터 상부에 위치하는 블랙매트릭스와; A black matrix positioned on the thin film transistor; 상기 반사전극의 상부에 각 화소영역마다 위치하는 컬러필터층과; A color filter layer positioned on each of the pixel areas on the reflective electrode; 상기 컬러필터층의 상부에 위치하는 동시에 상기 반사전극과 접촉하는 투명전극A transparent electrode positioned on the color filter layer and in contact with the reflective electrode 을 포함하는 반사형 액정표시장치용 어레이 기판.Array substrate for a reflective liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 반사전극은 상기 데이터배선과 동일물질로 동일공정에서 드레인 전극과 일체형으로 상기 화소영역에 형성된 반사형 액정표시장치용 어레이 기판. And a reflective electrode formed of the same material as the data line and formed integrally with the drain electrode in the pixel region in the same process. 제 1 항에 있어서,The method of claim 1, 상기 게이트배선의 일 끝단에 형성된 게이트 패드를 더욱 포함하며, 상기 블랙매트릭스와 컬러필터층이 형성된 기판의 전면에 구성되며 상기 반사전극 및 게이트 패드의 일부를 노출하는 보호층을 더욱 포함하며, 상기 게이트 패드의 상부에 투명전극과 동일공정에서 동일물질로 형성된 게이트패드 단자를 더욱 포함하며, 상기 게이트 절연막은 게이트 패드를 노출하고 상기 투명전극은 상기 화소영역마다 독립적으로 패턴되어 형성된 반사형 액정표시장치용 어레이 기판. The gate pad may further include a gate pad formed at one end of the gate wiring. The gate pad may include a passivation layer formed on a front surface of the substrate on which the black matrix and the color filter layer are formed, and exposing a portion of the reflective electrode and the gate pad. And a gate pad terminal formed of the same material in the same process as that of the transparent electrode, wherein the gate insulating layer exposes the gate pad and the transparent electrode is independently patterned for each pixel region. Board. 제 1 항에 있어서,The method of claim 1, 상기 데이터배선과 소스전극과 드레인전극과 반사전극이 형성된 기판의 전면에 위치하고 상기 반사전극 및 게이트 패드의 일부를 노출하는 무기 절연막을 더욱 포함하며, 상기 무기절연막은 상기 박막트랜지스터와 블랙매트릭스 사이에 구성된 반사형 액정표시장치용 어레이 기판. And an inorganic insulating layer disposed on the front surface of the substrate on which the data line, the source electrode, the drain electrode, and the reflective electrode are formed, and exposing a portion of the reflective electrode and the gate pad, wherein the inorganic insulating layer is formed between the thin film transistor and the black matrix. Array substrate for reflective liquid crystal display device. 제 4 항에 있어서,The method of claim 4, wherein 상기 무기 절연막은 질화실리콘(SiNX)과 산화실리콘(SiO2) 중에 하나이며, 상기 보호층은 유기절연막 및 무기절연막 중에 선택된 하나로 구성된 반사형 액정표시장치용 어레이 기판.And the inorganic insulating layer is one of silicon nitride (SiN X ) and silicon oxide (SiO 2 ), and the protective layer is one selected from an organic insulating layer and an inorganic insulating layer. 제 1 항에 있어서, The method of claim 1, 상기 반도체층은 게이트 전극의 상부에 순수 비정질 실리콘인 액티브층과, 불순물이 포함된 비정질 실리콘이고 상기 소스 및 드레인 전극과 접촉하는 오믹 콘택층으로 구성된 반사형 액정표시장치용 어레이기판.And said semiconductor layer comprises an active layer of pure amorphous silicon on top of a gate electrode, and an ohmic contact layer comprising amorphous silicon containing impurities and contacting said source and drain electrodes. 제 1 항에 있어서,The method of claim 1, 상기 반도체층은 데이터배선의 하부로 신장되어 구성되거나 게이트전극상부에 섬형상으로 구성된 것 중 하나인 반사형 액정표시장치용 어레이기판. And the semiconductor layer is one formed to extend under the data line or formed in an island shape on the gate electrode. 제 1 항에 있어서,The method of claim 1, 상기 반사전극은 알루미늄(Al), 알루미늄합금(AlNd) 및 은(Ag)로 구성된 반사율이 높은 도전성 물질 그룹 중 선택된 하나로 구성되며, 상기 투명전극은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(ITO) 중에 하나로 구성되며, 상기 컬러필터는 적색과 녹색과 청색 컬러필터가 각 화소영역에 대응하여 구성된 반사형 액정표시장치용 어레이기판.The reflective electrode is one selected from the group of highly reflective conductive materials composed of aluminum (Al), aluminum alloy (AlNd), and silver (Ag), and the transparent electrode is made of indium tin oxide (ITO) and indium zinc oxide. An array substrate for a reflective liquid crystal display device comprising one of oxides (ITOs), wherein the color filters include red, green, and blue color filters corresponding to each pixel area. 제 1 항에 있어서,The method of claim 1, 상기 반사전극은 상기 게이트 배선의 일부와 중첩되어, 하부의 게이트 배선을 제 1 전극으로 하고, 상부의 반사전극을 제 2 전극으로 하며 이들 사이에 게재된 게이트 절연막을 유전체로 하는 스토리지 커패시터를 구성하는 반사형 액정표시장치용 어레이 기판. The reflective electrode overlaps a portion of the gate wiring to form a storage capacitor having a lower gate wiring as a first electrode, an upper reflective electrode as a second electrode, and a gate insulating film interposed therebetween as a dielectric. Array substrate for reflective liquid crystal display device. 기판 상에 일 끝단에 게이트 패드를 포함하는 게이트 배선과 게이트 배선에서 연장된 게이트 전극을 형성하는 단계와;Forming a gate wiring including a gate pad at one end on the substrate and a gate electrode extending from the gate wiring; 상기 게이트 배선과 게이트 패드와 게이트 전극이 형성된 기판의 전면에 게이트 절연막을 형성하는 단계와;Forming a gate insulating film on an entire surface of the substrate on which the gate wiring, the gate pad, and the gate electrode are formed; 상기 게이트 전극 상부의 게이트 절연막상에 반도체층을 형성하는 단계와; Forming a semiconductor layer on the gate insulating film on the gate electrode; 상기 반도체층의 상부에서 이격된 소스 및 드레인 전극과, 소스전극과 연결되며 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터 배선과, 상기 드레인 전극에서 화소영역으로 연장된 반사전극을 형성하는 단계와; Forming source and drain electrodes spaced apart from the semiconductor layer, a data line connected to the source electrode and crossing the gate wiring to define a pixel region, and a reflective electrode extending from the drain electrode to the pixel region; ; 상기 드레인전극과 소스전극과 상부에 블랙매트릭스를 형성하는 단계와;Forming a black matrix on the drain electrode and the source electrode; 상기 블랙매트릭스가 형성된 기판의 상부 각 화소영역에 컬러필터층을 형성하는 단계와; Forming a color filter layer on each pixel area of the substrate on which the black matrix is formed; 상기 컬러필터층의 상부에 투명전극을 형성하는 단계Forming a transparent electrode on the color filter layer 를 포함하는 반사형 액정표시장치용 어레이 기판 제조방법.Array substrate manufacturing method for a reflective liquid crystal display device comprising a. 제 10 항에 있어서, The method of claim 10, 상기 반도체층은 순수 비정질 실리콘으로 이루어진 액티브층과 불순물 비정질 실리콘으로 이루어진 오믹 콘택층을 포함하며, 상기 반사전극은 기판의 전면에 반사율이 높은 도전성 물질을 형성하고 패턴하여 형성하고, 상기 소스 및 드레인 전극은 오믹콘택층의 상부에 서로 이격되어 형성된 반사형 액정표시장치용 어레이 기판 제조방법. The semiconductor layer includes an active layer made of pure amorphous silicon and an ohmic contact layer made of impurity amorphous silicon, and the reflective electrode is formed by forming and patterning a highly reflective conductive material on the entire surface of the substrate, and forming the source and drain electrodes. The array substrate manufacturing method for a reflective liquid crystal display device formed on the ohmic contact layer spaced apart from each other. 제 10 항에 있어서, The method of claim 10, 상기 반사전극을 덮도록 상기 기판의 전면에 제 1 보호층을 형성하는 단계와; Forming a first protective layer on an entire surface of the substrate to cover the reflective electrode; 상기 블랙매트릭스와 컬러필터층이 형성된 기판의 상부에 제 2 보호층을 형성하는 단계와;Forming a second passivation layer on the substrate on which the black matrix and the color filter layer are formed; 상기 제 1 및 제 2 보호층을 동시에 식각하여 상기 제 1 화소전극을 노출하는 제 1 콘택홀을 형성하는 동시에, 상기 제 1 및 제 2 보호층과 게이트절연막을 동시에 식각하여 게이트패드를 노출하는 제 2 콘택홀을 형성하는 단계Simultaneously etching the first and second passivation layers to form a first contact hole exposing the first pixel electrode, and simultaneously etching the first and second passivation layers and the gate insulating layer to expose a gate pad. 2 forming a contact hole 를 더욱 포함하는 반사형 액정표시장치용 어레이 기판 제조방법. Array substrate manufacturing method for a reflective liquid crystal display device further comprising. 제 12 항에 있어서, The method of claim 12, 상기 투명전극은 제 1 콘택홀을 통해 반사전극과 직접 접촉하는 반사형 액정표시장치용 어레이 기판 제조방법. And the transparent electrode is in direct contact with the reflective electrode through the first contact hole. 제 12항에 있어서, The method of claim 12, 상기 투명전극을 형성하는 공정은, 상기 게이트패드 상부에 투명도전성물질로 이루어지며 상기 제 2 콘택홀을 통해 상기 게이트패드와 직접 접촉하는 게이트패드 단자를 형성하는 단계을 더욱 포함하는 반사형 액정표시장치용 어레이 기판 제조방법. The forming of the transparent electrode may further include forming a gate pad terminal formed of a transparent conductive material on the gate pad and directly contacting the gate pad through the second contact hole. Array substrate manufacturing method. 제 12 항에 있어서, The method of claim 12, 상기 제 1 보호층은 질화실리콘(SiNX)과 산화실리콘(SiO2)을 포함하는 무기절연물질 중에 선택된 하나로 형성하고, 상기 제 2 보호층은 유기절연물질 및 무기절연물질 중에 선택된 하나로 형성되며, 상기 반도체층은 데이터배선의 하부로 신장되어 구성되거나 게이트전극상부에 섬형상으로 구성된 반사형 액정표시장치용 어레이기판 제조방법.The first protective layer is formed of one selected from inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ), and the second protective layer is formed of one selected from organic insulating materials and inorganic insulating materials, And the semiconductor layer extends below the data line or has an island shape on the gate electrode. 제 10 항에 있어서,The method of claim 10, 상기 반사전극은 알루미늄(Al), 알루미늄합금(AlNd) 및 은(Ag)로 구성된 반사율이 높은 도전성 물질 그룹 중 선택된 하나로 구성되며, 상기 투명전극은 인듐-틴-옥사이드(ITO) 및 인듐-징크-옥사이드(ITO) 중에 하나로 구성되며, 상기 컬러필터는 적색과 녹색과 청색 컬러필터가 각 화소영역에 대응하여 구성된 반사형 액정표시장치용 어레이기판 제조방법.The reflective electrode is one selected from the group of highly reflective conductive materials composed of aluminum (Al), aluminum alloy (AlNd), and silver (Ag), and the transparent electrode is made of indium tin oxide (ITO) and indium zinc oxide. And a color filter comprising red, green, and blue color filters corresponding to each pixel region, wherein the color filter comprises one of oxide (ITO). 제 10 항에 있어서,The method of claim 10, 상기 반사전극은 상기 게이트 배선의 일부와 중첩되어, 하부의 게이트 배선을 제 1 전극으로 하고 상부의 반사전극을 제 2 전극으로 하며 이들 사이에 게재된 게이트절연막을 유전체로 하는 스토리지 커패시터를 구성하는 반사형 액정표시장치용 어레이 기판 제조방법. The reflective electrode overlaps a portion of the gate wiring to form a storage capacitor having a lower gate wiring as a first electrode, an upper reflecting electrode as a second electrode, and a gate insulating film interposed therebetween as a dielectric. A method of manufacturing an array substrate for a liquid crystal display device.
KR1020030097950A 2003-12-26 2003-12-26 Array Substrate for Use in Reflective LCD and Method of Fabricating the Same KR101022807B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030097950A KR101022807B1 (en) 2003-12-26 2003-12-26 Array Substrate for Use in Reflective LCD and Method of Fabricating the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030097950A KR101022807B1 (en) 2003-12-26 2003-12-26 Array Substrate for Use in Reflective LCD and Method of Fabricating the Same

Publications (2)

Publication Number Publication Date
KR20050066640A true KR20050066640A (en) 2005-06-30
KR101022807B1 KR101022807B1 (en) 2011-03-17

Family

ID=37257689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030097950A KR101022807B1 (en) 2003-12-26 2003-12-26 Array Substrate for Use in Reflective LCD and Method of Fabricating the Same

Country Status (1)

Country Link
KR (1) KR101022807B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989807B2 (en) 2007-09-04 2011-08-02 Samsung Electronics Co., Ltd. Thin-film transistor substrate, method of manufacturing same and display apparatus having same
CN104345511A (en) * 2014-09-30 2015-02-11 南京中电熊猫液晶显示科技有限公司 Pixel structure, manufacturing method thereof and display panel

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102639294B1 (en) 2016-08-18 2024-02-21 삼성디스플레이 주식회사 Liquid crystal display

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3267271B2 (en) * 1998-12-10 2002-03-18 日本電気株式会社 Liquid crystal display device and method of manufacturing the same
KR20020051455A (en) * 2000-12-22 2002-06-29 구본준, 론 위라하디락사 a method for fabricating reflective and transflective liquid crystal display device and the same
KR100803168B1 (en) * 2001-07-20 2008-02-14 삼성전자주식회사 Reflective-transmissive type liquid crystal device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7989807B2 (en) 2007-09-04 2011-08-02 Samsung Electronics Co., Ltd. Thin-film transistor substrate, method of manufacturing same and display apparatus having same
US8426228B2 (en) 2007-09-04 2013-04-23 Samsung Display Co., Ltd. Thin-film transistor substrate, method of manufacturing same and display apparatus having same
CN104345511A (en) * 2014-09-30 2015-02-11 南京中电熊猫液晶显示科技有限公司 Pixel structure, manufacturing method thereof and display panel
CN104345511B (en) * 2014-09-30 2017-09-15 南京中电熊猫液晶显示科技有限公司 Dot structure and its manufacture method, display panel

Also Published As

Publication number Publication date
KR101022807B1 (en) 2011-03-17

Similar Documents

Publication Publication Date Title
KR100857133B1 (en) Array panel for LCD and fabricating method the same
KR100870701B1 (en) Array substrate for LCD and Method for fabricating of the same
US8035766B2 (en) Method of forming array substrate for LCD
KR100916603B1 (en) Method for fabricating of a substrate of LCD
US7894032B2 (en) Liquid crystal display device having particular structure for data line, source electrode, drain electrode and pixel electrode
KR20030082648A (en) Thin film transistor array substrate and method of manufacturing the same
JP2006018295A (en) Method for manufacturing liquid crystal display, and liquid crystal display device
KR20030082647A (en) Thin film transistor array substrate and method of manufacturing the same, and mask applied to the method
KR20080002197A (en) An array substrate for lcd and method for fabricating thereof
KR20060041746A (en) Method of fabricating of an array substrate for lcd with color-filter on tft
US7990510B2 (en) Liquid crystal display device
US20070188682A1 (en) Method for manufacturing a display device
KR101242032B1 (en) An array substrate for LCD and method for fabricating thereof
KR100942265B1 (en) LCD with color-filter on TFT and method of fabricating of the same
KR20040050237A (en) Array substrate for LCD and Method for fabricating of the same
KR101022807B1 (en) Array Substrate for Use in Reflective LCD and Method of Fabricating the Same
KR20040086927A (en) Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof
KR20040048757A (en) Liquid Crystal Display Device and Method for fabricating the same
KR100870699B1 (en) Array substrate and liquid crystal display device including the same
KR20050003498A (en) Array substrate for LCD and method for fabricating of the same
KR100531486B1 (en) Mask of fabricating method of thin film transistor array substrate
KR20040026039A (en) Method for fabricating a Transflective liquid crystal display device and the same
KR20060038148A (en) Liquid crystal display device and method for manufacturing thereof
KR20040061601A (en) Array substrate for LCD and method for fabricating of the same
KR20020066757A (en) a reflective and transflective LCD and a method of fabricating thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180213

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10