KR20050065115A - Driving unit of liquid crystal display - Google Patents

Driving unit of liquid crystal display Download PDF

Info

Publication number
KR20050065115A
KR20050065115A KR1020030096879A KR20030096879A KR20050065115A KR 20050065115 A KR20050065115 A KR 20050065115A KR 1020030096879 A KR1020030096879 A KR 1020030096879A KR 20030096879 A KR20030096879 A KR 20030096879A KR 20050065115 A KR20050065115 A KR 20050065115A
Authority
KR
South Korea
Prior art keywords
line
gate
substrate
liquid crystal
crystal display
Prior art date
Application number
KR1020030096879A
Other languages
Korean (ko)
Other versions
KR101050859B1 (en
Inventor
장경근
성낙진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020030096879A priority Critical patent/KR101050859B1/en
Publication of KR20050065115A publication Critical patent/KR20050065115A/en
Application granted granted Critical
Publication of KR101050859B1 publication Critical patent/KR101050859B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 액정표시장치의 구동부에 관한 것으로서, 본 발명의 액정표시장치의 구동부는 서로 대향하여 합착된 제1기판 및 제2기판과, 상기 제1기판의 노출된 영역에 구비된 게이트패드부 및 데이터패드부와, 상기 제1기판에 종횡으로 배열되는 복수의 게이트라인 및 복수의 데이터라인과, 상기 게이트라인과 데이터라인이 교차한 영역에 구비되는 화상표시부와, 상기 제1기판에 형성되며, 상기 화상표시부 외부에 형성되어 주사신호를 공급하는 제1라인-온-글래스 배선 및 제2라인-온-글래스 배선과, 상기 제1라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제1라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제1스위칭부와, 상기 제2라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제2라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제2스위칭부를 포함하여 구성됨으로써, 액정표시장치를 박형화 및 경량화시킬 수 있고, 생산원가를 절감시킬 수 있다.The present invention relates to a driving part of a liquid crystal display device, wherein the driving part of the liquid crystal display device of the present invention includes a first substrate and a second substrate bonded to each other, a gate pad part disposed in an exposed area of the first substrate, A data pad unit, a plurality of gate lines and a plurality of data lines arranged vertically and horizontally on the first substrate, an image display unit provided in an area where the gate lines and the data lines intersect, and the first substrate, A first line-on-glass wiring and a second line-on-glass wiring, which are formed outside the image display unit and supply a scan signal, are electrically connected to the first line-on-glass wiring, and connected to the gate line. A plurality of first switching units which are individually connected to individually switch the scan signals applied from the first line-on-glass wiring, and are electrically connected to the second line-on-glass wiring And a plurality of second switching units individually connected to the gate lines to individually switch the scan signals applied from the second line-on-glass wiring, thereby making the liquid crystal display device thinner and lighter. Therefore, the production cost can be reduced.

Description

액정표시장치의 구동부{DRIVING UNIT OF LIQUID CRYSTAL DISPLAY}DRIVING UNIT OF LIQUID CRYSTAL DISPLAY}

본 발명은 액정표시장치의 구동부에 관한 것으로서, 보다 자세하게는 고전위 주사신호와 저전위 주사신호를 각각 별도의 라인을 통해 인가하는 액정표시장치의 구동부에 관한 것이다.The present invention relates to a driving unit of a liquid crystal display, and more particularly, to a driving unit of a liquid crystal display for applying a high potential scan signal and a low potential scan signal through separate lines.

일반적으로, 액정표시장치(Liquid Crystal Display)는 서로 대향하는 박막트랜지스터 어레이(Thin Film Transistor Array)기판과 컬러필터(Color Filter)기판이 일정한 간격으로 합착되고, 그 박막트랜지스터 어레이 기판과 컬러필터 기판 사이에 액정층이 형성된 액정패널(Liquid Crystal Display Panel)과, 그 액정패널에 화상정보를 공급하는 데이터 구동부와, 주사신호를 공급하는 게이트 구동부를 구비하여 구성된다. In general, a liquid crystal display is a thin film transistor array substrate and a color filter substrate facing each other are bonded to each other at regular intervals, and between the thin film transistor array substrate and the color filter substrate. A liquid crystal panel having a liquid crystal layer formed thereon, a data driver for supplying image information to the liquid crystal panel, and a gate driver for supplying a scan signal.

상기 박막트랜지스터 어레이 기판에는 횡으로 일정하게 이격되어 배열되는 복수의 게이트라인(Gate Line)과, 종으로 일정하게 이격되어 배열되는 복수의 데이터라인(Data Line)이 서로 교차하며, 그 게이트라인과 데이터라인이 교차하여 형성되는 영역에 화소(Pixel)가 정의된다. 상기 화소들에는 박막 트랜지스터(Thin Film Transistor: TFT)와 같은 스위칭소자가 개별적으로 구비되며, 상기 스위칭소자는 상기 데이터라인 및 게이트라인과 전기적으로 연결된다.In the thin film transistor array substrate, a plurality of gate lines arranged to be uniformly spaced laterally and a plurality of data lines arranged to be vertically spaced apart intersect each other, and the gate line and the data are intersected with each other. Pixels are defined in regions where lines intersect. The pixels are individually provided with a switching device such as a thin film transistor (TFT), and the switching device is electrically connected to the data line and the gate line.

그리고, 상기 컬러필터 기판에는 상기 화소들에 대응하는 위치에 적색, 녹색 및 청색의 컬러필터들이 형성되고, 상기 화소를 통과하는 빛의 색간섭을 방지하기 위해 상기 컬러필터들의 외곽을 감싸는 형태로 블랙매트릭스(Black Matrix)가 형성된다. 그리고, 상기 박막 트랜지스터 어레이 기판의 화소전극과의 전압차에 의해 액정에 전계를 인가하는 공통전극이 형성된다.In addition, red, green, and blue color filters are formed at positions corresponding to the pixels on the color filter substrate, and black is formed to surround the outer edges of the color filters to prevent color interference of light passing through the pixels. A matrix is formed. A common electrode for applying an electric field to the liquid crystal is formed by the voltage difference between the pixel electrodes of the thin film transistor array substrate.

상기 게이트 구동부는 게이트라인에 매 프레임단위로 순차적으로 주사신호를 인가한다. 이때, 주사신호가 인가된 게이트라인에 연결된 스위칭소자들은 턴-온(Turn-on)상태가 되고, 상기 데이터라인으로부터 인가되는 화상정보가 스위칭소자를 통해 화소의 화소전극에 인가된다.The gate driver sequentially applies a scan signal to the gate line every frame unit. In this case, the switching elements connected to the gate line to which the scan signal is applied are turned on, and image information applied from the data line is applied to the pixel electrode of the pixel through the switching element.

이하, 일반적인 액정표시장치를 첨부된 도면을 참조하여 상세하게 설명하겠다.Hereinafter, a general liquid crystal display device will be described in detail with reference to the accompanying drawings.

도1은 일반적인 액정표시장치를 간략하게 나타낸 도면이다.1 is a view schematically showing a general liquid crystal display device.

도1을 참조하면, 액정패널(10)과, 상기 액정패널(10)의 일측 단변과 게이트 인쇄회로기판(printed circuit board, 21)에 접속된 복수의 게이트TCP(22)와, 상기 게이트TCP(22)에 각각 실장된 복수의 게이트 구동집적회로(23)와, 상기 액정패널(10)의 일측 장변과 데이터인쇄회로기판(31)에 접속된 복수의 데이터 TCP(32)와, 상기 데이터TCP(32)에 각각 실장된 복수의 데이터 구동집적회로(33)를 포함하여 구성된다.Referring to FIG. 1, a liquid crystal panel 10, a plurality of gate TCPs 22 connected to one side of the liquid crystal panel 10 and a gate printed circuit board 21, and the gate TCP ( 22, a plurality of gate driving integrated circuits 23 mounted respectively, a plurality of data TCPs 32 connected to one side of the liquid crystal panel 10 and a data printed circuit board 31, and the data TCP ( And a plurality of data driving integrated circuits 33 respectively mounted on 32).

상기 액정패널(10)은 박막트랜지스터 어레이 기판(11)과 컬러필터 기판(12)이 일정한 셀-갭(cell-gap)을 갖도록 대향하여 합착되고, 그 셀-갭에 액정층이 형성되어 구성된다.The liquid crystal panel 10 is bonded to the thin film transistor array substrate 11 and the color filter substrate 12 so as to have a constant cell-gap, and a liquid crystal layer is formed at the cell-gap. .

상기 박막트랜지스터 어레이 기판(11)의 일측단변 및 일측장변은 상기 칼라필터 기판(12)에 비해 돌출되며, 그 박막트랜지스터 어레이 기판(11)의 돌출된 영역에는 게이트 패드부와 데이터 패드부가 구비된다. 또한, 상기 박막트랜지스터 어레이 기판(11)과 칼라필터 기판(12)이 대향하여 합착된 영역에는 실제로 화상이 표시되는 화상표시부(13)가 구비된다. One side short side and one side long side of the thin film transistor array substrate 11 protrude from the color filter substrate 12, and the gate pad portion and the data pad portion are provided in the protruding region of the thin film transistor array substrate 11. In addition, an image display unit 13 in which an image is actually displayed is provided in an area where the thin film transistor array substrate 11 and the color filter substrate 12 face each other.

상기 화상표시부(13)에는 복수의 게이트라인(20)이 횡방향으로 배열되어 상기 게이트 패드부에 접속되고, 복수의 데이터라인(30)이 종방향으로 배열되어 상기 데이터 패드부에 접속된다. 또한, 상기 게이트라인(20)과 데이터라인(30)은 서로 교차하며, 그 교차하여 형성되는 영역들에는 상기 스위칭소자와 화소전극을 구비하는 화소들이 형성된다.In the image display unit 13, a plurality of gate lines 20 are arranged in the horizontal direction and connected to the gate pad unit, and a plurality of data lines 30 are arranged in the longitudinal direction and connected to the data pad unit. In addition, the gate line 20 and the data line 30 cross each other, and pixels including the switching element and the pixel electrode are formed in the intersecting regions.

상기 칼라필터 기판(12)의 화상표시부(13)에는 블랙 매트릭스에 의해 화소별로 분리되어 도포된 적색, 녹색 및 청색의 칼라필터와, 상기 박막 트랜지스터 어레이 기판(11)에 구비된 화소전극과 함께 액정층에 전계를 인가하는 공통전극이 구비된다.The image display part 13 of the color filter substrate 12 includes a red, green, and blue color filter that is separated and applied to each pixel by a black matrix, and a pixel electrode provided in the thin film transistor array substrate 11. A common electrode for applying an electric field to the layer is provided.

상기 데이터TCP(32)는 상기 데이터 인쇄회로기판(31)의 일부와 데이터 패드부의 일부에 부착되어 전기적으로 연결된다. 또한, 상기 데이터TCP(32)에는 데이터구동집적회로(33)가 개별적으로 실장된다. 상기 데이터TCP(31) 상에는 TCP입력라인(34)과 TCP출력라인(35)이 형성되는데, 상기 데이터 인쇄회로기판(31)로부터 공급되는 화상정보는 상기 TCP입력라인(34)을 통해 상기 데이터 구동집적회로(33)에 인가되고, 상기 데이터 구동집적회로(33)에서 디지털-아날로그 변환된 화상정보는 상기 TCP출력라인을 통해 출력되어 데이터라인에 인가된다.The data TCP 32 is attached to and electrically connected to a part of the data printed circuit board 31 and a part of the data pad part. In addition, the data driving integrated circuit 33 is separately mounted on the data TCP 32. A TCP input line 34 and a TCP output line 35 are formed on the data TCP 31. The image information supplied from the data printed circuit board 31 is driven through the TCP input line 34. The image information applied to the integrated circuit 33 and digital-analog converted by the data driving integrated circuit 33 is outputted through the TCP output line and applied to the data line.

상기 게이트TCP(22)는 상기 게이트 인쇄회로기판(21)의 일부와 게이트 패드부의 일부에 부착되어 전기적으로 연결된다. 상기 게이트TCP(22)에는 게이트 구동집적회로(23)가 개별적으로 실장되며, 상기 게이트 구동집적회로(23)는 상기 게이트 인쇄회로기판(21)로부터 인가받는 각종 제어신호 및 구동전압들에 대응하여, 주사신호를 상기 게이트라인(30)에 출력한다.The gate TCP 22 is attached to and electrically connected to a portion of the gate printed circuit board 21 and a portion of the gate pad portion. The gate driving integrated circuit 23 is separately mounted on the gate TCP 22, and the gate driving integrated circuit 23 corresponds to various control signals and driving voltages applied from the gate printed circuit board 21. The scan signal is output to the gate line 30.

상기 게이트 구동집적회로(23)는 주사신호를 매 프레임주기로 상기 게이트라인(20)에 순차적으로 인가한다. 즉, 하나의 게이트라인(20)에만 고전위 주사신호가 인가되며, 나머지 게이트라인(20)에는 저전위 주사신호가 인가된다. 이와 같이, 고전위 주사신호가 게이트라인(20)에 인가되면, 상기 게이트라인(20)에 전기적으로 접속된 스위칭소자(미도시)들은 턴-온상태가 되고, 상기 스위칭소자들을 통해 상기 데이터라인(30)으로부터 공급되는 화상정보가 화소전극에 인가된다. 이 때, 인가된 화상정보의 전압크기에 따라 화소전극과 상기 컬러필터의 공통전극 사이에는 전계가 형성되며, 이 전계에 의해 액정을 구동시켜 화상을 표시하게 된다.The gate driving integrated circuit 23 sequentially applies a scan signal to the gate line 20 every frame period. That is, the high potential scan signal is applied only to one gate line 20, and the low potential scan signal is applied to the other gate line 20. As such, when a high potential scan signal is applied to the gate line 20, switching devices (not shown) electrically connected to the gate line 20 are turned on, and the data line is connected to the data line through the switching devices. Image information supplied from 30 is applied to the pixel electrode. At this time, an electric field is formed between the pixel electrode and the common electrode of the color filter according to the voltage size of the applied image information, and the liquid crystal is driven by the electric field to display an image.

최근, 여러가지 평판표시장치들 중에서 단박경소 및 고선명한 화질을 제공하는 액정표시장치가 주로 사용되고 있으며, 많은 수요를 충족시키고자 대량생산되고 있다. 이러한 액정표시장치의 대량생산에 있어서, 생산원가의 절감과 최근 추세에 따른 액정표시장치의 박형화 및 경량화는 중요한 요소이다.Recently, among various flat panel display devices, a liquid crystal display device providing a short thickness and high definition image quality is mainly used, and has been mass-produced to satisfy many demands. In mass production of such liquid crystal display devices, reduction of production costs and thinning and weight reduction of liquid crystal display devices according to recent trends are important factors.

그런데, 상기와 같은 종래의 액정표시장치에서는 게이트 인쇄회로기판 및 데이터 인쇄회로기판가 구비되고, 게이트TCP 및 데이터TCP가 패드부에 연결되며, 각 게이트 패드부 및 데이터 패드부에는 많은 라인들이 형성되므로, 제작공정이 복잡하고, 액정표시장치를 박형화 및 경량화시키는데 한계가 있다.However, in the conventional liquid crystal display device as described above, the gate printed circuit board and the data printed circuit board are provided, the gate TCP and the data TCP are connected to the pad part, and many lines are formed in each gate pad part and the data pad part. The manufacturing process is complicated and there is a limit in making the liquid crystal display device thinner and lighter.

따라서, 본 발명은 종래와 같은 문제점을 해결하기 위해 안출되었으며, 본 발명은 화상표시부 외곽에 구비되는 별도의 라인들을 통해 주사신호를 인가함으로써, 패드부를 간소화시킬 수 있고, 액정표시장치를 박형화 및 경량화할 수 있으며, 생산원가를 절감시키는데 목적이 있다.Accordingly, the present invention has been devised to solve the same problem as the prior art, and the present invention can simplify the pad part by applying a scanning signal through separate lines provided on the outside of the image display part, and make the liquid crystal display device thinner and lighter. The purpose is to reduce production costs.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 액정표시장치는 서로 대향하여 합착된 제1기판 및 제2기판과, 상기 제1기판의 노출된 영역에 구비된 게이트패드부 및 데이터패드부와, 상기 제1기판에 종횡으로 배열되는 복수의 게이트라인 및 복수의 데이터라인과, 상기 게이트라인과 데이터라인이 교차한 영역에 구비되는 화상표시부와, 상기 제1기판에 형성되며, 상기 화상표시부 외부에 형성되어 주사신호를 공급하는 제1라인-온-글래스(line-on-glass) 배선 및 제2라인-온-글래스 배선과, 상기 제1라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제1라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제1스위칭부와, 상기 제2라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제2라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제2스위칭부를 포함하여 구성된다.According to an aspect of the present invention, a liquid crystal display device includes: a first substrate and a second substrate bonded to each other, a gate pad portion and a data pad portion provided in an exposed area of the first substrate; A plurality of gate lines and a plurality of data lines arranged vertically and horizontally on the first substrate, an image display unit provided in an area where the gate lines and the data lines intersect, and formed on the first substrate, A first line-on-glass wiring and a second line-on-glass wiring and a first line-on-glass wiring to form a scan signal and are electrically connected to the first line-on-glass wiring, and the gate A plurality of first switching units which are individually connected to a line and individually switch the scan signals applied from the first line-on-glass wiring, and are electrically connected to the second line-on-glass wiring, Is separately connected to a trad in the second line is configured to include a plurality of second switches for individually switching the scanning signal is received from a glass wire-on.

상기와 같이 구성된 본 발명은 종래에 주사신호를 출력하던 게이트 구동집적회로를 제거하고, 고전위 주사신호 및 저전위 주사신호를 각각 공급하는 별도의 라인-온-글래스 배선을 박막트랜지스터 어레이기판 상에 형성하여 게이트 패드부를 간소화시킨다. 따라서, 정전기 방지회로 등의 회로를 형성하는데 게이트패드부의 공간을 활용할 수 있게 되었다. The present invention constructed as described above removes the gate driving integrated circuit which previously outputs the scan signal, and separates the line-on-glass wiring for supplying the high potential scan signal and the low potential scan signal, respectively, on the thin film transistor array substrate. To simplify the gate pad portion. Therefore, the space of the gate pad portion can be utilized to form a circuit such as an antistatic circuit.

또한, 게이트 패드부를 간소화하게되면, 액정표시장치의 무게가 감소하고, 얇게 제작할 수 있으므로, 액정표시장치를 박형화 및 경량화할 수 있다.In addition, if the gate pad portion is simplified, the weight of the liquid crystal display device can be reduced and the thickness of the liquid crystal display device can be reduced, thereby making the liquid crystal display device thinner and lighter.

이하, 본 발명에 따른 액정표시장치를 첨부된 도면을 참조하여 상세하게 설명하겠다.Hereinafter, a liquid crystal display according to the present invention will be described in detail with reference to the accompanying drawings.

도2는 본 발명의 제 1실시예에 따른 액정표시장치를 간략하게 나타낸 도면이다.2 is a schematic view of a liquid crystal display according to a first embodiment of the present invention.

도2를 참조하면, 서로 대향하여 합착된 박막트랜지트서 어레이 기판(111) 및 컬러필터 기판(112)와, 상기 박막트랜지스터 어레이 기판(111)의 노출된 가장자리 영역에 구비된 게이트 패드부 및 데이터 패드부와, 상기 박막트랜지스터 어레이 기판상에 종횡으로 배열되는 복수의 데이터라인 및 게이트라인과, 상기 데이터라인과 게이트라인이 교차되는 영역에 구비되는 화상표시부와, 데이터 패드부에 부착된 복수의 데이터TCP(132)와, 상기 데이터TCP(132)에 개별적으로 실장된 데이터 구동집적회로(133)와, 전기적으로 연결된 상기 데이터TCP(132)를 통해 화상정보를 상기 데이터구동집적회로(133)에 인가하는 데이터 인쇄회로기판(131)와, 상기 화상표시부 외부에 형성되어 주사신호를 공급하는 제1라인-온-글래스 배선(140) 및 제2라인-온-글래스 배선(141)과, 상기 제1라인-온-글래스 배선(140) 및 제2라인-온-글래스 배선(141)을 통해 인가되는 주사신호를 개별적으로 스위칭하는 복수의 스위칭부(145)를 포함하여 구성된다.Referring to FIG. 2, a thin film transistor array substrate 111 and a color filter substrate 112 bonded to each other and a gate pad portion and data provided in an exposed edge region of the thin film transistor array substrate 111. A pad portion, a plurality of data lines and gate lines arranged vertically and horizontally on the thin film transistor array substrate, an image display portion provided in an area where the data lines and the gate lines intersect, and a plurality of data attached to the data pad portion Image information is applied to the data driving integrated circuit 133 through a TCP 132, a data driving integrated circuit 133 separately mounted on the data TCP 132, and the data TCP 132 electrically connected thereto. A data printed circuit board 131, a first line-on-glass wiring 140 and a second line-on-glass wiring 141 formed outside the image display unit to supply a scanning signal, and the first line-on-glass wiring 141. A - it is configured to include a plurality of the switching unit 145 that individually switches the scanning signal applied through the glass wiring 141-on-glass wiring 140 and the second line-on.

일반적으로 박막트랜지스터 어레이 기판(111)은 컬러필터 기판(112)보다 면적이 넓다. 따라서, 상기 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(112)의 합착시 상기 박막트랜지스터 어레이 기판(111)의 일부가 외부에 노출되는데, 이 때, 노출되는 영역에 데이터 패드부와 게이트 패드부가 구비된다.In general, the thin film transistor array substrate 111 has a larger area than the color filter substrate 112. Therefore, when the thin film transistor array substrate 111 and the color filter substrate 112 are bonded together, a part of the thin film transistor array substrate 111 is exposed to the outside. In this case, the data pad portion and the gate pad portion are exposed in the exposed area. It is provided.

상기 데이터 패드부 및 게이트 패드부는 상기 박막트랜지스터 어레이 기판(111)과 컬러필터 기판(112)의 합착위치에 따라 각각 일측 또는 양측에 형성될 수 있다.The data pad part and the gate pad part may be formed on one side or both sides, respectively, according to the bonding position of the thin film transistor array substrate 111 and the color filter substrate 112.

상기 데이터TCP(132)에는 데이터구동집적회로(133)가 실장되고, 상기 데이터TCP(132)는 상기 데이터 패드부와 상기 데이터 인쇄회로기판(131)의 각각 일부에 부착되므로, 상기 데이터 인쇄회로기판(131)으로부터 공급되는 화상정보가 상기 데이터TCP(132)를 통해 상기 데이터 구동집적회로(133)에 인가된다. 이때, 상기 데이터 구동집적회로(133)는 인가받은 디지털형태 화상정보를 아날로그형태의 화상정보로 변환하여 데이터라인(120)들로 출력한다.The data driving integrated circuit 133 is mounted on the data TCP 132, and the data TCP 132 is attached to each of the data pad part and the data printed circuit board 131. Image information supplied from 131 is applied to the data driving integrated circuit 133 via the data TCP 132. In this case, the data driving integrated circuit 133 converts the applied digital image information into analog image information and outputs the image information to the data lines 120.

상기 데이터라인(120)은 종으로 일정하게 이격되어 배열되며, 횡으로 일정하게 이격되어 배열되는 게이트라인(130)들과 서로 교차하여 복수의 사각형 영역을 구획한다. 상기 사각형 영역은 화소라 정의되며, 복수의 화소는 매트릭스형태로 배열되어 실제로 화상이 표시되는 화상표시부를 구성한다.The data lines 120 are arranged to be vertically spaced apart from each other, and intersect with the gate lines 130 arranged to be horizontally spaced apart from each other to define a plurality of rectangular regions. The rectangular area is defined as a pixel, and the plurality of pixels are arranged in a matrix to constitute an image display unit in which an image is actually displayed.

도시된 바와 같이, 상기 박막트랜지스터 어레이 기판(111)의 양측에 구비된 게이트 패드부에는 각각 제1라인-온-글래스 배선(140)과 제2라인-온-글래스 배선(141)이 형성되는데, 보다 정확하게는 화상표시부의 외곽에 형성된다.As shown, first and second line-on-glass wiring lines 140 and 141 are formed in the gate pad portions provided on both sides of the thin film transistor array substrate 111. More precisely, it is formed outside the image display unit.

상기 제1라인-온-글래스 배선(140)은 첫번째 데이터TCP(132)까지 연장되어 상기 데이터 인쇄회로기판(131)로부터 고전위 주사신호를 인가받으며, 상기 제2라인-온-글래스 배선(141)은 마지막 데이터TCP(132)까지 연장되어 상기 데이터 인쇄회로기판(131)로부터 저전위 주사신호를 인가받는다. 즉, 상기 제1라인-온-글래스 배선(140) 및 제2라인-온-글래스 배선(141)은 서로 다른 전위의 주사신호를 인가받는다.The first line-on-glass wiring 140 extends to the first data TCP 132 to receive a high potential scan signal from the data printed circuit board 131, and the second line-on-glass wiring 141. ) Extends to the last data TCP 132 to receive a low potential scan signal from the data printed circuit board 131. That is, the first line-on-glass wiring 140 and the second line-on-glass wiring 141 receive scan signals of different potentials.

이때, 첫번째 데이터TCP와 마지막 데이터TCP는 상기 제1라인-온-글래스 배선(140) 및 제2라인-온-글래스 배선(141)이 연장되어 형성되므로, 다른 데이터TCP(132)보다 약간 넓게 설계하는게 바람직하다.In this case, the first data TCP and the last data TCP are designed to be slightly wider than the other data TCP 132 because the first line-on-glass wiring 140 and the second line-on-glass wiring 141 are formed to extend. It is desirable to.

한편, 상기 제1라인-온-글래스 배선(140) 및 제2라인-온-글래스 배선(141)에는 각각 복수의 스위칭부(145,146)가 전기적으로 접속되며, 상기 스위칭부(145,146)는 각각의 제1라인-온-글래스 배선(140) 또는 제2라인-온-글래스 배선(141)을 통해 인가되는 주사신호를 개별적으로 스위칭한다.Meanwhile, a plurality of switching units 145 and 146 are electrically connected to the first line-on-glass wiring 140 and the second line-on-glass wiring 141, respectively, and the switching units 145 and 146 respectively. Scan signals applied through the first line-on-glass wiring 140 or the second line-on-glass wiring 141 are individually switched.

상기 제1스위칭부(145) 및 제2스위칭부(146)은 각 게이트라인(120)의 일측과 타측에 하나씩 연결된다. 다시 말해서, 각 게이트라인(120)의 일측에는 상기 제1스위칭부(145)가 연결되고, 그 타측에는 상기 제2스위칭부(146)가 연결된다.The first switching unit 145 and the second switching unit 146 are connected to one side and the other side of each gate line 120. In other words, the first switching unit 145 is connected to one side of each gate line 120, and the second switching unit 146 is connected to the other side thereof.

상기한 바와 같은 제1스위칭부(145) 및 제2스위칭부(146)를 도면을 참조하여 보다 상세하게 설명하면 다음과 같다.The first switching unit 145 and the second switching unit 146 as described above will be described in more detail with reference to the drawings.

도3은 스위칭부의 연결구성을 간략하게 나타낸 도면이다.3 is a view schematically showing a connection configuration of a switching unit.

본 도면에서는 본 발명의 중요한 구성요소인 제1라인-온-글래스 배선(240) 및 제2라인-온-글래스 배선(241)과, 스위칭부(SB_H1∼SB-H5, SB_L1∼SB_L5) 및 게이트라인(220)의 상호연결구성을 집중적으로 도시하였고, 나머지 구성부분은 생략하였다.In this drawing, the first line-on-glass wiring 240 and the second line-on-glass wiring 241, the switching units SB_H1 to SB-H5, SB_L1 to SB_L5 and the gate which are important components of the present invention are shown. The interconnect arrangement of line 220 is shown intensively, and the remaining components are omitted.

도3을 참조하면, 박막트랜지스터 어레이 기판(미도시) 상에 제1라인-온-글래스 배선(240) 및 제2라인-온-글래스 배선(241)이 형성된다. 상기 제1라인-온-글래스 배선(240)에는 복수의 제1스위칭부(SB_H1∼SB_H5)가 각각 전기적으로 연결되고, 상기 제2라인-온-글래스 배선(241)에는 복수의 제2스위칭부(SB_L1∼SB_L5)가 각각 전기적으로 연결된다.Referring to FIG. 3, a first line-on-glass wiring 240 and a second line-on-glass wiring 241 are formed on a thin film transistor array substrate (not shown). A plurality of first switching units SB_H1 to SB_H5 are electrically connected to the first line-on-glass wiring 240, respectively, and a plurality of second switching units to the second line-on-glass wiring 241. (SB_L1 to SB_L5) are each electrically connected.

상기 제1라인-온-글래스 배선(240)을 통해 상기 제1스위칭부(SB_H1∼SB_H5)에 고전위의 주사신호(VGH)가 인가되면, 각각의 제1스위칭부(SB_H1∼SB_H5)는 개별적으로 인가받은 고전위 주사신호(VGH)를 스위칭한다. 마찬가지로, 상기 제2라인-온-글래스 배선(241)을 통해 상기 제2스위칭부(SB_L1∼SB_L5)에 저전위의 주사신호(VGL)가 인가되면, 각각의 제2스위칭부(SB_L1∼SB_L5)는 인가받은 저전위 주사신호(VGL)를 개별적으로 스위칭한다.When the high potential scan signal VGH is applied to the first switching units SB_H1 to SB_H5 through the first line-on-glass wiring 240, each of the first switching units SB_H1 to SB_H5 is individually provided. Switch the applied high potential scan signal (VGH). Similarly, when the low potential scan signal VGL is applied to the second switching units SB_L1 to SB_L5 through the second line-on-glass wiring 241, each of the second switching units SB_L1 to SB_L5 is applied. Switches individually the applied low potential scan signal VGL.

상기 게이트라인(220)의 양측에는 각각 제1스위칭부(SB_H1∼SB_H5)와 제2스위칭부(SB_L1∼SB_L5)가 연결되며, 상기 제1스위칭부(SB_H1∼SB_H5) 및 제2스위칭부(SB_L1∼SB_L5) 중 하나의 스위칭부만 동작한다. 따라서, 상기 게이트라인(220)에는 고전위 주사신호와 저전위 주사신호 중 하나의 주사신호만 인가된다. 이 때, 스위칭부가 동작할때는 라인-온-글래스 배선(240,241)과 게이트라인(220)을 전기적으로 연결함으로써, 상기 스위칭부를 통해 주사신호가 게이트라인(220)에 인가되며, 스위칭부가 동작하지 않게 되면, 라인-온-글래스 배선(240,241)과 게이트라인(220)을 전기적으로 차단한다. First switching units SB_H1 to SB_H5 and second switching units SB_L1 to SB_L5 are connected to both sides of the gate line 220, respectively, and the first switching units SB_H1 to SB_H5 and the second switching unit SB_L1 are connected to each other. Only one switching unit of SB_L5 operates. Therefore, only one scan signal of the high potential scan signal and the low potential scan signal is applied to the gate line 220. At this time, when the switching unit is operating, the line-on-glass wiring 240 and 241 is electrically connected to the gate line 220, so that the scan signal is applied to the gate line 220 through the switching unit, and the switching unit is not operated. The line-on-glass wirings 240 and 241 and the gate line 220 are electrically blocked.

상기 제1스위칭부(SB_H1∼SB_H5) 및 제2스위칭부(SB_L1∼SB_L5)의 동작을 좀더 상세히 설명하면 다음과 같다.The operations of the first switching units SB_H1 to SB_H5 and the second switching units SB_L1 to SB_L5 will be described in detail as follows.

주사신호는 매 수평주기 단위로 제1라인-온-글래스 배선(240) 및 제2라인-온-글래스 배선(241)에 인가된다. 이 때, 고전위 주사신호(VGH)는 매 수평주기에서 하나의 게이트라인(220)에만 인가되야 하므로, 제 1라인-온-글래스 배선(240)을 통해 공급되는 고전위 주사신호(VGH)는 상기 복수의 제 1스위칭부(SB_H1∼SB_H5) 중 어느 하나의 제 1스위칭부(SB_H1∼SB_H5)를 통해서만 대응하는 게이트라인(220)에 인가된다. 그리고, 고전위 주사신호(VGH) 인가된 게이트라인(220)을 제외한 나머지 게이트라인(220)들에는 상기 제2라인-온-글래스 배선(241)을 통해 공급되는 저전위 주사신호(VGL)가 인가된다.The scan signal is applied to the first line-on-glass wiring 240 and the second line-on-glass wiring 241 every horizontal period. In this case, since the high potential scan signal VGH should be applied to only one gate line 220 in every horizontal period, the high potential scan signal VGH supplied through the first line-on-glass wiring 240 is The gate line 220 is applied to the corresponding gate line 220 only through one of the first switching units SB_H1 to SB_H5 among the plurality of first switching units SB_H1 to SB_H5. The low potential scan signal VGL supplied through the second line-on-glass wiring 241 is applied to the remaining gate lines 220 except for the gate line 220 to which the high potential scan signal VGH is applied. Is approved.

예를 들어, 상기 제1라인-온-글래스 배선(240)을 통해 공급되는 고전위 주사신호(VGH)가 첫번째 제1스위칭부(SB_H1∼SB_H5)를 통해 첫번째 게이트라인(220A)에 인가되면, 상기 첫번째 게이트라인(220A)을 제외한 게이트라인(220B∼220E)에는 상기 제2라인-온-글래스 배선(241)을 통해 공급되는 저전위 주사신호(VGL)가 첫번째 제2스위칭부(SB_L1)를 제외한 나머지 제2스위칭부(SB_L1∼SB_L5)에 인가된다. 이때, 고전위 주사신호(VGH) 또는 저전위 주사신호(VGL)가 인가되는 스위칭부와 대응하여 동일한 게이트라인(220)의 타측에 연결된 스위칭부는 차단된다.For example, when the high potential scan signal VGH supplied through the first line-on-glass wiring 240 is applied to the first gate line 220A through the first first switching units SB_H1 to SB_H5, The low potential scan signal VGL supplied through the second line-on-glass wiring 241 receives the first second switching unit SB_L1 in the gate lines 220B to 220E except for the first gate line 220A. The remaining second switching units SB_L1 to SB_L5 are applied. At this time, the switching unit connected to the other side of the same gate line 220 is cut off to correspond to the switching unit to which the high potential scan signal VGH or the low potential scan signal VGL is applied.

또한, 상기 제1라인-온-글래스 배선(240)을 통해 공급되는 고전위 주사신호(VGH)가 두번째 제1스위칭부(SB_H2)를 통해 두번째 게이트라인(220B)에 인가되면, 상기 두번째 게이트라인(220B)의 타측에 연결된 첫번째 제2스위칭부(SB_L2)는 차단된다. 그리고, 두번째 제2스위칭부(SB_L2)를 제외한 나머지 제2스위칭부((SB_L1,SB_L3,SB_L4,SB_L5)를 통해 대응하는 게이트라인(220)에 각각 저전위 주사신호(VGL)가 인가된다.In addition, when the high potential scan signal VGH supplied through the first line-on-glass wiring 240 is applied to the second gate line 220B through the second first switching unit SB_H2, the second gate line. The first second switching unit SB_L2 connected to the other side of 220B is blocked. The low potential scan signal VGL is applied to the corresponding gate line 220 through the remaining second switching units SB_L1, SB_L3, SB_L4, and SB_L5 except for the second second switching unit SB_L2.

상술한 바와 같은 본 발명의 액정표시장치의 구동부는 액정패널에 고전위 주사신호 및 저전위 주사신호를 공급하는 라인-온-글래스 배선을 별도로 형성함으로써, 액정표시장치로부터 게이트TCP 및 게이트 구동집적회로를 제거할 수 있어 패드부의 공간확보가 가능하고, 이와 같이, 일부 부품의 제거가 가능하므로, 액정표시장치를 박형화 및 경량화할 수 있다. 또한, 부품의 제거에 따라 생산원가도 절감시킬 수 있다.As described above, the driving unit of the liquid crystal display device of the present invention forms a line-on-glass wiring for supplying a high potential scan signal and a low potential scan signal to the liquid crystal panel, thereby providing a gate TCP and a gate driving integrated circuit from the liquid crystal display device. Can be removed to secure the space of the pad portion, and thus, some parts can be removed, thereby making the liquid crystal display device thinner and lighter. In addition, the production cost can be reduced by removing the parts.

도1은 일반적인 액정표시장치를 간략하게 나타낸 도면.1 is a schematic view showing a general liquid crystal display device.

도2는 본 발명의 제 1실시예에 따른 액정표시장치를 간략하게 나타낸 도면.2 is a schematic view showing a liquid crystal display device according to a first embodiment of the present invention;

도3은 스위칭부의 연결구성을 간략하게 나타낸 도면.3 is a view showing briefly the connection configuration of the switching unit.

**도면의 주요 부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **

110: 액정패널 111: 박막트랜지스터 어레이 기판110: liquid crystal panel 111: thin film transistor array substrate

112: 컬러필터 기판 113: 화상표시부112: color filter substrate 113: image display unit

120: 게이트라인 130: 데이터라인120: gate line 130: data line

131: 데이터 인쇄회로기판 132: 데이터TCP131: data printed circuit board 132: data TCP

133: 데이터 구동집적회로 134: TCP입력라인133: data driving integrated circuit 134: TCP input line

135: TCP출력라인 140: 제1라인-온-글래스 배선135: TCP output line 140: first line-on-glass wiring

141: 제2라인-온-글래스 배선 145: 제1스위칭부141: second line-on-glass wiring 145: first switching unit

146: 제2스위칭부146: second switching unit

Claims (7)

서로 대향하여 일정한 셀-갭이 유지되도록 합착된 제 1기판 및 제 2기판;A first substrate and a second substrate bonded together to maintain a constant cell-gap opposite to each other; 상기 제 1기판의 가장자리 영역에 구비된 게이트패드부 및 데이터패드부;A gate pad part and a data pad part disposed in an edge region of the first substrate; 상기 제 1기판에 종횡으로 배열되는 복수의 게이트라인 및 복수의 데이터라인;A plurality of gate lines and a plurality of data lines arranged vertically and horizontally on the first substrate; 상기 게이트라인과 데이터라인이 서로 교차한 영역에 구비되며, 실제로 화상이 표시되는 화상표시부;An image display unit provided in an area where the gate line and the data line cross each other, and displaying an image; 상기 화상표시부 외곽에 형성되어 주사신호를 공급하는 제 1라인-온-글래스 배선 및 제 2라인-온-글래스 배선;First line-on-glass wiring and second line-on-glass wiring formed outside the image display unit to supply a scanning signal; 상기 제 1라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제 1라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제 1스위칭부; 및A plurality of first switching units electrically connected to the first line-on-glass wirings and individually connected to the gate lines to individually switch the scan signals applied from the first line-on-glass wirings; And 상기 제 2라인-온-글래스 배선에 전기적으로 연결되고, 상기 게이트라인에 개별적으로 연결되어 상기 제 2라인-온-글래스 배선으로부터 인가받는 주사신호를 개별적으로 스위칭하는 복수의 제 2스위칭부를 포함하여 구성되는 것을 특징으로 하는 액정표시장치의 구동부.A plurality of second switching units electrically connected to the second line-on-glass wirings and individually connected to the gate lines to individually switch the scan signals applied from the second line-on-glass wirings And a driving unit of the liquid crystal display device. 제 1 항에 있어서, 상기 제 1기판은 박막트랜지스터 어레이 기판이고, 상기 제 2기판은 컬러필터 기판인 것을 특징으로 하는 액정표시장치의 구동부.The liquid crystal display driver of claim 1, wherein the first substrate is a thin film transistor array substrate, and the second substrate is a color filter substrate. 제 1 항에 있어서, 상기 게이트 패드부는 상기 제 1기판의 양측에 구비된 것을 특징으로 하는 액정표시장치의 구동부.The liquid crystal display driver of claim 1, wherein the gate pad parts are provided on both sides of the first substrate. 제 1 항에 있어서, 상기 제 1라인-온-글래스 배선을 통해 고전위 주사신호가 인가되고, 상기 제 2라인-온-글래스 배선을 통해 저전위 주사신호가 인가되는 것을 특징으로 하는 액정표시장치의 구동부.The liquid crystal display of claim 1, wherein a high potential scan signal is applied through the first line-on-glass wiring, and a low potential scan signal is applied through the second line-on-glass wiring. Driving part. 제 1 항에 있어서, 상기 각 게이트라인의 일측에는 상기 제 1스위칭부가 연결되고, 타측에는 상기 제 2스위칭부가 연결되는 것을 특징으로 하는 액정표시장치의 구동부.The driving unit of claim 1, wherein the first switching unit is connected to one side of each gate line, and the second switching unit is connected to the other side of the gate line. 제 5 항에 있어서, 하나의 게이트라인에 연결된 제 1스위칭부 및 제 2스위칭부 중 어느 하나만 구동되는 것을 특징으로 하는 액정표시장치의 구동부.6. The driving unit of claim 5, wherein only one of the first switching unit and the second switching unit connected to one gate line is driven. 제 1 항에 있어서, 매 수평주기에서 상기 복수의 제1스위칭부 중 어느 하나만 구동되는 것을 특징으로 하는 액정표시장치의 구동부.The liquid crystal display driver of claim 1, wherein only one of the plurality of first switching units is driven at every horizontal period.
KR1020030096879A 2003-12-24 2003-12-24 Drive part of LCD KR101050859B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030096879A KR101050859B1 (en) 2003-12-24 2003-12-24 Drive part of LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030096879A KR101050859B1 (en) 2003-12-24 2003-12-24 Drive part of LCD

Publications (2)

Publication Number Publication Date
KR20050065115A true KR20050065115A (en) 2005-06-29
KR101050859B1 KR101050859B1 (en) 2011-07-20

Family

ID=37256646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030096879A KR101050859B1 (en) 2003-12-24 2003-12-24 Drive part of LCD

Country Status (1)

Country Link
KR (1) KR101050859B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808267B2 (en) 2006-07-28 2010-10-05 Samsung Electronics Co., Ltd. Module and method for detecting defect of thin film transistor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635944B1 (en) * 1999-12-17 2006-10-18 삼성전자주식회사 a thin film transistor array panel for a liquid crystal display
KR100789139B1 (en) * 2001-11-15 2007-12-28 삼성전자주식회사 On-glass single chip liquid crystal display device
KR100847817B1 (en) * 2002-04-08 2008-07-23 엘지디스플레이 주식회사 Liquid crystal dispaly apparatus of line on glass type

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7808267B2 (en) 2006-07-28 2010-10-05 Samsung Electronics Co., Ltd. Module and method for detecting defect of thin film transistor substrate

Also Published As

Publication number Publication date
KR101050859B1 (en) 2011-07-20

Similar Documents

Publication Publication Date Title
US6882397B2 (en) Liquid crystal display device
US7495737B2 (en) Horizontal stripe liquid crystal display device
JP4298400B2 (en) Display device
EP2048538A1 (en) Liquid crystal display device
KR20060074854A (en) Display device
US8836675B2 (en) Display device to reduce the number of defective connections
US10847109B2 (en) Active matrix substrate and display panel
KR100531388B1 (en) Display device
CN110914793B (en) Display device with touch panel
KR100950228B1 (en) Liquid crystal display having multiple seal line and black matrix
CN112014986B (en) Circuit substrate and display panel
JP4024604B2 (en) Liquid crystal display
US20170148373A1 (en) Display apparatus
KR20080002336A (en) A liquid crystal display device
JP4190998B2 (en) Display device
KR101050859B1 (en) Drive part of LCD
CN110297363B (en) Liquid crystal display device having a plurality of pixel electrodes
US7548219B2 (en) Display device
KR101021747B1 (en) Liquid crystal display
JP5119941B2 (en) Display device
JP4602385B2 (en) Liquid crystal display
US20230008073A1 (en) Display device
KR20080099960A (en) Display substrate and display panel having the display substrate
KR20060020316A (en) Liquid crystal display device
JP4817740B2 (en) Display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 9