KR20050064212A

KR20050064212A - Method for forming capacitor of semiconductor device

Info

Publication number: KR20050064212A
Application number: KR1020030095561A
Authority: KR
Inventors: 김대영
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-12-23
Filing date: 2003-12-23
Publication date: 2005-06-29

Abstract

본 발명은 반도체 소자의 캐패시터 형성방법을 개시한다. 개시된 본 발명의 방법은, 플러그를 구비한 층간절연막이 형성된 반도체 기판을 제공하는 단계와, 상기 층간절연막 상에 캡산화막을 형성하는 단계와, 상기 캡산화막을 식각하여 플러그를 노출시키는 트렌치를 형성하는 단계와, 상기 트렌치의 표면 상에 도프트 폴리막 및 언도프트 폴리막을 차례로 형성하는 단계와, 상기 언도프트 폴리막을 어닐링하여 반구형 폴리실리콘을 성장시켜 도프트 폴리막과 반구형 폴리실리콘의 이중구조인 하부전극을 형성하는 단계와, 상기 도프트 폴리막의 상단을 식각하는 단계와, 상기 상단이 식각된 도프트 폴리막을 포함한 하부전극 상에 질화막을 증착하는 단계와, 상기 질화막 상에 산화막을 형성시켜 질화막과 산화막의 적층구조로 된 유전체막을 형성하는 단계, 및 상기 유전체막 상에 상부전극을 형성하는 단계를 포함한다. 본 발명에 따르면, 도프트 폴리막의 산화를 억제하기 위해 도프트 실리콘의 상단을 제거하고, 이를 질화막으로 대체함으로써, 후속의 산화막 형성시 하부의 도프트 폴리막의 산화를 억제할 수 있다. 이에따라, 캐패시터 특성을 향상시킬수 있다. 따라서, 반도체 소자 공정의 신뢰성을 확보할 수 있을 뿐만 아니라 소자 자체의 신뢰성을 확보할 수 있다. The present invention discloses a method for forming a capacitor of a semiconductor device. The disclosed method includes providing a semiconductor substrate having an interlayer insulating film having a plug, forming a cap oxide film on the interlayer insulating film, and forming a trench to expose the plug by etching the cap oxide film. Forming a doped poly film and an undoped poly film on the surface of the trench in turn, and annealing the undoped poly film to grow hemispherical polysilicon to form a double structure of the doped poly film and the hemispherical polysilicon. Forming an electrode, etching an upper end of the doped poly film, depositing a nitride film on a lower electrode including the doped poly film etched at the upper end, and forming an oxide film on the nitride film to form a nitride film; Forming a dielectric film having a stacked structure of an oxide film, and forming an upper electrode on the dielectric film It includes. According to the present invention, the upper end of the doped silicon is removed in order to suppress the oxidation of the doped poly film and replaced with a nitride film, whereby the oxidation of the lower doped poly film can be suppressed in the subsequent formation of the oxide film. Accordingly, the capacitor characteristics can be improved. Therefore, not only the reliability of the semiconductor device process but also the reliability of the device itself can be secured.

Description

Method for forming capacitor of semiconductor device

본 발명은 반도체 소자의 제조방법에 관한 것으로, 상세하게는, 반도체 소자의 캐패시터의 형성방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a capacitor of a semiconductor device.

디램(DRAM)은 저장된 데이터가 전원과 직접적으로 연결되지 않은 상태로 유지되기 때문에. 일정시간마다 리프레쉬(Refresh)를 필요로 한다. 또한, 저장된 데이터가 오랜기간 동안 유지되어야 하기 때문에, 캐패시터의 충전용량이 많을 수록 유리하다. DRAM is because stored data is not directly connected to a power source. It needs refresh every certain time. In addition, since the stored data has to be maintained for a long time, the larger the charging capacity of the capacitor is advantageous.

그런데, 반도체 소자의 고집적화가 진행되면서 셀 크기가 감소되고 있고, 상기 셀 크기의 감소는 캐패시터 면적 감소를 수반하며, 또한, 상기 캐패시터 면적 감소는 충전용량의 감소로 이어지므로, 기존의 캐패시터 구조로는 소자 동작 특성을 일정하게 유지하는데 필요한 충전용량 확보에 어려움을 겪고 있다. However, as the integration of semiconductor devices proceeds, the cell size is reduced, and the decrease in the cell size entails the reduction of the capacitor area, and the reduction of the capacitor area leads to the reduction of the charging capacity. It is difficult to secure the charging capacity required to keep the device operating characteristics constant.

이에, 현재 양산 중인 고집적 소자는 셀 동작에 필요한 일정량 이상의 충전용량의 확보를 위해 전하 저장 전극을 다양한 3차원 구조로 형성하거나, 유전체막의 재료로 고유전율 물질을 이용하거나, 또는, 유전체막을 최대한 얇은 두께로 형성하고 있다. In order to secure a certain amount of charge capacity required for cell operation, high-integration devices currently in mass production include forming charge storage electrodes in various three-dimensional structures, using high-k dielectric materials as the dielectric film, or making the dielectric film as thin as possible. To form.

이것은 캐패시터의 충전용량이 전극 표면적 및 유전체막의 유전율에 비례하고, 상,하부 전극들 간의 간격, 즉, 유전체막의 두께에 반비례하는 것에 근거한 것이다. This is based on the charge capacity of the capacitor being proportional to the electrode surface area and the dielectric constant of the dielectric film and inversely proportional to the gap between the upper and lower electrodes, that is, the thickness of the dielectric film.

상기의 내용을 보다 자세히 설명하면, 첫째, 충전용량을 확보하기 위해 유전체막의 두께를 줄여 상부전극과 하부전극의 간격을 줄이는 방법이 있다. 그 예로, 박막의 ONO막(산화막/질화막/산화막)은 유전체막의 두께 감소를 통한 충전용량의 증대를 꾀한 것이다. In detail, the first method is to reduce the thickness of the dielectric film to reduce the gap between the upper electrode and the lower electrode in order to secure the charging capacity. For example, the ONO film (oxide film / nitride film / oxide film) of the thin film is intended to increase the charging capacity by reducing the thickness of the dielectric film.

둘째, 유전상수가 높은 물질을 유전체막으로 사용하여 용량을 늘리는 방법이 있는데, 예컨데, Ta2O2, TaON, 및, Al2O3 등의 유전체막은 고유전율 물질을 이용한 충전용량의 증대를 위한 것이다. Second, there is a method of increasing the capacity by using a material having a high dielectric constant as a dielectric film. For example, dielectric films such as Ta2O2, TaON, and Al2O3 are for increasing charge capacity using high dielectric constant materials.

세째, 하부전극의 표면적을 증가시키는 방법이 있는데, 예컨데, 실린더(Cylinder), 오목(Concave) 및 핀(Pin) 구조 등 3차원 구조의 하부전극은 전극 표면적의 확대를 통한 충전용량의 증대를 꾀한 것이다. Third, there is a method of increasing the surface area of the lower electrode. For example, the lower electrode of the three-dimensional structure such as the cylinder, concave, and pin structures is intended to increase the charge capacity by expanding the electrode surface area. will be.

도 1a 내지 도 1c는 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법을 설명하기 위한 공정별 단면도이다. 1A to 1C are cross-sectional views illustrating processes for forming a capacitor of a semiconductor device according to the related art.

도 1a를 참조하면, 반도체 기판(11) 상에 플러그(13)를 구비한 층간절연막(12)을 형성한다. 이어서, 상기 플러그(13)가 형성된 층간절연막(12) 상에 캡산화막(14)을 형성한다. Referring to FIG. 1A, an interlayer insulating film 12 having a plug 13 is formed on a semiconductor substrate 11. Subsequently, a cap oxide film 14 is formed on the interlayer insulating film 12 having the plug 13 formed thereon.

이어서, 상기 캡산화막(14)의 일정 부분을 선택적으로 제거하여 하부의 플러그(13)를 노출시키는 트렌치(15)를 형성한다. 다음으로, 상기 트렌치(15) 표면 상에 도프트 폴리막(16) 및 언도프트 폴리막(17)을 형성한다. Subsequently, a portion of the cap oxide layer 14 is selectively removed to form the trench 15 exposing the lower plug 13. Next, the doped poly film 16 and the undoped poly film 17 are formed on the trench 15 surface.

그런다음, 상기 트렌치를 매립하도록 감광막 패턴을 형성하고, 이를 캡산화막(14)이 노출되도록 CMP 및 에치백한다. Then, a photoresist pattern is formed to fill the trench, and CMP and etch back are used to expose the cap oxide layer 14.

도 1b를 참조하면, 상기 언도프트 폴리막(17)을 어닐링 하여 반구형 폴리 실리콘을 성장시켜 하부 전극을 형성한다. Referring to FIG. 1B, the undoped poly film 17 is annealed to grow hemispherical polysilicon to form a lower electrode.

도 1c를 참조하면, 상기 하부 전극 상에 유전체막으로 질화막 및 산화막을 차례로 형성한다. 이후, 도시하지는 않았지만, 상기 유전체막 상에 상부 전극을 형성하여 반도체 소자의 캐패시터를 형성한다. Referring to FIG. 1C, a nitride film and an oxide film are sequentially formed as a dielectric film on the lower electrode. Subsequently, although not shown, an upper electrode is formed on the dielectric layer to form a capacitor of the semiconductor device.

그러나, 전술한 바와 같은 종래의 기술에 따른 반도체 소자의 캐패시터 형성방법은, 트렌치를 매립하도록 감광막을 형성하고, 이를 주변 하부전극 형성물질간의 절연을 위한 CMP 및 에치백하는 과정에서 캡산화막에서 부터 트렌치 안쪽 내려오는 경사진 프로파일이 생겨난다. However, in the method of forming a capacitor of a semiconductor device according to the related art as described above, a trench is formed from a cap oxide film in the process of forming a photoresist film so as to fill a trench, and etching and CMP to insulate the peripheral lower electrode forming material. An inclined profile comes down inside.

여기서, 후속으로 상기 경사진 프로파일 영역 상에 증착되는 질화막의 경사진 프로파일 부분은 두께가 얇아진다. 그런다음, 상기 질화막 상에 산화막을 형성하면, 얇은 질화막의 두께로 인하여 질화막 하부의 도프트 폴리막까지 산화되어 캐패시터 특성을 저하시킨다. Here, the inclined profile portion of the nitride film subsequently deposited on the inclined profile region becomes thinner. Then, when the oxide film is formed on the nitride film, it is oxidized to the doped poly film under the nitride film due to the thickness of the thin nitride film to lower the capacitor characteristics.

따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로서, 하부 전극의 산화를 억제할 수 있는 반도체 소자의 캐패시터 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a capacitor of a semiconductor device capable of suppressing oxidation of a lower electrode, which is devised to solve the conventional problems as described above.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 플러그를 구비한 층간절연막이 형성된 반도체 기판을 제공하는 단계; 상기 층간절연막 상에 캡산화막을 형성하는 단계; 상기 캡산화막을 식각하여 플러그를 노출시키는 트렌치를 형성하는 단계; 상기 트렌치의 표면 상에 도프트 폴리막 및 언도프트 폴리막을 차례로 형성하는 단계; 상기 언도프트 폴리막을 어닐링하여 반구형 폴리실리콘을 성장시켜 도프트 폴리막과 반구형 폴리실리콘의 이중구조인 하부전극을 형성하는 단계; 상기 도프트 폴리막의 상단을 식각하는 단계; 상기 상단이 식각된 도프트 폴리막을 포함한 하부전극 상에 질화막을 증착하는 단계; 상기 질화막 상에 산화막을 형성시켜 질화막과 산화막의 적층구조로 된 유전체막을 형성하는 단계; 및 상기 유전체막 상에 상부전극을 형성하는 단계를 포함하는 반도체 소자의 캐패시터 형성방법을 제공한다. In order to achieve the above object, the present invention provides a step of providing a semiconductor substrate having an interlayer insulating film having a plug; Forming a cap oxide film on the interlayer insulating film; Etching the cap oxide layer to form a trench to expose a plug; Sequentially forming a doped poly film and an undoped poly film on a surface of the trench; Annealing the undoped poly film to grow hemispherical polysilicon to form a lower electrode having a dual structure of the doped poly film and the hemispherical polysilicon; Etching an upper end of the doped poly film; Depositing a nitride film on a lower electrode including the doped poly film having the top etched thereon; Forming a dielectric film having a stacked structure of a nitride film and an oxide film by forming an oxide film on the nitride film; And forming an upper electrode on the dielectric film.

여기서, 상기 도프트 폴리막의 식각은 도프트 폴리막의 상단으로 부터 10~100nm의 깊이로 수행한다. The etching of the doped poly film is performed at a depth of 10 to 100 nm from the top of the doped poly film.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2c는 본 발명에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도로서, 이를 설명하면 다음과 같다. 2A to 2C are cross-sectional views illustrating a method of forming a capacitor according to the present invention.

도 2a를 참조하면, 반도체 기판(21) 상에 층간절연막(22)을 형성한다. 그런다음, 상기 층간절연막(22)의 소정부분을 식각하여 트렌치를 형성하고, 이를 도전물질로 매립하여 플러그(23)를 형성한다. Referring to FIG. 2A, an interlayer insulating film 22 is formed on the semiconductor substrate 21. Then, a predetermined portion of the interlayer insulating film 22 is etched to form a trench, and the plug 23 is formed by filling it with a conductive material.

다음으로, 상기 플러그(23)가 형성된 층간절연막(22) 상에 캡산화막(24)을 증착한다. 이어서, 상기 캡산화막(24)을 선택적으로 제거하여 하부의 플러그(23)를 노출시키는 트렌치(25)를 형성한다. Next, a cap oxide film 24 is deposited on the interlayer insulating film 22 having the plug 23 formed thereon. Subsequently, the cap oxide layer 24 is selectively removed to form a trench 25 exposing the lower plug 23.

도 2b를 참조하면, 상기 트렌치(25) 표면상에 도프트 폴리막(26) 및 언도프트 폴리막(27)을 차례로 형성한다. Referring to FIG. 2B, a doped poly film 26 and an undoped poly film 27 are sequentially formed on the surface of the trench 25.

이어서, 상기 트렌치(25)를 매립하도록 감광막을 도포하고, 이를 캡산화막(24)이 노출되도록 CMP 및 에치 백(etch-back)한다. 이때, 상기 CMP 및 에치 백의 결과로 상기 캡산화막(24)에서 언도프트 폴리막(26) 및 도프트 폴리막(27)을 거처 트렌치(25) 안쪽으로 경사가 내려오는 경사진 프로파일이 형성된다. Subsequently, a photoresist film is applied to fill the trench 25, and CMP and etch-back are exposed to expose the cap oxide film 24. At this time, as a result of the CMP and the etch back, an inclined profile is formed in which the inclination descends into the trench 25 through the undoped poly film 26 and the doped poly film 27 from the cap oxide film 24.

다음으로, 상기 경사진 프로파일의 도프트 폴리막(26)의 상단을 10~100nm의 깊이로 식각한다. 이어서, 상기 감광막을 스트립 공정을 통해 제거한다. Next, the top of the doped poly film 26 of the inclined profile is etched to a depth of 10 ~ 100nm. Subsequently, the photoresist film is removed through a strip process.

도 2c를 참조하면, 상기 언도프트 폴리막(27)을 어닐링하여 반구형 폴리실리콘막(27a)을 성장시켜 도프트 폴리막(26)과 반구형 폴리실리콘(27a)의 이중구조인 하부전극(28)을 형성한다. Referring to FIG. 2C, the undoped poly film 27 is annealed to grow a hemispherical polysilicon film 27a so that the lower electrode 28 is a double structure of the doped poly film 26 and the hemispherical polysilicon 27a. To form.

이어서, 상기 식각된 도프트 폴리막(26)의 상단을 포함한 하부전극(28) 상에 유전체막으로서 질화막(29)을 형성한다. Next, a nitride film 29 is formed as a dielectric film on the lower electrode 28 including the top of the etched doped poly film 26.

여기서, 상기 식각된 도프트 폴리막(26)의 상단은 상기 CMP 및 에치 백 공정시 경사진 프로파일로 인해 질화막(29)이 얇게 증착되는 부분이다. 따라서, 후속의 산화막 형성과정에서 도프트 폴리막(26)의 산화를 막기 위하여, 상기한 식각된 부분을 질화막(29)으로 매립하여, 하부의 도프트 폴리막(26)을 보호한다. Here, an upper end of the etched doped poly layer 26 is a portion where the nitride layer 29 is thinly deposited due to the inclined profile during the CMP and etch back processes. Therefore, in order to prevent oxidation of the doped poly film 26 in a subsequent oxide film formation process, the etched portion is buried in the nitride film 29 to protect the lower doped poly film 26.

다음으로, 상기 질화막 상에 산화막(30)을 형성하여 질화막(29)과 산화막(30)의 이중구조인 유전체막(31)을 형성한다. Next, an oxide film 30 is formed on the nitride film to form a dielectric film 31 having a double structure of the nitride film 29 and the oxide film 30.

여기서, 앞선 공정에서 도프트 폴리막(27)의 상단을 식각하고, 이를 질화막(29)으로 매립함으로써, 이 부분의 질화막(29)의 두께가 두꺼워져, 산화막(30) 형성에 의한 하부의 도프트 폴리막(26)의 산화를 억제할 수 있다. In this process, the upper end of the doped poly film 27 is etched and embedded in the nitride film 29, whereby the thickness of the nitride film 29 in this portion becomes thick, and the lower dope is formed by the oxide film 30. The oxidation of the poly poly film 26 can be suppressed.

이후, 도시하지는 않았지만, 상기 유전체막(31) 상에 상부전극을 형성하여 본 발명에 따른 반도체 소자의 캐패시터를 형성한다. Subsequently, although not shown, an upper electrode is formed on the dielectric layer 31 to form a capacitor of the semiconductor device according to the present invention.

이상에서와 같이, 본 발명에 따르면, 도프트 폴리막의 산화를 억제하기 위해 도프트 실리콘의 상단을 제거하고, 이를 질화막으로 대체함으로써, 후속의 산화막 형성시 상기 질화막이 보호막 역할을 할 수 있어, 하부의 도프트 폴리막의 산화를 억제할 수 있다. 이에따라, 캐패시터 특성을 향상시킬수 있다. As described above, according to the present invention, in order to suppress the oxidation of the doped poly film, by removing the top of the doped silicon and replacing it with a nitride film, the nitride film can serve as a protective film during the subsequent oxide film formation, The oxidation of the doped poly film can be suppressed. Accordingly, the capacitor characteristics can be improved.

따라서, 반도체 소자 공정의 신뢰성을 확보할 수 있을 뿐만 아니라 소자 자체의 신뢰성을 확보할 수 있다. Therefore, not only the reliability of the semiconductor device process but also the reliability of the device itself can be secured.

기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes in the range which does not deviate from the summary.

도 1a 내지 도 1c는 종래의 기술에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도. 1A to 1C are cross-sectional views illustrating a method of forming a capacitor according to the related art.

도 2a 내지 도 2c는 본 발명에 실시예에 따른 캐패시터 형성방법을 설명하기 위한 공정 단면도. 2A to 2C are cross-sectional views illustrating a method of forming a capacitor according to an embodiment of the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

21: 반도체 기판 22: 층간절연막 21: semiconductor substrate 22: interlayer insulating film

23: 플러그 24: 캡산화막 23: plug 24: cap oxide film

25: 트렌치 26: 도프트 폴리막 25: trench 26: doped poly film

27: 언도프트 폴리막 27a: 반구형 폴리실리콘막 27: undoped poly film 27a: hemispherical polysilicon film

28: 하부전극 29: 질화막 28: lower electrode 29: nitride film

30: 산화막 31: 유전체막 30: oxide film 31: dielectric film

Claims

Providing a semiconductor substrate having an interlayer insulating film having a plug;

Forming a cap oxide film on the interlayer insulating film;

Etching the cap oxide layer to form a trench to expose a plug;

Sequentially forming a doped poly film and an undoped poly film on a surface of the trench;

Annealing the undoped poly film to grow hemispherical polysilicon to form a lower electrode having a double structure of the doped poly film and the hemispherical polysilicon;

Etching an upper end of the doped poly film;

Depositing a nitride film on a lower electrode including the doped poly film having the top etched thereon;

Forming a dielectric film having a stacked structure of a nitride film and an oxide film by forming an oxide film on the nitride film; And

And forming an upper electrode on the dielectric film.

The method of claim 1, wherein the etching of the doped poly layer is performed at a depth of about 10 nm to about 100 nm from an upper end of the doped poly layer.