KR20050063309A - Method for fabricating thin film metal pattern and metal line using arf photo lithography process - Google Patents
Method for fabricating thin film metal pattern and metal line using arf photo lithography process Download PDFInfo
- Publication number
- KR20050063309A KR20050063309A KR1020030094701A KR20030094701A KR20050063309A KR 20050063309 A KR20050063309 A KR 20050063309A KR 1020030094701 A KR1020030094701 A KR 1020030094701A KR 20030094701 A KR20030094701 A KR 20030094701A KR 20050063309 A KR20050063309 A KR 20050063309A
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- forming
- thin film
- etching
- metal thin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Abstract
본 발명은 금속 박막의 식각 특성을 개선하면서도 패턴 변형을 방지할 수 있는 ArF 포토리소그라피 공정을 이용한 금속박막 패턴 형성 방법 및 금속 배선 형성 방법을 제공하기 위한 것으로 이를 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도를 유지하며, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 200℃ 내지 350℃의 온도를 유지하며, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 200℃ 내지 350℃의 온도를 유지하며, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 패턴을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법을 제공한다.The present invention is to provide a method for forming a metal thin film pattern and a method for forming a metal wiring using an ArF photolithography process that can prevent the pattern deformation while improving the etching characteristics of the metal thin film. Forming a; Sequentially forming a material layer for a first hard mask and a material layer for a second hard mask on the metal thin film; Forming a photoresist pattern for forming a metal thin film pattern on the material layer for the second hard mask through an ArF photolithography process; Maintaining a temperature of −40 ° C. to 40 ° C. and etching the material layer for the second hard mask using the photoresist pattern as an etching mask to form a second hard mask; Removing the photoresist pattern; Maintaining a temperature of 200 ° C. to 350 ° C. and etching the material layer for the first hard mask using the second hard mask as an etching mask to form a first hard mask; And maintaining a temperature of 200 ° C. to 350 ° C. and forming a metal thin film pattern by etching the metal thin film using the first hard mask as an etch mask to form a metal thin film pattern. do.
또한, 본 발명은, ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법을 제공한다. Moreover, this invention provides the metal wiring formation method using ArF photolithography process.
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 불화아르곤(ArF) 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법 및 금속 배선 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of forming a metal thin film pattern and a method of forming a metal wiring using an argon fluoride (ArF) photolithography process.
일반적으로 반도체 소자 제조시 소자와 소자간 또는 배선과 배선간을 전기적으로 연결시키기 위해 금속배선을 사용하고 있다. In general, in the manufacture of semiconductor devices, metal wiring is used to electrically connect the devices and the devices or the wiring and the wiring.
이러한 금속배선 재료로는 알루미늄(Al) 또는 텅스텐(W)이 널리 사용되고 있으나, 낮은 융점과 높은 비저항으로 인하여 초고집적 반도체 소자에 더이상 적용이 어렵게 되었다. 반도체 소자의 초고집적화에 따라 비저항은 낮고 일렉트로마이그레이션(Electromigration; 이하 EM이라 함) 및 스트레스마이그레이션(Stressmigration; 이하 SM라 함) 등에 대해 신뢰성이 우수한 물질의 이용이 필요하게 되었으며, 이에 부합할 수 있는 가장 적합한 재료 중의 하나가 구리이다.Aluminum (Al) or tungsten (W) is widely used as the metallization material, but due to low melting point and high resistivity, it is no longer applicable to ultra-high density semiconductor devices. The ultra-high integration of semiconductor devices requires the use of materials with low specific resistance and high reliability for electromigration (hereinafter referred to as EM) and stress migration (hereinafter referred to as SM). One suitable material is copper.
구리를 금속배선 재료로 이용하는 이유는, 구리의 용융점(Melting point)이 1083℃로서 비교적 높을 뿐만 아니라(알루미늄: 660℃, 텅스텐: 3400℃), 비저항은 1.7μΩ㎝로서 알루미늄(2.7μΩ㎝), 텅스텐(5.6μΩ㎝)보다 매우 낮기 때문이다.The reason why copper is used as a metal wiring material is that the melting point of copper is relatively high as 1083 ° C. (aluminum: 660 ° C., tungsten: 3400 ° C.), and the specific resistance is 1.7 μm cm. This is because it is much lower than tungsten (5.6 mu OMEGA cm).
그러나, 구리를 이용한 배선 공정시 종래의 플라즈마 식각법을 사용할 경우에는 식각 생성물의 증기압이 낮아 통상적인 저온 식각 방식으로는 식각이 어렵고, 부식이 확산되는 문제를 지니고 있어서, 실용화에 상당한 어려움을 지니고 있었다.However, when the conventional plasma etching method is used in the wiring process using copper, since the vapor pressure of the etching product is low, the etching is difficult due to the conventional low temperature etching method, and the corrosion is diffused. .
이를 개선하고 실용화하기 위하여 싱글 다마신 공정(Single damascene process) 또는 듀얼 다마신 공정(Dual damascene process)을 적용하였는데, 특히 듀얼 다마신 공정을 주로 적용하고 있다.The single damascene process or the dual damascene process was applied to improve and put this into practical use. In particular, the dual damascene process is mainly applied.
한편, DRAM(Dynamic Random Access Memory)의 경우 소자의 집적도가 매우 높기 때문에 이러한 다마신 공정을 적용하는데에는 어려움이 크다.On the other hand, in the case of DRAM (Dynamic Random Access Memory), since the integration degree of the device is very high, it is difficult to apply such damascene process.
따라서, DRAM 등에서는 구리 박막 식각시 Cl 계통의 가스를 이용하는 플라즈마 식각 방식을 주로 사용한다. 플라즈마 식각시 식각 생성물(Etch product) 예를 들어, CuClx 등의 식각 생성물이 생기게 되는데, 이 식각 생성물은 증기압이 낮아 식각속도가 느리기 때문에 저온에서 식각 공정이 이루어질 경우 이 식각 생성물은 휘발되지 않고 구리막 표면에 재증착(Redeposition)되는 문제가 있다.Therefore, in the DRAM or the like, a plasma etching method using a Cl-based gas is mainly used for etching a copper thin film. Etch products, such as CuClx, are produced during plasma etching, and the etching products have low vapor pressure, which causes slow etching speed. Therefore, when the etching process is performed at low temperature, the etching products are not volatilized and the copper film is etched. There is a problem of redeposition on the surface.
이러한 문제를 해결하기 위해서는 고온에서 식각 공정이 이루어져야 하는데, 이 경우 식각마스크로 사용되는 포토레지스트 패턴이 변형되어 정확한 패턴 형성이 어렵게 되는 문제점이 발생한다.In order to solve this problem, an etching process should be performed at a high temperature. In this case, the photoresist pattern used as an etching mask is deformed, which makes it difficult to form an accurate pattern.
특히, 100nm이하의 선폭을 갖는 반도체 소자의 경우에 적용되는 ArF 포토리소그라피 공정은 ArF용 포토레지스트의 물질 특성에 의해 패턴 변형이 심각한데, 이 경우 이러한 기판 온도가 증가할 수록 패턴 변형이 심화되는 문제점은 더욱 증폭되는 바, 이를 개선해야 할 필요성이 있다.In particular, the ArF photolithography process applied in the case of a semiconductor device having a line width of 100 nm or less is severely deformed by the material characteristics of the photoresist for ArF. In this case, the pattern deformation becomes more severe as the substrate temperature increases. As it is further amplified, there is a need to improve it.
한편, 미국특허출원공보 6,569,778호에서는 콘택홀 등의 패턴 형성시 기판 온도를 변화시키면서 패턴 변형을 최소화하고자 하는 방법이 제시되었다. 그러나, 구리 박막의 경우에는 적용하기가 힘들다. On the other hand, US Patent Application Publication No. 6,569,778 proposed a method for minimizing the pattern deformation while changing the substrate temperature when forming the pattern of the contact hole. However, it is difficult to apply the copper thin film.
본 발명은 상기한 종래기술의 문제점을 해결하기 위한 것으로서, 금속 박막의 식각 특성을 개선하면서도 패턴 변형을 방지할 수 있는 ArF 포토리소그라피 공정을 이용한 금속박막 패턴 형성 방법 및 금속 배선 형성 방법을 제공하는데 그 목적이 있다. The present invention is to solve the problems of the prior art, to provide a metal thin film pattern formation method and metal wiring formation method using an ArF photolithography process that can prevent the pattern deformation while improving the etching characteristics of the metal thin film. There is a purpose.
상기의 목적을 달성하기 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도를 유지하며, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 200℃ 내지 350℃의 온도를 유지하며, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 200℃ 내지 350℃의 온도를 유지하며, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 패턴을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 박막 패턴 형성 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a metal thin film on the substrate; Sequentially forming a material layer for a first hard mask and a material layer for a second hard mask on the metal thin film; Forming a photoresist pattern for forming a metal thin film pattern on the material layer for the second hard mask through an ArF photolithography process; Maintaining a temperature of −40 ° C. to 40 ° C. and etching the material layer for the second hard mask using the photoresist pattern as an etching mask to form a second hard mask; Removing the photoresist pattern; Maintaining a temperature of 200 ° C. to 350 ° C. and etching the material layer for the first hard mask using the second hard mask as an etching mask to form a first hard mask; And maintaining a temperature of 200 ° C. to 350 ° C. and forming a metal thin film pattern by etching the metal thin film using the first hard mask as an etch mask to form a metal thin film pattern. do.
또한, 상기의 목적을 달성하기 위해 본 발명은, 기판 상에 금속 박막을 형성하는 단계; 상기 금속 박막 상에 제1하드마스크용 물질막과 제2하드마스크용 물질막을 차례로 형성하는 단계; ArF 포토리소그라피 공정을 통해 상기 제2하드마스크용 물질막 상에 금속 박막 패턴 형성을 위한 포토레지스트 패턴을 형성하는 단계; -40℃ 내지 40℃의 온도에서 식각 공정을 진행할 제1챔버와, 200℃ 내지 350℃의 온도에서 식각 공정을 진행할 제2챔버의 적어도 2개의 챔버를 갖는 식각 장치에 상기 포토레지스트 패턴이 형성된 기판을 장입하는 단계; 상기 제1챔버에서, 상기 포토레지스트 패턴을 식각마스크로 상기 제2하드마스크용 물질막을 식각하여 제2하드마스크를 형성하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 상기 제2챔버에서, 상기 제2하드마스크를 식각마스크로 상기 제1하드마스크용 물질막을 식각하여 제1하드마스크를 형성하는 단계; 및 상기 제2챔버에서, 상기 제1하드마스크를 식각마스크로 상기 금속 박막을 식각하여 금속 박막 배선을 형성하는 단계를 포함하는 ArF 포토리소그라피 공정을 이용한 금속 배선 형성 방법을 제공한다. In addition, the present invention to achieve the above object, forming a metal thin film on a substrate; Sequentially forming a material layer for a first hard mask and a material layer for a second hard mask on the metal thin film; Forming a photoresist pattern for forming a metal thin film pattern on the material layer for the second hard mask through an ArF photolithography process; A substrate on which the photoresist pattern is formed in an etching apparatus having a first chamber for performing an etching process at a temperature of −40 ° C. to 40 ° C. and at least two chambers of a second chamber for performing an etching process at a temperature of 200 ° C. to 350 ° C. Charging a; Forming a second hard mask by etching the material layer for the second hard mask using the photoresist pattern as an etch mask in the first chamber; Removing the photoresist pattern; Forming a first hard mask by etching the material layer for the first hard mask using the second hard mask as an etching mask in the second chamber; And etching the metal thin film using the first hard mask as an etch mask to form a metal thin film wire in the second chamber.
본 발명은 구리 등의 금속 박막 상에 이중 구조의 하드마스크 구조를 형성하며, 상부의 하드마스크 형성시에는 ArF 패턴의 고온 공정에 의한 패턴 변형을 방지하기 위해 저온 공정을 실시하고, 금속 박막이 노출되는 하부 하드마스크 형성 및 금속 박막 패터닝시에는 고온 공정을 실시함으로써, ArF 포토리소그라피 공정시 고온 적용에 의한 패턴 변형을 방지하면서도, 저온 공정에 의한 금속 박막의 식각 특성 저하를 방지한다. The present invention forms a hard mask structure having a double structure on a metal thin film, such as copper, and at the time of forming a hard mask on the upper side, a low temperature process is performed to prevent a pattern deformation by a high temperature process of the ArF pattern, and the metal thin film is exposed. By forming a lower hard mask and patterning the metal thin film, a high temperature process is performed, thereby preventing pattern deformation due to high temperature application during the ArF photolithography process, while preventing the etching characteristics of the metal thin film due to the low temperature process.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art can easily implement the technical idea of the present invention.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 금속 박막 패턴 형성을 위한 식각 공정을 도시한 단면도로서, 이를 참조하여 금속 박막 식각 공정을 살펴본다.1A to 1C are cross-sectional views illustrating an etching process for forming a metal thin film pattern according to an embodiment of the present invention, and look at the metal thin film etching process with reference to this.
도 1a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(100) 상에 금속 박막(101a)과 제1하드마스크용 물질막(102a)과 제2하드마스크용 물질막(103a)을 차례로 형성한다.As shown in FIG. 1A, a metal thin film 101a, a first hard mask material film 102a, and a second hard mask material film 103a are formed on a substrate 100 on which various elements for forming a semiconductor device are formed. Form in turn.
여기서, 금속 박막(101a)은 전기전도도가 우수하여 금속 배선으로 사용되는 구리(Cu), 백금(Pt) 또는 금(Au) 등을 사용한다.Here, the metal thin film 101a uses copper (Cu), platinum (Pt), gold (Au), or the like, which is excellent in electrical conductivity and used as metal wiring.
제1하드마스크용 물질막(102a)으로는 배리어막으로 주로 사용되는 TiN, TiW 또는 TaN 등을 사용하며, 제2하드마스크용 물질막(103a)으로는 일반적인 하드마스크로 주로 사용되는 SiN, SiON, W 또는 WN 등을 사용한다.As the first hard mask material film 102a, TiN, TiW, or TaN, which is mainly used as a barrier film, is used, and as the second hard mask material film 103a, SiN, SiON, which is mainly used as a general hard mask, is used. , W or WN.
이어서, 제2하드마스크용 물질막(103a) 상에 ArF 노광원용의 포토레지스트를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, ArF 노광원과 금속 박막 패턴의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(104)을 형성한다.Subsequently, a photoresist for an ArF exposure source is applied on the second hard mask material film 103a to an appropriate thickness by a spin coating method, and then a predetermined width for defining an ArF exposure source and a metal thin film pattern is defined. Selectively exposing predetermined portions of the photoresist using a reticle (not shown), leaving portions exposed or unexposed by the exposure process through a developing process, and then etching residues and the like through a post-cleaning process. By removing, the photoresist pattern 104 is formed.
제2하드마스크용 물질막(103a) 상에 패턴 형성을 위한 노광시 하부 즉, 제2하드마스크용 물질막(103a)의 광반사도가 높임으로써 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 제2하드마스크용 물질막(103a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(도시하지 않음)을 형성할 수 있다.When the exposure for forming the pattern on the second hard mask material film 103a is increased, that is, the light reflectivity of the second hard mask material film 103a is increased, thereby preventing the unwanted pattern from being formed by diffuse reflection. An antireflection film (not shown) may be formed to improve adhesion between the second hard mask material film 103a and the subsequent photoresist.
여기서, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열(Organic)의 물질을 사용하는 것이 바람직하다.Here, the anti-reflection film is preferably made of an organic material similar to the photoresist and the etching characteristics thereof.
아울러, 본 실시예에서는 반사방지막을 사용하지 않는 것을 그 예로 하였으나, 공정에 따라서는 이를 사용하거나 생략할 수도 있다.In addition, the embodiment does not use the anti-reflection film as an example, it may be used or omitted depending on the process.
이어서, 도 1b에 도시된 바와 같이, 포토레지스트 패턴(104)을 식각마스크로 제2하드마스크용 물질막(103a)을 식각하여 제2하드마스크(103b)를 형성한다.Subsequently, as illustrated in FIG. 1B, the second hard mask material layer 103a is etched using the photoresist pattern 104 as an etch mask to form a second hard mask 103b.
이 때, 저온의 플라즈마 식각을 실시하는 바, 저온의 식각이 필요한 이유는 COMA(CycloOlefin-Maleic Anhydride) 또는 아크릴레이드(Acrylate) 계통의 폴리머 형태, 또는 이들의 혼합 형태를 포함하는 ArF용 포토레지스트는 고온 공정에서 패턴 변형이 발생하므로 이를 방지하기 위한 것이다.In this case, low-temperature etching is performed, and the reason why low-temperature etching is required is a photoresist for ArF including a polymer form of COMA (CycloOlefin-Maleic Anhydride) or Acrylate system, or a mixture thereof. Pattern deformation occurs in the high temperature process is to prevent this.
이 때, 식각 가스로는 F 또는 Cl계열의 가스를 사용하며, 기판의 온도를 -40℃ ∼ 40℃로 유지한다.At this time, a gas of F or Cl series is used as the etching gas, and the temperature of the substrate is maintained at -40 ° C to 40 ° C.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 포토레지스트 패턴(104)을 제거한 다음, 세정 공정을 실시한다.Subsequently, a photoresist strip process is performed to remove the photoresist pattern 104, and then a cleaning process is performed.
한편, 제2하드마스크(103b) 형성시 포토레지스트 패턴(104)이 동시에 제거가 되도록 포토레지스트 패턴(104)과 제2하드마스크(103b)의 두께를 적절히 조절하는 것이 바람직하다. Meanwhile, when the second hard mask 103b is formed, it is preferable to appropriately adjust the thicknesses of the photoresist pattern 104 and the second hard mask 103b so that the photoresist pattern 104 is simultaneously removed.
포토레지스트 패턴(104)은 'C'를 포함하는 고분자 물질이므로 이를 제거하는 공정에서는 주로 O2 플라즈마를 이용한다. 따라서, 금속 박막(101a)이 노출된 상태에서 포토레지스트 스트립 공정을 실시할 경우 금속 박막(101a)가 산화되어 특성이 열화되므로, 금속 박막(101a)이 노출되기 전에 포토레지스트 패턴(104)을 제거해야 한다.Since the photoresist pattern 104 is a polymer material including 'C', an O 2 plasma is mainly used in the process of removing the photoresist pattern 104. Therefore, when the photoresist strip process is performed while the metal thin film 101a is exposed, the metal thin film 101a is oxidized to deteriorate characteristics. Therefore, the photoresist pattern 104 is removed before the metal thin film 101a is exposed. Should be.
이어서, 도 1c에 도시된 바와 같이, 제2하드마스크(103b)를 식각마스크로 제1하드마스크용 물질막(102a)을 식각하여 패턴 형상을 전사함으로써, 제1하드마스크(102b)를 형성한다. Subsequently, as illustrated in FIG. 1C, the first hard mask material layer 102a is etched using the second hard mask 103b as an etch mask to transfer the pattern shape, thereby forming the first hard mask 102b. .
또한, 제1하드마스크(102b) 형성시 제2하드마스크(103b)가 동시에 제거가 되도록 제1하드마스크용 물질막(102a)과 제2하드마스크(103b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제2하드마스크(103b)가 일부 잔류하여도 상관은 없다.In addition, when the first hard mask 102b is formed, the thickness of the first hard mask material film 102a and the second hard mask 103b may be appropriately adjusted so that the second hard mask 103b is simultaneously removed. . At this time, the second hard mask 103b may remain partially.
계속해서, 제1하드마스크(102b)를 식각마스크로 금속 박막(101a)을 식각하여 금속 박막 패턴(101b)을 형성한다.Subsequently, the metal thin film 101a is etched using the first hard mask 102b as an etch mask to form the metal thin film pattern 101b.
도 1c의 공정에서는 식각 가스로는 Cl계열의 가스 만을 사용하며, 기판의 온도를 200℃ ∼ 350℃의 고온으로 유지한다.In the process of FIG. 1C, only Cl-based gas is used as the etching gas, and the substrate temperature is maintained at a high temperature of 200 ° C. to 350 ° C. FIG.
여기서, 고온 식각이 필요한 이유는 구리 등의 금속 박막(101a)의 식각이 고온에서 이루어지기 때문이다. 즉, 금속과 Cl 간의 반응 부산물의 증기압이 낮으므로 고온에서의 식각 공정이 필요한다. The reason why the high temperature etching is required is that the metal thin film 101a such as copper is etched at a high temperature. That is, since the vapor pressure of the reaction by-product between metal and Cl is low, an etching process at a high temperature is required.
또한, 금속 박막 패턴(101b) 형성시 제1하드마스크(102b)이 동시에 제거가 되도록 금속 박막(101a)과 제1하드마스크(102b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제1하드마스크(102b)는 배리어용 금속막으로 이루어진 것이므로 그 일부가 잔류하여도 상관은 없다.In addition, when the metal thin film pattern 101b is formed, it is preferable to appropriately adjust the thicknesses of the metal thin film 101a and the first hard mask 102b so that the first hard mask 102b is simultaneously removed. At this time, since the first hard mask 102b is made of a barrier metal film, a part of the first hard mask 102b may remain.
전술한 바와 같은 일실시예에서 살펴 본 바와 같이, ArF 포토리소그라피 공정을 적용하는 금속 박막 패턴 형성 공정에서 각 식각 공정 별로 식각 가스와 온도를 조절함으로써, 패턴의 변형을 방지하면서도 금속 박막 패턴의 불량을 방지할 수 있음을 알아 보았다.As described in the above-described embodiment, in the metal thin film pattern forming process to which the ArF photolithography process is applied, by controlling the etching gas and the temperature for each etching process, the defect of the metal thin film pattern is prevented while preventing the deformation of the pattern. I found out that it can be prevented.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 금속 배선 형성 공정을 도시한 단면도이며, 도 3은 도 2a 내지 도 2d의 공정이 이루어지기 위한 식각 장치의 챔버 구성을 나타내는 모식도로서, 이를 참조하여 금속 배선 형성 공정을 살펴본다.2A to 2D are cross-sectional views illustrating a metal wiring formation process according to another exemplary embodiment of the present invention, and FIG. 3 is a schematic view illustrating a chamber configuration of an etching apparatus for performing the process of FIGS. 2A to 2D. The metal wiring forming process will be described.
도 2a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소가 형성된 기판(200) 상에 배리어용 금속막(201a)과 금속 박막(202a)과 제1하드마스크용 물질막(203a)과 제2하드마스크용 물질막(204a)을 차례로 형성한다.As shown in FIG. 2A, the barrier metal film 201a, the metal thin film 202a, the first hard mask material film 203a, and the second film are formed on the substrate 200 on which various elements for forming a semiconductor device are formed. A hard mask material film 204a is formed in sequence.
여기서, 배리어용 금속막(201a)은 Ti, TiN, Ta, TaN 등이 단독 또는 조합된 구조를 사용하며, 후속 금속 배선으로부터 금속 이온이 하부의 기판(200) 등으로 확산되는 것을 방지하기 위한 것이다.Here, the barrier metal film 201a uses a structure in which Ti, TiN, Ta, TaN, etc. are used alone or in combination, and is intended to prevent metal ions from diffusing to the lower substrate 200 or the like from subsequent metal wirings. .
금속 박막(202a)은 전기전도도가 우수하여 금속 배선으로 사용되는 구리(Cu), 백금(Pt) 또는 금(Au) 등을 사용한다. The metal thin film 202a uses copper (Cu), platinum (Pt), gold (Au), or the like, which is excellent in electrical conductivity and used as metal wiring.
제1하드마스크용 물질막(203a)으로는 배리어막으로 주로 사용되는 TiN 또는 TaN 등을 사용하며, 제2하드마스크용 물질막(204a)으로는 일반적인 하드마스크로 주로 사용되는 SiN, SiON, W 또는 WN 등을 사용한다.As the first hard mask material film 203a, TiN or TaN, which is mainly used as a barrier film, is used. As the second hard material film 204a, SiN, SiON, W, which is mainly used as a general hard mask, is used. Or WN.
이어서, 제2하드마스크용 물질막(204a) 상에 ArF 노광원용의 포토레지스트를 스핀 코팅 등의 방법을 통해 적절한 두께로 도포한 다음, ArF 노광원과 금속 배선의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(205)을 형성한다.Subsequently, a photoresist for an ArF exposure source is applied to the second hard mask material film 204a to an appropriate thickness by a spin coating method, and then a predetermined reticle for defining the width of the ArF exposure source and the metal wirings. (Not shown) is used to selectively expose a predetermined portion of the photoresist, to leave the portion exposed or not exposed by the exposure process through the developing process, and then remove the etching residues through a post-cleaning process or the like. As a result, the photoresist pattern 205 is formed.
제2하드마스크용 물질막(204a) 상에 패턴 형성을 위한 노광시 하부 즉, 제2하드마스크용 물질막(204a)의 광반사도가 높임으로써 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 제2하드마스크용 물질막(204a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(도시하지 않음)을 형성할 수 있다.When the exposure for forming the pattern on the second hard mask material film 204a is increased, that is, the light reflectivity of the second hard mask material film 204a is increased, thereby preventing the unwanted pattern from being formed. An antireflection film (not shown) may be formed for the purpose of improving the adhesion between the second hard mask material film 204a and the subsequent photoresist.
여기서, 반사방지막은 포토레지스트와 그 식각 특성이 유사한 유기 계열의 물질을 사용하는 것이 바람직하다.Here, it is preferable that the antireflection film is made of an organic material similar to the photoresist and the etching characteristics thereof.
아울러, 여기서는 반사방지막을 사용하지 않는 것을 그 예로 하였으나, 공정에 따라서는 이를 사용하거나 생략할 수도 있다.In addition, although the anti-reflection film is not used here as an example, it may be used or omitted depending on the process.
이어서, 도 3의 로드락 챔버 구성을 갖는 식각 장치에 기판을 장입한다.Subsequently, the substrate is charged to an etching apparatus having the load lock chamber configuration of FIG. 3.
이어서, 도 2b에 도시된 바와 같이, 포토레지스트 패턴(205)을 식각마스크로 제2하드마스크용 물질막(204a)을 식각하여 제2하드마스크(204b)를 형성한다.Subsequently, as shown in FIG. 2B, the second hard mask material layer 204a is etched using the photoresist pattern 205 as an etch mask to form a second hard mask 204b.
이 때, 저온의 플라즈마 식각을 실시하는 바, 저온의 식각이 필요한 이유는 COMA 또는 아크릴레이드 계통의 폴리머 형태, 또는 이들의 혼합 형태를 포함하는 ArF용 포토레지스트는 고온 공정에서 패턴 변형이 발생하므로 이를 방지하기 위한 것이다.In this case, low-temperature plasma etching is performed, and the reason why low-temperature etching is required is that the photoresist for ArF including a polymer form of COMA or an acrylate group, or a mixed form thereof has a pattern deformation in a high temperature process. It is to prevent.
이 때, 식각 가스로는 F 또는 Cl계열의 가스를 사용하며, 기판의 온도를 -40℃ ∼ 40℃로 유지한다.At this time, a gas of F or Cl series is used as the etching gas, and the temperature of the substrate is maintained at -40 ° C to 40 ° C.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(205)을 제거한 다음, 세정 공정을 실시한다.Subsequently, a photoresist strip process is performed to remove the photoresist pattern 205 and then a cleaning process is performed.
한편, 제2하드마스크(204b) 형성시 포토레지스트 패턴(205)이 동시에 제거가 되도록 포토레지스트 패턴(205)과 제2하드마스크(204b)의 두께를 적절히 조절하는 것이 바람직하다.Meanwhile, when the second hard mask 204b is formed, it is preferable to appropriately adjust the thicknesses of the photoresist pattern 205 and the second hard mask 204b so that the photoresist pattern 205 is simultaneously removed.
포토레지스트 패턴(205)은 'C'를 포함하는 고분자 물질이므로 이를 제거하는 공정에서는 주로 O2 플라즈마를 이용한다. 따라서, 금속 박막(202a)이 노출된 상태에서 포토레지스트 스트립 공정을 실시할 경우 금속 박막(202a)가 산화되어 특성이 열화되므로, 금속 박막(202a)이 노출되기 전에 포토레지스트 패턴(205)을 제거해야 한다.Since the photoresist pattern 205 is a polymer material including 'C', an O 2 plasma is mainly used in the process of removing the photoresist pattern 205. Therefore, when the photoresist strip process is performed while the metal thin film 202a is exposed, the metal thin film 202a is oxidized to deteriorate characteristics. Therefore, the photoresist pattern 205 is removed before the metal thin film 202a is exposed. Should be.
전술한 도 2b의 식각 공정은 저온 공정을 가능하게 하는 제1챔버에서 실시한다. The etching process of FIG. 2B described above is performed in a first chamber that enables a low temperature process.
이어서, 도 2c에 도시된 바와 같이, 제2하드마스크(204b)를 식각마스크로 제1하드마스크용 물질막(203a)을 식각하여 패턴 형상을 전사함으로써, 제1하드마스크(203b)를 형성한다. Subsequently, as illustrated in FIG. 2C, the first hard mask material layer 203a is etched using the second hard mask 204b as an etch mask to transfer the pattern shape, thereby forming the first hard mask 203b. .
또한, 제1하드마스크(203b) 형성시 제2하드마스크(204b)가 동시에 제거가 되도록 제1하드마스크용 물질막(203a)과 제2하드마스크(204b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제2하드마스크(204b)가 일부 잔류하여도 상관은 없다.In addition, when the first hard mask 203b is formed, it is preferable to appropriately adjust the thicknesses of the first hard mask material film 203a and the second hard mask 204b so that the second hard mask 204b is simultaneously removed. . At this time, a part of the second hard mask 204b may remain.
계속해서, 제1하드마스크(203b)를 식각마스크로 금속 박막(202a)과 배리어용 금속막(201a)을 차례로 식각하여 금속 배선(202b)/배리어막(201b) 구조를 형성한다.Subsequently, the metal thin film 202a and the barrier metal film 201a are sequentially etched using the first hard mask 203b as an etch mask to form a metal wiring 202b / barrier film 201b.
도 2c의 공정에서는 식각 가스로는 Cl계열의 가스 만을 사용하며, 기판의 온도를 200℃ ∼ 350℃의 고온으로 유지하며, 고온의 식각 공정이 가능한 제2챔버에서 실시한다.In the process of FIG. 2C, only Cl-based gas is used as the etching gas, the substrate is maintained at a high temperature of 200 ° C. to 350 ° C., and is performed in a second chamber capable of a high temperature etching process.
여기서, 고온 식각이 필요한 이유는 구리 등의 금속 박막(202a)의 식각이 고온에서 이루어지기 때문이다. 즉, 금속과 Cl 간의 반응 부산물의 증기압이 낮으므로 고온에서의 식각 공정이 필요한다.The reason why the high temperature etching is required is that the metal thin film 202a such as copper is etched at a high temperature. That is, since the vapor pressure of the reaction by-product between metal and Cl is low, an etching process at a high temperature is required.
또한, 금속 배선(202b)/배리어막(201b) 형성시 제1하드마스크(203b)이 동시에 제거가 되도록 금속 박막(202a) 및 배리어용 금속막(201a)과 제1하드마스크(203b)의 두께를 적절히 조절하는 것이 바람직하다. 이 때, 제1하드마스크(203b)는 배리어용 금속막으로 이루어진 것이므로 그 일부가 잔류하여도 상관은 없다.In addition, the thickness of the metal thin film 202a and the barrier metal film 201a and the first hard mask 203b so that the first hard mask 203b can be removed at the same time when the metal wiring 202b / barrier film 201b is formed. It is preferable to adjust appropriately. At this time, since the first hard mask 203b is made of a barrier metal film, a part of the first hard mask 203b may remain.
이어서, 제3챔버로 이동하여 세정 공정을 실시함으로써, 패턴 형성시 발생한 식각 부산물을 제거한다.Subsequently, by moving to the third chamber to perform a cleaning process, the etching by-products generated during pattern formation are removed.
이 때, 건식 또는 습식 세정을 이용할 수 있으며 , 제2챔버에서 제3챔버로 이동시 상압보다는 기압이 낮은 진공도를 유지한다.At this time, dry or wet cleaning may be used, and when moving from the second chamber to the third chamber, a vacuum degree lower than atmospheric pressure is maintained.
이어서, 제4챔버로 이동하여 금속 배선(202b)이 형성된 전면에 절연막(206)을 증착한다.Subsequently, the insulating film 206 is deposited on the entire surface where the metal wiring 202b is formed by moving to the fourth chamber.
이 때, 절연막(206)은 층간절연을 위한 산화막 계열의 물질과 식각멈춤과 식각선택비 개선을 위한 질화막 계열의 물질 등을 포함하는 바, BSG(Boro Silicate Glass)막, BPSG(Boro Phospho Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막 또는 USG(Undoped Silicate Glass)막 등이 단독 또는 다층구조인 것을 포함한다. In this case, the insulating layer 206 includes an oxide-based material for interlayer insulation, a nitride-based material for improving the etch stop and etching selectivity, and includes a BSG (Boro Silicate Glass) film and BPSG (Boro Phospho Silicate Glass). (PG) film, PSG (Phospho Silicate Glass) film, TEOS (Tetra Ethyl Ortho Silicate) film, HDP (High Density Plasma) oxide film, USG (Undoped Silicate Glass) film, and the like or a single layered structure.
전술한 바와 같은 본 발명의 다른 일실시예에서 살펴 본 바와 같이, ArF 포토리소그라피 공정을 적용하는 금속 배선 형성 공정에서 각 식각 공정 별로 식각 가스와 온도를 조절함으로써, 패턴의 변형을 방지하면서도 금속 배선의 불량을 방지할 수 있음을 알아 보았다. As described in another embodiment of the present invention as described above, by adjusting the etching gas and temperature for each etching process in the metal wiring forming process to apply the ArF photolithography process, while preventing the deformation of the pattern while It was found that the defect can be prevented.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 바와 같은 본 발명은, ArF 포토리소그라피 공정을 적용하는 금속 박막 및 금속 배선 형성시 패턴 변형을 방지하면서도 양호한 식각 특성을 얻을 수 있어, 반도체 소자의 수율 및 신뢰성을 향상시키는 효과가 있다.As described above, the present invention can obtain good etching characteristics while preventing pattern deformation during formation of the metal thin film and the metal wiring to which the ArF photolithography process is applied, thereby improving the yield and reliability of the semiconductor device.
도 1a 내지 도 1c는 본 발명의 일실시예에 따른 금속 박막 패턴 형성을 위한 식각 공정을 도시한 단면도.1A to 1C are cross-sectional views illustrating an etching process for forming a metal thin film pattern according to an embodiment of the present invention.
도 2a 내지 도 2d는 본 발명의 다른 실시예에 따른 금속 배선 형성 공정을 도시한 단면도.2A to 2D are cross-sectional views illustrating a metal wiring forming process according to another embodiment of the present invention.
도 3은 도 2a 내지 도 2d의 공정이 이루어지기 위한 식각 장치의 챔버 구성을 나타내는 모식도. Figure 3 is a schematic diagram showing the chamber configuration of the etching apparatus for the process of Figures 2a to 2d.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
100 : 기판 101b : 금속 박막 패턴100: substrate 101b: metal thin film pattern
102b : 제1하드마스크 103b : 제2하드마스크 102b: first hard mask 103b: second hard mask
Claims (13)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (en) | 2003-12-22 | 2003-12-22 | METHOD FOR FABRICATING THIN FILM METAL PATTERN AND METAL LINE USING ArF PHOTO LITHOGRAPHY PROCESS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (en) | 2003-12-22 | 2003-12-22 | METHOD FOR FABRICATING THIN FILM METAL PATTERN AND METAL LINE USING ArF PHOTO LITHOGRAPHY PROCESS |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050063309A true KR20050063309A (en) | 2005-06-28 |
| KR101096236B1 KR101096236B1 (en) | 2011-12-22 |
Family
ID=37255173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030094701A KR101096236B1 (en) | 2003-12-22 | 2003-12-22 | METHOD FOR FABRICATING THIN FILM METAL PATTERN AND METAL LINE USING ArF PHOTO LITHOGRAPHY PROCESS |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096236B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831975B1 (en) * | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | Method for forming pattern in semiconductor device |
| KR100910510B1 (en) * | 2007-12-20 | 2009-07-31 | 주식회사 동부하이텍 | Method for removing a hard mask |
| KR20120047600A (en) * | 2010-11-04 | 2012-05-14 | 삼성전자주식회사 | Method of forming a fine pattern and method of fabricating a semiconductor device |
| WO2020018236A1 (en) * | 2018-07-17 | 2020-01-23 | Applied Materials, Inc. | Methods for manufacturing an interconnect structure for semiconductor devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002169302A (en) * | 2000-12-04 | 2002-06-14 | Sony Corp | Method of manufacturing semiconductor device |
-
2003
- 2003-12-22 KR KR1020030094701A patent/KR101096236B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100831975B1 (en) * | 2006-11-02 | 2008-05-26 | 주식회사 하이닉스반도체 | Method for forming pattern in semiconductor device |
| US7851364B2 (en) | 2006-11-02 | 2010-12-14 | Hynix Semiconductor Inc. | Method for forming pattern in semiconductor device |
| KR100910510B1 (en) * | 2007-12-20 | 2009-07-31 | 주식회사 동부하이텍 | Method for removing a hard mask |
| KR20120047600A (en) * | 2010-11-04 | 2012-05-14 | 삼성전자주식회사 | Method of forming a fine pattern and method of fabricating a semiconductor device |
| WO2020018236A1 (en) * | 2018-07-17 | 2020-01-23 | Applied Materials, Inc. | Methods for manufacturing an interconnect structure for semiconductor devices |
| US10692759B2 (en) | 2018-07-17 | 2020-06-23 | Applied Materials, Inc. | Methods for manufacturing an interconnect structure for semiconductor devices |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101096236B1 (en) | 2011-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2811131B2 (en) | Wiring connection structure of semiconductor device and method of manufacturing the same | |
| US5231053A (en) | Process of forming a tri-layer titanium coating for an aluminum layer of a semiconductor device | |
| KR100277377B1 (en) | Formation method of contact/through hole | |
| KR100297966B1 (en) | Process for forming multilevel interconnection structure | |
| US5674782A (en) | Method for efficiently removing by-products produced in dry-etching | |
| KR101096236B1 (en) | METHOD FOR FABRICATING THIN FILM METAL PATTERN AND METAL LINE USING ArF PHOTO LITHOGRAPHY PROCESS | |
| US6319844B1 (en) | Method of manufacturing semiconductor device with via holes reaching interconnect layers having different top-surface widths | |
| JP2001168192A (en) | Method of manufacturing semiconductor device | |
| KR20040093565A (en) | Method of manufacturing semiconductor device | |
| KR100422356B1 (en) | Method for forming contact in semiconductor device | |
| US7300872B2 (en) | Method for manufacturing semiconductor device using dual-damascene pattern | |
| KR20030002119A (en) | Method for forming via hole by dual damascene process | |
| KR20030050771A (en) | Method for fabricating semiconductor device | |
| KR0170913B1 (en) | Contact forming method of semiconductor device | |
| JP3196847B2 (en) | Wiring structure and method of manufacturing the same | |
| KR100275127B1 (en) | Method of planarization multilayer metal line of semiconductor device | |
| KR20020055179A (en) | Method for aluminium-alloy in semiconductor device | |
| KR100400251B1 (en) | Method for etching organic ARC of semiconductor device | |
| KR100315035B1 (en) | Metal wiring formation method of semiconductor device | |
| KR100480580B1 (en) | Method for forming via hole of semiconductor device using n2 gas | |
| KR100338109B1 (en) | Method for manufacturing metal wiring in semiconductor device | |
| JP3048919B2 (en) | How to form wiring patterns | |
| KR20010063526A (en) | A method for fabricating semiconductor device using nitride film for preventing oxidation metal bit line | |
| KR20030050591A (en) | Method for forming multi-Cu interconnection layer | |
| KR20030056923A (en) | method for manufacturing a metal line |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |