KR20050062000A - Image sensor and method of manufacturing the same - Google Patents
Image sensor and method of manufacturing the same Download PDFInfo
- Publication number
- KR20050062000A KR20050062000A KR1020030093661A KR20030093661A KR20050062000A KR 20050062000 A KR20050062000 A KR 20050062000A KR 1020030093661 A KR1020030093661 A KR 1020030093661A KR 20030093661 A KR20030093661 A KR 20030093661A KR 20050062000 A KR20050062000 A KR 20050062000A
- Authority
- KR
- South Korea
- Prior art keywords
- photodiode
- region
- substrate
- transistor
- silicon pattern
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 206010034960 Photophobia Diseases 0.000 abstract description 5
- 208000013469 light sensitivity Diseases 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/1469—Assemblies, i.e. hybrid integration
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 발명은 포토다이오드의 면적을 극대화하면서 스위칭 소자의 면적을 충분히 확보하여, 광감도 특성 및 스위칭 기능을 개선할 수 있는 이미지센서 및 그 제조방법을 제공한다.The present invention provides an image sensor and a method of manufacturing the same that can maximize the area of the photodiode while sufficiently securing the area of the switching element, thereby improving the light sensitivity characteristics and switching functions.
본 발명은 포토다이오드 영역 및 트랜지스터 영역이 정의되고 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판; 포토다이오드 및 트랜지스터 영역의 기판에 형성된 제 1 도전형 웰; 트랜지스터 영역의 기판에 형성되고 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터; 포토다이오드 영역의 기판 표면에 형성된 제 2 도전형의 포토다이오드 하부전극; 트랜지스터를 덮도록 기판 전면 상에 형성되고 하부전극을 노출시키는 제 1 콘택홀과 접합영역을 노출시키는 제 2 콘택홀 구비한 제 1 절연막; 제 1 절연막 상에 형성되고 제 1 콘택홀을 매립하면서 하부전극과 콘택하는 실리콘 패턴; 및 실리콘 패턴에 형성된 제 1 도전형의 포토다이오드 상부전극을 포함하는 이미지센서에 의해 달성될 수 있다.The present invention provides a semiconductor device comprising: a first conductivity type semiconductor substrate in which a photodiode region and a transistor region are defined and an active region is defined by an isolation layer; A first conductivity type well formed in the substrate in the photodiode and transistor regions; A transistor formed in the substrate of the transistor region and comprising a gate and a second conductivity type junction region; A second conductive photodiode lower electrode formed on the substrate surface of the photodiode region; A first insulating film formed on the entire surface of the substrate to cover the transistor and having a first contact hole exposing the lower electrode and a second contact hole exposing the junction region; A silicon pattern formed on the first insulating layer and contacting the lower electrode while filling the first contact hole; And a photodiode upper electrode of the first conductivity type formed in the silicon pattern.
Description
본 발명은 이미지센서 및 그 제조방법에 관한 것으로, 특히 이미지센서의 포토다이오드 및 그 제조방법에 관한 것이다.The present invention relates to an image sensor and a manufacturing method thereof, and more particularly to a photodiode of the image sensor and a manufacturing method thereof.
일반적으로, 이미지센서는 광학영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로서, 빛을 감지하는 광감지 부분과 감지된 빛을 전기적 신호로 처리하여 데이터화하는 로직회로 부분으로 구성되어 있으며, CMOS(Complementary Metal Oxide Semiconductor) 이미지센서의 경우에는 CMOS 기술을 이용하여 화소 수만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력을 검출하는 스위칭 방식을 채용한다. 또한, 칼라 이미지를 구현하기 위한 이미지센서에서는 광감지 부분 상에 레드(Red; R), 그린(Green; G), 블루(Blue; B)의 3가지 칼라필터로 이루어진 칼라필터 어레이(Color Filter Array; CFA)가 구비되고, 광감도 향상을 위해 마이크로렌즈가 구비된다. In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. The image sensor is composed of an optical sensing part that senses light and a logic circuit part that processes the sensed light into an electrical signal to make data. (Complementary Metal Oxide Semiconductor) In the case of image sensor, CMOS technology is used to make MOS transistors by the number of pixels, and the switching method is used to detect the output sequentially. In addition, in the image sensor for implementing a color image, a color filter array including three color filters of red (R), green (G), and blue (B) on the light sensing portion CFA) and a microlens for improving light sensitivity.
도 1은 이러한 종래 이미지센서의 단면도로서, 도 1에 도시된 바와 같이, 포토다이오드, 네이티브(native) NMOS 트랜지스터 및 노멀(normal) NMOS 트랜지스터 영역이 정의된 P형 반도체 기판(10)에 소자분리막(11)이 형성되고, 노멀 NMOS 트랜지스터 영역의 기판(10)에는 P-웰(12)이 형성되며, 각각의 트랜지스터 영역에는 기판(10) 상부에 형성된 게이트 절연막(13) 및 게이트(14)와 기판(10) 표면에 형성된 소오스/드레인의 N＋ 접합영역(15a, 15b, 15c)으로 이루어진 NMOS 트랜지스터가 형성되어 있다. 게이트(14) 측벽에는 절연막의 스페이서(16)가 형성되고, 포토다이오드 영역에는 기판(10) 내부에 형성된 딥(deep) N- 불순물영역(17)의 하부전극과 그 표면에 형성된 P0 불순물 영역(18)의 상부전극으로 이루어진 포토다이오드가 형성되어 있다. 또한, 기판 전면 상에는 트랜지스터 및 포토다이오드를 덮으면서 접합영역(15a, 15b, 15c)을 노출시키는 콘택홀을 구비한 제 1 절연막(19)이 형성되고, 제 1 절연막(19) 상에는 콘택홀을 매립하면서 접합영역(15a, 15b, 15c)과 콘택하는 배선(20)이 형성되며, 배선(20)을 덮도록 기판 전면 상에 제 2 절연막(21)이 형성되어 있다. 포토다이오드 영역의 제 2 절연막(21) 상부에는 칼라필터(22)가 형성되고, 칼라필터(22)를 덮도록 기판 전면 상에 보호막(23)이 형성되며, 포토다이오드 영역의 보호막(23) 상부에는 마이크로렌즈(24)가 형성되어 있다.FIG. 1 is a cross-sectional view of the conventional image sensor, and as shown in FIG. 1, an isolation layer (P) in a P-type semiconductor substrate 10 in which photodiodes, native NMOS transistors, and normal NMOS transistor regions are defined. 11, a P-well 12 is formed in the substrate 10 of the normal NMOS transistor region, and the gate insulating layer 13 and the gate 14 and the substrate formed on the substrate 10 are formed in each transistor region. (10) An NMOS transistor formed of N + junction regions 15a, 15b, and 15c of source / drain formed on the surface is formed. A spacer 16 of an insulating layer is formed on the sidewall of the gate 14, and a lower electrode of the deep N − impurity region 17 formed inside the substrate 10 and a P 0 impurity region formed on the surface thereof are formed in the photodiode region. A photodiode consisting of the upper electrode of 18 is formed. Further, a first insulating film 19 having a contact hole exposing the junction regions 15a, 15b and 15c while covering the transistor and the photodiode is formed on the entire surface of the substrate, and the contact hole is buried on the first insulating film 19. While the wiring 20 is in contact with the junction regions 15a, 15b, and 15c, a second insulating film 21 is formed on the entire surface of the substrate so as to cover the wiring 20. A color filter 22 is formed on the second insulating film 21 in the photodiode region, and a protective film 23 is formed on the entire surface of the substrate so as to cover the color filter 22, and an upper portion of the protective film 23 in the photodiode region. The microlens 24 is formed in this.
한편, 이미지센서에서 우수한 광감도 특성을 얻기 위해서는 광감지 부분인 포토다이오드의 면적 확보가 중요하다. 그러나, 상술한 종래의 이미지센서에서는 포토다이오드의 상부전극이 트랜지스터의 접합영역과 동일 평면상에 형성되기 때문에, 포토다이오드의 면적 확보에 한계가 있을 뿐만 아니라, 포토다이오드에 인접한 트랜지스터 등의 스위칭 소자의 면적도 제한되므로, 우수한 광감도 특성 및 스위칭 기능을 얻기가 어렵다.On the other hand, it is important to secure the area of the photodiode, which is a light sensing part, in order to obtain excellent light sensitivity characteristics in the image sensor. However, in the above-described conventional image sensor, since the upper electrode of the photodiode is formed on the same plane as the junction region of the transistor, there is a limit in securing the area of the photodiode and the switching of a switching element such as a transistor adjacent to the photodiode. Since the area is also limited, it is difficult to obtain excellent light sensitivity characteristics and switching functions.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 포토다이오드의 면적을 극대화하면서 스위칭 소자의 면적을 충분히 확보하여, 광감도 특성 및 스위칭 기능을 개선할 수 있는 이미지센서 및 그 제조방법을 제공하는데 그 목적이 있다. The present invention has been proposed to solve the problems of the prior art as described above, by maximizing the area of the photodiode while sufficiently securing the area of the switching element, an image sensor and a manufacturing method that can improve the light sensitivity characteristics and switching functions The purpose is to provide.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 상기의 본 발명의 목적은 포토다이오드 영역 및 트랜지스터 영역이 정의되고 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판; 포토다이오드 및 트랜지스터 영역의 기판에 형성된 제 1 도전형 웰; 트랜지스터 영역의 기판에 형성되고 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터; 포토다이오드 영역의 기판 표면에 형성된 제 2 도전형의 포토다이오드 하부전극; 트랜지스터를 덮도록 기판 전면 상에 형성되고 하부전극을 노출시키는 제 1 콘택홀과 접합영역을 노출시키는 제 2 콘택홀 구비한 제 1 절연막; 제 1 절연막 상에 형성되고 제 1 콘택홀을 매립하면서 하부전극과 콘택하는 실리콘 패턴; 실리콘 패턴에 형성된 제 1 도전형의 포토다이오드 상부전극; 포토다이오드 상부전극을 덮도록 기판 전면 상에 형성되고 상기 제 2 콘택홀을 공유하는 제 2 절연막; 제 2 절연막 상에 형성되고 제 2 콘택홀을 매립하면서 접합영역과 콘택하는 배선; 배선을 덮도록 기판 전면 상에 형성된 제 3 절연막; 포토다이오드 영역의 제 3 절연막 상부에 형성된 칼라필터; 칼라필터를 덮도록 기판 전면 상에 형성된 보호막; 포토다이오드 영역의 보호막 상부에 형성된 마이크로렌즈를 포함하는 이미지센서에 의해 달성될 수 있다.According to an aspect of the present invention for achieving the above technical problem, an object of the present invention is a first conductivity type semiconductor substrate in which a photodiode region and a transistor region is defined and the active region is defined by a device isolation film; A first conductivity type well formed in the substrate in the photodiode and transistor regions; A transistor formed in the substrate of the transistor region and comprising a gate and a second conductivity type junction region; A second conductive photodiode lower electrode formed on the substrate surface of the photodiode region; A first insulating film formed on the entire surface of the substrate to cover the transistor and having a first contact hole exposing the lower electrode and a second contact hole exposing the junction region; A silicon pattern formed on the first insulating layer and contacting the lower electrode while filling the first contact hole; A first conductive photodiode upper electrode formed on the silicon pattern; A second insulating film formed on the entire surface of the substrate to cover the photodiode upper electrode and sharing the second contact hole; A wiring formed on the second insulating film and contacting the junction region while filling the second contact hole; A third insulating film formed on the entire surface of the substrate so as to cover the wirings; A color filter formed on the third insulating layer of the photodiode region; A protective film formed on the entire surface of the substrate to cover the color filter; It can be achieved by an image sensor including a microlens formed on the protective film of the photodiode region.
또한, 본 발명의 목적은 포토다이오드 영역 및 트랜지스터 영역이 정의되고 소자분리막에 의해 액티브 영역이 정의된 제 1 도전형 반도체 기판을 준비하는 단계; 포토다이오드 및 트랜지스터 영역의 기판에 제 1 도전형 웰을 형성하는 단계; 트랜지스터 영역의 기판에 게이트 및 제 2 도전형 접합영역으로 이루어진 트랜지스터를 형성하는 단계; 포토다이오드 영역의 기판 표면에 제 2 도전형의 포토다이오드 하부전극을 형성하는 단계; 기판 전면 상에 하부전극을 노출시키는 제 1 콘택홀을 구비한 제 1 절연막을 형성하는 단계; 제 1 절연막 상에 제 1 콘택홀을 매립하면서 하부전극과 콘택하는 실리콘 패턴을 형성하는 단계; 실리콘 패턴에 제 1 도전형의 포토다이오드 상부전극을 형성하는 단계; 상부전극을 덮도록 기판 전면 상에 제 2 절연막을 형성하는 단계; 제 1 및 제 2 절연막을 패터닝하여 접합영역을 노출시키는 제 2 콘택홀을 형성하는 단계; 제 2 절연막 상에 제 2 콘택홀을 매립하면서 접합영역과 콘택하는 배선을 형성하는 단계; 배선을 덮도록 기판 전면 상에 제 3 절연막을 형성하는 단계; 포토다이오드 영역의 상기 제 3 절연막 상부에 칼라필터를 형성하는 단계; 칼라필터를 덮도록 기판 전면 상에 보호막을 형성하는 단계; 및 포토다이오드 영역의 보호막 상부에 마이크로렌즈를 형성하는 단계를 포함하는 이미지센서의 제조방법에 의해 달성될 수 있다.Also, an object of the present invention is to prepare a first conductive semiconductor substrate in which a photodiode region and a transistor region are defined and an active region is defined by an isolation layer; Forming a first conductivity type well in the substrate of the photodiode and transistor regions; Forming a transistor comprising a gate and a second conductivity type junction region in a substrate of the transistor region; Forming a photodiode bottom electrode of a second conductivity type on a surface of the substrate in the photodiode region; Forming a first insulating film having a first contact hole exposing a lower electrode on a front surface of the substrate; Forming a silicon pattern in contact with the lower electrode while filling the first contact hole on the first insulating layer; Forming a photodiode upper electrode of a first conductivity type on the silicon pattern; Forming a second insulating film on the entire surface of the substrate to cover the upper electrode; Patterning the first and second insulating films to form a second contact hole exposing the junction region; Forming a wiring contacting the junction region while filling the second contact hole on the second insulating film; Forming a third insulating film on the entire surface of the substrate to cover the wirings; Forming a color filter on the third insulating layer in the photodiode region; Forming a protective film on the entire surface of the substrate to cover the color filter; And forming a microlens on the passivation layer of the photodiode region.
바람직하게, 실리콘 패턴은 폴리실리콘막 또는 비정질실리콘막으로, 제 1 절연막 상에서 포토다이오드 영역과 인접한 트랜지스터의 게이트를 덮도록 형성한다.Preferably, the silicon pattern is a polysilicon film or an amorphous silicon film formed on the first insulating film so as to cover the gate of the transistor adjacent to the photodiode region.
또한, 포토다이오드 하부전극은 불순물영역으로 이루어지고, 포토다이오드 상부전극은 실리콘 패턴에만 불순물이 이온주입되어 형성된 불순물영역으로 이루어지거나, 실리콘 패턴 상부에 적층된 도핑된 폴리실리콘막, 금속막 또는 금속화합물층으로 이루어진다.In addition, the photodiode lower electrode is composed of an impurity region, and the photodiode upper electrode is composed of an impurity region formed by implanting impurities into only a silicon pattern, or a doped polysilicon film, a metal film, or a metal compound layer stacked on the silicon pattern. Is done.
이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.Hereinafter, preferred embodiments of the present invention will be introduced in order to enable those skilled in the art to more easily carry out the present invention.
도 2는 본 발명의 실시예에 다른 이미지센서의 단면도로서, 도 2에 나타낸 바와 같이, 포토다이오드, 네이티브 NMOS 트랜지스터 및 노멀 NMOS 트랜지스터 영역이 정의된 P형 반도체 기판(30)에 소자분리막(31)이 형성되고, 종래(도 1 참조)와 달리 노멀 NMOS 트랜지스터 영역 뿐만 아니라 네이티브 NMOS 트랜지스터 및 포토다이오드 영역의 기판(30)에 P-웰(32)이 형성되어 있다. 각각의 트랜지스터 영역에는 기판(30) 상부에 형성된 게이트 절연막(33) 및 게이트(34)와 기판(30) 표면에 형성된 소오스/드레인의 N＋ 접합영역(35a, 35b, 35c)으로 이루어진 NMOS 트랜지스터가 형성되고, 게이트(34) 측벽에는 절연막의 스페이서(36)가 형성되며, 포토다이오드 영역의 기판(30)에는 표면에만 포토다이오드 하부전극으로서 N- 불순물영역(37)이 형성되어 있다. 또한, 기판 전면 상에는 트랜지스터를 덮으면서 N- 불순물영역(37)을 노출시키는 제 1 콘택홀과 접합영역(35a, 35b, 35c)를 노출시키는 제 2 콘택홀 구비한 제 1 절연막(38)이 형성되고, 제 1 절연막(38) 상에는 제 1 콘택홀을 매립하고 N- 불순물영역(37)과 콘택하면서 포토다이오드 영역과 인접한 트랜지스터의 게이트(35)를 덮도록 실리콘 패턴(39)이 형성되며, 실리콘 패턴(39) 표면에는 포토다이오드 상부전극으로서 P0 불순물영역(40)이 형성되어 있다. 여기서, 실리콘 패턴(39)은 폴리실리콘막 또는 비정질실리콘막으로 이루어질 수 있고, 포토다이오드 상부전극은 P0 불순물영역(40) 대신 실리콘 패턴(39) 상부에 적층된 P0 도핑된 폴리실리콘막이나 금속막 또는 금속화합물층으로 이루어질 수 있다.FIG. 2 is a cross-sectional view of an image sensor according to an exemplary embodiment of the present invention. As shown in FIG. 2, an isolation layer 31 is formed on a P-type semiconductor substrate 30 in which photodiodes, native NMOS transistors, and normal NMOS transistor regions are defined. Unlike the conventional (see Fig. 1), the P-well 32 is formed not only in the normal NMOS transistor region but also in the substrate 30 of the native NMOS transistor and the photodiode region. Each transistor region includes an NMOS transistor including a gate insulating film 33 formed on the substrate 30 and an N + junction region 35a, 35b, 35c of source / drain formed on the surface of the gate 34 and the substrate 30. A spacer 36 of an insulating film is formed on the sidewall of the gate 34, and an N − impurity region 37 is formed on the surface of the substrate 30 of the photodiode region as a photodiode lower electrode. In addition, a first insulating film 38 having a first contact hole exposing the N − impurity region 37 and a second contact hole exposing the junction regions 35a, 35b, and 35c is formed on the entire surface of the substrate while covering the transistor. The silicon pattern 39 is formed on the first insulating layer 38 to cover the gate 35 of the transistor adjacent to the photodiode region while filling the first contact hole and contacting the N − impurity region 37. A P 0 impurity region 40 is formed on the surface of the pattern 39 as a photodiode upper electrode. Here, the silicon pattern 39 may be formed of a polysilicon film or an amorphous silicon film, and the photodiode upper electrode may be a P 0 doped polysilicon film stacked on the silicon pattern 39 instead of the P 0 impurity region 40. It may be made of a metal film or a metal compound layer.
또한, 기판 전면 상에는 실리콘 패턴(39)을 덮으면서 상기 제 2 콘택홀을 공유하는 제 2 절연막(41)이 형성되고, 제 2 절연막(41) 상에는 제 2 콘택홀을 매립하면서 접합영역(35a, 35b, 35c)과 콘택하는 배선(42)이 형성되며, 배선(42)을 덮도록 기판 전면 상에 제 3 절연막(43)이 형성되어 있다. 또한, 포토다이오드 영역의 제 3 절연막(43) 상부에는 칼라필터(44)가 형성되고, 칼라필터(44)를 덮도록 기판 전면 상에 보호막(45)이 형성되며, 포토다이오드 영역의 보호막(45) 상부에는 마이크로렌즈(46)가 형성되어 있다.In addition, a second insulating film 41 is formed on the entire surface of the substrate while covering the silicon pattern 39, and the second insulating hole 41 is formed on the second insulating film 41. The wiring 42 which contacts 35b and 35c is formed, and the 3rd insulating film 43 is formed in the whole surface of the board | substrate so that the wiring 42 may be covered. In addition, a color filter 44 is formed on the third insulating film 43 in the photodiode region, and a protective film 45 is formed on the entire surface of the substrate so as to cover the color filter 44, and the protective film 45 in the photodiode region. The microlens 46 is formed on the upper side.
즉, 트랜지스터는 종래와 같이 기판(30) 상에 형성하고 포토다이오드 상부전극인 P0 불순물영역(40)은 실리콘 패턴(39)을 이용하여 제 1 절연막(38) 상부에 형성하여 트랜지스터와 다른 평면상에 위치하도록 함으로써, 포토다이오드의 면적을 극대화할 수 있을 뿐만 아니라 트랜지스터의 면적도 충분히 확보할 수 있다.That is, the transistor is formed on the substrate 30 as in the prior art, and the P 0 impurity region 40, which is the photodiode upper electrode, is formed on the first insulating layer 38 using the silicon pattern 39 to be different from the plane of the transistor. By being located in the phase, not only can the area of the photodiode be maximized, but also the area of the transistor can be sufficiently secured.
이러한 이미지센서의 제조방법을 도 3a 내지 도 3e를 참조하여 설명한다.A manufacturing method of such an image sensor will be described with reference to FIGS. 3A to 3E.
도 3a에 도시된 바와 같이, 포토다이오드, 네이티브 NMOS 트랜지스터 및 노멀 NMOS 트랜지스터 영역이 정의된 P＋＋ 반도체 기판(30)에 STI 공정에 의해 소자분리막(31)을 형성하여 액티브 영역을 정의한다. 그 다음, 포토리소그라피 공정에 의해 기판(30) 상에 노멀 NMOS 트랜지스터 영역뿐만 아니라 포토다이오드 및 네이티브 NMOS 트랜지스터 영역을 모두 오픈시키는 제 1 마스크 패턴(미도시)을 형성하고, 오픈된 영역으로 P형 불순물을 이온주입하여 P-웰(32)을 형성한 후, 공지된 방법에 의해 제 1 마스크 패턴을 제거한다.As shown in FIG. 3A, the device isolation film 31 is formed on the P + + semiconductor substrate 30 in which the photodiode, the native NMOS transistor, and the normal NMOS transistor region are defined by an STI process to define an active region. Next, a first mask pattern (not shown) is formed on the substrate 30 to open both the photodiode and the native NMOS transistor region, as well as the normal NMOS transistor region, on the substrate 30 by a photolithography process. After ion implantation to form the P-well 32, the first mask pattern is removed by a known method.
도 3b에 도시된 바와 같이, 각각의 트랜지스터 영역의 기판(30) 상에는 게이트 절연막(33)과 게이트(34)를 형성하고, 기판(30) 내부에는 소오스/드레인의 N＋ 접합영역(35a, 35b, 35c)을 형성하여 NMOS 트랜지스터를 완성한다. 그 다음, 도 3c에 도시된 바와 같이, 게이트(34) 측벽에 절연막의 스페이서(36)를 형성하고, 포토다이오드 영역의 기판(30) 표면에 포토다이오드 하부전극으로서 N- 불순물영역(37)을 형성한다.As shown in FIG. 3B, a gate insulating film 33 and a gate 34 are formed on the substrate 30 of each transistor region, and the N + junction regions 35a and 35b of the source / drain are formed inside the substrate 30. , 35c) to complete the NMOS transistor. Next, as shown in FIG. 3C, a spacer 36 of an insulating film is formed on the sidewall of the gate 34, and an N − impurity region 37 is formed on the surface of the substrate 30 of the photodiode region as a photodiode lower electrode. Form.
도 3d에 도시된 바와 같이, 기판 전면 상에 제 1 절연막(38)을 증착하고, 포토리소그라피 및 식각공정에 의해 패터닝하여 N- 불순물영역(37)을 노출시키는 제 1 콘택홀을 형성한다. 그 후, 제 1 콘택홀을 매립하도록 실리콘막을 증착하고 포토다이오드 영역과 인접하는 트랜지스터의 게이트(34)를 덮도록 패터닝하여 실리콘 패턴(39)을 형성한다. 바람직하게, 실리콘 패턴(39)은 폴리실리콘 또는 비정질실리콘막으로 이루어진다. 그 다음, 포토리소그라피 공정에 의해 제 1 절연막(38) 상부에 실리콘 패턴(39)만을 오픈시키는 제 2 마스크 패턴(미도시)을 형성하고, 오픈된 실리콘 패턴(39)으로 P형 불순물을 이온주입하여 실리콘 패턴(39) 표면에 포토다이오드 상부전극으로서 P0 불순물영역(40)을 형성하여 포토다이오드를 완성한 다. 이때, 포토다이오드 상부전극은 P0 불순물영역(40) 대신 실리콘 패턴(39) 상부에 P0 도핑된 폴리실리콘막이나 금속막 또는 금속화합물층을 적층하여 형성할 수도 있다. 그 후, 공지된 방법에 의해 제 2 마스크 패턴을 제거한다.As shown in FIG. 3D, the first insulating layer 38 is deposited on the entire surface of the substrate, and patterned by photolithography and etching to form a first contact hole exposing the N − impurity region 37. Thereafter, a silicon film is deposited to fill the first contact hole and patterned to cover the gate 34 of the transistor adjacent to the photodiode region to form the silicon pattern 39. Preferably, the silicon pattern 39 is made of polysilicon or an amorphous silicon film. Next, a second mask pattern (not shown) for opening only the silicon pattern 39 is formed on the first insulating layer 38 by a photolithography process, and ion implantation of P-type impurities into the open silicon pattern 39 is performed. to form a silicon pattern 39 surface P 0 impurity region 40 as the photodiode top electrode in the completed photodiode. In this case, the photodiode upper electrode may be formed by stacking a P 0 doped polysilicon film, a metal film, or a metal compound layer on the silicon pattern 39 instead of the P 0 impurity region 40. Thereafter, the second mask pattern is removed by a known method.
도 3e에 도시된 바와 같이, 기판 전면 상에 제 2 절연막(41)을 증착하고, 포토리소그라피 및 식각공정에 의해 제 1 절연막(38)과 제 2 절연막(41)을 패터닝하여 접합영역(35a, 35b, 35c)을 노출시키는 제 2 콘택홀을 형성한다. 그 다음, 제 2 콘택홀을 매립하도록 제 2 절연막(41) 상부에 배선용 물질막을 증착하고 패터닝하여 배선(42)을 형성한다. 그 후, 배선(42)을 덮도록 기판 전면 상에 제 3 절연막(43)을 증착하고, 제 3 절연막(42) 상에 칼라필터 물질막을 증착한 후 패터닝하여 칼라필터(44)를 형성한다. 그 다음, 기판 전면 상에 보호막(45)을 증착하고, 포토다이오드 영역의 보호막(45) 상부에 마이크로렌즈(46)를 형성하여, 도 2와 같은 이미지센서를 완성한다.As shown in FIG. 3E, the second insulating film 41 is deposited on the entire surface of the substrate, and the first insulating film 38 and the second insulating film 41 are patterned by photolithography and etching to form the junction region 35a, Second contact holes exposing 35b and 35c are formed. Next, the wiring 42 is formed by depositing and patterning a wiring material film on the second insulating film 41 so as to fill the second contact hole. Thereafter, a third insulating film 43 is deposited on the entire surface of the substrate to cover the wiring 42, and a color filter material film is deposited on the third insulating film 42, and then patterned to form the color filter 44. Next, the protective film 45 is deposited on the entire surface of the substrate, and the microlens 46 is formed on the protective film 45 in the photodiode region to complete the image sensor as shown in FIG. 2.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.
전술한 본 발명은 이미지센서의 포토다이오드 상부전극을 스위칭 소자인 트랜지스터와 서로 다른 평면상에 위치하도록 형성함으로써, 포토다이오드의 면적을 극대화할 수 있을 뿐만 아니라 트랜지스터 면적을 충분히 확보할 수 있으므로, 광감도 특성 및 스위칭 기능을 향상시킬 수 있다. According to the present invention, the photodiode upper electrode of the image sensor is formed on a plane different from that of the transistor as the switching element, so that not only the area of the photodiode can be maximized but also the transistor area can be sufficiently secured. And the switching function can be improved.
도 1은 종래 이미지센서의 단면도.1 is a cross-sectional view of a conventional image sensor.
도 2는 본 발명의 실시예에 따른 이미지센서의 단면도.2 is a cross-sectional view of an image sensor according to an embodiment of the present invention.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 이미지센서의 제조방법을 설명하기 위한 단면도.3A to 3E are cross-sectional views illustrating a method of manufacturing an image sensor according to an embodiment of the present invention.
※도면의 주요부분에 대한 부호의 설명※ Explanation of symbols for main parts of drawing
30 : P형 반도체 기판 31 : 소자분리막30 P-type semiconductor substrate 31 device isolation film
32 : P-웰 33 : 게이트 절연막32: P-well 33: gate insulating film
34 : 게이트 35a, 35b, 35c : N＋ 접합영역34: gate 35a, 35b, 35c: N + junction area
36 : 스페이서 37 : N- 불순물영역36 spacer 37: N - impurity region
38, 41, 43 : 절연막 39 : 실리콘 패턴38, 41, 43: insulating film 39: silicon pattern
40 : P0 불순물영역 42 : 배선40: P 0 impurity region 42: wiring
44 : 보호막 45 : 칼라필터44: protective film 45: color filter
46 : 마이크로렌즈46: microlens
Claims (14)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0093661A KR100538067B1 (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing image sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0093661A KR100538067B1 (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing image sensor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050062000A true KR20050062000A (en) | 2005-06-23 |
| KR100538067B1 KR100538067B1 (en) | 2005-12-20 |
Family
ID=37254263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0093661A KR100538067B1 (en) | 2003-12-19 | 2003-12-19 | Method of manufacturing image sensor |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100538067B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600957B1 (en) * | 2004-12-30 | 2006-07-13 | 매그나칩 반도체 유한회사 | Image sensor capable of increasing optical sensitivity and method for fabrication thereof |
| KR100883026B1 (en) * | 2007-12-27 | 2009-02-12 | 주식회사 동부하이텍 | Method for manufacturing an image sensor |
| KR20210098840A (en) | 2020-01-31 | 2021-08-11 | 가부시키가이샤 이시자키 | check valve |
-
2003
- 2003-12-19 KR KR10-2003-0093661A patent/KR100538067B1/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100600957B1 (en) * | 2004-12-30 | 2006-07-13 | 매그나칩 반도체 유한회사 | Image sensor capable of increasing optical sensitivity and method for fabrication thereof |
| KR100883026B1 (en) * | 2007-12-27 | 2009-02-12 | 주식회사 동부하이텍 | Method for manufacturing an image sensor |
| KR20210098840A (en) | 2020-01-31 | 2021-08-11 | 가부시키가이샤 이시자키 | check valve |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100538067B1 (en) | 2005-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100758321B1 (en) | Image sensor with embedded photodiode region and fabrication method thereof | |
| US8129809B2 (en) | Image sensor and manufacturing method thereof | |
| US20070131987A1 (en) | Vertical image sensor and method for manufacturing the same | |
| CN111261645B (en) | Image sensor and forming method thereof | |
| KR100660348B1 (en) | Method for fabricating cmos image sensor | |
| JP2006191007A (en) | Cmos image sensor and its manufacturing method | |
| KR100561004B1 (en) | CMOS Image Sensor And Method For Manufacturing The Same | |
| JP4486043B2 (en) | CMOS image sensor and manufacturing method thereof | |
| JP2008166818A (en) | Image sensor and manufacturing method therefor | |
| US20060199295A1 (en) | Image sensor and methods of forming the same | |
| TWI707481B (en) | Image sensor and manufacturing method thereof | |
| KR100660333B1 (en) | Method for fabricating cmos image sensor | |
| KR100538067B1 (en) | Method of manufacturing image sensor | |
| KR100664863B1 (en) | Cmos image sensor with improved integration and method for fabrication thereof | |
| KR100518887B1 (en) | Method of manufacturing image sensor | |
| TWI710126B (en) | Image sensor, semiconductor structure for an image sensor and method for manufacturing thereof | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| CN100559601C (en) | CMOS image sensor and manufacture method thereof | |
| KR100741920B1 (en) | method for fabricating CMOS image sensor | |
| KR100935049B1 (en) | Image sensor and its manufacturing method | |
| TWI796083B (en) | Image sensor and manufacturing method thereof | |
| KR20090073486A (en) | Image sensor and method for manufacturing the sensor | |
| KR20070034292A (en) | CMOS image sensor and its manufacturing method | |
| KR100959442B1 (en) | Image Sensor and Method for Manufacturing Thereof | |
| KR20220108697A (en) | Stacked structure for cmos image sensors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20111129 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |