KR20050061681A - Gan based semiconductor light emitting diode and method of producing the same - Google Patents
Gan based semiconductor light emitting diode and method of producing the same Download PDFInfo
- Publication number
- KR20050061681A KR20050061681A KR20030092957A KR20030092957A KR20050061681A KR 20050061681 A KR20050061681 A KR 20050061681A KR 20030092957 A KR20030092957 A KR 20030092957A KR 20030092957 A KR20030092957 A KR 20030092957A KR 20050061681 A KR20050061681 A KR 20050061681A
- Authority
- KR
- South Korea
- Prior art keywords
- gallium nitride
- based semiconductor
- semiconductor layer
- carbon
- type
- Prior art date
Links
Landscapes
- Led Devices (AREA)
Abstract
본 발명은 고효율 질화갈륨계 반도체 발광소자에 관한 것으로서, 질화갈륨계 반도체 성장용 기판과, 상기 기판 상에 형성된 n형 질화갈륨계 반도체층과, 상기 n형 질화갈륨계 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성되며, 탄소로 델타도핑된 p형 질화갈륨계 반도체층과, 상기 n형 및 상기 p형 질화갈륨계 반도체층에 각각 접속된 n측 및 p측 전극을 포함하는 질화갈륨계 반도체 발광소자을 제공한다.The present invention relates to a high efficiency gallium nitride-based semiconductor light emitting device, comprising: a substrate for growing gallium nitride-based semiconductor, an n-type gallium nitride-based semiconductor layer formed on the substrate, and an active layer formed on the n-type gallium nitride-based semiconductor layer A gallium nitride system formed on the active layer and including n- and p-side electrodes connected to the n-type and p-type gallium nitride-based semiconductor layers and delta-doped gallium nitride-based semiconductor layers, respectively; Provided is a semiconductor light emitting device.
본 발명에 따르면, p형 질화물 반도체층을 성장하는데 있어서, MOCVD공정 중에 갈륨소스를 중단하고 탄소를 공급하는 방식으로 델타도핑을 실시함으로써, p형 질화물 반도체층의 전도성을 크게 높힐 뿐만 아니라, 전위밀도를 억제하여 우수한 결정성을 얻을 수 있다.According to the present invention, in the growth of the p-type nitride semiconductor layer, delta doping is performed by stopping the gallium source and supplying carbon during the MOCVD process, thereby significantly increasing the conductivity of the p-type nitride semiconductor layer and dislocation density. Can be suppressed to obtain excellent crystallinity.
Description
본 발명은 질화갈륨계 반도체 발광소자에 관한 것으로서, 보다 상세하게는 p형 질화갈륨계 반도체층의 전도성이 향상된 고효율 질화갈륨계 반도체 발광소자 및 그 제조방법에 관한 것이다.The present invention relates to a gallium nitride-based semiconductor light emitting device, and more particularly to a high-efficiency gallium nitride-based semiconductor light emitting device with improved conductivity of a p-type gallium nitride-based semiconductor layer and a method of manufacturing the same.
일반적으로 질화갈륨계 반도체 발광소자는 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체층으로 제조되며, 청색 또는 녹색 등의 단파장광을 고출력으로 방출할 수 있는 광소자로서, 업계에서 크게 각광을 받고 있다.In general, gallium nitride-based semiconductor light emitting device is a semiconductor layer having an Al x In y Ga (1-xy) N composition formula (where 0≤x≤1, 0≤y≤1, 0≤x + y≤1) It is manufactured, and is an optical device capable of emitting short wavelength light such as blue or green light at a high output, and has been receiving great attention in the industry.
이러한 질화갈륨계 반도체 발광소자는 보다 낮은 전압에서 구동되며, 그 출력을 향상시키기 위해, 높은 전기적 전도성을 갖는 질화갈륨계 반도체층을 형성하는 것이 요구된다. 고전도성 질화갈륨계 반도체층은 고농도 불순물을 주입하고, 그 주입된 불순물이 도너 또는 어셉터로의 활성화 비율이 높을 때에 비로소 얻어질 수 있다. 이러한 맥락에서 p형 질호물 반도체층의 전도성을 개선하기 위한 종래의 기술을 도1에 도시된 질화갈륨계 반도체 발광소자를 참조하여 설명하기로 한다.Such a gallium nitride semiconductor light emitting device is driven at a lower voltage, and in order to improve its output, it is required to form a gallium nitride based semiconductor layer having high electrical conductivity. The highly conductive gallium nitride based semiconductor layer can be obtained only when a high concentration of impurities are injected and the injected impurities have a high activation ratio to a donor or acceptor. In this context, a conventional technique for improving the conductivity of the p-type nitride semiconductor layer will be described with reference to the gallium nitride-based semiconductor light emitting device shown in FIG.
도1을 참조하면, 종래의 질화갈륨계 반도체 발광소자(10)는 사파이어 기판(11) 상에 형성된 n형 GaN 반도체층(12), 다중우물구조인 GaN/InGaN 활성층(14) 및 p형 GaN 반도체층(16)을 포함한다. 상기 p형 GaN 반도체층(16)과 GaN/InGaN 활성층(14)의 일부영역이 제거된 n형 GaN 반도체층(12)의 상면에는 n측 전극(19a)이 형성되고, p형 GaN 반도체층(16) 상에는 접촉저항을 개선하기 위한 투명전극(18), p측 전극(19b)이 형성된다. Referring to FIG. 1, a conventional gallium nitride based light emitting device 10 includes an n-type GaN semiconductor layer 12 formed on a sapphire substrate 11, a GaN / InGaN active layer 14 having a multi-well structure, and a p-type GaN. The semiconductor layer 16 is included. An n-side electrode 19a is formed on an upper surface of the n-type GaN semiconductor layer 12 from which a portion of the p-type GaN semiconductor layer 16 and the GaN / InGaN active layer 14 is removed, and a p-type GaN semiconductor layer ( On the 16, a transparent electrode 18 and a p-side electrode 19b are formed to improve contact resistance.
여기서 p형 질화갈륨계 반도체층의 전도성을 향상시키기 위해서 우선 p형 불순물의 선택이 중요하다. 즉, 주입된 p형 불순물이 p형 어셉터로서 쉽게 활성화시키기 위해서, 에너지밴드갭 내에 어셉터 준위가 충분히 낮아야 하며, 동시에 밴드갭 구조에 영향을 미치는 익스트라 밴드 레벨(extra band level)이 존재하지 않아야 한다. 또한, 질화갈륨계 반도체 발광소자는 높은 결정성을 갖는 반도체층이 요구되므로, p형 불순물의 주입과정에서 p형 질화갈륨계 반도체층의 결정성에 악영향을 주지 않아야 한다.In order to improve the conductivity of the p-type gallium nitride based semiconductor layer, first, the selection of the p-type impurity is important. That is, in order for the implanted p-type impurity to be easily activated as a p-type acceptor, the acceptor level must be sufficiently low in the energy band gap, and at the same time, there should be no extra band level affecting the band gap structure. do. In addition, gallium nitride-based semiconductor light emitting device is required to have a high crystallinity semiconductor layer, and should not adversely affect the crystallinity of the p-type gallium nitride-based semiconductor layer during the implantation of p-type impurities.
상기한 조건을 비교적 만족하는 p형 불순물로, 미국등록특허 5,578,839호에서는, Zn, Mg, Ca 및 Be를 제안하였다. 이러한 II족에 해당하는 불순물은 낮은 어셉터 레벨과 통상적인 활성화법으로 인해 발광소자제조에 널리 사용되고 있다. 특히, Mg은 질화갈륨계 반도체층에서 사용되는 대표적인 p형 불순물로 알려져 있다. As a p-type impurity that satisfies the above conditions, US Patent No. 5,578,839 proposes Zn, Mg, Ca, and Be. Impurities corresponding to group II are widely used in the manufacture of light emitting devices due to low acceptor levels and conventional activation methods. In particular, Mg is known as a representative p-type impurity used in gallium nitride based semiconductor layers.
하지만, 고출력 발광소자 구현을 위해서 요구되어지는 p형 어셉터 농도가 아직 낮은 수준에 불과하며, 전기적 전도성도 만족스럽지 못한 결과를 나타내고 있다. However, the p-type acceptor concentration required for high power light emitting device is still low, and the electrical conductivity is not satisfactory.
따라서, 당 기술분야에서는 어셉터 농도를 충분히 증가시켜 전도성을 향상시킬 수 있는 동시에, p형 질화갈륨계 반도체층의 전위밀도를 억제하여 높은 결정성을 유지할 수 있도록, p형 불순물을 통한 고전도성 p형 질화갈륨계 반도체층을 갖는 발광소자가 요구되어 왔다.Therefore, in the art, it is possible to improve the conductivity by sufficiently increasing the acceptor concentration, and to maintain high crystallinity by suppressing the dislocation density of the p-type gallium nitride based semiconductor layer. There has been a need for a light emitting device having a gallium nitride based semiconductor layer.
본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로서, p형 어셉터농도를 향상시킬 수 있는 불순물로서 2족 원소가 아닌 4족인 탄소를 선택하여 델타도핑함으로서 고전도성을 갖는 질화갈륨계 반도체 발광소자를 제공하는데 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and is a gallium nitride-based semiconductor light emitting device having high conductivity by selecting and delta doping carbon of Group 4 instead of Group 2 elements as impurities capable of improving p-type acceptor concentration. It is to provide an element.
또한, 본 발명의 다른 목적은 탄소를 p형 불순물로 선택하고 이를 델타도핑시킴으로써 어셉터 농도를 향상시키는 동시에 전위결함을 억제시킴으로써 고전도성을 물론 우수한 결정성을 만족하는 질화갈륨계 반도체 발광소자의 제조방법을 제공하는데 있다. In addition, another object of the present invention is to produce a gallium nitride-based semiconductor light emitting device that satisfies high conductivity as well as excellent crystallinity by improving the acceptor concentration while suppressing potential defects by selecting carbon as a p-type impurity and delta doping To provide a method.
상기한 기술적 과제를 해결하기 위해서, 본 발명은 In order to solve the above technical problem, the present invention
질화갈륨계 반도체 성장용 기판과, 상기 기판 상에 형성된 n형 질화갈륨계 반도체층과, 상기 n형 질화갈륨계 반도체층 상에 형성된 활성층과, 상기 활성층 상에 형성되며, 탄소로 델타도핑된 p형 질화갈륨계 반도체층과, 상기 n형 및 상기 p형 질화갈륨계 반도체층에 각각 접속된 n측 및 p측 전극을 포함하는 질화갈륨계 반도체 발광소자를 제공한다.A gallium nitride-based semiconductor growth substrate, an n-type gallium nitride-based semiconductor layer formed on the substrate, an active layer formed on the n-type gallium nitride-based semiconductor layer, and a delta-doped p formed on the active layer A gallium nitride semiconductor light emitting device comprising a gallium nitride based semiconductor layer and n-side and p-side electrodes connected to the n-type and p-type gallium nitride-based semiconductor layers, respectively.
또한, 본 발명은 새로운 질화갈륨계 반도체 발광소자의 제조방법을 제공한다. 상기 방법은, 질화갈륨계 반도체 성장용 기판 상에 n형 질화갈륨계 반도체층을 형성하는 단계와, 상기 n형 질화갈륨계 반도체층 상에 활성층을 형성하는 단계와, 상기 활성층 상에 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계와, 상기 n형 질화갈륨계 반도체층과 상기 p형 질화갈륨계 반도체층 상에 각각 접속된 n측 및 p측 전극을 형성하는 단계를 포함하여 이루어진다.The present invention also provides a novel method of manufacturing a gallium nitride-based semiconductor light emitting device. The method includes forming an n-type gallium nitride-based semiconductor layer on a gallium nitride-based semiconductor growth substrate, forming an active layer on the n-type gallium nitride-based semiconductor layer, and delta with carbon on the active layer. Forming a doped p-type gallium nitride-based semiconductor layer, and forming n-side and p-side electrodes connected on the n-type gallium nitride-based semiconductor layer and the p-type gallium nitride-based semiconductor layer, respectively; Is done.
상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는, 상기 활성층 상에 언도프 질화갈륨계 반도체층을 성장시키는 동안에, 적어도 1회 이상 상기 언도프 질화갈륨계 반도체층 성장공정을 중단하여 탄소를 델타도핑하는 단계로 구현될 수 있다.The step of forming a delta-doped gallium nitride based semiconductor layer with carbon may include performing the step of growing the undoped gallium nitride based semiconductor layer at least once while growing the undoped gallium nitride based semiconductor layer on the active layer. Interrupted to delta doped carbon.
일 실시형태에서는, 상기 탄소로 델타도핑된 p형 질화갈륨계 반도체층을 형성하는 단계는, 제1 언도프 질화갈륨계 반도체층을 형성하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 탄소를 델타도핑하는 단계와, 상기 제1 언도프 질화갈륨계 반도체층 상에 제2 언드프 질화갈륨계 반도체층을 형성하는 단계를 포함할 수 있다.In an exemplary embodiment, the forming of the delta-doped gallium nitride based semiconductor layer with carbon may include forming a first undoped gallium nitride based semiconductor layer, and forming the first undoped gallium nitride based semiconductor layer on the first undoped gallium nitride based semiconductor layer. And delta doping carbon to the second layer, and forming a second undoped gallium nitride based semiconductor layer on the first undoped gallium nitride based semiconductor layer.
바람직하게, 언도프 질화갈륨계 반도체층을 형성하는 단계는, 암모니아가스분위기에서 적어도 갈륨소스을 포함한 유기금속소스를 공급하는 유기금속화학기상증착법으로 질화갈륨계 반도체층을 성장시키는 단계일 수 있으며, 상기 탄소를 델타도핑하는 단계는, 상기 언도프 질화갈륨계 반도체층을 형성하는 단계에서 공급된 갈륨소스를 중단하고, 탄소소스를 제공하는 단계일 수 있다.Preferably, the step of forming the undoped gallium nitride-based semiconductor layer may be a step of growing a gallium nitride-based semiconductor layer by an organometallic chemical vapor deposition method for supplying an organometallic source including at least a gallium source in an ammonia gas atmosphere, Delta doping the carbon may be a step of stopping the gallium source supplied in the step of forming the undoped gallium nitride-based semiconductor layer, and providing a carbon source.
상기 탄소를 델타도핑하는 단계는 유기금속화학기상증착법에서의 질화갈륨계 반도체층 성장온도인 약 700∼1300℃의 온도범위에서 실시될 수 있다. 또한, 이러한 질화갈륨계 반도체층은 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층일 수 있으며, 상기 p형 질화갈륨계 반도체층의 탄소 불순물 농도는 바람직하게 1 ×1016 ∼ 5 ×1020 /㎤일 수 있다.Delta doping the carbon may be performed at a temperature range of about 700 to 1300 ° C., which is a growth temperature of the gallium nitride-based semiconductor layer in the organometallic chemical vapor deposition method. In addition, the gallium nitride-based semiconductor layer may be an Al x In y Ga (1-xy) N (where 0≤x≤1, 0≤y≤1, 0≤x + y≤1) layer, the p The carbon impurity concentration of the type gallium nitride based semiconductor layer may be preferably 1 × 10 16 to 5 × 10 20 / cm 3.
이와 같이, 본 발명은 p형 질화갈륨계 반도체층의 전도성과 결정성을 향상시키기 위해, 탄소를 이용한 델타도핑법을 채용한다는데 그 주요한 특징이 있다. 탄소는은 4족 원소로서, 통상적인 p형 어셉터와 달리 밴드갭구조에 영향을 주지 않는 장점이 있으며, p형 어셉터로 작용할 때에 GaN 밴드갭 내에서 얕은 어셉터(shallow acceptor)로 작용하는 것으로 알려져 있다. 이러한 탄소를 델타도핑방법을 이용하여 p형 질화갈륨계 반도체층에 도핑시킴으로써 p형 어셉터 농도 및 전도성을 증가시킬 수 있을 뿐만 아니라, p형 질화갈륨계 반도체층의 전위 밀도를 억제하여 p형 질화갈륨계 반도체층의 결정성을 향상시킬 수 있다. As described above, the present invention employs a delta doping method using carbon in order to improve conductivity and crystallinity of the p-type gallium nitride based semiconductor layer. Carbon is a Group 4 element and has the advantage of not affecting the bandgap structure, unlike the conventional p-type acceptor, and when acting as a p-type acceptor, it acts as a shallow acceptor in the GaN bandgap. It is known. By doping such carbon into the p-type gallium nitride-based semiconductor layer using the delta doping method, not only can the p-type acceptor concentration and conductivity be increased, but also the p-type nitride can be suppressed by suppressing the dislocation density of the p-type gallium nitride-based semiconductor layer. The crystallinity of the gallium-based semiconductor layer can be improved.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.
도2a 내지 도2d는 본 발명에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 공정단면도이다.2A through 2D are cross-sectional views illustrating a method of manufacturing a gallium nitride based semiconductor light emitting device according to the present invention.
우선, 도2a와 같이, 질화갈륨계 반도체 결정성장용 기판(21) 상에 n형 질화갈륨계 반도체층(22)과 활성층(24) 및 언도프된 제1 질화물 반도체층(26a)을 성장시킨다. 질화갈륨계 반도체 결정성장용 기판(21)은, 동종인 GaN기판, SiC기판, 사파이어기판 등이 사용될 수 있으나, 주로 사파이어기판이 사용된다. 상기 n형 질화갈륨계 반도체층(22), 활성층(24) 및 제1 질화갈륨계 반도체층(26a)은 저압이 유지되는 반응챔버 내에 유기금속화학기상증착법을 이용하여 성장된다. 보다 구체적으로, 질화갈륨계 반도체층은 700-1300℃, 바람직하게는 1100℃에서 수소가스 및 암모니아가스와 함께 적절한 유기금속소스를 이용하여 성장될 수 있다. 상기 유기금속소스는 적어도 갈륨소스를 포함하며, 알루미늄소스등을 더 포함할 수도 있다.First, as shown in FIG. 2A, an n-type gallium nitride-based semiconductor layer 22, an active layer 24, and an undoped first nitride semiconductor layer 26a are grown on the gallium nitride-based semiconductor crystal growth substrate 21. . As the gallium nitride-based semiconductor crystal growth substrate 21, a GaN substrate, a SiC substrate, a sapphire substrate, etc., which are the same type, may be used, but a sapphire substrate is mainly used. The n-type gallium nitride-based semiconductor layer 22, the active layer 24, and the first gallium nitride-based semiconductor layer 26a are grown using an organometallic chemical vapor deposition method in a reaction chamber in which low pressure is maintained. More specifically, the gallium nitride based semiconductor layer may be grown using an appropriate organometallic source together with hydrogen gas and ammonia gas at 700-1300 ° C, preferably 1100 ° C. The organometallic source includes at least a gallium source, and may further include an aluminum source and the like.
다음으로, 도2b와 같이, 상기 제1 언도프 질화갈륨계 반도체층(26a) 상에 탄소를 델타도핑하여 탄소-델타도핑층(27)을 형성한다. 본 공정은 상기 제1 언도프 질화갈륨계 반도체층(26a)을 형성하는 단계에서 공급된 갈륨소스를 중단하고, 탄소소스를 공급하여 유기금속화학기상증착공정을 진행하는 과정으로 구현될 수 있다. 중단시간에 따라 델타도핑시간이 결정되며, 델타도핑시간은 수초에서 10분이하 범위로 하는 것이 바람직하다. 이러한 델타도핑층(27)은 제1 언도프 질화갈륨계 반도체층(26a)을 형성한 후에 제공되므로, 제1 언도프 질화갈륨계 반도체층(26a) 내에서 결정성장방향으로 진행되던 전위가 델타도핑층(27)에 의해 억제되며, 후속 성장될 제2 언도프 질화갈륨계 반도체층(도2c의 26b)에서 특히 우수한 결정성을 기대할 수 있다.Next, as shown in FIG. 2B, carbon is delta-doped on the first undoped gallium nitride based semiconductor layer 26a to form a carbon-delta doped layer 27. The process may be implemented by stopping the gallium source supplied in the step of forming the first undoped gallium nitride based semiconductor layer 26a and supplying a carbon source to proceed with the organometallic chemical vapor deposition process. The delta doping time is determined by the downtime, and the delta doping time is preferably in the range of several seconds to 10 minutes or less. Since the delta doped layer 27 is provided after the first undoped gallium nitride based semiconductor layer 26a is formed, the potential that proceeds in the crystal growth direction in the first undoped gallium nitride based semiconductor layer 26a is delta. Particularly excellent crystallinity can be expected in the second undoped gallium nitride based semiconductor layer (26b in FIG. 2C) which is suppressed by the doping layer 27 and will be subsequently grown.
이어, 도2c와 같이, 탄소-델타도핑층(27) 상에 추가적으로 제2 언도프 질화갈륨계 반도체층(26b)을 성장시킨다. 상기 제2 언도프 질화갈륨계 반도체층(26b)은 상기 제1 언도프 질화갈륨계 반도체층(26a)의 성장조건과 동일한 조건에서 성장되며, 탄소의 델타도핑을 위해서 공급되던 탄소소스를 중단하고 갈륨소스를 다시 공급하여 MOCVD공정을 진행하는 방식으로 수행될 수 있다. 앞서 설명한 바와 같이, 실질적인 p형 질화물계 클래드층(26a,27,26b)의 성장과정이 탄소-델타도핑층(27)의 형성을 위해 중단된 후에 다시 재성장되므로, 결정성장방향으로 진행하던 전위밀도가 억제되고, 우수한 결정성을 갖는 제2 언도프 질화갈륨계 반도체층(26b)를 형성할 수 있다. 따라서, 전체 p형 질화물 반도체층의 결정성을 향상시킬 수 있다.Next, as shown in FIG. 2C, a second undoped gallium nitride based semiconductor layer 26b is further grown on the carbon-delta doped layer 27. The second undoped gallium nitride based semiconductor layer 26b is grown under the same conditions as the growth conditions of the first undoped gallium nitride based semiconductor layer 26a, and stops the carbon source supplied for delta doping of carbon. The gallium source may be supplied again to carry out the MOCVD process. As described above, since the growth process of the substantially p-type nitride-based cladding layers 26a, 27, and 26b is interrupted for the formation of the carbon-delta doped layer 27, it is regrown again, so that the dislocation density proceeds in the crystal growth direction. Can be suppressed and the second undoped gallium nitride based semiconductor layer 26b having excellent crystallinity can be formed. Therefore, the crystallinity of the entire p-type nitride semiconductor layer can be improved.
끝으로, 도2d와 같이 p측 및 n측 전극(29b,29a)을 각각 p형 및 n형 질화갈륨계 반도체층(22)에 접속되도록 형성하는 공정이 실시된다. 이를 위해서 n형 질화갈륨계 반도체층(22)의 일부가 노출되도록 p형 질화갈륨계 반도체층(26a,27,26b)과 활성층(24)의 일부에 대해 메사에칭을 실시한다. 또한, p형 질화갈륨계 반도체층(특히, 26b)과 p측 전극의 접촉저항을 낮추기 위해서 제2 질화갈륨계 반도체층(26b) 상에 투명전극층(28)을 형성한다.Finally, as shown in FIG. 2D, a step of forming the p-side and n-side electrodes 29b and 29a so as to be connected to the p-type and n-type gallium nitride based semiconductor layers 22 is performed. To this end, mesa etching is performed on the p-type gallium nitride-based semiconductor layers 26a, 27, and 26b and a part of the active layer 24 so that a portion of the n-type gallium nitride-based semiconductor layer 22 is exposed. Further, in order to lower the contact resistance between the p-type gallium nitride based semiconductor layer (particularly 26b) and the p-side electrode, a transparent electrode layer 28 is formed on the second gallium nitride based semiconductor layer 26b.
본 발명에서 사용되는 질화갈륨계 반도체층은 AlxInyGa(1-x-y)N(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)층일 수 있다. 또한, 본 실시형태에서는 하나의 탄소-델타도핑층을 형성하는 과정으로 예시되어 있으나, 본 발명에 따른 탄소-델타도핑층은 p형 질화물 반도체층의 성장방향과 수직이 되도록 복수개로 형성할 수도 있다. 이러한 실시형태는 도3에 도시되어 있다.The gallium nitride based semiconductor layer used in the present invention may be an Al x In y Ga (1-xy) N layer, where 0 ≦ x ≦ 1, 0 ≦ y ≦ 1, and 0 ≦ x + y ≦ 1. In addition, the present embodiment is illustrated as a process of forming one carbon-delta doping layer, but a plurality of carbon-delta doping layers according to the present invention may be formed to be perpendicular to the growth direction of the p-type nitride semiconductor layer. . This embodiment is shown in FIG.
도3은 복수개의 탄소 델타도핑층을 갖는 질화갈륨계 반도체 발광소자를 나타내는 단면도이다.3 is a cross-sectional view showing a gallium nitride based semiconductor light emitting device having a plurality of carbon delta doping layers.
도3을 참조하면, 상기 질화갈륨계 반도체 발광소자는 사파이어 기판 상에 순차적으로 형성된 n형 질화물 반도체층과 활성층 및 p형 질화물 반도체층을 포함한다. 상기 p형 질화물 반도체층은 3개의 언도프 질화갈륨계 반도체층(36a,36b,36c)과 2개의 탄소-델타도핑층(37a,37b)으로 구성되어 있으며, 언도프 질화갈륨계 반도체층(36c)과 p측 전극(39b)의 접촉저항을 낮추기 위해서 그 반도체층(36c) 상에는 니켈 및 금과 같은 금속으로 이루어진 투명전극층(38)을 형성한다.Referring to FIG. 3, the gallium nitride semiconductor light emitting device includes an n-type nitride semiconductor layer, an active layer, and a p-type nitride semiconductor layer sequentially formed on a sapphire substrate. The p-type nitride semiconductor layer is composed of three undoped gallium nitride based semiconductor layers 36a, 36b and 36c and two carbon-delta doped layers 37a and 37b, and an undoped gallium nitride based semiconductor layer 36c. ) And the transparent electrode layer 38 made of a metal such as nickel and gold is formed on the semiconductor layer 36c to lower the contact resistance between the p-side electrode 39b and the p-side electrode 39b.
특히, 본 실시형태에서는 2개의 탄소-델타도핑층(37a,37b)를 구비하고 있다. 도2b에서 설명된 바와 같이, p형 질화갈륨계 반도체층을 성장하기 위한 MOCVD공정에서 갈륨소스의 공급을 중단하고 탄소소스를 공급하는 방식으로 진행하는 방식으로 탄소델타도핑층을 형성할 수 있다. 성장중단 및 델타도핑은 p형 질화갈륨계 반도체층의 성장과정에서 적절한 시기에 2회로 실시함으로써 본 실시형태와 같이 2개의 탄소-델타도핑층(37a,37b)을 형성할 수 있다. 이러한 델타도핑방식을 통해 p형 질화갈륨계 반도체층의 탄소 불순물을 높은 농도로 유지할 수 있으며, 바람직하게는 1 ×1016 ∼ 5 ×1020 /㎤로 형성할 수 있다. 앞서 설명한 바와 같이 본 발명에 따라 델타도핑된 탄소는 밴드갭 내에서 얕은 어셉터로 작용하여 높은 활성화도로 p형 반도체층의 전도성을 크게 향상시킬 수 있다.In particular, in this embodiment, two carbon-delta doping layers 37a and 37b are provided. As illustrated in FIG. 2B, in the MOCVD process for growing the p-type gallium nitride based semiconductor layer, the carbon delta doping layer may be formed by stopping supply of the gallium source and supplying the carbon source. The growth stop and delta doping can be performed twice at an appropriate time in the growth process of the p-type gallium nitride based semiconductor layer to form two carbon-delta doping layers 37a and 37b as in the present embodiment. Through such a delta doping method, the carbon impurity of the p-type gallium nitride based semiconductor layer can be maintained at a high concentration, and can be preferably formed at 1 × 10 16 to 5 × 10 20 / cm 3. As described above, the delta-doped carbon may act as a shallow acceptor in the band gap, thereby greatly improving conductivity of the p-type semiconductor layer with high activation.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다.The present invention is not limited by the above-described embodiment and the accompanying drawings, but is intended to be limited by the appended claims, and various forms of substitution, modification, and within the scope not departing from the technical spirit of the present invention described in the claims. It will be apparent to those skilled in the art that changes are possible.
상술한 바와 같이, 본 발명에 따르면, p형 질화물 반도체층을 성장하는데 있어서, MOCVD공정 중에 갈륨소스를 중단하고 탄소를 공급하는 방식으로 델타도핑을 실시함으로써 p형 질화물 반도체층의 전도성을 크게 높힐 뿐만 아니라, 전위밀도를 억제하여 우수한 결정성을 얻을 수 있다. 이로써 구동전압을 크게 낮출 수 있으므로, 보다 높은 효율을 갖는 질화물 반도체 발광소자를 제공할 수 있다.As described above, according to the present invention, in the growth of the p-type nitride semiconductor layer, the conductivity of the p-type nitride semiconductor layer is greatly increased by delta doping by stopping the gallium source and supplying carbon during the MOCVD process. In addition, excellent crystallinity can be obtained by suppressing dislocation density. As a result, since the driving voltage can be significantly lowered, a nitride semiconductor light emitting device having higher efficiency can be provided.
도1은 종래의 질화갈륨계 반도체 발광소자의 측단면도이다.1 is a side cross-sectional view of a conventional gallium nitride-based semiconductor light emitting device.
도2a 내지 2d는 본 발명의 일실시예에 따른 질화갈륨계 반도체 발광소자의 제조방법을 설명하기 위한 각 공정의 단면도이다.2A to 2D are cross-sectional views of respective processes for explaining a method of manufacturing a gallium nitride-based semiconductor light emitting device according to an embodiment of the present invention.
도3은 본 발명의 다른 실시예에 따른 질화갈륨계 반도체 발광소자의 측단면도이다.3 is a side cross-sectional view of a gallium nitride based semiconductor light emitting device according to another embodiment of the present invention.
<도면의 주요부분에 대한 부호설명><Code Description of Main Parts of Drawing>
21: 사파이어 기판 22: n형 질화갈륨계 반도체층21: sapphire substrate 22: n-type gallium nitride based semiconductor layer
24: 활성층 26a: 제1 언도프 질화갈륨계 반도체층24: active layer 26a: first undoped gallium nitride based semiconductor layer
27: 탄소-델타도핑층 26b: 제2 언도프 질화갈륨계 반도체층27: carbon-delta doped layer 26b: second undoped gallium nitride based semiconductor layer
28: 투명전극층 29a,29b: n측 및 p측 전극28: transparent electrode layers 29a, 29b: n-side and p-side electrodes
Claims (12)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030092957A KR100616516B1 (en) | 2003-12-18 | 2003-12-18 | GaN Based Semiconductor Light Emitting Diode and Method of Producing The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030092957A KR100616516B1 (en) | 2003-12-18 | 2003-12-18 | GaN Based Semiconductor Light Emitting Diode and Method of Producing The Same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050061681A true KR20050061681A (en) | 2005-06-23 |
| KR100616516B1 KR100616516B1 (en) | 2006-08-29 |
Family
ID=37253980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030092957A KR100616516B1 (en) | 2003-12-18 | 2003-12-18 | GaN Based Semiconductor Light Emitting Diode and Method of Producing The Same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100616516B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| KR100679235B1 (en) * | 2005-12-07 | 2007-02-06 | 한국전자통신연구원 | Semiconductor optical emitting device and fabrication method the same |
| KR100738399B1 (en) * | 2006-04-18 | 2007-07-12 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
| KR100784065B1 (en) * | 2006-09-18 | 2007-12-10 | 엘지이노텍 주식회사 | Nitride semiconductor led and fabrication method thereof |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101438806B1 (en) | 2007-08-28 | 2014-09-12 | 엘지이노텍 주식회사 | Semiconductor light emitting device and fabrication method thereof |
| KR101262726B1 (en) | 2011-12-30 | 2013-05-09 | 일진엘이디(주) | Nitride based light emitting device with p-type nitride layer |
| CN103996759A (en) * | 2014-06-13 | 2014-08-20 | 湘能华磊光电股份有限公司 | Led epitaxial layer growing method and led epitaxial layer |
| CN109273569B (en) * | 2018-08-31 | 2021-10-08 | 华灿光电（浙江）有限公司 | Gallium nitride-based light emitting diode epitaxial wafer and manufacturing method thereof |
| CN109346584B (en) * | 2018-08-31 | 2021-06-11 | 华灿光电（浙江）有限公司 | Light emitting diode epitaxial wafer and preparation method thereof |
| CN112951961B (en) * | 2021-02-08 | 2022-07-12 | 厦门乾照光电股份有限公司 | Deep ultraviolet LED and manufacturing method thereof |
| TW202346540A (en) | 2022-05-25 | 2023-12-01 | 日商東京應化工業股份有限公司 | Etchant composition capable of suppressing lateral etching of titanium nitride (TiN) in a limited area while maintaining a good etching rate of the titanium nitride (TiN) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06163985A (en) * | 1992-11-24 | 1994-06-10 | Mitsubishi Kasei Corp | Light emitting and light receiving element using iii-v compound |
| JP3264563B2 (en) * | 1993-03-15 | 2002-03-11 | 株式会社東芝 | Semiconductor light emitting device and method of manufacturing the same |
| JP3763667B2 (en) * | 1998-04-23 | 2006-04-05 | 株式会社東芝 | Semiconductor light emitting device |
| KR100380536B1 (en) * | 2000-09-14 | 2003-04-23 | 주식회사 옵토웰 | III-Nitride compound semiconductor light emitting device having a tunnel junction structure |
| US7919791B2 (en) * | 2002-03-25 | 2011-04-05 | Cree, Inc. | Doped group III-V nitride materials, and microelectronic devices and device precursor structures comprising same |
-
2003
- 2003-12-18 KR KR1020030092957A patent/KR100616516B1/en not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006068378A1 (en) * | 2004-12-23 | 2006-06-29 | Lg Innotek Co., Ltd | Nitride semiconductor light emitting device and fabrication method thereof |
| US8044380B2 (en) | 2004-12-23 | 2011-10-25 | Lg Innotek Co., Ltd. | Nitride semiconductor light emitting device and fabrication method thereof |
| KR100679235B1 (en) * | 2005-12-07 | 2007-02-06 | 한국전자통신연구원 | Semiconductor optical emitting device and fabrication method the same |
| KR100738399B1 (en) * | 2006-04-18 | 2007-07-12 | 삼성전기주식회사 | Nitride semiconductor light emitting device |
| KR100784065B1 (en) * | 2006-09-18 | 2007-12-10 | 엘지이노텍 주식회사 | Nitride semiconductor led and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100616516B1 (en) | 2006-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3639789B2 (en) | Nitride semiconductor light emitting device | |
| KR100541102B1 (en) | Nitride semiconductor light emitting diode and fabrication method thereof | |
| JP5084837B2 (en) | Deep ultraviolet light emitting device and method for manufacturing the same | |
| KR100998540B1 (en) | ?-nitride semiconductor light emitting device | |
| US6720570B2 (en) | Gallium nitride-based semiconductor light emitting device | |
| US7646027B2 (en) | Group III nitride semiconductor stacked structure | |
| US8716048B2 (en) | Light emitting device and method for manufacturing the same | |
| JP2011238971A (en) | Method of manufacturing nitride semiconductor light-emitting element | |
| JP4635727B2 (en) | Method of manufacturing epitaxial wafer for nitride semiconductor light emitting diode, epitaxial wafer for nitride semiconductor light emitting diode, and nitride semiconductor light emitting diode | |
| KR100616516B1 (en) | GaN Based Semiconductor Light Emitting Diode and Method of Producing The Same | |
| KR100586955B1 (en) | Method of producing nitride semconductor light emitting diode | |
| JP3667995B2 (en) | GaN quantum dot structure manufacturing method and use thereof | |
| US6429032B1 (en) | Nitride semiconductor and a method thereof, a nitride semiconductor device and a method thereof | |
| KR20100052926A (en) | Light emitting diode and method for fabricating the same | |
| JPH11354843A (en) | Fabrication of group iii nitride quantum dot structure and use thereof | |
| JP2001210861A (en) | Gallium nitride semiconductor light emitting element and its manufacturing method | |
| JP2005129923A (en) | Nitride semiconductor, light emitting element using it, light emitting diode, laser element, lamp, and manufacturing method for those | |
| JP3763701B2 (en) | Gallium nitride semiconductor light emitting device | |
| KR101018116B1 (en) | Nitride Semiconductor Device and Manufacturing Method of The Same | |
| JP2000101133A (en) | Epitaxial wafer for light-emitting element and manufacture thereof | |
| KR101622097B1 (en) | Nitride semiconductor light emitting diode and fabrication method thereof | |
| JP2002208732A (en) | Compound semiconductor device | |
| KR100962946B1 (en) | Semiconductor light-emitting device and manufacturing method thereof | |
| KR20040079506A (en) | Method for manufacturing of light emitting device with composed chemical semiconductor | |
| KR100337197B1 (en) | III-Nitride Semiconductor White Light Emitting Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130731 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |