KR20050058240A - 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 - Google Patents
프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 Download PDFInfo
- Publication number
- KR20050058240A KR20050058240A KR1020047007338A KR20047007338A KR20050058240A KR 20050058240 A KR20050058240 A KR 20050058240A KR 1020047007338 A KR1020047007338 A KR 1020047007338A KR 20047007338 A KR20047007338 A KR 20047007338A KR 20050058240 A KR20050058240 A KR 20050058240A
- Authority
- KR
- South Korea
- Prior art keywords
- broadcast
- processor
- coprocessor
- registers
- register
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
- G06F9/3877—Concurrent instruction execution, e.g. pipeline, look ahead using a slave processor, e.g. coprocessor
Abstract
Description
Claims (10)
- 복수의 레지스터들을 포함하는 레지스터 파일 및 상기 레지스터 파일에 대응하는 브로드캐스트 지정자를 갖는 프로세서가, 상기 레지스터 파일로의 기입 트랜잭션들을 코프로세서 통신 버스를 통해 선택적으로 브로드캐스트하는 방법에 있어서,상기 레지스터 파일에 기입될 오퍼랜드를 수신하는 단계;상기 레지스터 파일 내의 상기 복수의 레지스터들 중 하나를 선택하는 단계;상기 레지스터 파일에 기입될 상기 오퍼랜드를 상기 레지스터 파일에 제공하는 단계; 및상기 브로드캐스트 지정자에 기초하여 상기 레지스터 파일에 기입될 상기 오퍼랜드를 상기 코프로세서 통신 버스를 통해 선택적으로 제공하는 단계를 포함하는, 선택적 브로드캐스트 방법.
- 제1항에 있어서,상기 브로드캐스트 지정자는 한 세트의 브로드캐스트 지시자들을 포함하며, 상기 브로드캐스트 지시자들의 세트내의 각 브로드캐스트 지시자는 상기 복수의 레지스터들 중 하나에 대응하며;상기 레지스터 파일내에 기입될 상기 오퍼랜드를 상기 코프로세서 통신 버스를 통해 선택적으로 제공하는 단계는 상기 레지스터 파일내의 상기 복수의 레지스터들 중 선택된 레지스터에 대응하는 브로드캐스트 지시자에 기초하는, 선택적 브로드캐스트 방법.
- 제1항에 있어서,상기 브로드캐스트 지정자는 상기 프로세서내의 복수의 브로드캐스트 지정자들 중 하나이며, 상기 복수의 브로드캐스트 지정자들 각각은 상기 프로세서의 적어도 하나의 브로드캐스트 영역에 대응하며;현재 기입 트랜잭션의 현재 브로드캐스트 영역에 대응하는 영역 지시자를 상기 코프로세서 통신 버스를 통해 선택적으로 제공하는 단계를 더 포함하는, 선택적 브로드캐스트 방법.
- 코프로세서 통신 버스를 통해 제2 프로세서에 결합되는 제1 프로세서의 실행 모드를 선택적으로 변경하는 방법에 있어서,상기 제2 프로세서로부터 영역 지시자를 상기 코프로세서 통신 버스를 통해 수신하는 단계로서, 상기 영역 지시자는 상기 제2 프로세서의 현재의 실행 영역을 지시하는, 상기 수신 단계; 및상기 영역 지시자에 응답하여 상기 제1 프로세서의 실행 모드를 선택적으로 변경하는 단계를 포함하는, 방법.
- 코프로세서 통신 버스를 통해 제2 프로세서에 결합되는 제1 프로세서의 실행 모드를 선택적으로 변경하는 방법에 있어서,상기 제2 프로세서로부터 레지스터 지정자를 상기 코프로세서 통신 버스를 통해 수신하는 단계로서, 상기 레지스터 지정자는 오퍼랜드가 기입되고 있는 상기 제2 프로세서의 레지스터 파일내의 선택된 레지스터를 지시하는, 상기 수신 단계; 및상기 레지스터 지정자에 응답하여 상기 제1 프로세서의 실행 모드를 선택적으로 변경하는 단계를 포함하는, 실행 모드 선택적 변경 방법.
- 복수의 레지스터들을 포함하는 레지스터 파일을 갖는 프로세서의 방법으로서, 상기 레지스터 파일로의 기입 트랜잭션들을 코프로세서 통신 버스를 통해 선택적으로 브로드캐스트하는 방법에 있어서,상기 레지스터 파일에 기입될 오퍼랜드를 수신하는 단계;상기 레지스터 파일내의 상기 복수의 레지스터들 중 하나를 선택하는 단계;상기 레지스터 파일에 기입될 상기 오퍼랜드를 상기 레지스터 파일에 제공하는 단계; 및상기 프로세서의 현재 실행 영역에 기초하여, 상기 레지스터 파일내에 기입될 상기 오퍼랜드를 상기 코프로세서 통신 버스를 통해 선택적으로 제공하는 단계를 포함하는, 선택적 브로드캐스트 방법.
- 복수의 레지스터들;상기 복수의 레지스터들 중 하나에 대해 기입 동작을 수행하기 위한 회로;상기 복수의 레지스터들 중 상기 하나에 대한 기입 동작을 위한 오퍼랜드를 제공하기 위한 컨덕터들;한 세트의 브로드캐스트 지정자들;상기 복수의 레지스터들 중 하나의 레지스터와 상기 브로드캐스트 지정자들 중 선택된 하나를 비교하고 브로드캐스트 인에이블 신호를 제공하기 위한 비교 회로; 및상기 비교 회로에 결합되고, 코프로세서 통신 버스와 통신하기 위한 포트로서, 상기 브로드캐스트 인에이블 신호에 응답하여 상기 오퍼랜드를 선택적으로 제공하기 위한 적어도 하나의 코프로세서 통신 버스 신호를 포함하는, 상기 포트를 포함하는, 프로세서.
- 제7항에 있어서,상기 브로드캐스트 지정자들의 세트내의 각 브로드캐스트 지정자는 한 세트의 브로드캐스트 지시자들을 포함하며, 각각의 브로드캐스트 지시자는 상기 복수의 레지스터들 중 적어도 하나에 대응하는, 프로세서.
- 제7항에 있어서,어드레스 위치들을 지시하기 위한 프로그램 카운터 유닛; 및상기 프로그램 카운터 유닛에 결합되고, 상기 프로그램 카운터 유닛으로부터의 상기 지시된 어드레스 위치가 한 세트의 브로드캐스트 영역들 중 하나 내에 있을 때를 지시하기 위한 브로드캐스트 영역 제어 유닛을 더 포함하는, 프로세서.
- 복수의 레지스터들;상기 복수의 레지스터들 중 하나에 대한 기입 동작을 수행하기 위한 회로;상기 복수의 레지스터들 중 상기 하나에 기입 동작을 위한 오퍼랜드를 제공하기 위한 컨덕터들;어드레스 위치를 지시하기 위한 프로그램 카운터 유닛;상기 프로그램 카운터 유닛에 결합되고, 상기 프로그램 카운터 유닛으로부터의 상기 지시된 어드레스 위치가 한 세트의 실행 영역들 중 하나 내에 있을 때를 지시하기 위한 실행 영역 제어 유닛; 및상기 비교 회로에 결합되고, 코프로세서 통신 버스와 통신하기 위한 포트로서, 지시된 어드레스 위치가 상기 세트의 실행 영역들 중 하나 내에 있을 때 상기 세트의 실행 영역들로부터 현재의 실행 영역을 지시하는 적어도 하나의 코프로세서 통신 버스 신호를 포함하는, 상기 포트를 포함하는, 프로세서.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/054,577 | 2001-11-13 | ||
US10/054,577 US7228401B2 (en) | 2001-11-13 | 2001-11-13 | Interfacing a processor to a coprocessor in which the processor selectively broadcasts to or selectively alters an execution mode of the coprocessor |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050058240A true KR20050058240A (ko) | 2005-06-16 |
KR100981033B1 KR100981033B1 (ko) | 2010-09-10 |
Family
ID=21992061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047007338A KR100981033B1 (ko) | 2001-11-13 | 2002-10-30 | 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7228401B2 (ko) |
EP (1) | EP1446717A1 (ko) |
JP (1) | JP4098241B2 (ko) |
KR (1) | KR100981033B1 (ko) |
CN (1) | CN1290003C (ko) |
TW (1) | TWI313822B (ko) |
WO (1) | WO2003042819A1 (ko) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7392368B2 (en) * | 2002-08-09 | 2008-06-24 | Marvell International Ltd. | Cross multiply and add instruction and multiply and subtract instruction SIMD execution on real and imaginary components of a plurality of complex data elements |
US6986023B2 (en) | 2002-08-09 | 2006-01-10 | Intel Corporation | Conditional execution of coprocessor instruction based on main processor arithmetic flags |
AU2003256870A1 (en) * | 2002-08-09 | 2004-02-25 | Intel Corporation | Multimedia coprocessor control mechanism including alignment or broadcast instructions |
US20050131561A1 (en) * | 2003-12-16 | 2005-06-16 | Dell Products L.P. | Information handling system including docking station with digital audio capability |
US7395410B2 (en) * | 2004-07-06 | 2008-07-01 | Matsushita Electric Industrial Co., Ltd. | Processor system with an improved instruction decode control unit that controls data transfer between processor and coprocessor |
US7490223B2 (en) * | 2005-10-31 | 2009-02-10 | Sun Microsystems, Inc. | Dynamic resource allocation among master processors that require service from a coprocessor |
US8914618B2 (en) * | 2005-12-29 | 2014-12-16 | Intel Corporation | Instruction set architecture-based inter-sequencer communications with a heterogeneous resource |
US7921195B2 (en) * | 2008-06-09 | 2011-04-05 | International Business Machines Corporation | Optimizing service processing based on business information, operational intelligence, and self-learning |
CN102207919A (zh) | 2010-03-30 | 2011-10-05 | 国际商业机器公司 | 加速数据传输的处理单元、芯片、计算设备和方法 |
WO2013095575A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Broadcast operation on mask register |
WO2013095607A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Instruction execution unit that broadcasts data values at different levels of granularity |
CN110471699B (zh) | 2011-12-23 | 2023-07-28 | 英特尔公司 | 用于指令处理的处理器核、方法和系统 |
EP2798464B8 (en) | 2011-12-30 | 2019-12-11 | Intel Corporation | Packed rotate processors, methods, systems, and instructions |
US10140129B2 (en) | 2012-12-28 | 2018-11-27 | Intel Corporation | Processing core having shared front end unit |
US9361116B2 (en) | 2012-12-28 | 2016-06-07 | Intel Corporation | Apparatus and method for low-latency invocation of accelerators |
US9417873B2 (en) | 2012-12-28 | 2016-08-16 | Intel Corporation | Apparatus and method for a hybrid latency-throughput processor |
US10346195B2 (en) * | 2012-12-29 | 2019-07-09 | Intel Corporation | Apparatus and method for invocation of a multi threaded accelerator |
US9785444B2 (en) | 2013-08-16 | 2017-10-10 | Analog Devices Global | Hardware accelerator configuration by a translation of configuration data |
CN104298639B (zh) * | 2014-09-23 | 2017-03-15 | 天津国芯科技有限公司 | 主处理器与若干协处理器的嵌入式连接方法及连接接口 |
US10409601B2 (en) * | 2017-12-29 | 2019-09-10 | Intel Corporation | Apparatus and method for loop flattening and reduction in a single instruction multiple data (SIMD) pipeline |
US10719329B2 (en) * | 2018-06-28 | 2020-07-21 | Arm Limited | Apparatus and method for using predicted result values |
US11487556B2 (en) | 2020-12-15 | 2022-11-01 | International Business Machines Corporation | Command-type filtering based on per-command filtering indicator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5117350A (en) * | 1988-12-15 | 1992-05-26 | Flashpoint Computer Corporation | Memory address mechanism in a distributed memory architecture |
US5283881A (en) * | 1991-01-22 | 1994-02-01 | Westinghouse Electric Corp. | Microcoprocessor, memory management unit interface to support one or more coprocessors |
EP0519348B1 (en) * | 1991-06-19 | 1999-07-28 | Hewlett-Packard Company | Co-processor supporting architecture adapted to a processor which does not natively support co-processing |
US6047122A (en) * | 1992-05-07 | 2000-04-04 | Tm Patents, L.P. | System for method for performing a context switch operation in a massively parallel computer system |
US6505290B1 (en) | 1997-09-05 | 2003-01-07 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
US5923893A (en) * | 1997-09-05 | 1999-07-13 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor |
US5983338A (en) * | 1997-09-05 | 1999-11-09 | Motorola, Inc. | Method and apparatus for interfacing a processor to a coprocessor for communicating register write information |
US6223277B1 (en) * | 1997-11-21 | 2001-04-24 | Texas Instruments Incorporated | Data processing circuit with packed data structure capability |
US6138185A (en) * | 1998-10-29 | 2000-10-24 | Mcdata Corporation | High performance crossbar switch |
-
2001
- 2001-11-13 US US10/054,577 patent/US7228401B2/en not_active Expired - Lifetime
-
2002
- 2002-10-30 JP JP2003544586A patent/JP4098241B2/ja not_active Expired - Fee Related
- 2002-10-30 CN CNB028264991A patent/CN1290003C/zh not_active Expired - Fee Related
- 2002-10-30 KR KR1020047007338A patent/KR100981033B1/ko active IP Right Grant
- 2002-10-30 WO PCT/US2002/034955 patent/WO2003042819A1/en active Application Filing
- 2002-10-30 EP EP02789344A patent/EP1446717A1/en not_active Withdrawn
- 2002-11-07 TW TW091132761A patent/TWI313822B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
JP4098241B2 (ja) | 2008-06-11 |
CN1610880A (zh) | 2005-04-27 |
CN1290003C (zh) | 2006-12-13 |
WO2003042819A1 (en) | 2003-05-22 |
US20030093648A1 (en) | 2003-05-15 |
TWI313822B (en) | 2009-08-21 |
US7228401B2 (en) | 2007-06-05 |
TW200300230A (en) | 2003-05-16 |
JP2005528669A (ja) | 2005-09-22 |
EP1446717A1 (en) | 2004-08-18 |
KR100981033B1 (ko) | 2010-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100981033B1 (ko) | 프로세서를 코프로세서에 인터페이싱하기 위한 방법 및 장치 | |
KR100563012B1 (ko) | 처리기를보조처리기에인터페이스하는방법및그장치 | |
US20070186077A1 (en) | System and Method for Executing Instructions Utilizing a Preferred Slot Alignment Mechanism | |
JP2741594B2 (ja) | I/oプロセツサ用の実行装置 | |
EP0895163B1 (en) | A data processor having a cache memory | |
US5481734A (en) | Data processor having 2n bits width data bus for context switching function | |
US8458677B2 (en) | Generating code adapted for interlinking legacy scalar code and extended vector code | |
JPH08314733A (ja) | 2つのエンディアンをサポートするコンピュータシステム及び方法 | |
JPH10134036A (ja) | マルチメディア信号プロセッサの単一命令多重データ処理 | |
US6430684B1 (en) | Processor circuits, systems, and methods with efficient granularity shift and/or merge instruction(s) | |
KR100465388B1 (ko) | Risc 구조의 8비트 마이크로 제어기 | |
US4773041A (en) | System for executing a sequence of operation codes with some codes being executed out of order in a pipeline parallel processor | |
US6981132B2 (en) | Uniform register addressing using prefix byte | |
JP2002215387A (ja) | 命令トランスレータを備えたデータ処理装置およびメモリインタフェース装置 | |
GB2200481A (en) | Maintaining coherence between a microprocessor's integrated cache and external memory | |
KR100267092B1 (ko) | 멀티미디어신호프로세서의단일명령다중데이터처리 | |
JPH10143494A (ja) | スカラ/ベクトル演算の組み合わせられた単一命令複数データ処理 | |
US5666508A (en) | Four state two bit recoded alignment fault state circuit for microprocessor address misalignment fault generation | |
US6834338B1 (en) | Microprocessor with branch-decrement instruction that provides a target and conditionally modifies a test register if the register meets a condition | |
US8583897B2 (en) | Register file with circuitry for setting register entries to a predetermined value | |
KR20040111559A (ko) | 주소 레지스터의 내용을 스와핑하기 위한 방법 및 장치 | |
KR20050119125A (ko) | 프로세서 | |
EP1050800A1 (en) | A pipelined execution unit | |
JP3128843B2 (ja) | 情報処理装置 | |
JP3102399B2 (ja) | データ処理装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130823 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140902 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150730 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160727 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170804 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190729 Year of fee payment: 10 |