KR20050054555A - 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법 - Google Patents

디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법 Download PDF

Info

Publication number
KR20050054555A
KR20050054555A KR1020030087939A KR20030087939A KR20050054555A KR 20050054555 A KR20050054555 A KR 20050054555A KR 1020030087939 A KR1020030087939 A KR 1020030087939A KR 20030087939 A KR20030087939 A KR 20030087939A KR 20050054555 A KR20050054555 A KR 20050054555A
Authority
KR
South Korea
Prior art keywords
display panel
electrode
current
ramp
lamp
Prior art date
Application number
KR1020030087939A
Other languages
English (en)
Other versions
KR100553906B1 (ko
Inventor
강정일
김영선
노정욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030087939A priority Critical patent/KR100553906B1/ko
Priority to CNB2004101003291A priority patent/CN100481170C/zh
Priority to US11/003,321 priority patent/US7327331B2/en
Priority to JP2004353100A priority patent/JP2005173596A/ja
Publication of KR20050054555A publication Critical patent/KR20050054555A/ko
Application granted granted Critical
Publication of KR100553906B1 publication Critical patent/KR100553906B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 디스플레이 패널 구동 장치 및 그 설계 방법에 관한 것으로서, 특히 플라즈마 디스플레이 패널의 램프형 리셋 파형을 효율적으로 생성시키기 위한 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그 설계 방법에 관한 것이다.
본 발명에 의한 디스플레이 패널의 램프형 리셋 파형 생성 장치는 디스플레이 패널 구동 장치에 있어서, 디스플레이 패널의 제1전극 서스테인 회로에 제1단자를 연결하고, 소정의 전류지령에 상응하는 전류를 생성시키는 전류원, 상기 전류원의 제2단자와 상기 디스플레이 패널의 제1전극 단자간의 전류 도통을 스위칭하기 위한 제1스위칭 수단 및 상기 전류원의 제2단자와 상기 디스플레이 패널의 제2전극 단자간의 전류 도통을 스위칭하기 위한 제2스위칭 수단을 포함하여, 리셋 구간에서 소정의 스위칭 시퀀스에 따라서 상기 전류원에서 생성된 전류에 의한 상기 디스플레이 패널의 충전 또는 방전 프로세스에 의하여 상기 디스플레이 패널의 제1,2전극에서 램프형 리셋 파형을 생성시킴을 특징으로 한다.

Description

디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그 설계 방법{Apparatus for generating reset waveform of ramp type in display panel and design method thereof}
본 발명은 디스플레이 패널 구동 장치 및 그 설계 방법에 관한 것으로서, 특히 플라즈마 디스플레이 패널의 램프형 리셋 파형을 효율적으로 생성시키기 위한 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그 설계 방법에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel ; PDP)은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 차세대 평판 디스플레이 장치로서, 플라즈마 디스플레이 패널은 크기에 따라 수십 만개에서 수백 만개 이상의 픽셀이 매트릭스(matrix)형태로 배열되어 있다.
PDP 구동 회로의 기본적인 동작은 미국 특허 공보번호 US 4,866,349에 설명되어 있다.
플라즈마 디스플레이 패널의 구동 시퀀스는 리셋 구간, 어드레스 방전 구간 및 서스테인 방전 구간으로 구분된다. 리셋 구간은 모든 셀들을 방전시킴과 동시에 벽 전하(wall charge)를 소거함으로써 표시 이력을 소거하는 구간이며, 어드레스 방전 구간은 패널의 행/열 전극의 조합에 의하여 매트릭스 구성에 의하여 방전 셀을 선택하여 어드레스 방전을 형성시키는 구간이며, 서스테인 방전 구간은 어드레스 방전에 의해 벽 전하를 형성하고 있는 셀에서만 유지 방전 및 전력 회수를 반복하여 실행하면서 화상을 표시하는 구간이다.
세부적으로, 리셋 구간은 전 필드의 서스테인 방전 종료 후 남은 벽전하를 없애는 벽전하 소거 구간과 현재 필드의 원활한 어드레싱을 위하여 패널을 초기화시키는 벽전하 재배치 구간을 포함한다.
PDP 패널에서 리셋에 이용되는 파형으로 구형파 펄스, 지수파형, 램프 파형 등이 있다. 구형파 펄스를 이용한 리셋은 구동 회로의 구현이 매우 간단하다는 장점이 있는 반면에 강방전의 발생으로 인한 명암비 저하의 품질 문제가 발생되는 단점이 있으며, 지수파형을 이용한 리셋은 리셋에 걸리는 시간이 길고 최적 리셋이 어렵다는 단점이 있다. 뿐만 아니라 지수파형을 이용한 리셋은 패널의 커패시턴스를 저항을 거쳐 충전시킴으로써 얻어지는데, 이 과정에서 저항을 통해 소모되는 전력으로 인한 발열 및 효율 저하가 발생되는 단점이 있다.
램프 파형 리셋은 이와 같은 단점들을 보완하여 현재 PDP 구동회로에서 가장 보편적으로 사용되고 있다.
도 1에 종래의 기술에 의한 램프 파형을 이용하여 리셋을 구현을 하는 AC PDP 구동 시스템의 주요 구성을 도시하였으며, 도 2에 PDP X전극 및 Y 전극에 인가되는 구동 파형들을 도시하였다.
도 1에 도시된 램프 A, B, C 회로의 동작은 기본적으로 동일하며, 보조적인 목적으로 추가된 소자들을 제외하면 도 3과 같이 표현할 수 있다.
CP는 패널의 커패시턴스를 나타내며 그 양단의 초기 전압은 0V라고 가정하자. V+는 램프 파형의 최종 값을 결정하는 VE, VSET과 같은 전압원을 나타낸 것인데, 이 전압은 램프의 최종 값만을 결정할 뿐 램프 파형의 발생과는 무관하다. 램프 발생 신호 VG가 인가되기 전 CR은 V+의 값으로 충전되어 있다. VG 에 전압이 인가되면, 전류 iR이 흐르기 시작하는데, iR의 일부는 MOSFET MR의 게이트로 흘러 들어가 게이트-소스간의 전압 VGS를 증가시키고 나머지 전류는 커패시터 CR로 흘러 들어간다. M R의 게이트에 충분한 양의 전하가 축적되어 VGS가 문턱 전압 VTH를 초과하면 M R이 컷오프(cut off) 상태를 벗어나면서 iD가 2차 함수로 급속하게 증가하기 시작한다. 이 때부터 CP의 충전이 본격적으로 이루어지기 시작하는데, 전류 iD - i R에 의하여 CP가 충전되는 속도와 전류 iR - iG에 의하여 CR이 방전하는 속도가 같아지는 점에서 VGS가 평형을 이루게 된다. VGS가 평형에 이르면 MR의 드레인 전류 iD가 일정하게 유지되고 더불어 회로상의 나머지 전류들도 일정하게 유지되어 CP 양단의 전압이 선형적으로 증가하게 된다. 만일 iD가 일시적으로 증가하여 CP의 충전 속도가 CR의 방전 속도보다 빨라지면, VGS가 작아지면서 iD가 다시 줄어들어 CP의 전압이 증가하는 속도가 늦추어 진다. 또한, VGS가 작아지면 CR로 흘러 들어가는 전류는 증가하게 되고 C R의 방전 속도가 증가하게 되어 결국 CP와 CR의 전압 변동률이 동일하게 유지된다. 저항 RG는 VGS의 정상 상태 값을 결정하는 값으로 이것을 조정하여 CP 양단의 전압 파형의 기울기를 조정할 수 있게 된다.
도 3의 회로 구성에서 MOSFET MR은 스위칭 소자로 동작하는 것이 아니라 가변 저항의 역할을 하면서 전압 제어되는 전류원(voltage-controlled current source)으로 동작하기 때문에 발열로 인한 방열판의 필요 및 효율 저하 문제가 발생된다. 또한 모든 램프 파형에 대하여 각각의 램프 발생 회로가 할당되며, 서로 다른 램프 파형의 최종 값에 따라 각각의 전압원이 요구되기 때문에 PDP 전체 시스템 구성이 복잡해지고 자재비가 증가되는 문제점이 있었다.
본 발명이 이루고자 하는 기술적 과제는 상술한 문제점을 해결하기 위하여 하나의 전류원과 두개의 스위칭 소자를 이용하여 램프형 리셋 파형을 생성시키기 위한 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그 설계 방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명에 의한 디스플레이 패널의 램프형 리셋 파형 생성 장치는 디스플레이 패널 구동 장치에 있어서, 디스플레이 패널의 제1전극 서스테인 회로에 제1단자를 연결하고, 소정의 전류지령에 상응하는 전류를 생성시키는 전류원, 상기 전류원의 제2단자와 상기 디스플레이 패널의 제1전극 단자간의 전류 도통을 스위칭하기 위한 제1스위칭 수단 및 상기 전류원의 제2단자와 상기 디스플레이 패널의 제2전극 단자간의 전류 도통을 스위칭하기 위한 제2스위칭 수단을 포함하여, 리셋 구간에서 소정의 스위칭 시퀀스에 따라서 상기 전류원에서 생성된 전류에 의한 상기 디스플레이 패널의 충전 또는 방전 프로세스에 의하여 상기 디스플레이 패널의 제1,2전극에서 램프형 리셋 파형을 생성시킴을 특징으로 한다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명에 의한 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법은 디스플레이 패널 구동 장치의 리셋 구간에서 이용되는 복수의 램프 파형 발생 장치 설계 방법에 있어서, 전류 지령에 상응하는 전류를 생성시키는 전류원 및 상기 전류원에서 생성된 전류의 도통 경로를 결정하는 복수의 스위칭 소자를 상기 디스플레이 패널 구동 장치에 회로적으로 배치하고, 소정의 램프 파형 발생 구간 동안 소정의 스위칭 시퀀스에 따라서 상기 전류원에서 생성된 전류에 의하여 상기 디스플레이 패널의 충전 또는 방전이 일어나도록 전류의 도통 경로를 결정하여 상기 디스플레이 패널의 제1전극 또는 제2전극에서 램프 전압이 발생되도록 설계함을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 상세히 설명하기로 한다.
도 4에 본 발명에 의한 디스플레이 패널의 램프 리셋 파형 발생 장치가 적용된 디스플레이 패널 구동 시스템은 Y전극 서스테인 회로(410), X전극 서스테인 회로(420), 전류원(430), PDP 패널(440), MOSFET 스위치 S1, S2, YP를 구비한다.
위의 시스템 구성에서 디스플레이 패널의 리셋 구간에서 각 램프 파형을 생성시키기 위하여 하나의 전류원(430)과 두개의 MOSFET 스위치 S1, S2를 이용한다.
그러면, 도 2에 도시된 리셋 구간에서의 램프 A, B, C 파형을 발생시키는 동작 원리에 대하여 설명하기로 한다.
1) 램프 A 파형 발생 모드
이 모드에서는 패널의 X전극을 접지 시킨 상태에서 Y전극의 전압을 VS에서부터 일정한 기울기로 상승시키기 위하여 스위치 Y1은 ON, 스위치 Y2는 OFF, 스위치 X1은 OFF, 스위치 X2는 ON되어 있는 상태에서 스위치 YP를 OFF, 스위치 S1을 ON, 스위치 S2를 OFF시키고, 전류원(430)에 전류 지령 IREF(A)를 가한다. 이 때의 등가회로 및 전류의 도통 경로를 도 7A에 도시하였다.
Y전극의 전압이 목표 전압(일 예로, VS+VSET)에 이르면 전류지령 IREF(A)를 0이 되도록 하여 더 이상의 전압 증가가 일어나지 않도록 한다. 이에 따라서, Y전극에 생성되는 전압은 도 2에 도시된 램프 A와 같은 전압 파형이 된다. 램프 A 파형의 기울기는 IREF(A)/CP가 되고, Y전극의 전압이 VSET만큼 증가하는데 걸리는 시간은 VSETCP/IREF(A)와 같다.
2) 램프 B 파형 발생 모드
이 모드에서는 스위치 X1을 ON시켜 X전극의 전압을 VS에 고정시키고 나머지 서스테인 스위치 Y1, Y2, X2는 OFF시킨다. 그리고, 스위치 S1 은 OFF, 스위치 YP는 ON되어 있는 상태에서 스위치 S2를 OFF시키고 전류지령 IREF(B)를 전류원(430)에 인가하면 전류는 도 7B에 도시된 바와 같은 경로로 흐르면서 Y전극을 통해 패널을 방전시킨다.
이에 따라서, 패널의 X전극은 VS에 고정되어 있는 상태에서 Y전극의 전압은 VS에서 0까지 일정한 기울기로 하강하는 램프 B 파형이 된다. 이 때 램프 B 파형의 기울기는 IREF(B)/CP가 되고, Y전극의 전압이 0이 되는데 걸리는 시간은 VS CP/IREF(B)와 같다.
3) 램프 C 파형 발생 모드
이 모드에서는 스위치 Y2를 ON하여 패널의 Y전극의 접지를 유지하고, 나머지 서스테인 스위치 Y1, X1, X2는 OFF시킨다. 이 상태에서 램프 B 파형 발생 모드에서와 같이 스위치 YP, S2를 ON시키고, 스위치 S1을 OFF한 상태에서 전류 지령 IREF(C)를 전류원(430)에 인가하면 전류는 도 7C에 도시된 바와 같은 경로로 흐르면서 X전극의 전압이 0에서부터 선형적으로 상승하는 램프 C 파형이 된다. X전극의 전압이 목표 전압(일 예로서 VE)에 이르면 전류 지령 IREF(C)를 0으로 하여 전압 상승을 중단한다. 램프 C 파형의 기울기는 IREF(C)/CP가 되고, X전극의 전압이 VE에 이르는데 걸리는 시간은 VSCP/IREF(C)와 같다.
이와 같은 회로 동작에 의하여 리셋 구간에서 램프 A, B, C 파형이 PDP 패널(440)의 X전극 또는 Y전극에 생성된다.
그리고, 리셋 구간을 제외한 나머지 구간에서는 램프 파형이 필요하지 않으므로 램프 파형 발생 회로가 디스플레이 패널 구동 회로에 영향을 미치지 않도록 하기 위하여 스위치 S1, S2를 모두 OFF시키고, 스위치 YP는 ON시킨다.
스위치 S1은 램프 A구간에서만 ON되므로 기존 램프 발행 회로에 적용되는 램프 A 발생신호 VA를 그대로 사용하여 구동하고, 스위치 S2는 램프 B구간과 램프 C구간에서 ON되므로 기존 램프 발행 회로에 적용되는 램프 A 발생신호 VB와 VC 의 논리합(OR)으로 구동된다.
하나의 전류원(430)으로 서로 다른 기울기의 램프 A, B, C 파형을 생성시키기 위해서는 각각의 기울기에 해당하는 아날로그 전류지령 IREF(A), IREF(B), I REF(C)이 필요하다.
아날로그 전류지령을 생성시키기 위한 구체적인 회로를 도 5에 도시하였다.
도 5에 도시된 바와 같이, 아날로그 전류지령을 생성시키기 위한 회로는 가중치 덧셈기(510) 및 감산기(520)로 구성된다.
VA, VB 및 VC는 도 1에 도시된 기존의 디스플레이 패널 구동 회로에서 각각 램프 A, B, C 회로의 MOSFET를 구동시키는 램프 발생신호인데, 본 발명에서는 도 5에 도시된 바와 같이 VA, VB 및 VC의 논리 부정(NOT) 값인 /VA , /VB 및 /VC 값이 전류 지령 발생 회로의 입력으로 인가된다. 그리고, 일 예로서 이들 신호들의 High 레벨은 VDD 값인 5V로 하고, OP AMP의 전원으로는 VDD 보다 높은 15V의 VDC 를 이용한다.
그러면, OP AMP A1의 출력 VX는 수학식 1과 같이 표현된다.
리셋 구간을 제외한 나머지 구간에서 /VA, /VB 및 /VC 값은 모두 V DD로 설계한다. 이에 따라서, 리셋 구간을 제외한 나머지 구간에서 수학식 1의 모든 괄호 안은 0이 되고, VDD만큼의 오프셋 전압이 OP AMP A1에서 출력된다. 이 오프셋 전압을 제거하기 위하여 감산기(520)를 사용하였다.
감산기(520)의 OP AMP A2의 출력 IREF는 수학식 2와 같이 표현된다.
수학식 2에서 알 수 있듯이 램프 발생신호가 인가되면, 그 램프 발생신호에 해당되는 괄호 항을 제외한 나머지 항이 모두 0이 되고, 남아있는 항은 해당 램프 파형의 기울기를 결정하는 저항만의 함수가 된다. 예를 들어, 램프 B 발생신호가 인가되는 경우에, OP AMP A2의 출력 IREF(B)는 VDDRf/RB가 된다. 이에 따라서, 램프 B파형을 생성시키기 위한 전류지령 IREF(B)의 값은 RB를 변화시킴으로써 조정이 가능하며, RB 및 RB의 값에 의해서는 전혀 영향을 받지 않는다. 이와 마찬가지로 I REF(A)와 IREF(C)도 각각 RA와 RC만에 의하여 독립적으로 결정된다. 궤환 저항 Rf는 IREF(A), IREF(B) 및 IREF(C)에 공통적으로 작용하여 전류지령 발생회로의 이득 값을 결정하는 역할을 한다.
전류지령에 따르는 구체적인 전류원(430)은 출력 단에 인덕터가 있는 회로 방식의 스위칭 컨버터를 이용하여 쉽게 구현할 수 있다. 본 발명에서 요구되는 전류원(430)의 출력 단자 어느 것도 접지 되어 있지 않기 때문에 변압기로 절연된 형태의 스위칭 컨버터가 필요하다. 이와 같은 조건을 만족하는 스위칭 컨버터인 포워드 컨버터를 이용하여 전류원을 설계할 수 있다.
도 6에 포워드 컨버터를 이용하여 구현한 전류원 회로를 도시하였다. 도 6에 도시된 바와 같이, PWM 컨트롤러에 의하여 인덕터 L1의 평균전류가 전류지령 IREF를 추종하도록 제어된다. 램프 파형의 첨두 전압은 전류지령의 지속시간을 변화시켜 조절할 수 있다.
본 발명은 방법, 장치, 시스템 등으로서 실행될 수 있다. 소프트웨어로 실행될 때, 본 발명의 구성 수단들은 필연적으로 필요한 작업을 실행하는 코드 세그먼트들이다. 프로그램 또는 코드 세그먼트들은 프로세서 판독 가능 매체에 저장되어 질 수 있으며 또는 전송 매체 또는 통신망에서 반송파와 결합된 컴퓨터 데이터 신호에 의하여 전송될 수 있다. 프로세서 판독 가능 매체는 정보를 저장 또는 전송할 수 있는 어떠한 매체도 포함한다. 프로세서 판독 가능 매체의 예로는 전자 회로, 반도체 메모리 소자, ROM, 플레쉬 메모리, E2PROM, 플로피 디스크, 광 디스크, 하드디스크, 광 섬유 매체, 무선 주파수(RF) 망, 등이 있다. 컴퓨터 데이터 신호는 전자 망 채널, 광 섬유, 공기, 전자계, RF 망, 등과 같은 전송 매체 위로 전파될 수 있는 어떠한 신호도 포함된다.
첨부된 도면에 도시되어 설명된 특정의 실시 예들은 단지 본 발명의 예로서 이해되어 지고, 본 발명의 범위를 한정하는 것이 아니며, 본 발명이 속하는 기술 분야에서 본 발명에 기술된 기술적 사상의 범위에서도 다양한 다른 변경이 발생될 수 있으므로, 본 발명은 보여지거나 기술된 특정의 구성 및 배열로 제한되지 않는 것은 자명하다.
상술한 바와 같이, 본 발명에 의하면 디스플레이 패널 구동 시스템에서 단일의 전류원과 2개의 스위칭 수단을 이용하여 램프형 리셋 파형을 생성시키도록 회로를 설계함으로써, 디스플레이 구동 회로를 단순화시킬 수 있는 효과가 발생된다. 즉, 종래의 기술에 의한 램프형 리셋 파형 생성 장치에서는 3개의 램프 발생 회로와 램프 전압의 최대치를 결정하는 VE, VSET를 생성하는 별도의 전원을 필요로 하는데 비하여, 본 발명에서는 별도의 신호 추가 없이 하나의 전류원과 전류의 방향을 바꾸어 주는 2개의 스위칭 소자를 통합하여 구현할 수 있음으로 부품 수를 대폭 줄일 수 있는 효과가 발생된다. 이와 같이, 부품 수를 줄일 수 있어 원가 절감, PCB 공간 절약 및 제품의 신뢰성이 높아지는 효과가 발생된다.
또한, 본 발명에서 사용되는 MOSFET 소자는 스위칭 소자로 동작하기 때문에 종래의 기술에 의한 램프 발생 회로의 MOSFET 소자가 선형 영역에서 동작하는데 따른 발열 및 효율 저하의 문제를 해결할 수 있는 효과가 발생된다.
뿐만 아니라, 전류원의 출력단에는 커패시터 필터가 사용되지 않지만 전압에는 대용량의 커패시터가 필요하다. 따라서, 본 발명에서 사용되는 전류원은 전류 제어되는 스위칭 컨버터를 이용하여 구현함으로써, 전압원을 필요로 하는 종래의 기술에 비하여 대용량의 커패시터를 사용할 필요가 없어 부품수 절감 및 PCB 공간을 줄일 수 있는 효과가 발생된다.
도 1은 종래의 기술에 의한 플라즈마 디스플레이 패널 구동 시스템의 주요 구성도이다.
도 2는 램프형 파형에 의한 리셋을 실행하는 플라즈마 디스플레이 패널의 X, Y전극의 구동 파형을 도시한 것이다.
도 3은 도 1에 도시된 램프 A, B, C 회로의 동작을 설명하기 위한 회로 구성도이다.
도 4는 본 발명에 의한 디스플레이 패널의 램프형 리셋 파형 생성 장치가 적용된 플라즈마 디스플레이 패널 구동 시스템의 구성도이다.
도 5는 본 발명에 적용되는 전류지령을 발생시키기 위한 회로 구성도이다.
도 6은 본 발명에 적용되는 전류원을 포워드 컨버터로 구현한 회로 구성도이다.
도 7A, 7B 및 7C는 각 램프 파형을 생성시키는 모드별 등가회로 및 전류 도통 경로를 도시한 것이다.

Claims (14)

  1. 디스플레이 패널 구동 장치에 있어서,
    디스플레이 패널의 제1전극 서스테인 회로에 제1단자를 연결하고, 소정의 전류지령에 상응하는 전류를 생성시키는 전류원;
    상기 전류원의 제2단자와 상기 디스플레이 패널의 제1전극 단자간의 전류 도통을 스위칭하기 위한 제1스위칭 수단; 및
    상기 전류원의 제2단자와 상기 디스플레이 패널의 제2전극 단자간의 전류 도통을 스위칭하기 위한 제2스위칭 수단을 포함하여, 리셋 구간에서 소정의 스위칭 시퀀스에 따라서 상기 전류원에서 생성된 전류에 의한 상기 디스플레이 패널의 충전 또는 방전 프로세스에 의하여 상기 디스플레이 패널의 제1,2전극에서 램프형 리셋 파형을 생성시킴을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  2. 제1항에 있어서, 상기 전류지령은 복수의 램프 파형에 서로 다른 기울기를 발생시키기 위한 복수의 램프 발생 신호에 대하여 각각 독립적으로 레벨 조절이 가능하도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  3. 제1항에 있어서, 상기 전류지령을 발생시키기 위한 회로는
    복수의 램프 파형 발생 신호에 각각의 가중치를 곱하여 합산하는 가중치 덧셈기; 및
    상기 가중치 덧셈기의 출력신호에서 오프셋 전압을 감산하기 위한 감산기를 포함함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  4. 제3항에 있어서, 상기 가중치 덧셈기 및 감산기는 OP 앰프 및 저항 소자들로 설계함을 특징으로 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  5. 제1항에 있어서, 상기 전류원은 변압기로 절연된 형태의 스위칭 컨버터 회로로 구현함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  6. 제5항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제1전극의 상승 램프 파형 생성 구간에서는 제1전극 서스테인 회로에 의하여 디스플레이 패널의 제1전극에 일정 전압을 인가하고 제2전극 서스테인 회로에 의하여 디스플레이 패널의 제2전극을 접지 시킨 상태에서, 상기 제1스위칭 수단을 도통시키고 상기 제2스위칭 수단을 차단시켜서, 상기 전류원에서 상기 디스플레이 패널의 제1전극으로 공급되는 전류에 상응하여 상기 디스플레이 패널을 충전시켜 상기 디스플레이 패널의 제1전극 전압이 선형적으로 증가되도록 전류 경로를 설정함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  7. 제5항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제1전극의 하강 램프 파형 생성 구간에서는 상기 디스플레이 패널의 제2전극을 상기 제2전극 서스테인 회로에 의하여 일정한 전압으로 유지시킨 상태에서, 제1스위칭 수단을 차단시키고 제2스위칭 수단을 도통시켜서, 상기 전류원에서 공급되는 전류에 상응하여 상기 디스플레이 패널의 제1전극을 통해 방전되어 상기 디스플레이 패널의 제1전극 전압이 선형적으로 감소하도록 전류 경로를 설정함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  8. 제5항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제2전극의 상승 램프 파형 생성 구간에서는 상기 디스플레이 패널의 제1전극을 상기 제1전극 서스테인 회로에 의하여 접지 시킨 상태에서, 제1스위칭 수단을 차단시키고 제2스위칭 수단을 도통시켜서, 상기 전류원에서 공급되는 전류에 상응하여 상기 디스플레이 패널을 충전시켜 상기 디스플레이 패널의 제2전극 전압이 선형적으로 증가되도록 전류 경로를 설정함을 특징으로 하는 디스플레이 패널의 램프형 리셋 파형 생성 장치.
  9. 디스플레이 패널 구동 장치의 리셋 구간에서 이용되는 복수의 램프 파형 발생 장치 설계 방법에 있어서,
    전류 지령에 상응하는 전류를 생성시키는 전류원 및 상기 전류원에서 생성된 전류의 도통 경로를 결정하는 복수의 스위칭 소자를 상기 디스플레이 패널 구동 장치에 회로적으로 배치하고, 소정의 램프 파형 발생 구간 동안 소정의 스위칭 시퀀스에 따라서 상기 전류원에서 생성된 전류에 의하여 상기 디스플레이 패널의 충전 또는 방전이 일어나도록 전류의 도통 경로를 결정하여 상기 디스플레이 패널의 제1전극 또는 제2전극에서 램프 전압이 발생되도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
  10. 제9항에 있어서, 상기 전류지령은 복수의 램프 파형에 서로 다른 기울기를 발생시키기 위한 복수의 램프 발생 신호에 대하여 각각 독립적으로 레벨 조절이 가능하도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
  11. 제9항에 있어서, 상기 전류원은 변압기로 절연된 형태의 스위칭 컨버터 회로로 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
  12. 제9항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제1전극의 상승 램프 파형 생성 구간에서는 상기 디스플레이 패널의 제1전극에 일정 전압이 인가되고 상기 디스플레이 패널의 제2전극이 접지된 상태에서, 상기 전류원에서 상기 디스플레이 패널의 제1전극으로 공급되는 전류에 상응하여 상기 디스플레이 패널을 충전시켜 상기 디스플레이 패널의 제1전극 전압을 선형적으로 증가시키기 위한 전류 경로가 형성되도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
  13. 제9항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제1전극의 하강 램프 파형 생성 구간에서는 상기 디스플레이 패널의 제2전극을 일정한 전압으로 유지시킨 상태에서, 상기 전류원에서 공급되는 전류에 상응하여 상기 디스플레이 패널의 제1전극을 통해 방전되어 상기 디스플레이 패널의 제1전극 전압을 선형적으로 감소시키기 위한 전류 경로가 형성되도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
  14. 제9항에 있어서, 상기 소정 스위칭 시퀀스는
    상기 리셋 구간 중에서 상기 디스플레이 패널의 제2전극의 상승 램프 파형 생성 구간에서는 상기 디스플레이 패널의 제1전극을 상기 제1전극 서스테인 회로에 의하여 접지 시킨 상태에서, 상기 전류원에서 공급되는 전류에 상응하여 상기 디스플레이 패널을 충전시켜 상기 디스플레이 패널의 제2전극 전압을 선형적으로 증가시키기 위한 전류 경로가 형성되도록 설계함을 특징으로 하는 디스플레이 패널의 램프형 리셋 구동 장치 설계 방법.
KR1020030087939A 2003-12-05 2003-12-05 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법 KR100553906B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030087939A KR100553906B1 (ko) 2003-12-05 2003-12-05 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법
CNB2004101003291A CN100481170C (zh) 2003-12-05 2004-12-06 用于产生显示板的斜坡复位波形的装置及其设计方法
US11/003,321 US7327331B2 (en) 2003-12-05 2004-12-06 Apparatus for generating ramp reset waveform for display panel and design method therefor
JP2004353100A JP2005173596A (ja) 2003-12-05 2004-12-06 ディスプレイパネルのランプ型リセット波形の生成装置及びその設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030087939A KR100553906B1 (ko) 2003-12-05 2003-12-05 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법

Publications (2)

Publication Number Publication Date
KR20050054555A true KR20050054555A (ko) 2005-06-10
KR100553906B1 KR100553906B1 (ko) 2006-02-24

Family

ID=34698380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030087939A KR100553906B1 (ko) 2003-12-05 2003-12-05 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법

Country Status (4)

Country Link
US (1) US7327331B2 (ko)
JP (1) JP2005173596A (ko)
KR (1) KR100553906B1 (ko)
CN (1) CN100481170C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462573B1 (ko) * 2008-12-30 2014-11-17 주식회사 오리온 플라즈마 디스플레이 패널 구동장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294495B2 (en) * 2005-07-01 2012-10-23 Maxim Integrated Products, Inc. Constant slope ramp circuits for sampled-data circuits
KR100769902B1 (ko) * 2005-08-08 2007-10-24 엘지전자 주식회사 플라즈마 디스플레이 장치
JP2007218971A (ja) * 2006-02-14 2007-08-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP5052060B2 (ja) * 2006-07-26 2012-10-17 パナソニック株式会社 プラズマディスプレイ装置
CN103337229B (zh) * 2013-06-18 2015-08-05 西安交通大学 一种可自动调节等离子体显示器准备期波形斜率的装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4935706A (en) * 1989-06-29 1990-06-19 Itt Corporation Tuning apparatus for high speed phase locked loops
US5594377A (en) * 1994-01-27 1997-01-14 Texas Instruments Incorporated Delay circuit for a write data precompensator system
JP4612947B2 (ja) * 2000-09-29 2011-01-12 日立プラズマディスプレイ株式会社 容量性負荷駆動回路およびそれを用いたプラズマディスプレイ装置
JP4512971B2 (ja) 2001-03-02 2010-07-28 株式会社日立プラズマパテントライセンシング 表示駆動装置
EP1371199A2 (en) * 2001-03-12 2003-12-17 Koninklijke Philips Electronics N.V. Line driver with slew-rate control
KR100390887B1 (ko) * 2001-05-18 2003-07-12 주식회사 유피디 교류형 플라즈마 디스플레이 패널의 구동회로
KR100428625B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 스캔 전극 구동 장치 및그 구동 방법
KR100428624B1 (ko) * 2001-08-06 2004-04-27 삼성에스디아이 주식회사 교류 플라즈마 디스플레이 패널의 유지 방전 회로
KR100425487B1 (ko) 2001-12-06 2004-03-30 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동장치
KR100425314B1 (ko) * 2001-12-11 2004-03-30 삼성전자주식회사 전압 스트레스를 개선한 고효율 플라즈마 디스플레이 패널구동 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101462573B1 (ko) * 2008-12-30 2014-11-17 주식회사 오리온 플라즈마 디스플레이 패널 구동장치

Also Published As

Publication number Publication date
JP2005173596A (ja) 2005-06-30
US20050140590A1 (en) 2005-06-30
CN100481170C (zh) 2009-04-22
US7327331B2 (en) 2008-02-05
KR100553906B1 (ko) 2006-02-24
CN1624744A (zh) 2005-06-08

Similar Documents

Publication Publication Date Title
JP3369535B2 (ja) プラズマディスプレイ装置
KR100421014B1 (ko) 플라즈마 디스플레이 패널 구동 시스템의 자기 결합인덕터를 이용한 전력 회수 장치 및 설계 방법
US20070188416A1 (en) Apparatus for driving plasma display panel and plasma display
US6674417B2 (en) Driving circuit for a plasma display panel with discharge current compensation in a sustain period
US6366063B1 (en) Circuit and method for driving capacitive load
JP4953563B2 (ja) ディスプレーパネル駆動システムの単一サイド駆動装置及びその設計方法
KR100553906B1 (ko) 디스플레이 패널의 램프형 리셋 파형 생성 장치 및 그설계 방법
KR20040040908A (ko) 고효율 플라즈마 디스플레이 패널 구동 장치 및 방법
US7924242B2 (en) Apparatus and method of driving plasma display panel
US20110037752A1 (en) Circuit for discharging an electrical load, power output stage comprising such a discharge circuit for the control of plasma display cells; and related system and method
JP2001337640A (ja) 容量性負荷の駆動回路及び駆動方法
JPH10149135A (ja) プラズマディスプレイ装置
CN100365686C (zh) 等离子体显示面板的驱动装置和方法
KR20030094541A (ko) 플라즈마 디스플레이 패널의 전력 회수 장치 및 방법
KR100775840B1 (ko) 플라즈마 디스플레이 장치
EP1492076B1 (en) Driving device and method of plasma display panel
JP4172539B2 (ja) プラズマディスプレイパネルの駆動方法および駆動装置
US9501966B2 (en) Gate driver with multiple slopes for plasma display panels
US20090284446A1 (en) Plasma display device and plasma-display-panel driving method
US20070247396A1 (en) Plasma display apparatus and driving method thereof
US7710042B2 (en) Plasma display apparatus
Lee et al. Versatile energy recovery circuit for driving AC plasma display panel with single sustain circuit board
KR100658331B1 (ko) 플라즈마 표시 패널의 구동장치 및 그 구동방법
KR20050024846A (ko) 스위칭 회로 및 이를 포함하는 플라즈마 디스플레이 패널
KR20060007324A (ko) 플라즈마 표시 패널의 구동 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130130

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee