KR20050053366A - Frequency combiner and signal receiver using the same - Google Patents
Frequency combiner and signal receiver using the same Download PDFInfo
- Publication number
- KR20050053366A KR20050053366A KR1020030086483A KR20030086483A KR20050053366A KR 20050053366 A KR20050053366 A KR 20050053366A KR 1020030086483 A KR1020030086483 A KR 1020030086483A KR 20030086483 A KR20030086483 A KR 20030086483A KR 20050053366 A KR20050053366 A KR 20050053366A
- Authority
- KR
- South Korea
- Prior art keywords
- frequency
- resistor
- signal
- coupled
- pll module
- Prior art date
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 32
- 239000003990 capacitor Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 13
- 238000001914 filtration Methods 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 6
- 230000002194 synthesizing effect Effects 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 claims description 2
- 238000011144 upstream manufacturing Methods 0.000 claims 4
- 238000009472 formulation Methods 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 abstract description 22
- 238000010586 diagram Methods 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/12—Indirect frequency synthesis using a mixer in the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 광대역의 입력주파수에 대해 빠르면서도 미세한 주파수 천이 스텝을 갖도록 된 주파수 합성기와 이를 이용한 신호수신장치에 관한 것이다.The present invention relates to a frequency synthesizer which has a fast and fine frequency shift step with respect to a wide frequency input frequency and a signal receiving apparatus using the same.
본 발명에 따른 주파수 합성기를 이용한 신호수신장치는 저잡음증폭기를 통해 입력되는 광대역의 주파수신호와 주파수 합성기로부터 주기적으로 천이되는 주파수를 믹싱하여 다채널에 대한 중간주파수를 생성하도록 구성된다. 그리고, 이 중간주파수는 음성신호로 복조되어 제1 출력단을 통해 출력됨과 더불어 일정 레벨의 중간주파수는 제2 출력단을 통해 그대로 출력되어, 제2 출력단에 결합된 외부장치, 예컨대 디지탈 복조장치로 제공되어 특정 정보로 이용되도록 구성할 수 있다. 여기서, 상기 주파수 합성기는 전압제어발진기로부터 궤환되는 주파수와 DDS를 통해 미세한 스텝으로 천이되는 주파수를 합성하여 PLL모듈로 인가되도록 구성되고, PLL모듈 외부에 결합된 저항값을 조절하여 주파수천이상태에서는 PLL모듈의 주파수변환대역폭을 넓게 설정하여 미세한 스텝으로 주파수 천이가 가능하면서 주파수 천이시간을 단축시킬 수 있도록 구성된다. 또한 주파수천이가 완료된 후에는 PLL모듈의 주파수변환대역폭을 좁게 설정하여 주파수천이된 신호의 잡음을 최소화할 수 있게 된다.The signal receiving apparatus using the frequency synthesizer according to the present invention is configured to generate an intermediate frequency for multiple channels by mixing a wide frequency signal input through a low noise amplifier and a frequency periodically shifted from the frequency synthesizer. The intermediate frequency is demodulated as a voice signal and output through the first output terminal, and the intermediate frequency of a predetermined level is output as it is through the second output terminal and provided to an external device, for example, a digital demodulator, coupled to the second output terminal. It can be configured to be used as specific information. Here, the frequency synthesizer is configured to synthesize the frequency fed back from the voltage-controlled oscillator and the frequency shifted by a fine step through the DDS to be applied to the PLL module. The frequency conversion bandwidth of the module is set wide so that the frequency can be shifted in fine steps and the frequency transition time can be shortened. In addition, after the frequency shift is completed, it is possible to minimize the noise of the frequency shifted signal by narrowing the frequency conversion bandwidth of the PLL module.
Description
본 발명은 광대역 입력주파수에 대해 빠르면서도 미세한 주파수 천이 스텝을 갖도록 된 주파수 합성기와 이를 이용한 신호수신장치에 관한 것이다.The present invention relates to a frequency synthesizer configured to have a fast and fine frequency transition step with respect to a wideband input frequency and a signal receiving device using the same.
주파수 합성기는 입력되는 신호의 주파수대역을 변환하기 위한 것으로, 도1에 도시된 바와 같이 구성된다.The frequency synthesizer is for converting a frequency band of an input signal and is configured as shown in FIG.
도1에 도시된 바와 같이 주파수 합성기는 기준 클럭(REF_CLK)에 동기하여 이후에 설명할 전압제어발진기(23)로부터 궤환 입력되는 주파수의 위상차정보를 출력하는 위상검출기(Phase Lock Loop : 21, 이하 PLL이라 칭함)와, 이 PLL(21)로부터 인가되는 위상차정보에 대응되는 전압정보를 출력하는 루프필터(22) 및, 상기 루프필터(22)로부터 인가되는 전압레벨에 대응되는 주파수를 발생하여 출력단으로 출력함과 더불어 일정 레벨은 상기 PLL(21)로 궤환 입력하도록 된 전압제어발진기(VCO: 23)를 포함하여 구성된다. As shown in FIG. 1, the frequency synthesizer outputs phase difference information of a frequency input from the voltage controlled oscillator 23, which will be described later, in synchronization with the reference clock REF_CLK. And a loop filter 22 for outputting voltage information corresponding to the phase difference information applied from the PLL 21, and a frequency corresponding to the voltage level applied from the loop filter 22 to generate an output terminal. In addition to the output box, a predetermined level includes a voltage controlled oscillator (VCO) 23 which is fed back to the PLL 21.
즉, 상기 주파수 합성기는 그 출력단을 통해 항상 일정 레벨의 주파수를 출력하게 된다.That is, the frequency synthesizer always outputs a predetermined level of frequency through its output terminal.
한편, 최근 광대역에 대한 주파수 합성이 요구되고 있으며, 이에 전압제어발진기(23)로부터 궤환되는 주파수를 분주기(도시되지 않음)를 통해 분주시킨 후 이를 PLL(21)로 입력함으로써, 광대역의 주파수신호에 대한 주파수합성이 가능하도록 된 주파수 합성기가 개발되어 이용되고 있다.On the other hand, recently, the frequency synthesis for the broadband is required, and by dividing the frequency fed back from the voltage controlled oscillator 23 through a divider (not shown) and input it to the PLL (21), a wideband frequency signal A frequency synthesizer has been developed and used to enable frequency synthesis for.
그런데, 주파수 합성기를 구성하는 상기 PLL(21)은 일반적으로 Digital PLL 이 이용되며, 이는 칩형태로 구성되어 양산시 설정된 알고리즘에 따라 고정된 주파수 천이 스텝을 갖게 된다. 따라서, 광대역으로 사용할 경우 위상잡음이 나쁘며, Spurious특성이 좋지 않고, 주파수 천이 속도가 수 ms로 매우 느리다는 단점이 있게 된다. However, the PLL 21 constituting the frequency synthesizer generally uses a digital PLL, which is configured in a chip form and has a fixed frequency shift step according to an algorithm set during mass production. Therefore, there is a disadvantage in that the phase noise is bad when used in a wide band, the spurious characteristics are not good, and the frequency shifting speed is very slow (several ms).
따라서, 광대역의 다채널 신호를 송수신하기 위한 장치에 상기한 주파수 합성기가 채용되는 경우 주파수 간격이 미세한 주파수 간격으로 형성되는 채널의 신호 송수신이 어렵게 되는 문제가 있게 된다. Therefore, when the above-described frequency synthesizer is employed in a device for transmitting and receiving a wide multi-channel signal, there is a problem in that it is difficult to transmit and receive a signal of a channel having a fine frequency interval.
이에 본 발명은 상기한 사정을 감안하여 창출된 것으로, 광대역에 대해 주파수 천이 스텝이 미세하면서 주파수 천이도 고속으로 처리할 수 있도록 된 주파수 합성기를 제공함에 그 기술적 목적이 있다.Accordingly, the present invention has been made in view of the above-described circumstances, and has a technical object of providing a frequency synthesizer capable of processing a frequency transition at a high speed while the frequency shift step is fine for a wide band.
또한, 상기한 주파수 합성기를 적용하여 광대역의 다채널 주파수 신호에 대한 수신처리를 고속으로 제공할 수 있도록 된 신호수신장치를 제공함에 또 다른 기술적 목적이 있다.In addition, there is another technical object to provide a signal receiving apparatus that is capable of providing a high-speed reception processing for a wideband multi-channel frequency signal by applying the frequency synthesizer described above.
상기 목적을 달성하기 위한 본 발명의 제1 관점에 따른 주파수 합성기는 입력되는 전압레벨에 대응되는 주파수를 발생시키는 전압제어발진기와, 상기 전압제어발진기로부터 궤환 입력되는 주파수를 가변 출력하는 주파수변환부, 상기 주파수변환부로부터 인가되는 주파수와 기준주파수를 비교하여 그 위상차 정보를 출력하는 PLL모듈과 이 PLL모듈의 외부에 결합되어 상기 주파수변환부에서 주파수가 천이되는 동안에는 PLL모듈의 주파수변환대역폭을 넓게 설정하고, 주파수가 변환된 후에는 PLL모듈의 주파수변환대역폭을 좁게 설정하기 위한 대역변환부가 구비되는 PLL 및, 상기 PLL로부터 인가되는 신호에 대응되는 전압을 생성하여 상기 전압제어발진기로 제공하되, 상기 주파수변환부에서 주파수가 천이되는 동안에는 주파수변환대역폭을 넓게 설정하고, 주파수가 천이된 후에는 주파수변환대역폭을 좁게 설정하도록 된 루프필터를 포함하여 구성되는 것을 특징으로 한다.A frequency synthesizer according to the first aspect of the present invention for achieving the above object is a voltage-controlled oscillator for generating a frequency corresponding to the input voltage level, a frequency converter for outputting the frequency feedback input from the voltage-controlled oscillator, A PLL module that compares the frequency applied from the frequency converter with a reference frequency and outputs phase difference information, and is coupled to the outside of the PLL module to set a wider frequency conversion bandwidth of the PLL module while the frequency is shifted in the frequency converter. After the frequency is converted, a PLL having a band converter for narrowing the frequency conversion bandwidth of the PLL module and a voltage corresponding to a signal applied from the PLL are generated and provided to the voltage controlled oscillator. Set the frequency conversion bandwidth wide while the frequency is shifted in the converter. And, after the frequency of transition is characterized by being configured to include the loop filter so as to set a narrower frequency bandwidth conversion.
또한 상기 목적을 달성하기 위한 본 발명의 제2 관점에 따른 주파수 합성기를 이용한 신호수신장치는 입력되는 광대역의 주파수신호를 일정 레벨 증폭시키는 저잡음증폭기와, 상기 저잡음증폭기로부터 인가되는 광대역 주파수신호를 하향변환하기 위한 주파수하향변환부, 주기적으로 주파수를 변화시켜 출력하는 주파수 합성기, 상기 주파수하향변환부로부터 인가되는 광대역 주파수신호와 주파수 합성기로부터 인가되는 주파수를 합성하여 특정 입력 주파수에 대한 중간주파수를 생성하는 믹서로 구성되고, 상기 주파수 합성기는 입력되는 전압레벨에 대응되는 주파수를 발생시키는 전압제어발진기와, 상기 전압제어발진기로부터 궤환 입력되는 주파수를 가변 출력하는 주파수변환부, 상기 주파수변환부로부터 인가되는 주파수와 기준주파수를 비교하여 그 위상차정보를 출력하는 PLL모듈과 이 PLL모듈의 외부에 결합되어 상기 주파수변환부에서 주파수가 천이되는 동안에는 PLL 주파수변환대역폭을 넓게 설정하고, 주파수가 변환된 후에는 PLL모듈의 주파수변환대역폭을 좁게 설정하기 위한 대역변환부가 구비되는 PLL 및, 상기 PLL로부터 인가되는 신호에 대응되는 전압을 생성하여 상기 전압제어발진기로 제공하되, 상기 주파수변환부에서 주파수가 천이되는 동안에는 주파수변환대역폭을 넓게 설정하고, 주파수가 천이된 후에는 주파수변환대역폭을 좁게 설정하도록 된 루프필터를 포함하여 구성되는 것을 특징으로 한다.In addition, the signal receiving apparatus using the frequency synthesizer according to the second aspect of the present invention for achieving the above object is a low noise amplifier for a predetermined level amplification of the wideband frequency signal input, and down-converts the wideband frequency signal applied from the low noise amplifier Frequency down converter for converting, frequency synthesizer to periodically change the frequency and output, a mixer for generating an intermediate frequency for a specific input frequency by synthesizing the frequency applied from the wideband frequency signal applied from the frequency down converter and the frequency synthesizer The frequency synthesizer includes: a voltage controlled oscillator for generating a frequency corresponding to an input voltage level, a frequency converter configured to variably output a frequency input from the voltage controlled oscillator, and a frequency applied from the frequency converter; Non-reference frequency In other words, the PLL module that outputs the phase difference information and the PLL module are coupled to the outside of the PLL module, and the PLL frequency conversion bandwidth is set wide while the frequency is shifted in the frequency converter, and after the frequency conversion, the frequency conversion bandwidth of the PLL module is converted. A PLL including a band converter for narrowly setting the voltage and a voltage corresponding to a signal applied from the PLL and providing the voltage to the voltage controlled oscillator, while setting a wider frequency conversion bandwidth while the frequency is shifted in the frequency converter. After the frequency is shifted, a loop filter configured to narrow the frequency conversion bandwidth is characterized.
즉, 상기한 바에 의하면 광대역 입력주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이가 가능하도록 된 주파수 합성기를 제공할 수 있게 된다. 그리고, 상기한 특성을 갖는 주파수 합성기를 이용하여 광대역의 미세한 주파수 스텝을 갖는 다채널 주파수에 대해 고속의 주파수합성을 통한 신호처리를 수행할 수 있도록 된 신호수신장치를 제공하는 것이 가능하게 된다.That is, according to the above, it is possible to provide a frequency synthesizer that enables a frequency shift at a high speed while having a fine frequency shift step with respect to a wideband input frequency. In addition, it is possible to provide a signal receiving apparatus capable of performing signal processing through fast frequency synthesis on a multi-channel frequency having a fine frequency step of a wide band by using the frequency synthesizer having the above characteristics.
이하 본 발명에 따른 실시예를 설명한다.Hereinafter will be described an embodiment according to the present invention.
도2는 본 발명에 따른 주파수 합성기가 채용된 신호수신장치의 내부구성을 기능적으로 분리하여 나타낸 블록구성도이다.Figure 2 is a block diagram showing the functional separation of the internal configuration of the signal receiving apparatus employing the frequency synthesizer according to the present invention.
도2에서 참조번호 51은 입력단으로부터 인가되는 미약한 입력 신호를 일정 레벨로 증폭시키면서 잡음 성분은 최소로 증폭시키는 저잡음증폭기(LNA)이다. 여기서, 상기 저잡음증폭기(51)는 예컨대 20MHz~500MHz의 광대역 주파수신호에 대해 신호증폭을 행하도록 구성된다. 그리고, 도시되지는 않았지만 이 저잡음증폭기(LNA)의 전단에는 리미터다이오드(Limiter Diode)를 결합하여 입력단으로부터 일정 신호레벨 이상의 신호가 인가되는 경우 그 입력을 차단함으로써 저잡음증폭기(51)를 보호하도록 구성하는 것이 바람직할 것이다.In FIG. 2, reference numeral 51 denotes a low noise amplifier (LNA) which amplifies a weak input signal applied from an input terminal to a predetermined level while minimizing a noise component. Here, the low noise amplifier 51 is configured to perform signal amplification on a wideband frequency signal of, for example, 20 MHz to 500 MHz. Although not shown, a limiter diode is connected to the front end of the LNA to block the input when a signal having a predetermined signal level or more is applied from the input, thereby protecting the low noise amplifier 51. It would be desirable.
또한 참조번호 52는 상기 저잡음증폭기(51)로부터 인가되는 입력신호와 주파수 합성기(53)로부터 인가되는 주파수신호를 합성하여 광대역의 주파수신호를 전체적으로 상향변환시키는 제1 믹서이고, 54는 제1 믹서(52)로부터 인가되는 신호에서 일정 대역의 주파수 신호를 필터링하기 위한 제1 필터, 55는 제1 필터(53)로부터 인가되는 신호와 국부발진부(56)로부터 인가되는 제1 주파수를 믹싱하여 중간주파수신호를 생성하는 제2 믹서, 57은 제2 믹서(55)로부터 인가되는 신호에서 기설정된 중간주파수대역의 신호를 필터링하기 위한 제2 필터이다.Reference numeral 52 denotes a first mixer which synthesizes an input signal applied from the low noise amplifier 51 and a frequency signal applied from the frequency synthesizer 53 to up-convert the wideband frequency signal as a whole, and 54 denotes a first mixer ( The first filter for filtering a frequency signal of a predetermined band from the signal applied from 52, 55 is an intermediate frequency signal by mixing the signal applied from the first filter 53 and the first frequency applied from the local oscillator 56 The second mixer 57 for generating a is a second filter for filtering a signal of a predetermined intermediate frequency band from the signal applied from the second mixer 55.
여기서, 상기 제1 필터(54)의 후단에는 상향변환된 광대역 신호에 대해 그 이득을 일정하게 유지하도록 하기 위해 이득보상용 이퀄라이저(도시되지 않음)를 결합하여 구성할 수 있다. In this case, a gain compensation equalizer (not shown) may be coupled to the rear end of the first filter 54 to maintain a constant gain for the upconverted wideband signal.
그리고, 상기 주파수 합성기(53)는 미세한 주파수천이 스텝을 가지면서 빠른 주파수 천이가 가능하도록 구성됨과 더불어 잡음특성이 양호한 주파수를 출력하도록 구성된다. 이 주파수 합성기(53)에 대한 상세한 설명은 후술하기로 한다.In addition, the frequency synthesizer 53 is configured to enable fast frequency shifting while having a fine frequency shifting step, and to output a frequency having a good noise characteristic. Detailed description of this frequency synthesizer 53 will be described later.
또한 도2에서 참조번호 58은 상기 제2 필터(57)로부터 인가되는 특정 주파수에 대한 중간주파수신호를 증폭하여 출력하는 증폭부이고, 59는 상기 증폭부(58)로부터 인가되는 신호를 분배하여 다수, 예컨대 제1 및 제2 출력단으로 각각 출력하는 신호분배부이다. 여기서, 상기 신호분배부(59)는 도3에 도시된 바와 같이 상기 증폭부(58)로부터 인가되는 중간주파수신호를 제1 신호분배기(591)를 통해 일정 비율, 예컨대 50:50으로 분리하여 제1 비율의 중간주파수신호는 제2 출력단으로 출력하고, 제2 비율의 중간주파수신호는 제2 신호분배기(592)로 제공한다. 제2 신호분배기(592)는 제1 신호분배기(591)로부터 입력되는 중간주파수신호를 예컨대 50:50의 비율로 분리하여 FM복조기(593)와 AM복조기(594)로 제공하고, FM복조기(593)와 AM복조기(594)를 통해 중간주파수신호가 음성신호로 복조되어 신호합성부(595) 및 증폭부(596)를 통해 증폭된 후 필터(597)를 통해 제1 출력단으로 음성출력되도록 구성된다. 이때, 상기 제2 출력단에는 외부장치, 예컨대 디지탈 복조기를 결합하여 해당 신호를 이용할 수 있다.In FIG. 2, reference numeral 58 denotes an amplifier for amplifying and outputting an intermediate frequency signal with respect to a specific frequency applied from the second filter 57, and 59 denotes a plurality of signals distributed from the amplifier 58. For example, the signal distribution unit outputs the first and second output terminals, respectively. As shown in FIG. 3, the signal divider 59 separates the intermediate frequency signal applied from the amplifier 58 by a predetermined ratio, for example, 50:50 through the first signal divider 591. The intermediate frequency signal of one ratio is output to the second output terminal, and the intermediate frequency signal of the second ratio is provided to the second signal splitter 592. The second signal splitter 592 separates the intermediate frequency signal input from the first signal splitter 591 into a ratio of 50:50, for example, to provide the FM demodulator 593 and the AM demodulator 594, and the FM demodulator 593. And an AM demodulator 594 to demodulate the intermediate frequency signal into a voice signal, amplify it through the signal synthesizer 595 and the amplifier 596, and then output the voice to the first output terminal through the filter 597. . In this case, a corresponding signal may be used by combining an external device such as a digital demodulator to the second output terminal.
도4는 도2에 도시된 주파수 합성기(53)의 내부구성을 기능적으로 분리하여 나타낸 블록구성도이다.FIG. 4 is a block diagram showing functional separation of the internal structure of the frequency synthesizer 53 shown in FIG.
도4에 도시된 바와 같이 주파수 합성기(53)는 기준 클럭(REF_CLK)에 동기하여 입력 주파수의 위상차정보를 출력하는 PLL모듈(531)과, 이 PLL모듈(531)로부터 인가되는 위상차정보에 대응되는 전압정보를 출력하는 루프필터(532) 및, 상기 루프필터(532)로부터 인가되는 전압레벨에 대응되는 주파수를 발생하여 일정 레벨은 증폭부(534)를 통해 출력단으로 증폭출력하고, 일정 레벨은 주파수변환부(535)를 통해 주파수 천이시켜 상기 PLL모듈(531)로 제공하는 전압제어발진기(533)를 포함하여 구성된다.As shown in FIG. 4, the frequency synthesizer 53 corresponds to a PLL module 531 which outputs phase difference information of an input frequency in synchronization with the reference clock REF_CLK, and corresponds to phase difference information applied from the PLL module 531. A loop filter 532 for outputting voltage information and a frequency corresponding to the voltage level applied from the loop filter 532 are generated and the predetermined level is amplified and output to the output terminal through the amplifier 534, and the predetermined level is frequency. A voltage controlled oscillator 533 is provided to the PLL module 531 by frequency shifting through the converter 535.
여기서, 상기 주파수변환부(535)는 제1 국부발진기(5311)에서 발생되는 주파수를 DDS(Direct Digital Synthesize :5352)로 제공하고, DDS(5352)는 외부로부터 인가되는 데이터에 따라 상기 주파수를 일정 주파수 스텝 단위로 천이시켜 제21 필터(5353)로 제공하며, 제21 필터(5353)는 DDS(5352)로부터 인가되는 주파수신호에서 일정 대역의 주파수신호만을 필터링하여 제21 믹서(5354)로 제공하고, 제21 믹서(5354)는 상기 제21 필터(5353)로부터 인가되는 주파수와 제2 국부발진기(535 5)로부터 인가되는 주파수를 합성하여 제22 필터(5356)로 제공한다. 제22 필터(5356)는 입력되는 주파수신호 중 일정 범위내의 주파수신호만을 필터링하여 제22 믹서(5357)로 제공하고, 제22 믹서(5357)는 제22 필터(5356)로부터 인가되는 주파수와 제3 국부발진기(5358)로부터 인가되는 주파수를 합성하여 제23 필터(5359)를 통해 특정 주파수대역만을 필터링한 후 제23 믹서(53510)로 제공하게 된다. 제23 믹서(53510)는 상기 전압제어발진기(533)로부터 인가되는 궤환 주파수와 상기 제23 필터(5359)로부터 인가되는 주파수를 합성하여 제24 필터(53511)를 통해 원하는 제2 주파수대역만을 필터링한 후 상기 PLL모듈(531)로 입력하도록 구성된다. 여기서, 상기 DDS(5352)는 미세한 주파수 천이 스텝(수 Hz)과 낮은 위상잡음 특성을 갖는 반면 출력주파수가 낮다는 단점을 갖는다. 이에, 본 발명에서는 상술한 바와 같이 제21 믹서(5354)와 제22 믹서(5357)를 통해 DDS(5352)로부터 출력되는 주파수대역을 높이도록 구성하였다.Here, the frequency converter 535 provides a frequency generated by the first local oscillator 531 1 to a direct digital synthesize (535 2 ), and the DDS (535 2 ) is based on data applied from the outside. to shift the frequency to the predetermined frequency step basis and provided to the 21 filter (535 3), 21 filters (535 3) of claim 21 mixer only the frequency signal of constant bandwidth filtering in the frequency signals from DDS (535 2) (535 4) provided, and twenty-first mixer (535 4) to synthesize a frequency applied from the frequency with a second local oscillator (535 5) are applied from the 21 filter (535 3) 22 filter (535 6 To provide. 22 filter (535 6) of the frequency signal input to the filtering only the frequency signal in the range available in claim 22 mixer (535 7), and 22 a mixer (535 7) are applied from the 22 filter (535 6) The frequency and the frequency applied from the third local oscillator 535 8 are synthesized and filtered only a specific frequency band through the twenty-third filter 535 9 , and then provided to the twenty-third mixer 535 10 . 23 mixer (535 10) is a second frequency band desired to synthesize the frequency which is applied from the feedback frequency applied from the voltage controlled oscillator 533, the twenty-third filter (535 9) through the 24th filter (535 11) After filtering only the input to the PLL module 531 is configured. Here, the DDS 535 2 has a fine frequency shift step (several Hz) and low phase noise, but has a low output frequency. Thus, in the present invention, as described above, the frequency band output from the DDS 535 2 is increased through the twenty-first mixer 535 4 and the twenty-second mixer 535 7 .
즉, 상기 전압제어발진기(533)로부터 출력되는 궤환 신호는 주파수변환부(535)에 의해 수 Hz간격으로 주파수 천이되어 PLL모듈(531)의 입력으로 인가된다. 또한, 주파수변환부(535)는 제21 내지 제24 필터(5353,5356,5359,53511)를 통해 잡음 성분이 충분히 제거된 주파수를 PLL모듈(531)로 제공하여 주파수 합성기(53)에서 항상 안정적인 주파수로 출력되게 된다.That is, the feedback signal output from the voltage controlled oscillator 533 is frequency-shifted at intervals of several Hz by the frequency converter 535 and applied to the input of the PLL module 531. In addition, the frequency converter 535 provides the frequency synthesizer 53 by providing the PLL module 531 with a frequency from which noise components are sufficiently removed through the twenty-first through twenty-fourth filters 535 3 , 535 6 , 535 9 , 535 11 . ) Will always output at a stable frequency.
또한, 상기 주파수 합성기(53)는 주파수 천이 시간을 빠르게 할 필요가 있게 된다. 이에 본 발명에서는 PLL모듈(531)과 루프필터(532)를 통해 주파수 천이시간을 빠르게 하면서 주파수 천이가 종료된 상태에서는 해당 주파수의 잡음을 최소화할 수 있도록 구성하였다. In addition, the frequency synthesizer 53 needs to speed up the frequency transition time. Accordingly, in the present invention, the PLL module 531 and the loop filter 532 are configured to minimize the noise of the corresponding frequency in the state where the frequency transition is completed while increasing the frequency transition time.
먼저, 루프필터(532)는 도5에 도시된 바와 같이 PLL모듈(531)과 전압제어발진기(533)간의 경로상에 일단이 결합되면서 그 타단은 접지되도록 캐패시터(C1,C2,C3)가 각각 결합되고, 캐패시터(C2)와 캐패시터(C3) 사이의 신호경로상에는 저항(R)이 결합되어 구성된다. 그리고, 상기 캐패시터(C2)와 접지 사이에는 외부로부터 인가되는 스트로브(STROBE)신호에 동기되는 제1 타이머(T1)와, 이 제1 타이머(T1)로부터 인가되는 신호를 근거로 온/오프되는 제1 스위치(SW1)가 결합되어 구성된다. 이때, 상기 제2 캐패시터(C2)와 접지 사이에는 저항(R1)과 저항(R2)이 병렬 결합되고, 저항(R1)과 저항(R2) 사이에는 제1 스위치(SW1)가 결합되어 제1 스위치(SW1)의 온/오프 상태에 따라 제2 캐패시터(C2)와 결합되는 저항값이 달라지게 된다. 또한, 제1 타이머(T1)와 접지간에는 저항(R3)과 캐패시터(C4)가 병렬로 결합되어 저항(R3)과 캐패시터(C4)에 의해 설정되는 시정수에 따라 주기적으로 제1 스위치(SW1)를 온/오프하기 위한 신호, 예컨대 하이("1") 또는 로우("0")신호를 제공하게 된다. 즉, 제1 스위치(SW1)가 온(ON)상태인 경우에는 캐패시터(C2)와 접지사이에 저항(R1)과 저항(R2)가 병렬로 결합되게 되고, 제1 스위치(SW1)가 오프(OFF)상태인 경우에는 캐패시터(C2)와 접지사이에 저항(R1)이 결합된 형태가 되어 루프필터(532)의 필터링대역을 변경 설정하게 된다.First, as shown in FIG. 5, the capacitors C1, C2, and C3 are respectively connected such that one end of the loop filter 532 is coupled to the path between the PLL module 531 and the voltage controlled oscillator 533 and the other end thereof is grounded. The resistor R is coupled to the signal path between the capacitor C2 and the capacitor C3. In addition, a first timer T1 synchronized with a strobe STROBE signal applied from the outside between the capacitor C2 and the ground, and a first on / off based on a signal applied from the first timer T1. One switch SW1 is coupled. In this case, the resistor R1 and the resistor R2 are coupled in parallel between the second capacitor C2 and the ground, and the first switch SW1 is coupled between the resistor R1 and the resistor R2 to form a first switch. The resistance value coupled to the second capacitor C2 varies according to the on / off state of SW1. In addition, the resistor R3 and the capacitor C4 are coupled in parallel between the first timer T1 and the ground, so that the first switch SW1 is periodically periodically set according to the time constant set by the resistor R3 and the capacitor C4. To provide a signal for turning on / off, for example, a high ("1") or low ("0") signal. That is, when the first switch SW1 is ON, the resistor R1 and the resistor R2 are coupled in parallel between the capacitor C2 and the ground, and the first switch SW1 is turned off ( In the OFF state, the resistor R1 is coupled between the capacitor C2 and the ground to change and set the filtering band of the loop filter 532.
도6은 상기 루프필터(532)의 동작을 설명하기 위한 타이밍도이다. 도6에서 전압제어발진기(VCO : 533)의 빗금친 부분은 주파수 천이 상태를 나타낸 것이다. 루프필터(532)는 외부로부터 인가되는 스트로브(STROBE)신호가 라이징에지인 때, 다시말해 주파수 천이가 시작된 시점에 제1 타이머(T1)가 동작상태로 된다. 제1 타이머(T1)는 저항(R3)과 캐패시터(C4)에 의해 설정되는 시정수에 대응되는 동안 하이레벨("1")신호를 제1 스위치(SW1)로 인가하게 되고, 제1 타이머(T1)로부터 하이레벨("1")신호가 인가되는 동안 제1 스위치(SW1)는 온("ON")상태를 유지하게 된다. 따라서, 제1 스위치(SW1)가 오프("OFF")상태로 되는 동안은 캐패시터(C2)와 접지사이에 저항(R1)만 결합된 상태가 되고, 제1 스위치(SW1)가 온("ON")상태로 되는 동안은 캐패시터(C2)와 접지간에 저항(R1)과 저항(R2)이 병렬로 결합된 상태로 되어 저항값이 낮아지게 된다. 그리고, 이러한 저항값의 변화는 도7에 도시된 바와 같이 루프필터(532)의 필터링 주파수 기울기를 변화시켜 루프필터(532)의 필터링 주파수대역폭이 W1에서 W2로 넓어지게 한다. 즉, 루프필터(532)의 특성상 주파수대역이 넓어지면 주파수천이 시간이 빨라지는 대신 고조파성분에 의한 잡음이 증가하게 되는 바, 주파수 천이가 끝난 다음에는 저항(R1)로 동작하여 필터링되는 주파수대역폭을 좁게 설정하여 주파수 천이 동안에 비해 해당 주파수에 대한 잡음을 감소시킨다. 6 is a timing diagram for describing an operation of the loop filter 532. In FIG. 6, the hatched portion of the voltage controlled oscillator (VCO) 533 shows a frequency transition state. When the strobe STROBE signal applied from the outside is a rising edge, that is, when the frequency transition starts, the loop filter 532 operates the first timer T1. The first timer T1 applies a high level (“1”) signal to the first switch SW1 while corresponding to the time constant set by the resistor R3 and the capacitor C4. The first switch SW1 remains on (“ON”) while the high level (“1”) signal is applied from T1. Therefore, while the first switch SW1 is turned off (“OFF”), only the resistor R1 is coupled between the capacitor C2 and the ground, and the first switch SW1 is turned on (“ON”). During the ") state, the resistor R1 and the resistor R2 are coupled in parallel between the capacitor C2 and the ground, thereby lowering the resistance value. The change in the resistance value changes the slope of the filtering frequency of the loop filter 532 as shown in FIG. 7 so that the filtering frequency bandwidth of the loop filter 532 is widened from W1 to W2. That is, when the frequency band is wider due to the characteristics of the loop filter 532, the frequency transition time is increased, and noise due to harmonic components is increased. After the frequency transition is completed, the frequency band is filtered by operating as a resistor R1. The narrow setting reduces the noise for that frequency as compared to during the frequency transition.
한편, 도5에서 PLL모듈(531)은 도6에 도시된 바와 같이 그 외부에 주파수 천이 대역폭을 변환하기 위한 대역변환수단(5311)이 결합되어 구성된다. 이때, PLL모듈(531)의 주파수 천이 대역폭은 PLL모듈(531) 내에 형성되는 Charge Pump회로에 의해 설정되며, 본 발명에서는 이 Charge Pump회로의 입력저항을 변화시켜 Charge Pump 전류를 변화시킴으로써 주파수대역폭을 변환하도록 구성된다.Meanwhile, as shown in FIG. 6, the PLL module 531 of FIG. 5 is configured by combining band converting means 53 1 1 for converting the frequency shifting bandwidth to the outside thereof. At this time, the frequency transition bandwidth of the PLL module 531 is set by the charge pump circuit formed in the PLL module 531. In the present invention, the frequency bandwidth is changed by changing the input resistance of the charge pump circuit to change the charge pump current. Configured to convert.
상기 대역변환수단(5311)은 PLL모듈(531)내 Charge Pump회로와 접지간에 저항(R4)과 저항(R5)가 병렬결합되면서, 저항(R4)과 저항(R5) 사이에는 소정 제어신호에 따라 온/오프 되는 제2 스위치(SW2)가 결합되어 구성된다. 그리고, 외부로부터 인가되는 스트로브신호(STROBE)에 동기하여 소정 시간을 계수하는 제2 타이머(T2)가 결합되어 구성된다. 이때, 제2 타이머(T2)와 접지간에는 저항(R6)과 캐패시터(C5)가 병렬결합되어 구성되어 그 시정수에 대응되는 시간 주기로 상기 제2 스위치(SW2)를 온/오프 단락하기 위한 신호, 예컨대 하이("1") 또는 로우("0")신호를 상기 제2 스위치(SW2)로 인가하도록 구성된다. 여기서, 상기 제2 타이머(T2)와 제2 스위치(SW2)의 동작에 따른 저항(R4,R5)의 결합관계는 루프필터(532, 도6참조)와 동일하므로 그 상세한 설명은 생략한다. 즉, PLL모듈(531)에 있어서는 주파수 천이가 종료되어 제2 스위치(SW2)가 오프 상태로 됨으로써 대역변환수단(5311)의 저항값이 커지게 되는 경우 주파수 천이 대역폭이 좁아져 주파수의 잡음이 감소하게 되고, 주파수 천이 동안에는 대역변환수단(5311)의 저항값이 작아져 Charge Pump 전류가 많이 흐르게 됨으로써 주파수변환 대역폭이 넓어짐으로써 주파수 천이 시간이 빨라지게 된다.The band converting means 531 1 is coupled to the resistor R4 and the resistor R5 in parallel between the charge pump circuit in the PLL module 531 and the ground, and a predetermined control signal is applied between the resistor R4 and the resistor R5. Accordingly, the second switch SW2 that is turned on / off is combined. The second timer T2 which counts a predetermined time in synchronization with the strobe signal STROBE applied from the outside is combined. In this case, the resistor R6 and the capacitor C5 are configured to be coupled in parallel between the second timer T2 and the ground to turn on / off the second switch SW2 at a time period corresponding to the time constant. For example, a high ("1") or low ("0") signal is configured to apply to the second switch (SW2). Here, since the coupling relationship between the resistors R4 and R5 according to the operation of the second timer T2 and the second switch SW2 is the same as that of the loop filter 532 (see FIG. 6), a detailed description thereof will be omitted. That is, in the PLL module 531, when the frequency shift is completed and the second switch SW2 is turned off, the resistance value of the band converting means 531 1 becomes large. During the frequency shift, the resistance value of the band converting means 531 1 decreases so that a lot of charge pump current flows, thereby widening the frequency conversion bandwidth, thereby speeding up the frequency transition time.
즉, 본 발명에 따른 주파수합성기(53)는 Charge Pump 이득이 Ka이고, 주파수가 천이할 때 Charge Pump 이득이 Ka*, 주파수가 천이할 때 저항 = R1//R2 = 이라 할 때, 표1과 같은 관계가 성립하게 된다.That is, the frequency synthesizer 53 according to the present invention has a charge pump gain of Ka, and a charge pump gain of Ka * when the frequency shifts, and a resistance = R1 // R2 = when the frequency shifts. In this case, the relationship shown in Table 1 is established.
다시말해, 상기 주파수합성기(53)는 주파수천이시간 동안에는 PLL모듈(531)의 Charge Pump 전류가 4배 많아지고 동시에 루프필터(532)에 저항이 감소되어 주파수변환대역폭이 2배가 됨으로써 락 잡는 시간이 2배가 빨라지게 된다. In other words, the frequency synthesizer 53 has four times the charge pump current of the PLL module 531 during the frequency transition time, and at the same time, the resistance of the loop filter 532 is reduced, thereby doubling the frequency conversion bandwidth to lock the time. 2 times faster.
이어 상기한 구성으로 된 장치의 동작을 설명한다.Next, the operation of the device having the above configuration will be described.
먼저, 입력단으로부터 인가되는 예컨대 20MHz ~ 500MHz의 광대역 신호는 저잡음증폭기(51)를 통해 해당 신호가 소정 레벨 증폭되어 제1 믹서(52)로 인가된다. 제1 믹서(52)는 저잡음증폭기(51)로부터 인가되는 신호를 주파수 합성기(53)로부터 인가되는 신호와 합성하여 주파수상향변환을 수행한 후, 제1 필터(54)를 통해 제2 믹서(55)로 제공한다. 제2 믹서(55)는 제1 필터(54)로부터 인가되는 상향변환된 신호와 국부발진부(56)로부터 인가되는 신호를 합성하여 제2 필터(57)를 통해 특정 대역의 중간주파수신호를 필터링하고, 이 중간주파수 신호를 증폭부(58)를 통해 소정 레벨 증폭시킨 후 신호분배부(59)를 통해 음성신호 또는 중간주파수신호로 출력하게 된다.First, a 20 MHz to 500 MHz wideband signal applied from an input terminal is amplified by a predetermined level through the low noise amplifier 51 and applied to the first mixer 52. The first mixer 52 synthesizes the signal applied from the low noise amplifier 51 with the signal applied from the frequency synthesizer 53 to perform frequency up-conversion, and then the second mixer 55 through the first filter 54. To provide. The second mixer 55 synthesizes the up-converted signal applied from the first filter 54 and the signal applied from the local oscillator 56 to filter the intermediate frequency signal of a specific band through the second filter 57. Then, the intermediate frequency signal is amplified by a predetermined level through the amplifying unit 58, and then output as a voice signal or an intermediate frequency signal through the signal distribution unit 59.
이때, 상기 주파수 합성기(53)는 DDS(5352)를 통해 미세한 간격으로 주파수천이되어 출력되고, 제21 믹서(5354) 및 제22 믹서(5356)를 통해 주파수대역을 높인 후, 이를 다시 전압제어발진기(533)의 출력주파수와 합성하여 PLL모듈(531)로 입력하게 된다. 이때, 상기 제23 믹서(56510)를 통해 전압제어발진기(533)로부터 PLL모듈(531)로 궤환입력되는 주파수를 낮춤으로써 주파수 합성기(53)의 전체적인 위상잡음을 감소시키게 된다.In this case, the frequency synthesizer 53 is frequency shifted at minute intervals through the DDS 535 2 , and is outputted. The frequency synthesizer 53 increases the frequency band through the twenty-first mixer 535 4 and the twenty-second mixer 535 6 , and then again. The output frequency of the voltage controlled oscillator 533 is combined with the PLL module 531. At this time, the overall phase noise of the frequency synthesizer 53 is reduced by lowering the frequency fed back from the voltage controlled oscillator 533 to the PLL module 531 through the twenty-third mixer 5565 10 .
또한, 상기 주파수 합성기(53)는 주파수 천이가 발생되는 동안은 상기 PLL모듈(531)의 외부에 결합되는 저항값을 조정하여 주파수변환대역폭을 넓게 설정하여 주파수 천이 시간을 단축시키도록 하고, 주파수 천이가 종료된 상태에서는 주파수 변환 대역폭을 좁게 설정하여 주파수의 잡음 성분이 감소되도록 한다. In addition, the frequency synthesizer 53 adjusts the resistance value coupled to the outside of the PLL module 531 while the frequency shift is generated to shorten the frequency transition time by setting the frequency conversion bandwidth to be wider. In the terminated state, the frequency conversion bandwidth is set narrow so that the noise component of the frequency is reduced.
또한, 상기 PLL모듈(531)로부터 출력되는 신호는 루프필터(532)를 통해 전압제어발진기(533)로 인가되는데, 상기 루프필터(532)도 저항값을 조정하여 주파수천이 상태에서는 필터링 주파수변환대역폭을 넓게 설정하여 주파수 천이 시간이 빨라지도록 하고, 주파수 천이가 종료된 상태에서는 필터링 주파수변환대역폭을 좁게 설정하여 주파수의 잡음성분이 감소되도록 한다.In addition, the signal output from the PLL module 531 is applied to the voltage controlled oscillator 533 through the loop filter 532. The loop filter 532 also adjusts the resistance value so that the filtering frequency conversion bandwidth in the frequency transition state. Set a wider to make the frequency transition time faster, and when the frequency transition is completed, narrow the filtering frequency conversion bandwidth to reduce the noise component of the frequency.
즉, 상기 실시예에 의하면 전압제어발진기에서 궤환되는 주파수를 DDS를 통해 미세하게 주파수를 천이되는 주파수와 합성하여 PLL모듈로 제공하고, PLL모듈과 루프필터를 통해 주파수 천이 동안의 주파수대역을 변화시킴으로써, 광대역 주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이를 수행할 수 있도록 된 주파수 합성기를 제공할 수 있게 된다.That is, according to the above embodiment, the frequency fed back from the voltage controlled oscillator is synthesized with the frequency shifted finely through the DDS and provided to the PLL module, and the frequency band changed during the frequency transition through the PLL module and the loop filter. In addition, it is possible to provide a frequency synthesizer capable of performing a frequency shift at a high speed while having a fine frequency shift step for a wideband frequency.
또한, 상기한 주파수 합성기를 이용하여 광대역의 미세한 주파수 스텝을 갖는 다채널에 대해 빠른 주파수합성을 통한 신호 송수신처리를 수행할 수 있도록 된 신호수신장치를 제공하는 것이 가능하게 된다.In addition, it is possible to provide a signal receiving apparatus capable of performing signal transmission / reception processing through fast frequency synthesis for a multi-channel having a wide frequency fine step using the frequency synthesizer described above.
한편, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 다양하게 변형 실시하는 것이 가능하다.In addition, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the technical spirit of the present invention.
예컨대, 상기 실시예에 있어서는 주파수합성기를 이용한 다채널 신호수신장치에 대해 예시하였으나, 입력되는 신호를 다채널 신호로 출력하기 위한 신호송신장치에도 적용하여 실시할 수 있다. For example, in the above embodiment, a multi-channel signal receiving apparatus using a frequency synthesizer is illustrated, but the present invention can also be applied to a signal transmitting apparatus for outputting an input signal as a multi-channel signal.
이상 설명한 바와 같이 본 발명에 의하면, 광대역 입력주파수에 대해 미세한 주파수 천이 스텝을 가지면서 고속으로 주파수 천이가 가능하도록 된 주파수 합성기를 제공할 수 있게 된다. 그리고, 상기한 특성을 갖는 주파수 합성기를 이용하여 대역의 미세한 주파수 스텝을 갖는 다채널 주파수에 대해 고속의 주파수합성을 통한 신호 수신처리를 수행할 수 있도록 된 신호수신장치를 제공하는 것이 가능하게 된다.As described above, according to the present invention, it is possible to provide a frequency synthesizer which enables a frequency shift at a high speed while having a fine frequency shift step with respect to a wideband input frequency. In addition, it is possible to provide a signal receiving apparatus capable of performing a signal receiving process through fast frequency synthesis on a multi-channel frequency having minute frequency steps of a band by using the frequency synthesizer having the above characteristics.
도1은 종래 주파수 합성기의 내부구성을 도시한 도면.1 is a diagram showing the internal configuration of a conventional frequency synthesizer.
도2는 본 발명에 따른 주파수 합성기가 적용된 신호수신장치의 내부 구성을 도시한 기능블록도.Figure 2 is a functional block diagram showing the internal configuration of a signal receiving apparatus to which the frequency synthesizer according to the present invention is applied.
도3은 도2에 도시된 신호분배부(59)의 내부구성을 도시한 기능블록도.FIG. 3 is a functional block diagram showing an internal configuration of the signal distribution unit 59 shown in FIG.
도4는 도2에 도시된 주파수 합성기(53)의 내부구성을 도시한 기능블록도.4 is a functional block diagram showing an internal configuration of the frequency synthesizer 53 shown in FIG.
도5는 도4에 도시된 PLL모듈(531)과 루프필터(532)의 상세구성을 도시한 도면.FIG. 5 is a diagram showing the detailed configuration of the PLL module 531 and the loop filter 532 shown in FIG.
도6은 도5에 도시된 루프필터(532)의 동작을 설명하기 위한 타이밍도.FIG. 6 is a timing diagram for explaining the operation of the loop filter 532 shown in FIG.
도7은 도6에 도시된 루프필터(532)의 저항 변화에 따른 주파수변환대역폭 상태를 도시한 도면.FIG. 7 is a diagram illustrating a frequency conversion bandwidth state according to a change in resistance of the loop filter 532 shown in FIG.
******* 도면의 주요부분에 대한 간단한 설명 ************** Brief description of the main parts of the drawing *******
51 : 저잡음증폭기(LNA), 52 : 제1 믹서,51: low noise amplifier (LNA), 52: first mixer,
53 : 주파수합성기, 54 : 제1 필터,53: frequency synthesizer, 54: first filter,
55 : 제2 믹서, 56 :국부발진부,55: second mixer, 56: local oscillation unit,
57 : 제2 필터, 58 : 증폭부,57: second filter, 58: amplifying unit,
59 : 신호분배부,59: signal distribution,
531 : PLL모듈, 532 : 루프 필터,531: PLL module, 532: loop filter,
533 : 전압제어발진기(VCO), 534 : 증폭기,533: voltage controlled oscillator (VCO), 534: amplifier,
535 : 주파수변환부.535: frequency converter.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086483A KR20050053366A (en) | 2003-12-01 | 2003-12-01 | Frequency combiner and signal receiver using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086483A KR20050053366A (en) | 2003-12-01 | 2003-12-01 | Frequency combiner and signal receiver using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050053366A true KR20050053366A (en) | 2005-06-08 |
Family
ID=37249046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030086483A KR20050053366A (en) | 2003-12-01 | 2003-12-01 | Frequency combiner and signal receiver using the same |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050053366A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864705B1 (en) * | 2007-01-17 | 2008-10-23 | (주)하모닉스 | Apparatus and method for synthesizing broad band frequency of multi band and multi mode |
| KR101437404B1 (en) * | 2013-02-21 | 2014-09-15 | 주식회사 한화 | Apparatus and Method for frequency synthesizer |
-
2003
- 2003-12-01 KR KR1020030086483A patent/KR20050053366A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100864705B1 (en) * | 2007-01-17 | 2008-10-23 | (주)하모닉스 | Apparatus and method for synthesizing broad band frequency of multi band and multi mode |
| KR101437404B1 (en) * | 2013-02-21 | 2014-09-15 | 주식회사 한화 | Apparatus and Method for frequency synthesizer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE60033114T2 (en) | Multiband mobile unit | |
| KR101274358B1 (en) | Low rate, direct conversion fsk radio-frequency signal receiver | |
| US20040198297A1 (en) | Quadrature signal generator with feedback type frequency doubler | |
| US8374283B2 (en) | Local oscillator with injection pulling suppression and spurious products filtering | |
| US20040116096A1 (en) | Radio frequency receiver architecture with tracking image-reject polyphase filtering | |
| US7521974B2 (en) | Translational phase locked loop using a quantized interpolated edge timed synthesizer | |
| JPS60134633A (en) | Controller for double conversion tuner | |
| JP2004534454A (en) | Low leakage local oscillator system | |
| US6124766A (en) | Frequency converter circuit for cable modem tuner | |
| US6825729B2 (en) | Frequency synthesizer with sigma-delta modulation | |
| US7551906B2 (en) | AM/FM radio receiver and local oscillator circuit used therein | |
| JPS5997233A (en) | Direct mixing synchronous receiver | |
| GB2350948A (en) | Frequency changer and digital tuner | |
| US7076217B1 (en) | Integrated radio transceiver | |
| JP2001044872A (en) | Semiconductor integrated circuit for processing reception signal | |
| US8880005B2 (en) | Transceiver with cascaded phase-locked loops | |
| KR20050053366A (en) | Frequency combiner and signal receiver using the same | |
| US4095190A (en) | Tuning system | |
| KR200346379Y1 (en) | Frequency combiner | |
| JPH11289268A (en) | Double conversion tuner | |
| JP3384455B2 (en) | Time division multiplex receiver | |
| KR20000038360A (en) | Method for controlling multiple phase voltages and structure of frequency mixer using the same | |
| JP3441049B2 (en) | High frequency module | |
| JP2000261318A (en) | Synthesizer and reference signal generation circuit | |
| KR20010091693A (en) | Direct conversion receiver minimizing local oscillator leakage and method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |