KR20050052196A - Apparatus for driving plasma display panel comprising protection circuit - Google Patents
Apparatus for driving plasma display panel comprising protection circuit Download PDFInfo
- Publication number
- KR20050052196A KR20050052196A KR1020030086060A KR20030086060A KR20050052196A KR 20050052196 A KR20050052196 A KR 20050052196A KR 1020030086060 A KR1020030086060 A KR 1020030086060A KR 20030086060 A KR20030086060 A KR 20030086060A KR 20050052196 A KR20050052196 A KR 20050052196A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage pulse
- driving
- switch
- driving voltage
- electrode lines
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/025—Reduction of instantaneous peaks of current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
- H01J11/20—Constructional details
- H01J11/22—Electrodes, e.g. special shape, material or configuration
- H01J11/32—Disposition of the electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
본 발명에 따른 보호회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치는, 뒤쪽 기판의 앞면에 서로 평행하게 정열된 어드레스 전극 라인들; 및 앞쪽 기판의 뒷면에서 상기 어드레스 전극 라인들과 직교하게 정열된 Y 전극 라인들과 X 전극 라인들을 포함한 플라즈마 디스플레이 패널에 대하여, 상기 Y, X 및 어드레스 전극 라인들 중 어느 한 전극 라인들에 인가되는 구동 전압 펄스의 하강 시점에서 상기 방전셀들에 남아있는 전하들을 소집하여 구동 전압 펄스의 상승 시점에서 소집된 전하들을 인가하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 구동 전압 펄스의 전압원에 연결되어 상기 전극 라인들에 접속되는 제3 스위치(SW3)와; 접지전위에 연결되어 상기 전극 라인들에 접속되는 제4 스위치(SW4)와; 상기 전하들의 충방전을 위한 커패시터(Cs)와, 상기 커패시터와의 공진 인덕턴스를 가진 코일(L)과; 상기 커패시터와 상기 코일과의 사이에서, 상기 커패시터측에 애노드가 결합되고 상기 코일측에 캐소드가 결합되는 제1 다이오드(D1)와 제1 스위치(SW1); 및 상기 커패시터측에 캐소드 결합되고 상기 코일측에 애노드가 결합되는 제2 다이오드(D2)와 제2 스위치(SW2)가 서로 병렬로 결합된 에너지 재생 스위칭부와; 상기 제1 스위치(SW1) 또는 상기 제2 스위치(SW2)를 구성하는 전계효과트랜지스터(FET) 소자가 파손되어 단락되었을 때, 상기 구동 전압 펄스의 전압원으로부터 과전류가 흘러나감에 의한 전압강하가 감지됨으로써 상기 제1 스위치(SW1) 또는 상기 제2 스위치(SW2)의 파손 여부를 파악하는 보호 회로를 구비하는 것을 특징으로 한다.A driving device of a plasma display panel including a protection circuit according to the present invention includes: address electrode lines arranged parallel to each other on a front surface of a rear substrate; And at least one of the Y, X, and address electrode lines with respect to the plasma display panel including Y electrode lines and X electrode lines arranged at right angles to the address electrode lines on the rear surface of the front substrate. A driving device of a plasma display panel which collects charges remaining in the discharge cells at a falling point of a driving voltage pulse and applies the collected charges at a rising point of a driving voltage pulse, wherein the driving device is connected to a voltage source of the driving voltage pulse. A third switch SW3 connected to the electrode lines; A fourth switch SW4 connected to the ground potential and connected to the electrode lines; A capacitor (Cs) for charging and discharging the charges, and a coil (L) having a resonance inductance with the capacitor; A first diode (D1) and a first switch (SW1) having an anode coupled to the capacitor side and a cathode coupled to the coil side between the capacitor and the coil; And an energy regeneration switching unit in which a second diode (D2) and a second switch (SW2) having a cathode coupled to the capacitor side and an anode coupled to the coil side are coupled in parallel with each other; When the field effect transistor (FET) element constituting the first switch SW1 or the second switch SW2 is damaged and short-circuited, a voltage drop is detected by an overcurrent flowing from the voltage source of the driving voltage pulse. And a protection circuit for identifying whether the first switch SW1 or the second switch SW2 is damaged.
Description
본 발명은, 플라즈마 디스플레이 패널의 구동 장치에 관한 것으로서, 보다 상세하게는 에너지 재생 회로를 보호하기 위한 회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a driving device of a plasma display panel, and more particularly to a driving device of a plasma display panel including a circuit for protecting an energy regeneration circuit.
도 1은 일반적인 3-전극형 플라즈마 디스플레이 패널(1)의 구성을 보여준다.1 shows a configuration of a typical three-electrode plasma display panel 1.
도 1을 참조하면, 일반적인 3-전극형 플라즈마 디스플레이 패널(1)의 앞면 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., A Gm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ...Yn), X 전극 라인들(X 1, ...Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.Referring to FIG. 1, between the front and rear glass substrates 10 and 13 of a typical three-electrode plasma display panel 1, the address electrode lines A R1 , A G1 ,..., A Gm , A Bm ), dielectric layers 11 and 15, Y electrode lines (Y 1 , ... Y n ), X electrode lines (X 1 , ... X n ), fluorescent layer 16, partition wall 17 ) And a magnesium monoxide (MgO) layer 12 as a protective layer.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞면에 일정한 패턴으로 형성된다. 하부 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞에서 전면(全面) 형성된다. 하부 유전층(15)의 앞면에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 방전-셀의 방전 영역을 구획하고 각 방전-셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은 격벽(17)들 사이에 형성된다.The address electrode lines A R1 , A G1 ,..., A Gm , A Bm are formed in a predetermined pattern on the front surface of the rear glass substrate 13. The lower dielectric layer 15 is entirely formed in front of the address electrode lines A R1 , A G1 ,..., A Gm , and A Bm . The barrier ribs 17 are formed on the front surface of the lower dielectric layer 15 in a direction parallel to the address electrode lines A R1 , A G1 ,..., A Gm and A Bm . These partitions 17 function to partition the discharge area of each discharge-cell and to prevent optical cross talk between each discharge-cell. The fluorescent layer 16 is formed between the partition walls 17.
X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒷면에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전-셀을 규정한다. 상부 유전층(11)은 X 전극 라인들(X1, ...Xn)과 Y 전극 라인들(Y1, ...Yn)의 뒤에서 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 일산화마그네슘(MgO)층(12)은 상부 유전층(11)의 뒷면에 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 , ... X n and the Y electrode lines Y 1 , ... Y n are address electrode lines A R1 , A G1 , ..., A Gm , A Bm It is formed in a predetermined pattern on the back of the front glass substrate 10 so as to be orthogonal. Each intersection defines a corresponding discharge-cell. The upper dielectric layer 11 is formed behind the X electrode lines X 1 , ... X n and the Y electrode lines Y 1 , ... Y n . A magnesium monoxide (MgO) layer 12 for protecting the panel 1 from the strong electric field is formed on the backside of the upper dielectric layer 11. The plasma forming gas is sealed in the discharge space 14.
도 2는 도 1의 패널에 인가되는 구동 신호들을 보여준다. FIG. 2 shows driving signals applied to the panel of FIG. 1.
도 2에서 참조부호 SA는 각 어드레스 전극 라인(도 1의 AR1, AG1, ..., AGm, ABm)에 인가되는 구동 신호를, SX는 X 전극 라인들(도 1의 X1, ...X n)에 인가되는 구동 신호를, 그리고 SY1, ..., SYn은 각 Y 전극 라인(도 1의 Y1, ...Y n)에 인가되는 구동 신호를 가리킨다. 도 2를 참조하면, 단위 서브-필드(SF1)에서의 어드레스 주기(A1)는 리셋 주기(A11, A12, A13)와 주 어드레스 주기(A14)로 구분된다.In FIG. 2, reference numeral S A denotes a drive signal applied to each address electrode line (A R1 , A G1 ,..., A Gm , A Bm of FIG. 1), and S X denotes X electrode lines (FIG. 1). X 1 , ... X n ) driving signals applied to each other, and S Y1 , ..., S Yn represents driving signals applied to each Y electrode line (Y 1 , ... Y n in FIG. 1). Point. Referring to FIG. 2, the address period A1 in the unit sub-field SF1 is divided into a reset period A11, A12, A13 and a main address period A14.
디스플레이 방전 주기(S1)에서는, 모든 Y 전극 라인들(Y1, ...Yn)과 X 전극 라인들(X1, ...Xn)에 정극성 전압 VXB보다 높은 전압 VS의 공통 펄스가 교호하게 인가되어, 상응하는 어드레스 주기(A1)에서 벽전하들이 형성된 방전-셀들에서 디스플레이 방전을 일으킨다. 이 디스플레이 방전 주기(S1)에서 최종 펄스가 X 전극 라인들(X1, ...Xn)에 인가되는 경우, 선택되어 표시된 방전-셀들의 X 전극 주위에는 전자들이, 그리고 Y 전극 주위에는 양전하들이 형성된다. 이에 따라 제1 리셋 주기(A11)에서는, X 전극 라인들(X1, ...Xn)에 정극성 전압 VXB보다 낮은 전압 VRX가 인가되어, 벽전하들을 일차적으로 소거시키는 방전이 수행된다. 또한, 제2 리셋 주기(A12)에서는, 모든 Y 전극 라인들(Y1, ...Yn)에 전압 VS의 세폭 펄스가 인가되어, 남아있는 벽전하들을 이차적으로 소거시키는 방전이 수행된다. 그리고, 제3 리셋 주기(A13)에서는, X 전극 라인들(X1, ...Xn)에 전압 VRX가 다시 인가되어, 벽전하들을 최종적으로 소거시키는 방전이 수행된다. 이에 따라 방전 공간 내에는 모든 벽전하들이 소거될 수 있고 공간 전하들이 균일하게 분포될 수 있다.In the display discharge period S1, all of the Y electrode lines Y 1 , ... Y n and the X electrode lines X 1 , ... X n have a voltage V S higher than the positive voltage V XB . A common pulse is applied alternately, causing display discharge in the discharge-cells in which wall charges are formed in the corresponding address period A1. In this display discharge period S1, when the final pulse is applied to the X electrode lines X 1 , ... X n , electrons are around the X electrode of the selected and displayed discharge-cells, and a positive charge is around the Y electrode. Are formed. Accordingly, in the first reset period A11, a voltage V RX lower than the positive voltage V XB is applied to the X electrode lines X 1 ,... X n to perform a discharge for first erasing wall charges. do. Further, in the second reset period A12, a narrow pulse of voltage V S is applied to all of the Y electrode lines Y 1 ,... Y n to perform a discharge for secondly erasing the remaining wall charges. . In the third reset period A13, the voltage V RX is applied again to the X electrode lines X 1 ,... X n to perform discharge for finally erasing wall charges. Accordingly, all the wall charges can be erased and the space charges can be uniformly distributed in the discharge space.
주 어드레스 주기(A14)에서는, 어드레스 전극 라인들(3AR1, AG1, ..., AGm , ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ...Yn )에 상응하는 주사 펄스가 순차적으로 인가된다. 각 어드레스 전극 라인(AR1, AG1, ..., A Gm, ABm)에 인가되는 표시 데이터 신호는 방전-셀을 선택할 경우에 정극성 전압 Va가, 그렇지 않을 경우에 접지 전압인 0 [V]가 인가된다. 각 Y 전극 라인(Y1, ...Yn)에는, 주사되지 않는 시간에 바이어스 전압 VYB가 인가되며, 주사되는 시간에 0 [V]가 인가된다. 이에 따라 0 [V]의 주사 펄스가 인가되는 동안에 전압 Va의 표시 데이터 신호가 인가되면 상응하는 방전-셀에서 어드레스 방전에 의하여 벽전하들이 형성되며, 그렇지 않은 방전-셀에서는 벽전하들이 형성되지 않는다. 여기서, 보다 정확하고 효율적인 어드레스 방전을 위하여, X 전극 라인들(X1, ...Xn)에 전압 V S보다 낮고 VYB보다 높은 전압 VXB가 인가된다.In the main address period A14, a display data signal is applied to the address electrode lines 3A R1 , A G1 , ..., A Gm , A Bm and at the same time, each Y electrode line Y 1 , ... Y n Are sequentially applied. The display data signal applied to each of the address electrode lines A R1 , A G1 , ..., A Gm , A Bm has a positive polarity Va when the discharge-cell is selected, and a ground voltage of 0 [otherwise. V] is applied. To each Y electrode line Y 1 ,... Y n , a bias voltage V YB is applied at the time when it is not scanned, and 0 [V] is applied at the time when it is scanned. Accordingly, when the display data signal of voltage Va is applied while the scan pulse of 0 [V] is applied, wall charges are formed by the address discharge in the corresponding discharge cell, and wall charges are not formed in the discharge cell. . Here, for more accurate and efficient address discharge, the voltage V XB which is lower than the voltage V S and higher than V YB is applied to the X electrode lines X 1 ,... X n .
도 3은 도 2의 구동 신호들을 발생시키는 플라즈마 디스플레이 패널의 구동 장치를 보여준다.3 illustrates a driving apparatus of a plasma display panel generating the driving signals of FIG. 2.
도 3을 참조하면, 구동 장치는 제어부(2), 어드레스 구동부(3), X-공통 구동부(4), Y-공통 구동부(5) 및 주사 구동부(6)를 포함한다. 제어부(2)는 외부로부터의 영상 신호에 따라 구동 제어 신호들(SCA, SCY, SCX)을 발생시킨다. 어드레스 구동부(3)는, 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 어드레스 신호(SCA)를 처리하여 표시 데이터 신호(도 2의 SA)를 발생시키고, 발생된 표시 데이터 신호(SA)를 어드레스 전극 라인들(AR1, AG1, ..., AGm , ABm)에 인가한다. X-공통 구동부(4)는 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 X 구동 제어 신호(SCX)를 처리하여 X 전극 라인들(X1, ...Xn)에 인가한다.Referring to FIG. 3, the driving device includes a control unit 2, an address driver 3, an X-common driver 4, a Y-common driver 5, and a scan driver 6. The controller 2 generates driving control signals S CA , S CY , and S CX according to an image signal from the outside. The address driver 3 processes the address signal S CA among the drive control signals S CA , S CY , and S CX from the controller 2 to generate a display data signal S A in FIG. 2. The generated display data signal S A is applied to the address electrode lines A R1 , A G1 , ..., A Gm and A Bm . The X-common driving unit 4 processes the X driving control signal S CX among the driving control signals S CA , S CY , S CX from the control unit 2 to form the X electrode lines X 1 ,. .X n ).
Y-공통 구동부(5) 및 주사 구동부(6)는 제어부(2)로부터의 구동 제어 신호들(SCA, SCY, SCX)중에서 Y 구동 제어 신호(SCY)를 처리하여 Y 전극 라인들(Y1, ...Yn)에 인가한다. 주사 구동부(6)는 어드레스 주기(도 2의 A1)에만 그 구동 신호를 출력하고, Y-공통 구동부(5)는 디스플레이 방전 주기(S1)에만 그 구동 신호를 출력한다.The Y-common driver 5 and the scan driver 6 process the Y drive control signal S CY among the drive control signals S CA , S CY , S CX from the control unit 2 to Y electrode lines. Applies to (Y 1 , ... Y n ). The scan driver 6 outputs the drive signal only in the address period (A1 in Fig. 2), and the Y-common driver 5 outputs the drive signal only in the display discharge period S1.
한편, 구동 전력의 소비량이 높은 플라즈마 디스플레이 패널의 구동 장치에는 에너지 재생 회로가 필수적으로 구비되어야 한다. 이와 같은 에너지 재생 회로는 Y-공통 구동부(5) 및 X-공통 구동부(4)에 구비된다. 즉, Y-공통 구동부(5) 및 X-공통 구동부(4)는, 디스플레이 방전 주기(도 2의 S1)에 있어서, 전압 VS의 디스플레이 방전용 펄스가 X 전극 라인들(X1, ...Xn) 및 Y 전극 라인들(Y1, ...Y n)에 주기적으로 인가될 때에, 현재 펄스 주기에서 표시되는 방전-셀들에 불필요한 전력을 회수하여 다음 펄스 주기에서 표시될 방전-셀들에 인가한다.Meanwhile, an energy regeneration circuit must be provided in a driving device of the plasma display panel with high driving power consumption. Such an energy regeneration circuit is provided in the Y-common driver 5 and the X-common driver 4. That is, in the Y-common driver 5 and the X-common driver 4, in the display discharge period (S1 of FIG. 2), the pulses for the display discharge of the voltage V S are X electrode lines (X 1 ,. When applied to the .X n ) and Y electrode lines Y 1 , ... Y n periodically, the discharge-cells to be displayed in the next pulse period by recovering unnecessary power to the discharge-cells displayed in the current pulse period. To apply.
도 4를 참조하면, 도 3의 장치의 Y-공통 구동부(5)에는, 충방전 커패시터(CSY), 4 개의 스위칭 소자들(SW1, ..., SW4), 동조 코일(L) 및 전류 제어 다이오드 등을 포함한다.Referring to FIG. 4, the Y-common driver 5 of the apparatus of FIG. 3 includes a charge / discharge capacitor C SY , four switching elements SW1,..., SW4, a tuning coil L and a current. Control diodes and the like.
디스플레이 방전 주기에서 Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전 전압(VSY)이 인가되기 직전에는 제1 스위칭 소자(SW1)가 온(ON)되어 충방전 커패시터(CSY)에 수집되었던 전하들이 동조 코일(L) 및 주사 구동부(6)를 통하여 Y 전극 라인들(Y1, ...Yn)에 인가된다. 또한, 커패시터(CSY)로부터의 인가되는 전압이 최고치가 될 때 제3 스위치(SW3)를 온 시켜서 Y 전극 전압을 디스플레이 방전 전압(VSY)까지 상승시키면 유지방전현상이 Y-X 전극간에 일어난다. 그리고, 제1 스위치(SW1) 및 제3 스위치(SW3)가 오프(OFF)되는 시점 즉, 디스플레이 방전 전압(VSY)의 인가가 종료되는 시점에서는, 제2 스위칭 소자(SW1)가 온(ON)되어, 플라즈마 디스플레이 패널(1)의 각 방전셀(CP1, CP2, ..., CPn-1, C Pn)에 불필요하게 남아있는 전하들이 수집된다. 그리고, 전극 전압이 최저치가 될 때 제4 스위칭 소자(SW4)를 닫아 전극 전압을 0V로 내린다. 제4 스위칭 소자(SW4)는, Y 전극 라인들(Y1, ...Yn)에 디스플레이 방전 전압이 인가되는 동안에 오프(OFF)되고, X 전극 라인들(X1, ...Xn)에 디스플레이 방전 전압이 인가되는 동안에 온(ON)된다.Just before the display discharge voltage V SY is applied to the Y electrode lines Y 1 , ... Y n in the display discharge period, the first switching element SW1 is turned on to charge / discharge capacitor C SY. The electric charges collected at the C) are applied to the Y electrode lines Y 1 ,... Y n through the tuning coil L and the scan driver 6. In addition, when the voltage applied from the capacitor C SY reaches the maximum value, when the third switch SW3 is turned on to raise the Y electrode voltage to the display discharge voltage V SY , the sustain discharge phenomenon occurs between the YX electrodes. The second switching element SW1 is turned ON when the first switch SW1 and the third switch SW3 are turned OFF, that is, when the application of the display discharge voltage V SY is terminated. Charges remaining unnecessarily in each of the discharge cells C P1 , C P2, ..., C Pn-1 , C Pn of the plasma display panel 1 are collected. When the electrode voltage reaches the minimum value, the fourth switching device SW4 is closed to lower the electrode voltage to 0V. The fourth switching element SW4 is turned off while the display discharge voltage is applied to the Y electrode lines Y 1 , ... Y n , and the X electrode lines X 1 , ... X n. ON while the display discharge voltage is applied.
한편, X-공통 구동부(4)에도, 충방전 커패시터, 4 개의 스위칭 소자들, 동조 코일 및 전류 제어 다이오드 등이 도 4와 대칭적인 회로 구조를 가지고 배치되어, Y-X 전극간의 방전유지가 이루어지도록 되어 있다. 도 5에 도시된 바와 같이, X-공통 구동부(4)는, Y-공통 구동부(5)와 마찬가지로, 충방전 커패시터(CSX), 4 개의 스위칭 소자들(SW5, ..., SW8), 동조 코일(L) 및 전류 제어 다이오드 등을 포함한다.On the other hand, in the X-common drive unit 4, charge and discharge capacitors, four switching elements, a tuning coil, a current control diode, and the like are arranged in a symmetrical circuit structure as shown in FIG. 4 to maintain discharge between the YX electrodes. have. As shown in FIG. 5, the X-common driver 4, like the Y-common driver 5, has a charge / discharge capacitor C SX , four switching elements SW5,. A tuning coil L, a current control diode, and the like.
그런데, 상기 X-공통 구동부(4)와 Y-공통 구동부(5)에 포함되어 있는 에너지 재생 회로의 스위칭 소자들에 있어서, 구동 회로의 용량이 대용량화됨에 따라 에너지 재생 회로의 스위칭 소자가 파손되어 단락된 경우에도 검출되지 않은 채, 불량 상태의 플라즈마 디스플레이 장치가 그대로 판매되는 경우가 발생할 가능성이 높아졌다. 따라서, 에너지 재생 회로의 스위칭 소자의 동작이 정상적인지 여부를 판정하여 전원을 조절하는 보호 회로의 필요성이 증대되었다.However, in the switching elements of the energy regeneration circuit included in the X-common driving unit 4 and the Y-common driving unit 5, the switching elements of the energy regeneration circuit are broken and short-circuited as the capacity of the driving circuit is increased. Even if it is not detected, there is a high possibility that the defective plasma display device is sold as it is. Therefore, the necessity of the protection circuit which adjusts a power supply by determining whether the operation | movement of the switching element of an energy regeneration circuit is normal is increased.
본 발명의 목적은, 3-전극 면방전 플라즈마 디스플레이 패널의 구동 장치에 있어서, 방전유지를 위한 X-공통 구동부 및 Y-공통 구동부에 포함되어 있는 에너지 재생 회로의 스위칭 소자가 정상적으로 동작하는가 여부에 따라 구동 회로의 전원을 조절하는 보호회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치를 제공하는데 있다.An object of the present invention is to drive a three-electrode surface discharge plasma display panel according to whether the switching element of the energy regeneration circuit included in the X-common drive unit and the Y-common drive unit for discharging sustaining operates normally. The present invention provides a driving device of a plasma display panel including a protection circuit for controlling a power supply of a driving circuit.
본 발명의 다른 목적은, 3-전극 면방전 플라즈마 디스플레이 패널의 구동 장치에 있어서, 어드레스 구동부에 포함되어 있는 에너지 재생 회로의 스위칭 소자가 정상적으로 동작하는가 여부에 따라 구동 회로의 전원을 조절하는 보호회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치를 제공하는데 있다.Another object of the present invention is to provide a protection circuit for controlling a power supply of a driving circuit in a driving apparatus of a three-electrode surface discharge plasma display panel, depending on whether a switching element of an energy regeneration circuit included in an address driving unit is normally operated. It is to provide a driving device of a plasma display panel comprising.
상기 목적을 이루기 위한 본 발명에 따른 보호회로를 포함하는 플라즈마 디스플레이 패널의 구동 장치는, 뒤쪽 기판의 앞면에 서로 평행하게 정열된 어드레스 전극 라인들; 및 앞쪽 기판의 뒷면에서 상기 어드레스 전극 라인들과 직교하게 정열된 Y 전극 라인들과 X 전극 라인들을 포함한 플라즈마 디스플레이 패널에 대하여, 상기 Y, X 및 어드레스 전극 라인들 중 어느 한 전극 라인들에 인가되는 구동 전압 펄스의 하강 시점에서 상기 방전셀들에 남아있는 전하들을 소집하여 구동 전압 펄스의 상승 시점에서 소집된 전하들을 인가하는 플라즈마 디스플레이 패널의 구동 장치에 있어서, 상기 구동 전압 펄스의 전압원에 연결되어 상기 전극 라인들에 접속되는 제3 스위치(SW3)와; 접지전위에 연결되어 상기 전극 라인들에 접속되는 제4 스위치(SW4)와; 상기 전하들의 충방전을 위한 커패시터(Cs)와, 상기 커패시터와의 공진 인덕턴스를 가진 코일(L)과; 상기 커패시터와 상기 코일과의 사이에서, 상기 커패시터측에 애노드가 결합되고 상기 코일측에 캐소드가 결합되는 제1 다이오드(D1)와 제1 스위치(SW1); 및 상기 커패시터측에 캐소드 결합되고 상기 코일측에 애노드가 결합되는 제2 다이오드(D2)와 제2 스위치(SW2)가 서로 병렬로 결합된 에너지 재생 스위칭부와; 상기 제1 스위치(SW1) 또는 상기 제2 스위치(SW2)를 구성하는 전계효과트랜지스터(FET) 소자가 파손되어 단락되었을 때, 상기 구동 전압 펄스의 전압원으로부터 과전류가 흘러나감에 의한 전압강하가 감지됨으로써 상기 제1 스위치(SW1) 또는 상기 제2 스위치(SW2)의 파손 여부를 파악하는 보호 회로를 구비하는 것을 특징으로 한다. 그리고, 상기 구동 전압 펄스의 전압원은, 유지방전전압(Vs) 또는 어드레스 구동전압(Va)을 출력할 수 있다.The driving apparatus of the plasma display panel including the protection circuit according to the present invention for achieving the above object, the address electrode lines arranged in parallel to each other on the front surface of the rear substrate; And at least one of the Y, X, and address electrode lines with respect to the plasma display panel including Y electrode lines and X electrode lines arranged at right angles to the address electrode lines on the rear surface of the front substrate. A driving device of a plasma display panel which collects charges remaining in the discharge cells at a falling point of a driving voltage pulse and applies the collected charges at a rising point of a driving voltage pulse, wherein the driving device is connected to a voltage source of the driving voltage pulse. A third switch SW3 connected to the electrode lines; A fourth switch SW4 connected to the ground potential and connected to the electrode lines; A capacitor (Cs) for charging and discharging the charges, and a coil (L) having a resonance inductance with the capacitor; A first diode (D1) and a first switch (SW1) having an anode coupled to the capacitor side and a cathode coupled to the coil side between the capacitor and the coil; And an energy regeneration switching unit in which a second diode (D2) and a second switch (SW2) having a cathode coupled to the capacitor side and an anode coupled to the coil side are coupled in parallel with each other; When the field effect transistor (FET) element constituting the first switch SW1 or the second switch SW2 is damaged and short-circuited, a voltage drop is detected by an overcurrent flowing from the voltage source of the driving voltage pulse. And a protection circuit for identifying whether the first switch SW1 or the second switch SW2 is damaged. The voltage source of the driving voltage pulse may output the sustain discharge voltage Vs or the address driving voltage Va.
본 발명에 따르면, 3전극 면방전형 플라즈마 디스플레이 패널의 구동 장치에서, 유지방전을 이루기 위한 유지전극쌍(Y 전극 및 X 전극)의 구동 장치 중 에너지 재생 회로(전력 회수 회로)의 스위칭 소자의 파손시에 과전류가 흐르는 것을 감지함으로써 구동 장치를 보호할 수 있으며, 어드레스 구동 장치 중 에너지 재생 회로(전력 회수 회로)의 스위칭 소자의 파손시에 과전류가 흐르는 것을 감지함으로써 구동 장치를 보호할 수 있다.According to the present invention, in the drive device of a three-electrode surface discharge type plasma display panel, when the switching element of the energy regeneration circuit (power recovery circuit) is broken in the drive device of the sustain electrode pairs (Y electrode and X electrode) to achieve sustain discharge. The driving device can be protected by detecting an overcurrent flowing through the device, and the driving device can be protected by detecting an overcurrent flowing when the switching element of the energy regeneration circuit (power recovery circuit) of the address driving device is broken.
또한, 상기 보호 회로는, 상기 구동 전압 펄스의 전압원에 접속되고, 서로 병렬 접속된 제1 제너 다이오드(DZ1)와 제1 저항(R1); 및 상기 제1 제어 다이오드(DZ1)에 직렬 접속되고, 서로 병렬 접속된 제2 제너 다이오드(DZ2)와 제2 저항(R2)을 구비하고, 상기 제2 제너 다이오드(DZ2)는 상기 커패시터(Cs)와 병렬 결합된다.The protection circuit further includes: a first zener diode D Z1 and a first resistor R1 connected to a voltage source of the driving voltage pulse and connected in parallel with each other; And a second zener diode D Z2 and a second resistor R2 connected in series with the first control diode D Z1 and connected in parallel with each other, wherein the second zener diode D Z2 is the capacitor. Coupled in parallel with (Cs).
그리고, 상기 제1 제너 다이오드(DZ1)의 항복 전압은 상기 구동 전압 펄스의 절반보다 크고 상기 구동 전압 펄스보다 작다. 이때, 상기 구동 전압 펄스의 전압원은 상기 제1 제너 다이오드(DZ1)의 항복시에 상기 구동 전압 펄스의 전압원으로부터 상기 보호 회로를 향해 흐르는 과전류로 인해 상기 구동 전압 펄스가 소정치 이하로 될 때, 상기 구동 전압 펄스의 공급을 중단함으로써 구동 장치를 보호할 수 있다. 그리고, 일실시예로서, 상기 구동 전압 펄스의 전압원은 상기 제1 제너 다이오드(DZ1)의 항복시에 상기 보호 회로를 향해 흐르는 과전류로 인해 상기 구동 전압 펄스가 70% 이하로 될 때, 상기 구동 전압 펄스의 공급을 중단하는 것이 바람직하다.The breakdown voltage of the first zener diode D Z1 is greater than half of the driving voltage pulse and smaller than the driving voltage pulse. At this time, when the voltage source of the driving voltage pulse becomes less than a predetermined value due to an overcurrent flowing from the voltage source of the driving voltage pulse toward the protection circuit when the first zener diode D Z1 breaks down. The driving device can be protected by stopping the supply of the driving voltage pulses. And, as an embodiment, the voltage source of the driving voltage pulse is the driving voltage pulse is 70% or less due to the overcurrent flowing toward the protection circuit when the first zener diode (D Z1 ) breaks down, It is desirable to stop the supply of voltage pulses.
그리고, 상기 제2 제너 다이오드(DZ2)의 항복 전압은 상기 구동 전압 펄스의 절반보다 크고 상기 구동 전압 펄스보다 작다. 이때, 상기 구동 전압 펄스의 전압원은 상기 제2 제너 다이오드(DZ1)의 항복시에 상기 전압원으로부터 상기 보호 회로를 향해 흐르는 과전류로 인하여 상기 구동 전압 펄스가 소정치 이하로 될 때, 상기 구동 전압 펄스의 공급을 중단함으로써 구동 장치를 보호할 수 있다. 일실시예로서, 상기 구동 전압 펄스의 전압원은 상기 제2 제너 다이오드(DZ1)의 항복시에 상기 전압원으로부터 상기 보호 회로를 향해 흐르는 과전류로 인하여 상기 구동 전압 펄스가 70% 이하로 될 때, 상기 구동 전압 펄스의 공급을 중단하는 것이 바람직하다.The breakdown voltage of the second zener diode D Z2 is greater than half of the driving voltage pulse and smaller than the driving voltage pulse. At this time, the voltage source of the driving voltage pulse is the driving voltage pulse when the driving voltage pulse becomes less than a predetermined value due to the overcurrent flowing from the voltage source toward the protection circuit when the second zener diode D Z1 breaks down. The driving device can be protected by stopping the supply of. In an embodiment, the voltage source of the driving voltage pulse is 70% or less when the driving voltage pulse is 70% or less due to an overcurrent flowing from the voltage source toward the protection circuit upon breakdown of the second zener diode D Z1 . It is desirable to stop the supply of the driving voltage pulses.
그리고, 상기 제1 제너 다이오드(DZ1)에 병렬 접속된 상기 제1 저항(R1)의 저항치와, 상기 제2 제너 다이오드(DZ2)에 병렬 접속된 상기 제2 저항(R2)의 저항치는, 서로 동일한 것이 바람직하다.The resistance value of the first resistor R1 connected in parallel to the first zener diode D Z1 and the resistance value of the second resistor R2 connected in parallel to the second zener diode D Z2 are: It is preferable to be identical to each other.
상기와 같은 회로 구성에 따르면, 제1 스위치(SW1) 또는 제2 스위치(SW2)가 파손되어 단락되는 경우에 구동 전압 펄스를 공급하는 전원으로부터 과전류가 흐르므로, 과전류 흐름에 의한 구동 전압 펄스의 급강하를 검출함으로써 구동 전압 펄스의 제공의 차단여부가 결정될 수 있다.According to the circuit configuration as described above, when the first switch SW1 or the second switch SW2 is damaged and short-circuited, the overcurrent flows from the power supply for supplying the driving voltage pulses, and thus the sudden drop of the driving voltage pulses due to the overcurrent flow. By detecting, it can be determined whether or not to provide the driving voltage pulse.
이하에서는, 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 플라즈마 디스플레이 패널의 구동 장치를 설명한다.Hereinafter, a driving apparatus of a plasma display panel according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 6은 본 발명의 일실시예에 따른, 플라즈마 디스플레이 패널의 공통 구동부(105)의 회로도이다. 도 6의 구동부(105)는, 도 4의 Y-공통 구동부(5)와 도 5의 X-공통 구동부(4)와 비교하여, 충방전용 커패시터(Cs)에 결합된 보호 회로(100)를 구비하는 것을 특징으로 한다. 보호 회로(100)를 제외한 구동부(105)의 회로의 기본 구성은, 미국특허 제4,866,489에 개시된 에너지 재생 회로를 포함하는 PDP 구동 회로와 동일하다.6 is a circuit diagram of a common driver 105 of a plasma display panel according to an embodiment of the present invention. The drive unit 105 of FIG. 6 has a protection circuit 100 coupled to the charge / discharge capacitor Cs as compared with the Y-common drive unit 5 of FIG. 4 and the X-common drive unit 4 of FIG. 5. Characterized in that. The basic configuration of the circuit of the driving unit 105 except for the protection circuit 100 is the same as that of the PDP driving circuit including the energy regeneration circuit disclosed in US Pat. No. 4,866,489.
상기 보호 회로(100)는, 제1 스위치(SW1) 또는 제2 스위치(SW2)를 구성하는 전계효과트랜지스터(FET) 소자가 파손되어 단락되었을 때, 구동 전압 펄스의 전압원으로부터 과전류가 흐르는 것을 감지함으로써 상기 제1 스위치(SW1) 또는 상기 제2 스위치(SW2)의 파손 여부를 파악할 수 있다. 과전류의 흐름은 구동 전압 펄스의 전압원에서, 과전류가 흘러 나감에 기인한 전압 급강하를 검출함으로써 파악할 수 있다.The protection circuit 100 detects an overcurrent flowing from a voltage source of a driving voltage pulse when a field effect transistor (FET) element constituting the first switch SW1 or the second switch SW2 is damaged and shorted. It may be determined whether the first switch SW1 or the second switch SW2 is damaged. The flow of the overcurrent can be grasped by detecting the voltage drop caused by the overcurrent flowing from the voltage source of the driving voltage pulse.
도 6에 개시된 보호 회로(100)는, 서로 병렬 접속된 제1 제너 다이오드(DZ1)와 제1 저항(R1); 서로 병렬 접속된 제2 제너 다이오드(DZ2)와 제2 저항(R2)으로 이루어져 있다. 그리고, 제1 제너 다이오드(DZ1)와 제1 저항(R1)는 구동 전압 펄스의 공급 전원에 직렬 접속되어 있다. 또한, 제2 제너 다이오드(DZ2)와 제2 저항(R2)은 커패시터(Cs)와 병렬 결합되어 있다.The protection circuit 100 disclosed in FIG. 6 includes a first zener diode D Z1 and a first resistor R1 connected in parallel with each other; A second zener diode D Z2 and a second resistor R2 connected in parallel with each other. The first zener diode D Z1 and the first resistor R1 are connected in series to a power supply for driving voltage pulses. In addition, the second zener diode D Z2 and the second resistor R2 are coupled in parallel with the capacitor Cs.
보호 회로(100)는 구동 초기에는 제1 저항(R1) 및 제2 저항(R2)에 의한 분배전압에 따라 충방전용 커패시터(Cs)에 초기 전압(½ Vs 또는 ½ Va)을 제공하는 역할을 할 수 있으나, 초기 전압 제공 이후의 고속 구동시에는 충방전용 커패시터(Cs)으로 전압을 제공하는 역할은 하지 않는다.The protection circuit 100 may serve to provide an initial voltage (½ Vs or ½ Va) to the charge / discharge capacitor Cs according to the division voltages of the first resistor R1 and the second resistor R2 in the initial stage of driving. However, the high speed driving after the initial voltage supply does not serve to provide a voltage to the charging / discharging capacitor Cs.
도 7, 도 8a, 도 9, 도 10a는 본 발명의 일실시예에 따른 보호 회로(100)를 포함하는 플라즈마 디스플레이 패널의 구동부(105)의 구동 단계별 등가 회로이고, 도 8b은 도 8a의 정상적인 동작이 이루어지지 못한 경우 보호 회로(100)의 작용을 나타내는 등가 회로이며, 도 10b는 도 10a의 정상적인 동작이 이루어지지 못한 경우 보호 회로(100)의 작용을 나타내는 등가 회로이다. 도 7, 도 8a, 도 8b,도 9, 도 10a, 도 10b는 어드레스 구동부, X 구동부, Y 구동부에 공통적으로 적용될 수 있다.7, 8A, 9, and 10A are equivalent circuits for each driving step of the driving unit 105 of the plasma display panel including the protection circuit 100 according to an embodiment of the present invention, and FIG. 8B is a normal diagram of FIG. 8A. If the operation is not performed is an equivalent circuit showing the operation of the protection circuit 100, Figure 10b is an equivalent circuit showing the operation of the protection circuit 100 when the normal operation of FIG. 7, 8A, 8B, 9, 10A, and 10B may be commonly applied to the address driver, the X driver, and the Y driver.
먼저, 본 발명의 제1 실시예로서, 구동 전압 펄스의 전압원이 방전유지전압(Vs)를 출력하고, 본 발명에 의한 구동 장치가 X 전극라인들 또는 Y 전극라인들에 대해 적용되는 것을 기준으로 설명한다.First, as a first embodiment of the present invention, the voltage source of the driving voltage pulse outputs the discharge holding voltage Vs, and the driving apparatus according to the present invention is applied to the X electrode lines or the Y electrode lines. Explain.
먼저, 초기에는 제1 저항(R1) 및 제2 저항(R2)에 의한 분배전압에 따라 충방전용 커패시터(Cs)에 초기 전압(½ Vs)이 제공된다. 그러나, 초기 전압(½ Vs)이 제공되지 않더라도, 고속 구동이 반복됨에 따라 빠른 시간내에 충방전용 커패시터(Cs)에 초기 전압(½ Vs)이 충방전될 수 있다.First, an initial voltage (½ Vs) is provided to the charging / discharging capacitor Cs according to the division voltages of the first resistor R1 and the second resistor R2. However, even if the initial voltage (½ Vs) is not provided, the initial voltage (½ Vs) can be charged and discharged to the charging / discharging capacitor Cs in a short time as the high-speed driving is repeated.
그리고, 도 7의 등가회로와 같이, 방전유지 구동의 제1 단계에서는, 제1 스위치(SW1)가 온(ON)되어 커패시터(Cs)에 저장되어 있던 전하가 인덕터(L)의 도움으로 패널의 전극으로 이동하여 패널 전극 전압을 상승시킨다. 커패시터(Cs)로부터의 에너지는 전극의 전압을 구동전압인 Vs까지 상승시키지는 못한다.As in the equivalent circuit of FIG. 7, in the first stage of the discharge sustain driving, the first switch SW1 is turned on and the charge stored in the capacitor Cs is transferred to the panel with the help of the inductor L. Move to the electrode to raise the panel electrode voltage. The energy from the capacitor Cs does not raise the voltage of the electrode to the driving voltage Vs.
이어서, 제2 단계에서는 도 8a의 등가회로와 같이, 구동전압에 거의 도달하는 최고치가 되는 순간에, 제3 스위치(SW3)가 온(ON)되면 전극의 전압이 Vs에 도달한다. 플라즈마 디스플레이 패널의 방전셀에서 유지방전을 발생시킬 수 있는 전압이 Vs인 경우, 제3 스위치(SW3)가 온(ON)되고, 패널 전극의 반대편 구동회로의 스위치가 접지전위에 접속되면, 패널의 방전셀에서 1 펄스에 의한 유지방전이 발생한다.Subsequently, in the second step, as shown in the equivalent circuit of FIG. 8A, when the third switch SW3 is turned ON at the instant of reaching the highest value almost reaching the driving voltage, the voltage of the electrode reaches Vs. When the voltage capable of generating sustain discharge in the discharge cell of the plasma display panel is Vs, when the third switch SW3 is turned on and the switch of the drive circuit opposite to the panel electrode is connected to the ground potential, A sustain discharge is generated by one pulse in the discharge cell.
그리고, 제3 단계에서는 도 9의 등가회로와 같이, 1 펄스에 의한 유지방전 또는 어드레스 방전이 끝날 무렵에 제1 스위치(SW1) 및 제3 스위치(SW3)를 오프(OFF)시키고, 제2 스위치(SW2)를 온(ON)시키면 패널 전극으로부터 에너지가 커패시터(Cs)로 회수되면서, 전극 전압이 낮아진다.In the third step, the first switch SW1 and the third switch SW3 are turned off at the end of the sustain discharge or the address discharge by one pulse as in the equivalent circuit of FIG. When SW2 is turned ON, energy is recovered from the panel electrode to the capacitor Cs, and the electrode voltage is lowered.
마지막으로, 제4 단계에서는 도 10a이 등가회로와 같이, 전극 전압이 최저치가 될 무렵에 제4 스위치(SW4)를 온(ON)시키서 전극 전압을 접지 전위(0V)까지 하강시킨다.Finally, in the fourth step, as in the equivalent circuit of FIG. 10A, when the electrode voltage becomes the lowest value, the fourth switch SW4 is turned on to lower the electrode voltage to the ground potential 0V.
그러나, 제2 단계에서, 구동 회로(105)의 제2 스위치(SW2) 소자를 이루는 전계효과트랜지스터가 파손되어 단락되면, 도 8a의 등가회로와 달리 도 8b의 등가회로가 발생된다. 도 8b의 등가회로를 참조하면, 구동 전압 펄스의 전압원으로부터 충방전용 커패시터(Cs)에 방전유지전압인 Vs의 전압이 직접 인가된다.However, in the second step, if the field effect transistor constituting the second switch SW2 element of the driving circuit 105 is damaged and short-circuited, the equivalent circuit of FIG. 8B is generated unlike the equivalent circuit of FIG. 8A. Referring to the equivalent circuit of FIG. 8B, a voltage of Vs, which is a discharge holding voltage, is directly applied to the charge / discharge capacitor Cs from the voltage source of the driving voltage pulse.
이때, 본 발명에 의한 보호회로(100)에서, 제2 다이오드(DZ2)는 항복 전압은 구동 전압 펄스의 절반보다 크고 상기 구동 전압 펄스보다 작은 것을 사용한다. 충방전용 커패시터(Cs)에 인가되는 전압은 제2 제너 다이오드(DZ2)에도 공통으로 인가되므로, 제2 제너 다이오드(DZ2)에는 항복 전압을 초과하는 전압으로 인하여 과전류가 흐르게 된다. 이때, 제2 제너 다이오드(DZ2)에 흐르는 과전류는 구동 전압 펄스의 전압원으로부터 공급받는데, 충방전용 커패시터(Cs)에 구동 전압 펄스가 인가되더라도 커패시터(Cs)가 방전유지전압(Vs)까지 충전되는 동안에는, 구동 전압(Vs 또는 Va)의 전압을 가진 전압원으로부터 제3 스위치(SW3), 코일(L), 제2 스위치(SW2)를 통해 과전류가 흘러 들어오므로, 전압원이 과전류가 흘러나감에 의한 전압 급강하를 검출함으로써 구동 전압 펄스의 차단여부를 결정할 수 있다.At this time, in the protection circuit 100 according to the present invention, the second diode D Z2 uses a breakdown voltage greater than half of the driving voltage pulse and smaller than the driving voltage pulse. Voltage applied to the chungbang dedicated capacitor (Cs) has a second, so the Zener diode (D Z2) also commonly applied to the second zener diode (D Z2) it is due to the voltage exceeding the breakdown voltage to flow a current. At this time, the overcurrent flowing in the second zener diode D Z2 is supplied from the voltage source of the driving voltage pulse. Even though the driving voltage pulse is applied to the charging / discharging capacitor Cs, the capacitor Cs is charged to the discharge holding voltage Vs. During the overcurrent flows through the third switch SW3, the coil L, and the second switch SW2 from the voltage source having the voltage of the driving voltage Vs or Va, the voltage source is caused by the By detecting the voltage drop, it is possible to determine whether the driving voltage pulse is blocked.
바람직하게는, 구동 전압 펄스의 전압원은 제1 제너 다이오드(DZ1)의 항복시에 전압원으로부터 보호 회로(100)를 향해 흐르는 과전류에 의해 구동 전압 펄스가 최대치의 70% 이하로 될 때, 즉 0.7 x Vs 이하로 될 때 구동 전압 펄스의 공급을 중단할 수 있다.Preferably, the voltage source of the drive voltage pulse is 0.7% or less when the drive voltage pulse is 70% or less of the maximum due to the overcurrent flowing from the voltage source toward the protection circuit 100 at the time of breakdown of the first zener diode D Z1 . When the voltage falls below x Vs, the supply of the driving voltage pulses can be stopped.
그리고, 제4 단계에서, 구동 회로(105)의 제1 스위치(SW1) 소자를 이루는 전계효과트랜지스터가 파손되어 단락되면, 도 10a의 등가회로와 달리 도 10b의 등가회로가 발생된다. 도 10b의 등가회로를 참조하면, 단락된 제4 스위치(SW4)를 통해 접지전위(0V)가 충방전용 커패시터(Cs)에 직접 인가된다.In the fourth step, when the field effect transistor constituting the first switch SW1 of the driving circuit 105 is damaged and short-circuited, the equivalent circuit of FIG. 10B is generated unlike the equivalent circuit of FIG. 10A. Referring to the equivalent circuit of FIG. 10B, the ground potential 0V is directly applied to the charge / discharge capacitor Cs through the shorted fourth switch SW4.
이때, 본 발명에 의한 보호회로(100)에서, 제1 제너 다이오드(DZ1)는 항복 전압은 구동 전압 펄스의 절반(½ Vs)보다 크고 상기 구동 전압 펄스보다 작은 것을 사용한다. 충방전용 커패시터(Cs)에 인가된 0V의 전압은 제1 제너 다이오드(DZ1)의 애노드측에도 공통으로 인가되므로, 제1 제너 다이오드에(DZ1)는 항복 전압을 초과하는 전압(Vs)로 인하여 화살표의 흐름대로 과전류가 흐르게 된다.At this time, in the protection circuit 100 according to the present invention, the first zener diode D Z1 uses a breakdown voltage greater than half (½ Vs) of the driving voltage pulse and smaller than the driving voltage pulse. Since a voltage of 0 V applied to the charge / discharge capacitor Cs is also commonly applied to the anode side of the first zener diode D Z1 , the first Zener diode D Z1 is applied due to the voltage Vs exceeding the breakdown voltage. Overcurrent flows as the arrow flows.
이때, 제1 제너 다이오드(DZ1)에 흐르는 과전류는 구동 전압 펄스의 전압원으로부터 공급받는데, 전압원이 과전류가 흘러나감에 의한 전압 급강하를 검출함으로써 구동 전압 펄스의 차단여부를 결정할 수 있다.At this time, the overcurrent flowing in the first zener diode D Z1 is supplied from the voltage source of the driving voltage pulse, and the voltage source can determine whether the driving voltage pulse is blocked by detecting the voltage drop caused by the overcurrent.
바람직하게는, 구동 전압 펄스의 전압원은 제1 제너 다이오드(DZ1)의 항복시에 전압원으로부터 보호 회로(100)를 향해 흐르는 과전류에 의해 구동 전압 펄스가 최대치의 70% 이하로 될 때, 즉 0.7 x Vs 이하로 될 때 구동 전압 펄스의 공급을 중단할 수 있다.Preferably, the voltage source of the drive voltage pulse is 0.7% or less when the drive voltage pulse is 70% or less of the maximum due to the overcurrent flowing from the voltage source toward the protection circuit 100 at the time of breakdown of the first zener diode D Z1 . When the voltage falls below x Vs, the supply of the driving voltage pulses can be stopped.
다음으로 본 발명의 제2 실시예로서, 구동 전압 펄스의 전압원이 어드레스 구동전압(Va)를 출력하고, 본 발명에 의한 구동 장치가 어드레스 전극라인들 또는 Y 전극라인들에 대해 적용되는 것을 기준으로 설명한다.Next, as a second embodiment of the present invention, the voltage source of the driving voltage pulse outputs the address driving voltage Va, and the driving apparatus according to the present invention is applied to the address electrode lines or the Y electrode lines. Explain.
먼저, 초기에는 제1 저항(R1) 및 제2 저항(R2)에 의한 분배전압에 따라 충방전용 커패시터(Cs)에 초기 전압(½ Va)이 제공된다. 그러나, 초기 전압(½ Va)가 제공되지 않더라도, 고속 구동이 반복됨에 따라 빠른 시간내에 충방전용 커패시터(Cs)에 초기 전압(½ Va)이 충방전될 수 있다.First, an initial voltage ½ Va is provided to the charging / discharging capacitor Cs according to the division voltages of the first resistor R1 and the second resistor R2. However, even if the initial voltage (½ Va) is not provided, the initial voltage (½ Va) can be charged and discharged to the charging / discharging capacitor Cs in a short time as the high-speed driving is repeated.
그리고, 도 7의 등가회로와 같이, 어드레스 구동의 제1 단계에서는, 제1 스위치(SW1)가 온(ON)되어 커패시터(Cs)에 저장되어 있던 전하가 인덕터(L)의 도움으로 패널의 전극으로 이동하여 패널 전극 전압을 상승시킨다. 커패시터(Cs)로부터의 에너지는 전극의 전압을 구동전압인 Va까지 상승시키지는 못한다.In the first step of address driving, as in the equivalent circuit of FIG. 7, the first switch SW1 is turned ON and the charge stored in the capacitor Cs is stored in the electrode of the panel with the aid of the inductor L. To increase the panel electrode voltage. The energy from the capacitor Cs does not raise the voltage of the electrode to the driving voltage Va.
이어서, 제2 단계에서는 도 8a의 등가회로와 같이, 어드레스 구동전압(Va)에 거의 도달하는 최고치가 되는 순간에, 제3 스위치(SW3)가 온(ON)되면 전극의 전압이 Va에 도달한다. 플라즈마 디스플레이 패널의 방전셀에서 어드레스 방전을 발생시킬 수 있는 전압이 Va인 경우, 제3 스위치(SW3)가 온(ON)되고, 패널 전극의 반대편 구동회로의 스위치가 접지전위에 접속되면, 패널의 방전셀에서 1 펄스에 의한 어드레스 방전이 발생한다.Subsequently, in the second step, as shown in the equivalent circuit of FIG. 8A, when the third switch SW3 is turned ON at the instant of reaching the highest value almost reaching the address driving voltage Va, the voltage of the electrode reaches Va. . When the voltage capable of generating the address discharge in the discharge cell of the plasma display panel is Va, when the third switch SW3 is turned on and the switch of the driving circuit opposite to the panel electrode is connected to the ground potential, The address discharge is generated by one pulse in the discharge cell.
그리고, 제3 단계에서는 도 9의 등가회로와 같이, 1 펄스에 의한 유지방전 또는 어드레스 방전이 끝날 무렵에 제1 스위치(SW1) 및 제3 스위치(SW3)를 오프(OFF)시키고, 제2 스위치(SW2)를 온(ON)시키면 패널 전극으로부터 에너지가 커패시터(Cs)로 회수되면서, 어드레스 전극 전압이 낮아진다.In the third step, the first switch SW1 and the third switch SW3 are turned off at the end of the sustain discharge or the address discharge by one pulse as in the equivalent circuit of FIG. When SW2 is turned ON, energy is recovered from the panel electrode to the capacitor Cs, and the address electrode voltage is lowered.
마지막으로, 제4 단계에서는 도 10a이 등가회로와 같이, 어드레스 전극 전압이 최저치가 될 무렵에 제4 스위치(SW4)를 온(ON)시키서 전극 전압을 접지 전위(0V)까지 하강시킨다.Finally, in the fourth step, as in the equivalent circuit of FIG. 10A, when the address electrode voltage becomes the lowest value, the fourth switch SW4 is turned ON to lower the electrode voltage to the ground potential 0V.
그러나, 제2 단계에서, 구동 회로(105)의 제2 스위치(SW2) 소자를 이루는 전계효과트랜지스터가 파손되어 단락되면, 도 8a의 등가회로와 달리 도 8b의 등가회로가 발생된다. 도 8b의 등가회로를 참조하면, 구동 전압 펄스의 전압원으로부터 충방전용 커패시터(Cs)에 어드레스 구동전압인 Va의 전압이 직접 인가된다.However, in the second step, if the field effect transistor constituting the second switch SW2 element of the driving circuit 105 is damaged and short-circuited, the equivalent circuit of FIG. 8B is generated unlike the equivalent circuit of FIG. 8A. Referring to the equivalent circuit of FIG. 8B, a voltage of Va, which is an address driving voltage, is directly applied to the charging / discharging capacitor Cs from the voltage source of the driving voltage pulse.
이때, 본 발명에 의한 보호회로(100)에서, 제2 다이오드(DZ2)는 항복 전압은 구동 전압 펄스의 절반보다 크고 상기 구동 전압 펄스보다 작은 것을 사용한다. 충방전용 커패시터(Cs)에 인가되는 전압은 제2 제너 다이오드(DZ2)에도 공통으로 인가되므로, 제2 제너 다이오드(DZ2)에는 항복 전압을 초과하는 전압으로 인하여 과전류가 흐르게 된다. 이때, 제2 제너 다이오드(DZ2)에 흐르는 과전류는 구동 전압 펄스의 전압원으로부터 공급받는데, 충방전용 커패시터(Cs)에 구동 전압 펄스가 인가되더라도 커패시터(Cs)가 어드레스 구동전압(Va)까지 충전되는 동안에는, 구동 전압(Vs 또는 Va)의 전압을 가진 전압원으로부터 제3 스위치(SW3), 코일(L), 제2 스위치(SW2)를 통해 과전류가 흘러 들어오므로, 전압원이 과전류가 흘러나감에 의한 전압 급강하를 검출함으로써 구동 전압 펄스의 차단여부를 결정할 수 있다.At this time, in the protection circuit 100 according to the present invention, the second diode D Z2 uses a breakdown voltage greater than half of the driving voltage pulse and smaller than the driving voltage pulse. Voltage applied to the chungbang dedicated capacitor (Cs) has a second, so the Zener diode (D Z2) also commonly applied to the second zener diode (D Z2) it is due to the voltage exceeding the breakdown voltage to flow a current. At this time, the overcurrent flowing in the second zener diode D Z2 is supplied from the voltage source of the driving voltage pulse. Even when the driving voltage pulse is applied to the charging / discharging capacitor Cs, the capacitor Cs is charged to the address driving voltage Va. During the overcurrent flows through the third switch SW3, the coil L, and the second switch SW2 from the voltage source having the voltage of the driving voltage Vs or Va, the voltage source is caused by the By detecting the voltage drop, it is possible to determine whether the driving voltage pulse is blocked.
바람직하게는, 구동 전압 펄스의 전압원은 제1 제너 다이오드(DZ1)의 항복시에 전압원으로부터 보호 회로(100)를 향해 흐르는 과전류에 의해 구동 전압 펄스가 최대치의 70% 이하로 될 때, 즉 0.7 x Va 이하로 될 때 구동 전압 펄스의 공급을 중단할 수 있다.Preferably, the voltage source of the drive voltage pulse is 0.7% or less when the drive voltage pulse is 70% or less of the maximum due to the overcurrent flowing from the voltage source toward the protection circuit 100 at the time of breakdown of the first zener diode D Z1 . When it becomes less than x Va, the supply of the driving voltage pulse can be stopped.
그리고, 제4 단계에서, 구동 회로(105)의 제1 스위치(SW1) 소자를 이루는 전계효과트랜지스터가 파손되어 단락되면, 도 10a의 등가회로와 달리 도 10b의 등가회로가 발생된다. 도 10b의 등가회로를 참조하면, 단락된 제4 스위치(SW4)를 통해 접지전위(0V)가 충방전용 커패시터(Cs)에 직접 인가된다.In the fourth step, when the field effect transistor constituting the first switch SW1 of the driving circuit 105 is damaged and short-circuited, the equivalent circuit of FIG. 10B is generated unlike the equivalent circuit of FIG. 10A. Referring to the equivalent circuit of FIG. 10B, the ground potential 0V is directly applied to the charge / discharge capacitor Cs through the shorted fourth switch SW4.
이때, 본 발명에 의한 보호회로(100)에서, 제1 제너 다이오드(DZ1)는 항복 전압은 구동 전압 펄스의 절반(½ Va)보다 크고 상기 구동 전압 펄스보다 작은 것을 사용한다. 충방전용 커패시터(Cs)에 인가된 0V의 전압은 제1 제너 다이오드(DZ1)의 애노드측에도 공통으로 인가되므로, 제1 제너 다이오드에(DZ1)는 항복 전압을 초과하는 전압(Vs)로 인하여 화살표의 흐름대로 과전류가 흐르게 된다.At this time, in the protection circuit 100 according to the present invention, the first zener diode D Z1 uses a breakdown voltage that is larger than half (½ Va) of the driving voltage pulse and smaller than the driving voltage pulse. Since a voltage of 0 V applied to the charge / discharge capacitor Cs is also commonly applied to the anode side of the first zener diode D Z1 , the first Zener diode D Z1 is applied due to the voltage Vs exceeding the breakdown voltage. Overcurrent flows as the arrow flows.
이때, 제1 제너 다이오드(DZ1)에 흐르는 과전류는 구동 전압 펄스의 전압원으로부터 공급받는데, 전압원이 과전류가 흘러나감에 의한 전압 급강하를 검출함으로써 구동 전압 펄스의 차단여부를 결정할 수 있다.At this time, the overcurrent flowing in the first zener diode D Z1 is supplied from the voltage source of the driving voltage pulse, and the voltage source can determine whether the driving voltage pulse is blocked by detecting the voltage drop caused by the overcurrent.
바람직하게는, 구동 전압 펄스의 전압원은 제1 제너 다이오드(DZ1)의 항복시에 전압원으로부터 보호 회로(100)를 향해 흐르는 과전류에 의해 구동 전압 펄스가 최대치의 70% 이하로 될 때, 즉 0.7 x Va 이하로 될 때 구동 전압 펄스의 공급을 중단할 수 있다.Preferably, the voltage source of the drive voltage pulse is 0.7% or less when the drive voltage pulse is 70% or less of the maximum due to the overcurrent flowing from the voltage source toward the protection circuit 100 at the time of breakdown of the first zener diode D Z1 . When it becomes less than x Va, the supply of the driving voltage pulse can be stopped.
지금까지, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다. 특히, 본 상세한 설명 및 도면에서, 구동 전압 펄스의 전압원이 방전유지전압(Vs)를 출력하고, 본 발명에 의한 구동 장치가 X 전극라인들 또는 Y 전극라인들에 대해 적용되는 것을 위주로 하여 설명하였으나, 구동 전압 펄스의 전압원이 어드레스 구동전압(Va)을 출력하고, 본 발명에 의한 구동 장치가 어드레스 전극라인들에 대해 적용되는 경우에도 마찬가지로 본 발명이 적용될 수 있으며, 본 발명의 범위에 속함은 물론이다.So far, the present invention has been described with reference to the most preferred embodiments, but the above embodiments are only for better understanding of the present invention, and the contents of the present invention are not limited thereto. Even if there are additions, reductions, changes, modifications, and the like of some components of the composition of the present invention, it falls within the scope of the present invention as long as it belongs to the technical idea of the present invention defined by the appended claims. In particular, in the present description and drawings, the description has been given mainly on the fact that the voltage source of the driving voltage pulse outputs the discharge holding voltage Vs, and the driving device according to the present invention is applied to the X electrode lines or the Y electrode lines. In the case where the voltage source of the driving voltage pulse outputs the address driving voltage Va, and the driving apparatus according to the present invention is applied to the address electrode lines, the present invention can be similarly applied, and is within the scope of the present invention. to be.
본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치에 따르면, X-구동부, Y-구동부, 또는 어드레스 구동부에 포함되어 있는 에너지 재생 회로의 스위칭 소자가 정상적으로 동작하는가 여부를 판정할 수 있다.According to the driving apparatus of the plasma display panel according to the present invention, it is possible to determine whether or not the switching element of the energy regeneration circuit included in the X-drive unit, the Y-drive unit, or the address driver operates normally.
즉, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치에 따르면, 보호 회로를 향해 과전류가 흘러 나가는 것을 검출하여 비정상 동작시에 구동 회로의 동작을 차단시킴으로써 플라즈마 디스플레이 패널의 구동 장치를 보호할 수 있다.That is, according to the driving device of the plasma display panel according to the present invention, it is possible to protect the driving device of the plasma display panel by detecting that an overcurrent flows toward the protection circuit and blocking the operation of the driving circuit during abnormal operation.
또한, 본 발명에 따른 플라즈마 디스플레이 패널의 구동 장치에 따르면, 충방전용 커패시터의 동작 초기에 신속히 초기 전압을 충전시킬 수 있는 효과도 있다.In addition, according to the driving apparatus of the plasma display panel according to the present invention, there is also an effect that can quickly charge the initial voltage at the initial stage of the operation of the capacitor for charge and discharge.
도 1은 일반적인 3-전극형 플라즈마 디스플레이 패널의 구성을 보여주는 내부 사시도이다.1 is an internal perspective view showing the configuration of a typical three-electrode plasma display panel.
도 2는 도 1의 패널에 인가되는 구동 신호들을 보여주는 타이밍도이다.FIG. 2 is a timing diagram illustrating driving signals applied to the panel of FIG. 1.
도 3은 플라즈마 디스플레이 패널의 전극들에 인가되는 구동 신호들을 발생시키는 구동 장치를 보여주는 도면이다.3 is a view illustrating a driving device for generating driving signals applied to electrodes of a plasma display panel.
도 4는 플라즈마 디스플레이 패널의 구동 장치의 Y-공통 구동부의 내부 회로를 보여주는 도면이다.4 is a diagram illustrating an internal circuit of a Y-common driver of a driving device of a plasma display panel.
도 5는 플라즈마 디스플레이 패널의 구동 장치의 X-공통 구동부의 내부 회로를 보여주는 도면이다.5 is a diagram illustrating an internal circuit of an X-common driver of a driving device of a plasma display panel.
도 6은 본 발명의 일실시예에 따른, 플라즈마 디스플레이 패널의 구동부의 회로도이다.6 is a circuit diagram of a driver of a plasma display panel according to an embodiment of the present invention.
도 7은 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제1 단계의 등가 회로이다.7 is an equivalent circuit of a first step of a driver of a plasma display panel according to an embodiment of the present invention.
도 8a는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제2 단계의 등가 회로이다.8A is an equivalent circuit of a second step of a driver of a plasma display panel according to an embodiment of the present invention.
도 8b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제2 단계에서, 정상적인 동작이 이루어지지 못한 경우 보호 회로의 작용을 나타내는 등가 회로이다.FIG. 8B is an equivalent circuit diagram illustrating an operation of a protection circuit when normal operation is not performed in the second step of the driver of the plasma display panel according to the exemplary embodiment of the present invention.
도 9는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제3 단계의 등가 회로이다.9 is an equivalent circuit of a third step of a driver of a plasma display panel according to an embodiment of the present invention.
도 10a는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제4 단계의 등가 회로이다.10A is an equivalent circuit of the fourth step of the driver of the plasma display panel according to the embodiment of the present invention.
도 10b는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 구동부의 제4 단계에서, 정상적인 동작이 이루어지지 못한 경우 보호 회로의 작용을 나타내는 등가 회로이다.FIG. 10B is an equivalent circuit diagram illustrating an operation of a protection circuit when the normal operation is not performed in the fourth step of the driver of the plasma display panel according to the exemplary embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,1 ... plasma display panel, 10 ... front glass substrate,
11...유전층, 13...뒤쪽 글라스 기판,11 dielectric layer, 13 rear glass substrate,
14...방전 공간,14 ... discharge space,
16...형광층, 17...격벽,16 fluorescent layers, 17 bulkheads,
X1, ...Xn...X 전극 라인, Y1, ...Yn...Y 전극 라인,X 1 , ... X n ... X electrode line, Y 1 , ... Y n ... Y electrode line,
AR1, AG1, ..., AGm, ABm...어드레스 전극 라인,A R1 , A G1 , ..., A Gm , A Bm ... address electrode line,
SF1...단위 서브-필드, A1...어드레스 주기,SF1 ... unit sub-field, A1 ... address cycle,
S1...디스플레이 방전 주기, 7...XY 공통 구동부,S1 ... display discharge cycle, 7 ... XY common drive,
SW1, ..., SW6...스위치, Cs...충방전용 커패시터,SW1, ..., SW6 ... switch, Cs ... charging capacitor,
L...코일, DZ1...제1 제너 다이오드,L ... coil, D Z1 ... first zener diode,
DZ2...제2 제너 다이오드, R1...제1 저항,D Z2 ... second zener diode, R1 ... first resistor,
R2...제2 저항R2 ... second resistance
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086060A KR100573129B1 (en) | 2003-11-29 | 2003-11-29 | Apparatus for driving plasma display panel comprising protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030086060A KR100573129B1 (en) | 2003-11-29 | 2003-11-29 | Apparatus for driving plasma display panel comprising protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050052196A true KR20050052196A (en) | 2005-06-02 |
| KR100573129B1 KR100573129B1 (en) | 2006-04-24 |
Family
ID=37248304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030086060A KR100573129B1 (en) | 2003-11-29 | 2003-11-29 | Apparatus for driving plasma display panel comprising protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100573129B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100907390B1 (en) * | 2007-11-16 | 2009-07-10 | 삼성에스디아이 주식회사 | Plasma display device |
| US20100207152A1 (en) * | 2009-02-17 | 2010-08-19 | Jung Min Won | Lighting emitting device package |
-
2003
- 2003-11-29 KR KR1020030086060A patent/KR100573129B1/en not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100907390B1 (en) * | 2007-11-16 | 2009-07-10 | 삼성에스디아이 주식회사 | Plasma display device |
| US8362976B2 (en) | 2007-11-16 | 2013-01-29 | Samsung Sdi Co., Ltd. | Plasma display device |
| US20100207152A1 (en) * | 2009-02-17 | 2010-08-19 | Jung Min Won | Lighting emitting device package |
| US8648365B2 (en) * | 2009-02-17 | 2014-02-11 | Lg Innotek Co., Ltd. | Lighting emitting device package |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100573129B1 (en) | 2006-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7839358B2 (en) | Apparatus and method for driving a plasma display panel | |
| US6680581B2 (en) | Apparatus and method for driving plasma display panel | |
| US8379007B2 (en) | Plasma display device and method for driving plasma display panel | |
| US20120007847A1 (en) | Plasma display device | |
| JPH05265397A (en) | Driver for alternating current driving type plasma display pane and its control method | |
| KR100573129B1 (en) | Apparatus for driving plasma display panel comprising protection circuit | |
| US6323829B1 (en) | Driving apparatus for plasma display panel | |
| CN1326102C (en) | Apparatus and method for driving plasma display panel | |
| US20050083262A1 (en) | Plasma display panel driving device and method | |
| US20060203431A1 (en) | Plasma display panel (PDP) driving apparatus | |
| KR100573127B1 (en) | Apparatus for driving plasma display panel comprising energy recovery circuit | |
| KR100377404B1 (en) | Apparatus for driving plasma display panel, which comprising energy recovery circuit | |
| KR100377403B1 (en) | Apparatus for driving plasma display panel, which comprising energy recovery circuit | |
| US20070013615A1 (en) | Plasma display apparatus and method of driving the same | |
| KR100502348B1 (en) | Energy recovery circuit for address driver of plasma display panel | |
| JP4793013B2 (en) | Plasma display device | |
| KR100603315B1 (en) | Apparatus for driving plasma display panel and method for driving thereof | |
| KR100811041B1 (en) | A driving apparatus for plasma display panel | |
| KR100382070B1 (en) | Apparatus for driving plasma display panel | |
| KR100627410B1 (en) | Plasma display device and driving method thereof | |
| KR100710269B1 (en) | Plasma display apparatus | |
| KR100784520B1 (en) | Plasma Display Apparatus | |
| KR100805112B1 (en) | Plasma display and driving method thereof | |
| KR100777748B1 (en) | Method of driving plasma display apparatus | |
| KR101183459B1 (en) | Method of driving plasma display apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |