KR20050048529A - 실시간 데이터 스트림 프로세서 - Google Patents

실시간 데이터 스트림 프로세서 Download PDF

Info

Publication number
KR20050048529A
KR20050048529A KR1020040094824A KR20040094824A KR20050048529A KR 20050048529 A KR20050048529 A KR 20050048529A KR 1020040094824 A KR1020040094824 A KR 1020040094824A KR 20040094824 A KR20040094824 A KR 20040094824A KR 20050048529 A KR20050048529 A KR 20050048529A
Authority
KR
South Korea
Prior art keywords
display
data stream
data
display unit
program product
Prior art date
Application number
KR1020040094824A
Other languages
English (en)
Inventor
스와르츠피터 딘
단다파니 라메쉬
동 수
Original Assignee
제네시스 마이크로칩 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제네시스 마이크로칩 인코포레이티드 filed Critical 제네시스 마이크로칩 인코포레이티드
Publication of KR20050048529A publication Critical patent/KR20050048529A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Computer Graphics (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

디스플레이 속성의 관련 세트를 지닌 하나의 디스플레이 유닛으로 하나의 데이터 스트림을 제공하기 위해 배열된 구현 가능한 실시간 데이터 프로세서로서, 입력 데이터 스트림을 수신하기 위해 구현된 다수의 포트, 필요한 경우 프로그레시브 타입 데이터 스트림으로 대응하는 입력 데이터 스트림을 전환하기 위해 배열된 상기 포트들 중의 하나에 결합되는 포맷 컨버터 유닛, 대응하는 입력 데이터 스트림을 관련된 전환된 데이터 스트림 특성을 지닌 대응하는 전환된 데이터 스트림으로 전환하기에 적합한 포트들 중의 관련된 하나에 각각 결합된 다수의 적합한 이미지 컨버터 유닛, 전환된 데이터 스트림을 형성하기 위해 상기 전환된 데이터 스트림을 결합하기 위해 배열된 이미지 혼합기 유닛, 향상된 데이터 스트림을 형성하기 위해 상기 혼합된 데이터 스트림을 처리하기 위해 배열된 디스플레이 유닛 인터페이스, 그리고, 상기 이미지 컨버터 유닛으로부터 상기 데이터 스트림중의 선택된 하나의 선택된 부분을 저장하기 위해 그리고 필요한 이미지 합성기에 상기 선택된 부분을 제공하기 위해 배열된 상기 이미지 컨버터 유닛과 상기 이미지 합성기의 각각에 양-방향으로 결합된 메모리 유닛을 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.

Description

실시간 데이터 스트림 프로세서{REAL TIME DATA STREAM PROCESSOR}
본 발명은 일반적으로 실-시간 이미지 처리 시스템에 관한 것이다. 보다 상세히, 선택된 디스플레이 장치 상에서 디스플레이에 적합한 단일 포맷 비디오 스트림으로 양-방향, 패킷화, 넌-포인트 투 포인트 데이터 통신으로부터 유도된 것들을 포함하는 다중-포맷 비디오를 효율적으로 처리하기 위한 방법 및 장치에 관한 것이다.
디스플레이 장치들은 일반적으로 다수의 수평 라인을 포함하는 디스플레이 스크린을 포함한다. 수평 및 수직 라인의 수는 대응하는 디지털 디스플레이 장치의 해상도를 정의한다. 시장에서 이용 가능한 특정 스크린의 해상도는 640*480, 1024*768 등을 포함한다. 디스플레이 스크린 상에 소스 이미지를 디스플레이 하기 위해, 각 소스 이미지는 다수의 수평 스캔 라인을 포함하는 각 프레임 일련으로 전송된다. 특히, 시간 기준 신호, 또는 신호는 아날로그 신호를 수평 스캔 라인 및 프레임으로 분할하기 위해 제공된다. VGA/SVGA 환경에서, 예를 들어, 상기 기준 신호들은 VSYNC 신호가 프레임의 시작을 표시하고 HSYNC 신호가 다음 소스 스캔 라인의 시작을 표시하는 VSYNC 신호 및 HSYNC 신호를 포함한다. 따라서 소스 이미지를 디스플레이 하기 위해, 상기 소스 이미지는 다수의 포인트로 분배되고, 각 포인트는 하나의 픽셀 상에 디스플레이 되며, 그러한 방식으로 그 포인트는 하나의 픽셀 데이터 성분으로서 표현될 수 있다. 상기 디스플레이 상의 각 픽셀을 위한 디스플레이 신호들은 대응하는 디스플레이 데이터 성분을 이용하여 발생된다.
예를 들어, 도 1 은 기존의 NTSC 표준 TV 디스 플레이된 이미지(100)를 도시한다. 상기 이미지(100)는 이미지 정보를 전송하는 상기 이미지(100)의 영역인 액티브 픽쳐(picture)(100)로 형성된다. 상기 액티브 픽쳐(10)의 외부는 라인 및 필드 블랭킹(blanking)에 적합한 블랭킹 지역(11)이다. 상기 액티브 픽쳐(10)는 실제의 TV 이미지를 형성하기 위해 프레임(12), 픽셀(14) 그리고 스캔 라인(16)을 이용한다. 상기 프레임(12)은 아날로그 비디오카메라, 아날로그 텔레비전 등과 같은 다양한 소스로부터 생성되는 스틸(still) 이미지를 표현한다.
프레임(12)에서 정보가 픽셀(14)에 의해 표현된다. 하나의 픽셀은 고체 상태 카메라에서 개개의 포토-센서의 분리된 위치와 마찬가지로 하나의 이미지 내에서 가장 작은 구별할 수 있고 분해할 수 있는 것이다. 각 픽셀은 차례로 디지털화 된 정보를 나타내고 그리고 각 픽셀이 어떠한 수의 비트로 표현될 수 있음에도 주로 8비트로 표현된다. 각 스캔 라인(16)은 어느 정도의 픽셀(14)을 포함하고, 그것에 의해 프레임(12) 내에서 정보의 수평 라인을 표시한다. NTSC 비디오(인터레이스 스캔을 이용하는 텔레비전 표준)에서, 정보의 필드는 매초 당 60번 나타나고, 프레임(2 필드를 포함하는) 매 초당 30번씩 나타나며 정보 프레임의 연속적인 표현은 픽쳐를 생산한다. 프로그레시브 스캔을 이용하는 컴퓨터 모니터에서, 정보의 프레임은 사용자에게 보이는 디스플레이를 생산하기 위해 디스플레이 상에서 주기적으로 리프레시 된다.
초당 프레임의 수(렌)는 대한 이동하는 이미지의 인식에서 중요한 요소이다. 필름들은 24 Fps에서 tit이고 그리고 주로 흔들림을 피하기 위해 순수 48fps동안 두 번 각 프레임을 반복하는 영화관에서 디스플레이 된다. NTSC 텔레비전은 초당 60 인터레이스 필드를 이용하고 PAL은 50fps 를 이용한다. 상기 인터레이스된 필드들은 하나의 수직선을 치환하고 그리고 동시에 두 개의 다른 경우에 발생한다. 그들은 짝수 필드 및 홀수 필드라고 선택적으로 불린다. 상기 60렌 는 필름이 완전한 프레임으로서 프로그레시브하게 스캔되는 반면 일 초당 매 30번 단일 완전한 하나의 프레임으로서 인식될 수 있다. 대부분의 인터넷 매체는 오늘날 15fps 를 이용하고 그리고 사용할 수 있는 이동 이미지들은 10 Fps 프레임 비율을 지닐 수 있다.
하나의 단일 디스플레이에서 이러한 다양한 비디오 포맷들을 디스플레이 하기 위해, 상기 다양한 비디오 스트림들은 모니터 또는 TV 와 같은 디스플레이 장치와 일치하는 비디오 포맷을 지닌 하나의 단일 비디오 스트림으로 처리되어야만 하며, 이미지들은 상기 디스플레이 장치 상에 디스플레이 되어야 한다. 이는 특히 15Fps 또는 그 보다 더 낮은 인터넷 매체에서(패킷 기반의) 그리고 60fps 인터레이스된 또는 30fps 프로그레시브에서 NTSC TV 소스(본질적으로 연속적인)로서 다른 소스들의 경우로부터 이미지를 디스플레이 하려고 할 때 특히 중요하다.
따라서 원하는 것은 모니터 상에 디스플레이에 적합한 단일 포맷 데이터 스트림으로 다수의 다중-포맷 데이터 스트림들(비디오 데이터 및 네트워크 데이터를 포함하는)의 처리를 위한 효율적인 방법 및 장치이다.
본 발명에 따라, 단일 동기화된 디스플레이 비디오 스트림으로 다수의 다중-포맷 비디오 데이터 스트림을 처리하기 위한 방법, 장치 및 시스템이 설명되었다.
구성될 수 있는 실시간 데이터 프로세서가 디스플레이 특징의 관련 세트를 지닌 하나의 디스플레이 유닛으로 데이터 스트림을 제공하기 위해 배열되었다. 입력 데이터 스트림을 수신하기 위해 구현된 다수의 포트들, 대응하는 입력 데이터 흐름을 관련 전환된 데이터 흐름 속성을 지닌 대응하는 전환된 데이터 흐름으로 전환하기에 적합한 포트들의 대응하는 것에 결합된 다수의 적합한 이미지 컨버터 유닛, 혼합된 데이터 스트림을 형성하기 위해 상기 전환된 데이터 스트림을 결합하도록 배열된 이미지 혼합기 유닛, 개량된 데이터 스트림을 형성하기 위해 상기 혼합된 데이터 스트림을 개선하도록 배열된 이미지 인핸서(enhancer) 유닛, 그리고 디스플레이 유닛 상에 디스플레이에 적합한 개량된 데이터 스트림을 처리하도록 배열된 디스플레이 유닛 인터페이스를 포함한다.
디스플레이 유닛으로 데이터 스트림을 제공하기에 적합한 방법은 디스플레이 속성들의 관련 세트를 지닌다. 다수의 대응하는 입력 포트에서 다수의 입력 데이터 스트림을 수신하는 것, 상기 입력 데이터 스트림을 관련 전환된 데이터 스트림 속성을 지닌 대응하는 전환된 데이터 스트림으로 전환하는 것, 이미지 합성기(compositor)에 의해 전환된 데이터 스트림들을 합성하는 것, 상기 합성된 데이터 스트림을 향상시키는 것, 상기 디스플레이 유닛 상에 디스플레이 하기 위해 향상된 데이터 스트림을 처리하는 것이다.
디스플레이 유닛으로 데이터 스트림을 적합하게 제공하기 위한 컴퓨터 프로그램 상품은 디스플레이 특징들의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 제공한다. 다수의 대응하는 입력 포트들에서 다수의 입력 데이터 흐름들을 수신하기 위한 컴퓨터 코드, 관련된 전화된 데이터 스트림 속성들을 지닌 대응하는 전화된 데이터 스트림으로 입력 데이터 스트림을 전환하기 위한 컴퓨터 코드, 이미지 합성기에 의해 상기 전환된 데이터 스트림들을 합성하기 위한 컴퓨터 코드, 상기 합성된 데이터 스트림을 향상시키기 위한 컴퓨터 코드, 상기 디스플레이 유닛 상에 디스플레이 하기 위한 상기 향상된 데이터 스트림을 처리하기 위한 컴퓨터 코드, 그리고 상기 컴퓨터 코드를 저장하기 위한 컴퓨터 판독형 매체이다.
일 실시예에서, 선택된 비디오 포맷에서 선택된 비디오 디스플레이 유닛 상에 디스플레이 하기 위해 관련된 비디오 포맷을 지닌 다수의 비디오 데이터 스트림들을 동시에 처리하기에 적합한 집적 비디오 프로세서가 설명된다. 상기 비디오 프로세서는 다수의 입력 포트들을 포함하고, 그것은 제한되는 것은 아니나, 다중-포맷 비디오 포트, 사용자 인터페이스 포트 그리고 네트워크 인터페이스를 포함한다. 상기 설명된 실시예에서, 다수의 다중-포맷 비디오 포트에 의해 수신된 다수의 다중-포맷 비디오 스트림들은 프로그레시브 스캔 비디오 포맷으로 포맷 컨버터 유닛을 통해 전환된다. 그러한 포맷들은 성분, 혼합, 직렬 디지털, 병렬 디지털, RGB, 또는 소비자 디지털 비디오를 포함한다. 상기 디지털 비디오 신호는 표준 480 프로그레시브 스캔 비디오와 마찬가지로, SMPTE 274M-1995(1920*1080 해상도), SMPTE 296M-1997(1280*720 해상도)과 같이 잘 알려진 디지털 포맷들의 유형이 될 수 있다. 상기 비디오 포맷 컨버터 유닛의 출력, 상기 사용자 인터페이스 포트 그리고 상기 네트워크 인터페이스들은 이미지 혼합기 유닛으로 제공되는 각 신호가 상기 디스플레이와 일치하는 동일한 포맷임을 확인하는 대응하는 이미지 컨버터 유닛으로 각각 제공된다. 인터레이스된 입력 데이터의 경우에서 주의해야 할 것은, 상기 포맷 컨버터 유닛은 인터레이스된 이미지를 넌-인터레이스된 이미지(예, 프로그레시브 스캔 타입 이미지)로 전환하는 디-인터레이싱(de-interlacing) 기능을 제공한다. 그러한 상황에서, 그러나, 인터레이스된 이미지가 디스플레이 되는 곳에서, 아래에 설명된 인터레이싱 유닛은 상기 이미지를 적합하게 인터레이스하기 위해 사용된다.
상기 이미지 혼합기 유닛은, 차례로 상기 디스플레이 유닛 상에서 디스플레이를 하기에 적합한 단일 비디오 데이터 흐름으로 제공된 신호 각각을 결합한다. 설명된 실시예에서, 상기 단일 비디오 데이터 스트림은 상기 비디오 데이터 스트림으로 선택된 향상 알고리듬을 제공하기 위해 배열된 비디오 인핸서 유닛으로 입력이다. 그러한 향상은 모서리 수정, 콘트라스트 향상 등을 포함한다. 상기 향상된 비디오 신호는, 차례로, 상기 디스플레이가 프로그레시브 스캔 타입 이미지를 디스플레이 하기 위해 구현된 경우에 포함된 인터레이서 유닛을 바이패스 하는 프로그레시브 바이패스를 포함하는 디스플레이 유닛 인터페이스에 제공된다.
설명된 실시예에서, 본 프로세스는 상기 프로세스가 분리된 유닛을 필요로 하지 않고 디스플레이 내에 통합되도록 할 수 있도록 하기 위해 집적 회로 또는 다른 그러한 장치에 통합된다. 이런 방식에서, 그렇게 장착된 비디오 수신기는 직접적으로 수신할 수 있고 위성, 케이블, 패킷화 된 네트워크 데이터등과 같은 비디오 소스 종류에 따라 선택된 포맷 비디오 데이터에서 디스플레이 된다.
본 발명은 비디오 디스플레이 시스템을 지닌 집적화에 적합한 실시간 입력 비디오 데이터 스트림 프로세싱 유닛으로 설명될 것이다. 주의할 것은 상기 설명된 실시예들은 단지 예시적이며 발명의 내용이나 사상을 제한하는 것은 아니다.
따라서 도 2 는 다중-포맷 비디오 수신기 포트(202), 사용자 인터페이스 포트(204), 그리고 네트워크 인터페이스 포트(206)를 지닌 비디오 프로세싱 회로(200)로서 구현된다. 설명된 실시예에서, 상기 비디오 회로(200)는 특정 비디오 포맷에서 제공되는 이미지를 디스플레이 하기에 적합한 디스플레이(210)를 지닌 디스플레이 장치로 직접적으로 통합된다. 예를 들어, 이러한 경우에서, 상기 디스플레이(210)는 CRT 프로그레시브 스캔 타입 디스플레이 이며, 프로그레시브 스캔 타입 비디오 신호들만이 디스플레이 될 수 있는 반면 상기 디스플레이가 기존의 인터레이스된 타입의 디스플레이인 경우, 인터레이스된 타입 비디오 신호만이 디스플레이 되기에 적합하다.
따라서 비디오 처리 회로(200)가 직접적으로 전용 디스플레이 유닛을 지닌 디스플레이 장치(208)로 통합되는 경우, 상기 비디오 처리 유닛(200)은 전용 디스플레이에만 적합하고 다른 것에는 그렇지 않은 비디오 신호를 제공한다. 그러나 비디오 프로세싱 회로(200)가 상기 디스플레이 장치(208)로 직접적으로 통합되지 않는 경우, 그럼에도 불구하고 상기 디스플레이 장치에 결합될 수 있다. 본 발명의 회로(200)는 대응하는 포맷의 비디오 신호들을 디스플레이 하기 위해 각각 배열된 다수의 다른 타입의 디스플레이들을 위한 비디오 신호들을 처리하기 위해 사용될 수 있다. 이러한 경우에서, 상기 비디오 처리 회로(200)는 구현 가능한 비디오 처리 회로이다. 상기 비디오 처리 회로(200)가 구현 가능한 경우, 상기 디스플레이 유닛(210)은 디스플레이 속성 세트(212)(예를 들어, 칼라 스페이스, 프로그레시브 VS 인터레이스, 해상도, 리프레시 비율, 등)를 시스템 제어기 유닛(214)에 제공한다. 주의할 것은 상기 디스플레이 특성들은 확장된 디스플레이 식별 데이터(EDID)의 용어로 설명될 수 있으며, 이는 모니터와 그것의 역량에 관한 기본적 정보를 포함하는 VESA 표준 데이터 포맷으로서, 매각인 정보, 최대 이미지 크기, 칼라 특징, 성분의 프리-셋 시간, 주파수 범위 제한, 그리고 모니터 이름 및 직렬 번호를 위한 문자 일련을 포함한다. 상기 시스템 제어기 유닛(214)은 디스플레이(210)에 의해 디스플레이 하기 위한 적합한 종류 및 포맷의 비디오 신호를 제공하기 위해 비디오 프로세싱 회로(200)의 다양한 성분들을 구현하는 디스플레이 속성(212)들의 세트를 이용한다. 예를 들어, 상기 디스플레이 장치(208)가 디지털 텔레비전인 경우, 상기 비디오 신호는 표준 480 프로그레시브 스캔 비디오 및 그래프와 마찬가지로 SMPTE 274M-1995(1920*1080 해상도, 프로그레시브 또는 인터레이스 스캔), SMPTE 296M-1997(1280*720 해상도, 프로그레시브스캔)과 같이 잘 알려진 디지털 포맷 타입을 지닌 디지털 비디오 신호이다.
다중-포맷 비디오 포트(202)에 결합된 이미지 소스(216)는 회로(200)에 의해 처리하기 위한 다수의 디지털 또는 아날로그 이미지 입력 신호들을 제공한다. 상기 이미지 소스(216)는 예를 들어, DVD 플레이어, 셋 탑 박스(위성 DSS 또는 케이블 신호를 지닌) 등으로부터 비디오와 마찬가지로 스틸 이미지(JPEG 또는 TIFF와 같은 포맷을 지닌)의 형태를 취할 수 있는 디지털 이미지 스트림을 제공할 수 있다. 이런 방식으로, 상기 이미지 소스(216)는 JPEG, BMP, TIFF, BNC 혼합, 직렬 디지털, 병렬 디지털, RGB 또는 소비자 디지털 비디오와 같은 잘-알려진 디지털 포맷들의 타입을 제공할 수 있다.
당업자에게 잘 알려진 것과 같이, 텔레비전 신호는 일반적으로 디스플레이 데이터 와 대응하는 동기화 신호들을 포함한다. 상기 디스플레이 데이터는 주로 다른 지점에서 칼라 강도를 표현하고 그리고 상기 동기화 신호들은 시간 기준을 제공하므로 각 지점은 이미지 지점과 관련된다. 동기화 신호들은 특히 각 프레임을 분리하는 수직적 동기화 신호들과 각 라인을 분리하는 수평적 동기화 신호들을 포함한다. 각 프레임은 주로 이미지에 대응하며, 프레임들은 당업자에게 자명한 NTSC 포맷에 따라 기존의 텔레비전 신호에서 60Hz에서 인코드 된다.
많은 경우에 있어서, 디지털 데이터는 텔레비전 신호에서 인코드하다. 예를 들어, 디지털 데이터는 종종 텔레비전 신호(VBI는 일반적으로 프레임들 간의 시간 구간 또는 신호 부분을 언급한다)의 수직적 블랭킹 구간(VBI)에서 인코드 된다. 상기 VBI 구간은 (CRT 기반) 텔레비전 시스템의 스캔 전자가 디스플레이 스크린의 바닥 종단부로부터 상단 부까지 지점으로 스캔 위치를 이동하기 위해 충분한 시간을 제공한다. VBI 구간에 대응하는 상기 텔레비전 신호는 특히 어떠한 디스플레이 데이터(또는 이미지 데이터)도 포함하지 않으며, 따라서 VBI 구간에 대응하는 텔레비전 신호 부분은 디지털 데이터를 인코드하기 위해 편리하게 사용되어 왔다.
텔레비전 시스템, 브로드캐스터(또는 일반적으로, 텔레비전 신호 발생기)에서 디지털 데이터를 인코드 할 능력을 이용하는 것은 시청자에게 유용한 다수의 응용에 대응하는 데이터를 전송한다. 예를 들어, 정보는 종종 텔레비전 디스플레이 상에서 선택된 텍스트가 디스플레이 될 수 있도록 VBI에서 인코드 된다. 일부 회사들은 브로드캐스트 텔레비전 가이드(프로그램 스케줄을 표시하는) 그리고 일부 다른 회사들은 주식 인용 및 텔레비전 신호의 VBI 부분을 이용하는 뉴스 플래쉬들을 제공한다. 디지털 데이터는 또한 VBI를 제외한 텔레비전 신호 부분에서 인코드 될 수 있다. 예를 들어, 텔레비전 신호의 전체 채널은 원격텍스트 데이터를 인코드 하도록 사용될 수 있다. 따라서 다중-포맷 비디오 수신기(202)는 예를 들어, 비디오 디코더 회로, 디지털화된 회로, MPEG 디코더 회로, RF 디코더 회로 그리고 VBI 디코더 회로를 포함하는 다수의 기능들을 수행하기 위해 스스로 또는 결합된 형태로 배열된 다수의 서브-회로들을 포함한다.
사용자 인터페이스 포트(204)는 원격 제어 장치의 형태를 취할 수 있는 사용자 입력 장치(218)를 위한 회로(200)로 액세스를 제공한다. 원격 제어 장치로서, 사용자는 사용되는 특정 사용자 제공 명령(예를 들어, 항해 제어, 볼륨, 밝기, 콘트라스트 등)을 불러올 수 있다. 다른 상황에서, 사용자 인터페이스는 원문 정보의 디스플레이가 상기 디스플레이로 통합되기에 적합한 비공개 자막(closed captioning)을 가능하게 할 수 있다. 부가적으로, 많은 사용자 입력 장치들은 DVD, 채널 가이드를 위한 메뉴들과 같은 다양한 온-스크린 디스플레이(OSD)를 조정하기 위해 사용되는 항해 제어 신호를 제공한다. 이런 방식으로, 사용자 입력 장치(218)에 의해 제공되는 상기 데이터는 주로 비동기적이다.
상기 네트워크 인터페이스(206)는 네트워크 장치 및 네트워크(인터넷, 인트라넷, LAN, WAN 등과 같은)에 그리고 본 발명의 회로(200)에 의해 제공되는 데이터 간의 양-방향 링크를 제공한다. 대부분의 경우, 네트워크 인터페이스(206)로 상기 네트워크에 의해 제공되는 데이터는 ATM 데이터 패킷, 이더넷 데이터 패킷, TCP/IP 프로토콜 타입 데이터 패킷 등과 같은 라인을 통해 패킷화 된다. 상기 네트워크 인터페이스(206)에 의해 수신되는 패킷과 일치하는 분리된 데이터 패킷들을 통합하기 위해, 상기 패킷화 된 데이터는 압축을 풀고 네트워크 인터페이스(206) 및 메모리 유닛(231) 에 결합되거나 또는 그 안에 포함된 디패킷타이저(depacketizer)(220)에 의해 패킷화를 해제하여야 한다.
개개의 상기 포트들로부터 데이터 스트림 각각은 그것과 관련된 클락을 지닌다. 예를 들어, 다중-포맷 비디오 수신기 포트(202)의 경우, 비디오 클락 Φvid, 사용자 인터페이스의 경우, 사용자 인터페이스 클락 Φui, 그리고 네트워크 인터페이스의 경우, 네트워크 클락 Φnet(예를 들어, 입력 비디오는 인터레이스되고, 더 낮은 해상도(예, 720 *480 I)일 수 있는 반면 상기 네트워크 데이터는 프로그레시브이며 더 높은 해상도(예, 1024 * 768 P)가 될 수 있다. 특히, 비디오 클락 Φvid 는 들어오는 비디오 신호의 프레임 비율을 표현할 수 있는 반면(초당 30 프레임 프로그레시브 또는 60 fps 인터레이스와 같은) 상기 네트워크 클락 비디오 클락 Φnet 는 15 fps가 될 수 있다. 예를 들어, Φvid 는 60Hz가 될 수 있으며, Φnet(PC로 부터인 경우와 같이)는 72Hz일 수 있는 반면, Φui 는 75Hz가 될 수 있다.
상기 다중-포맷 비디오 리시버 포트(202)의 출력에 결합된 입력 포맷 컨버터 유닛(221)은 필요한 경우, 프로그레시브 스캔 타입 비디오 포맷으로 들어오는 비디오 데이터 스트림을 전환하기 위해 구현된다. 상기 들어오는 데이터 스트림이 이미 프로그레시브 스캔 타입 포맷인 경우, 상기 디-인터레이싱(de-interlacing) 기능은 모두 바이패스 된다. 입력 포맷 컨버터 유닛(22)의 부분으로서, 디-인터레이서 서브 회로는 인터레이스된 비디오 데이터의 전환을 프로그레시브 비디오 데이터로 제공하는 반면 입력 비디오 데이터가 이미 프로그레시브 비디오 데이터인 경우, 프로그레시브 바이패스 회로는 인터레이서를 바이패스 한다. 다수의 이미지 컨버터 블락(222에서 226)은 입력 프로그레시브 스캔 데이터 흐름을 디스플레이(210)의 디스플레이 비율에서 실행하는 프로그레시브 디스플레이 클락(228)에 의해 제공되는 Φprog 프로그레시브 클락에 기초한 타이밍과 프로그레시브 출력 이미지 크기로 전환하기 위해 제공된다. 상기 입력 비디오 데이터 흐름을 전환하는 것에 부가하여, 상기 이미지 컨버터 블락들 각각은 메모리 유닛(231)(또는 포함된 경우 메모리 제어기 유닛)과 접촉한다. 이런 방식으로, 상기 개개의 이미지 컨버터 유닛들은 입력 비디오 데이터를 직접적으로 메모리 유닛(231)으로 기록할 수 있거나 또는 메모리 유닛(231)으로 처리된 이미지 데이터를 제공할 수 있다. 상기 설명된 실시예에서, 상기 이미지 컨버터 블락들은 임시적 스케일러(scaler)와 마찬가지로 수평적 스케일러, 수직적 스케일러로서 결합하여 단독으로 취해지는 서브 회로들을 포함한다. 상기 임시적 스케일러는 잘 알려진 이동 보상 기술 타입과 같은 선택된 비디오 처리를 수행하기 위해, 단독으로 또는 결합하여 쓰이는 다양한 서브 회로들을 이용하는 프레임 비율 전환을 제공하도록 정렬된다. 예를 들어, 상기 디스플레이 된 이미지의 부분이 될 수 있는 사용자 인터페이스(218)에 의해 제공되는 데이터의 경우에 있어서, 상기 관련 이미지 컨버터 블락(224)은 상기 디스플레이 된 사용자 입력 정보를 상기 디스플레이 된 이미지의 프레임 비율과 매치하기 위해 임시적 스케일러를 제공하여야만 한다.
일부 경우에 있어서는, 상기 비디오 이미지들이 다운스케일(downscale)되고 있는 경우에 상기 메모리 유닛(231) 내에 저장되기 이전에 어떠한 비디오 데이터라도 처리하는 것이 바람직하다. 따라서 메모리 유닛(231)내에 저장하기 이전에 비디오 데이터를 다운 스케일 함으로써, 실질적 메모리 자원들은 이후(post)처리가 요구되는 픽셀 당 감소된 픽셀의 수로 인해 보존된다.
메모리 유닛(231)내에 비디오 데이터를 저장하는 것에 부가하여, 상기 개개의 이미지 컨버터 블락들은 상기 메모리 유닛(231)으로부터 비디오 데이터를 판독하고 상기 데이터를 처리하는 능력을 지닌다. 각 경우에 있어서, 상기 개개의 이미지 컨버터 블락들은 메모리 유닛(231)으로부터 필요한 이미지 합성기 유닛까지 비디오 데이터 판독을 패스하기 위해 사용될 수 있다. 상기 프레임 비율이 다른 경우, 프레임 비율 전환은 제 1 프레임 비율에서 메모리로 비디오 데이터를 기록함으로써 수행되고 디스플레이 비율에서 판독된다. 상기 이미지 컨버터 유닛의 각각으로 메모리 자원을 제공함으로써, 상기 출력 프레임 비율들은 입력 비디오 데이터 스트림들(예, Φvid, Φui 또는 Φprog)중 어느 것에라도 걸릴 수 있거나 또는 각 데이터 스트림이 그것의 고유한 비율에서 들어온다는 점에서 자유롭게 실행될 수 있으나 상기 들어오는 비율 어느 것보다 비율의 회전 또는 디스플레이 비율에 걸리게 되는 동일한 클락을 지닌다.
이미지 혼합기(230)는 이미지 컨버터 블락(222-226)의 선택된 블락들로부터 비디오 데이터를 요청한다. 설명된 실시예에서, 상기 이미지 혼합기(230)는 소스와 관계없이 거기에 제공되는 모든 비디오 신호들을 통합한다. 모든 입력 비디오 신호들이 도일한 포맷 그리고 동일한 클락이미로, 상기 이미지 혼합기(230)는 상기 시스템 제어기 유닛에 의해 제공되는 제어 신호에 기초한 개개의 입력 비디오 신호를 결합함으로써 출력 비디오 스트림을 형성한다. 상기 요청된 비디오 데이터는 그 후 비디오 데이터 스트림으로 선택적인 향상 알고리듬을 제공하기 위해 정렬된 비디오 인핸서 유닛(234)으로 차례로 제공되는 출력 비디오 데이터 스트림(232)을 형성하기 위한 방법으로 혼합된다. 그러한 향상은 모서리 수정, 콘트라스트 향상, 샤프니스 제어, 칼라조정 및 제어, 광도(brightness)를 사용자 제어 하에서 또는 적합하게 포함하며 본 발명의 목적을 위해 참고문헌으로 통합된 미국 특허 5940141, 5844617, 5237414, 5151783, 5014119, 4939576 및 4847681에 보다 상세히 설명되었다. 상기 향상된 비디오 신호는, 차례로, 프로그레시브 스캔 타입 이미지를 디스플레이 하기 위해 디스플레이가 구현되는 경우에 있어 포함된 인터레이서 유닛을 바이패스 하는 프로그레시브 바이패스를 포함하는 디스플레이 유닛 인터페이스(236)로 제공된다.
본 발명은 일 실시예 따라 다수의 비디오 데이터 스트림들을 동시에 처리하기 위한 프로세스를 상세히 설명하는 흐름도 도 3 에 도시된 바와 같이 프로세스(300)를 통해 설명될 것이다. 따라서 상기 프로세스(300)는 디스플레이 속성 세트가 업데이트 되었는지 아닌지의 결정에 의해 302에서 시작한다. 디스플레이 속성 세트가 업데이트 되었다고 결정되면, 디스플레이 속성의 세트는 디스플레이 속성에 기초하여 304에서 제공된다. 어떤 경우에서든지, 308에서 입력 비디오 데이터가 수신되고 310에서 상기 입력 비디오 데이터는 상기 디스플레이 속성에 기초하여 전환된다. 312에서, 이미지 혼합기는 314동안 전환된 비디오 데이터의 선택된 부분을 혼합하며, 상기 혼합된 비디오 데이터는 316에서 선택적으로 향상된다, 상기 향상된 비디오 데이터는 디스플레이 유닛 상에서 디스플레이 된다.
도 4 는 본 발명을 구현하기 위해 이용되는 컴퓨터 시스템(400)을 도시한다. 컴퓨터 시스템(400)은 단지 본 발명이 구현될 수 있는 그래픽 시스템의 일실시예이다. 컴퓨터 시스템(400)은 CPU(810), RAM(420), ROM(425), 하나 이상의 주변 장치(430), 그래픽 제어기(460), 제 1 차 저장 장치(440, 450) 그리고 디지털 디스플레이 유닛(470)을 포함한다. 당업자에게 공지된 바와 같이, ROM은 RAM이 양-방향으로 데이터와 명령을 전송하기 위해 사용되는 동안 CPU(410)로 단-방향으로 데이터와 명령을 전송하는 역할을 한다. CPU(410)는 일반적으로 프로세서들을 포함한다. 제 1차 저장 장치(440, 450) 둘 다 적합한 컴퓨터-판독형 매체를 포함할 수 있다. 제 2 차 저장 매체(480)는, 주로 대용량 메모리 장치는 하드 디스크 또는 일반적으로 제 1 차 저장 장치(440, 450)보다 더 느린 테이프와 같은 저장 매체이다. 대용량 메모리 저장 장치(480)는 마그네틱 또는 페이퍼 테이프 리더 또는 일부 다른 공지된 장치의 형태를 취한다. 상기 대용량 메모리 장치(480)내에 보유된 정보는, 적합한 경우에 있어서, 가상 메모리로서 RAM(420)의 부분으로서 표준화된 유형으로 통합된다.
마지막으로, CPU(410)는 선택적으로 495에서 일반적으로 도시된 것과 같은 네트워크 연결을 이용하는 인터넷 네트워크 또는 인트라넷 네트워크와 같은 컴퓨터 또는 원격통신 네트워크에 결합될 수 있다. 그러한 네트워크 연결에 있어서, 상기 CPU(410)가 상기 네트워크로부터 정보를 수신하거나 또는 위에서-설명된 방법 단계들을 수행하는 결과로 상기 네트워크로 정보를 출력할 수 있다는 점을 숙고할 수 있다. 그러한 정보는, 주로 CPU(410)를 이용하여 실행되는 일련의 명령으로서 표현되는 것은, 예를 들어 캐리어 파형에서 구체화되는 컴퓨터 데이터 신호의 형태의 네트워크로부터 수신되고 네트워크로 출력된다. 위에서-설명된 장치들 및 물질들은 컴퓨터 하드웨어 및 소프트웨어 당업자에게 익숙해질 것이다.
그래픽 제어기(460)는 아날로그 이미지 데이터 및 대응하는 기준 신호를 발생시키며 둘 다를 디지털 디스플레이 유닛(470)으로 제공한다. 상기 아날로그 이미지 데이터는 예를 들어 외부 인코드(도시 안 됨)로부터 또는 CPU(410)로부터 수신된 픽셀 데이터에 기초하여 발생될 수 있다. 일 실시예에서, 상기 아날로그 이미지 데이터는 RGB 포맷에서 제공되고 그리고 상기 기준 신호는 당업자에게 잘 알려진 VSYNC 및 HSYNC 신호들을 포함한다. 그러나 본 발명은 아날로그 이미지, 데이터 및/또는 다른 형태의 기준 신호들과 함께 구현될 수 있다. 예를 들어, 아날로그 이미지 데이터는 또한 대응하는 시간 기준 신호를 지닌 비디오 신호 데이터를 포함할 수 있다.
구성될 수 있는 실시간 데이터 프로세서가 디스플레이 특징의 관련 세트를 지닌 하나의 디스플레이 유닛으로 데이터 스트림을 제공하기 위해 배열되었다. 입력 데이터 스트림을 수신하기 위해 구현된 다수의 포트들, 대응하는 입력 데이터 흐름을 관련 전환된 데이터 흐름 속성을 지닌 대응하는 전환된 데이터 흐름으로 전환하기에 적합한 포트들의 대응하는 것에 결합된 다수의 적합한 이미지 컨버터 유닛, 혼합된 데이터 스트림을 형성하기 위해 상기 전환된 데이터 스트림을 결합하도록 배열된 이미지 혼합기 유닛, 개량된 데이터 스트림을 형성하기 위해 상기 혼합된 데이터 스트림을 개선하도록 배열된 이미지 인핸서(enhancer) 유닛, 그리고 디스플레이 유닛 상에 디스플레이에 적합한 개량된 데이터 스트림을 처리하도록 배열된 디스플레이 유닛 인터페이스를 포함한다.
디스플레이 유닛으로 데이터 스트림을 제공하기에 적합한 방법은 디스플레이 속성들의 관련 세트를 지닌다. 다수의 대응하는 입력 포트에서 다수의 입력 데이터 스트림을 수신하는 것, 상기 입력 데이터 스트림을 관련 전환된 데이터 스트림 속성을 지닌 대응하는 전환된 데이터 스트림으로 전환하는 것, 이미지 합성기(compositor)에 의해 전환된 데이터 스트림들을 합성하는 것, 상기 합성된 데이터 스트림을 향상시키는 것, 상기 디스플레이 유닛 상에 디스플레이 하기 위해 향상된 데이터 스트림을 처리하는 것이다.
디스플레이 유닛으로 데이터 스트림을 적합하게 제공하기 위한 컴퓨터 프로그램 상품은 디스플레이 특징들의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 제공한다. 다수의 대응하는 입력 포트들에서 다수의 입력 데이터 흐름들을 수신하기 위한 컴퓨터 코드, 관련된 전화된 데이터 스트림 속성들을 지닌 대응하는 전화된 데이터 스트림으로 입력 데이터 스트림을 전환하기 위한 컴퓨터 코드, 이미지 합성기에 의해 상기 전환된 데이터 스트림들을 합성하기 위한 컴퓨터 코드, 상기 합성된 데이터 스트림을 향상시키기 위한 컴퓨터 코드, 상기 디스플레이 유닛 상에 디스플레이 하기 위한 상기 향상된 데이터 스트림을 처리하기 위한 컴퓨터 코드, 그리고 상기 컴퓨터 코드를 저장하기 위한 컴퓨터 판독형 매체이다.
도 1 은 기존의 NTSC 표준 TV 픽쳐를 도시한다.
도 2 는 다중-포맷 비디오 수신기 포트, 사용자 인터페이스 포트, 그리고 네트워크 인터페이스를 지닌 비디오 처리 회로로서 구현되는 본 발명의 대표적인 일실시예를 도시한다.
도 3 은 본 발명의 일실시예에 따른 다수의 비디오 데이터 흐름을 동시에 처리하기 위한 과정의 상세한 흐름도를 도시한다.
도 4 는 본 발명을 구현하기 위해 이용하는 컴퓨터 시스템을 도시한다.

Claims (33)

  1. 디스플레이 속성의 관련 세트를 지닌 하나의 디스플레이 유닛으로 하나의 데이터 스트림을 제공하기 위해 배열된 구현 가능한 실시간 데이터 프로세서로서
    - 입력 데이터 스트림을 수신하기 위해 구현된 다수의 포트,
    - 필요한 경우 프로그레시브 타입 데이터 스트림으로 대응하는 입력 데이터 스트림을 전환하기 위해 배열된 상기 포트들 중의 하나에 결합되는 포맷 컨버터 유닛,
    - 대응하는 입력 데이터 스트림을 관련된 전환된 데이터 스트림 특성을 지닌 대응하는 전환된 데이터 스트림으로 전환하기에 적합한 포트들 중의 관련된 하나에 각각 결합된 다수의 적합한 이미지 컨버터 유닛,
    - 전환된 데이터 스트림을 형성하기 위해 상기 전환된 데이터 스트림을 결합하기 위해 배열된 이미지 혼합기 유닛,
    - 향상된 데이터 스트림을 형성하기 위해 상기 혼합된 데이터 스트림을 처리하기 위해 배열된 디스플레이 유닛 인터페이스, 그리고,
    - 상기 이미지 컨버터 유닛으로부터 상기 데이터 스트림중의 선택된 하나의 선택된 부분을 저장하기 위해 그리고 필요한 이미지 합성기에 상기 선택된 부분을 제공하기 위해 배열된 상기 이미지 컨버터 유닛과 상기 이미지 합성기의 각각에 양-방향으로 결합된 메모리 유닛
    을 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  2. 제 1 항에 있어서, 상기 프로세서는
    - 상기 전환된 데이터 스트림들이 프로그레시브 스캔 타입 데이터 스트림이 되도록 상기 컨버터 유닛으로 프로그레시브 스캔 시간 신호를 제공하도록 배열된 프로그레시브 스캔 시간 발생기
    를 추가적으로 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  3. 제 1 항에 있어서, 상기 프로세서는,
    - 필요한 인터레이스된 타입 비디오 스트림을 디-인터레이스(de-interlace) 하기 위해 배열된 상기 포맷 컨버터 유닛에 결합된 디-인터레이싱 유닛
    을 추가적으로 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  4. 제 2 항에 있어서, 이 때 상기 컨버터 유닛은
    - 각 전환된 데이터 스트림을 디스플레이 프레임 비율로 동기화하기 위해 배열된 프레임 비율 전환
    을 추가적으로 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  5. 제 4 항에 있어서, 이 때 상기 디스플레이 프레임 비율은 하나의 선택된 프레임 비율에 걸리는(locked) 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  6. 제 5 항에 있어서, 이 때 상기 걸린 프레임 비율은 들어오는 데이터 스트림들 중의 하나에 대응하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  7. 제 5 항에 있어서, 이 때 상기 디스플레이 프레임 비율은 프리 실행(free running) 프레임 비율인 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  8. 제 1 항에 있어서, 이 때 상기 포트들은,
    - 비디오 데이터를 수신하기 위해 배열된 비디오 수신기 포트,
    - 사용자 입력 명령을 수신하기 위해 배열된 사용자 인터페이스 포트, 그리고,
    - 네트워크로부터 그리고 네트워크로 패킷 기반 데이터를 트랜시브(transceive)하기 위해 배여된 네트워크에 양-방향으로 연결되도록 배열된 네트워크 인터페이스
    를 포함하는 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  9. 제 1 항에 있어서, 이 때 상기 데이터 프로세서는 집적 회로인 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  10. 제 1 항에 있어서, 이 때 상기 디스플레이 속성들은 확장된 디스플레이 식별 데이터(EDID)인 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  11. 제 6 항에 있어서, 이 때 상기 디스플레이 인터페이스는,
    - 상기 디스플레이 유닛이 인터레이스된 타입 디스플레이 유닛일 때 프로그레시브 스캔 이미지를 인터레이스하기 위해 배열된 인터레이서 유닛, 그리고,
    - 상기 디스플레이 유닛이 프로그레시브 스캔 타입 디스플레이 유닛일 때 상기 인터레이서를 바이패스하기 위해 배열된 프로그레시브 스캔 바이패스 유닛
    인 것을 특징으로 하는 상기 구현할 수 있는 실시간 데이터 프로세서.
  12. 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법으로서,
    - 다수의 대응하는 입력 포트에서 다수의 입력 데이터 스트림들을 수신하고,
    - 상기 입력 데이터 스트림들을 관련 전환된 데이터 스트림 속성들을 지닌 대응하는 전환된 데이터로 전환하며,
    - 이미지 합성기에 의해 상기 전환된 데이터 스트림들을 합성하고,
    - 상기 합성된 데이터 스트림을 향상하며, 그리고,
    - 상기 디스플레이 유닛 상에서 디스플레이를 위해 상기 향상된 데이터 스트림을 처리하는
    단계들을 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  13. 제 12 항에 있어서, 상기 방법은
    - 상기 전환된 데이터 스트림들이 프로그레시브 스캔 타입 데이터 스트림이 되도록 프로그레시브 스캔 시간 신호를 제공하는
    단계를 추가적으로 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  14. 제 12 항에 있어서, 상기 방법은,
    - 메모리 유닛 내에서 상기 데이터 스트림들 중의 선택된 하나의 선택된 부분을 저장하고, 그리고,
    - 필요한 상기 이미지 합성기로 상기 선택된 부분을 제공하는
    단계를 추가적으로 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  15. 제 13 항에 있어서, 상기 방법은,
    - 각 전환된 데이터 스트림을 하나의 디스플레이 프레임 비율로 동기화 하는
    단계를 추가적으로 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  16. 제 15 항에 있어서, 상기 방법은,
    하나의 선택된 프레임 비율로 상기 디스플레이 프레임 비율이 걸리도록(lock) 하는
    단계를 추가적으로 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  17. 제 16 항에 있어서, 이 때 상기 걸린 프레임 비율은 상기 들어오는 데이터 스트림들 중의 하나에 대응하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  18. 제 15 항에 있어서, 이 때 상기 디스플레이 프레임 비율은 프리 실행 프레임 비율인 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  19. 제 12 항에 있어서, 이 때 상기 포트들은,
    - 비디오 데이터를 수신하기 위해 배열된 비디오 수신기 포트,
    - 사용자 입력 명령을 수신하기 위해 배열된 사용자 인터페이스 포트, 그리고,
    - 상기 네트워크로부터 그리고 상기 네트워크로 패킷 기반 데이터를 트랜시브하기 위해 배열된 네트워크에 양-방향으로 결합되도록 배열된 네트워크 인터페이스
    를 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  20. 제 12 항에 있어서, 이 때 상기 데이터 프로세서는 집적 회로인 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  21. 제 12 항에 있어서, 이 때 상기 디스플레이 속성들은 확장된 디스플레이 식별 데이터(EDID) 인 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  22. 제 21 항에 있어서, 상기 방법은,
    - 상기 디스플레이 유닛이 인터레이스된 타입 디스플레이 유닛인 때에 프로그레시브 스캔 비디오 이미지를 인터레이스 하고, 그리고,
    - 상기 디스플레이 유닛이 프로그레시브 스캔 타입 디스플레이 유닛인 때에 상기 인터레이스를 바이패스 하는
    단계를 포함하는 것을 특징으로 하는 디스플레이 속성의 관련 세트를 지닌 디스플레이 유닛으로 데이터 스트림을 적합하게 제공하는 방법.
  23. 디스플레이 속성들의 관련 세트를 지닌 하나의 디스플레이 유닛으로 하나의 데이터 스트림을 선택적으로 제공하기 위한 컴퓨터 프로그램 상품으로서,
    - 다수의 대응하는 입력 포트들에서 다수의 입력 데이터 스트림들을 수신하기 위한 컴퓨터 코드,
    - 상기 입력 데이터 스트림들은 관련된 전화된 데이터 스트림을 지닌 대응하는 전환된 데이터 스트림으로 전환하기 위한 컴퓨터 코드,
    - 이미지 합성기에 의해 상기 전환된 데이터 스트림을 합성하기 위한 컴퓨터 코드,
    - 상기 합성된 데이터 스트림을 향상하기 위한 컴퓨터 코드,
    - 상기 디스플레이 유닛 상에서 디스플레이 하기 위해 상기 향상된 데이터 스트림을 처리하기 위한 컴퓨터 코드, 그리고,
    - 상기 컴퓨터 코드를 저장하기 위한 컴퓨터 판독형 매체
    를 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  24. 제 23 항에 있어서, 상기 컴퓨터 프로그램 상품은
    - 상기 전환된 데이터 스트림들이 프로그레시브 스캔 타입 데이터 스트림이 되도록 프로그레시브 스캔 시간 신호를 제공하기 위한 컴퓨터 코드
    를 추가적으로 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  25. 제 23 항에 있어서, 상기 컴퓨터 프로그램 상품은,
    - 하나의 메모리 유닛 내에서 상기 데이터 스트림들 중의 선택된 스트림의 선택된 부분을 저장하기 위한 컴퓨터 코드, 그리고,
    - 필요한 이미지 합성기로 상기 선택된 부분을 제공하기 위한 컴퓨터 코드
    를 추가적으로 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  26. 제 24 항에 있어서, 이 때 상기 컴퓨터 프로그램 상품은,
    - 개개의 전환된 데이터 스트림을 하나의 디스플레이 프레임 비율로 동기화 하기 위한 컴퓨터 코드
    를 추가적으로 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  27. 제 26 항에 있어서, 이 때 상기 컴퓨터 프로그램 상품은,
    - 선택된 프레임 비율에 상기 디스플레이 프레임이 걸리도록 하기 위한 컴퓨터 코드
    를 추가적으로 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  28. 제 27 항에 있어서, 이 때 상기 걸린 프레임 비율은 들어오는 데이터 흐름의 하나에 대응하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  29. 제 24 항에 있어서, 이 때 상기 디스플레이 프레임 비율은 프리 실행 프레임 비율인 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  30. 제 23 항에 있어서, 이 때 상기 포트들은,
    - 비디오 데이터를 수신하기 위해 배열된 비디오 수신기 포트,
    - 사용자 압력 명령을 수신하기 위해 배열된 사용자 인터페이스 포트, 그리고,
    - 상기 네트워크로부터 그리고 네트워크로 패킷 기반 데이터를 트랜시브 하기 위해 배열된 네트워크에 양-방향으로 연결되도록 배열된 네트워크 인터페이스
    를 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  31. 제 23 항에 있어서, 이 때 상기 데이터 프로세서는 집적 회로인 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  32. 제 23 항에 있어서, 이 때 상기 디스플레이 속성들은 확장된 디스플레이 식별 데이터(EDID)인 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
  33. 제 30 항에 있어서, 상기 프로그램 상품은,
    - 상기 디스플레이 유닛이 인터레이스된 타입 디스플레이 유닛일 때에 프로그레시브 스캔 비디오 이미지를 인터레이스하기 위한 컴퓨터 코드, 그리고,
    - 상기 디스플레이 유닛이 프로그레시브 스캔 타입 디스플레이 유닛일 때 상기 인터레이스를 바이패스 하기 위한 컴퓨터 코드
    를 추가적으로 포함하는 것을 특징으로 하는 상기 컴퓨터 프로그램 상품.
KR1020040094824A 2003-11-19 2004-11-19 실시간 데이터 스트림 프로세서 KR20050048529A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/707,074 2003-11-19
US10/707,074 US20050104899A1 (en) 2003-11-19 2003-11-19 Real time data stream processor

Publications (1)

Publication Number Publication Date
KR20050048529A true KR20050048529A (ko) 2005-05-24

Family

ID=34435642

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040094824A KR20050048529A (ko) 2003-11-19 2004-11-19 실시간 데이터 스트림 프로세서

Country Status (7)

Country Link
US (1) US20050104899A1 (ko)
EP (1) EP1534008A1 (ko)
JP (1) JP2005192199A (ko)
KR (1) KR20050048529A (ko)
CN (1) CN1620105A (ko)
SG (1) SG112021A1 (ko)
TW (1) TW200525497A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014142630A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Creating details in an image with frequency lifting
US9066025B2 (en) 2013-03-15 2015-06-23 Samsung Electronics Co., Ltd. Control of frequency lifting super-resolution with image features
US9349188B2 (en) 2013-03-15 2016-05-24 Samsung Electronics Co., Ltd. Creating details in an image with adaptive frequency strength controlled transform
US9536288B2 (en) 2013-03-15 2017-01-03 Samsung Electronics Co., Ltd. Creating details in an image with adaptive frequency lifting
US9652829B2 (en) 2015-01-22 2017-05-16 Samsung Electronics Co., Ltd. Video super-resolution by fast video segmentation for boundary accuracy control

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7825915B2 (en) 2004-02-03 2010-11-02 Intel Corporation Codec control
US8700671B2 (en) * 2004-08-18 2014-04-15 Siemens Aktiengesellschaft System and methods for dynamic generation of point / tag configurations
US20070242160A1 (en) * 2006-04-18 2007-10-18 Marvell International Ltd. Shared memory multi video channel display apparatus and methods
US8264610B2 (en) 2006-04-18 2012-09-11 Marvell World Trade Ltd. Shared memory multi video channel display apparatus and methods
US8218091B2 (en) 2006-04-18 2012-07-10 Marvell World Trade Ltd. Shared memory multi video channel display apparatus and methods
US8284322B2 (en) 2006-04-18 2012-10-09 Marvell World Trade Ltd. Shared memory multi video channel display apparatus and methods
US8203563B2 (en) * 2006-06-16 2012-06-19 Nvidia Corporation System, method, and computer program product for adjusting a programmable graphics/audio processor based on input and output parameters
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
US20080117329A1 (en) * 2006-11-22 2008-05-22 Richard Hayden Wyman Multi-mode video deinterlacer comprising a low delay mode
JP2008252701A (ja) * 2007-03-30 2008-10-16 Toshiba Corp 映像信号処理装置、映像表示装置および映像信号処理方法
KR100854932B1 (ko) 2007-08-06 2008-08-29 (주)씨앤에스 테크놀로지 영상 변환 기능을 가지는 영상 합성 장치
US20110080429A1 (en) * 2009-10-06 2011-04-07 Makarand Damle Overcoming a display unit resolution limit in a computing device
GB201003962D0 (en) 2010-03-10 2010-04-21 Tangentix Ltd Multimedia content delivery system
CN105657491A (zh) * 2015-08-21 2016-06-08 乐视致新电子科技（天津）有限公司 音视频播放设备
CN114640882A (zh) * 2020-12-15 2022-06-17 腾讯科技（深圳）有限公司 视频处理方法、装置、电子设备及计算机可读存储介质
CN117785995A (zh) * 2024-02-28 2024-03-29 江西方兴科技股份有限公司 一种基于物联网屏的数据展示方法及系统

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6166772A (en) * 1997-04-01 2000-12-26 Compaq Computer Corporation Method and apparatus for display of interlaced images on non-interlaced display
US5946051A (en) * 1997-06-02 1999-08-31 Telecruz Technology, Inc. Method and apparatus for enabling a user to access data network applications from a television system
US6556193B1 (en) * 1999-04-02 2003-04-29 Teralogic, Inc. De-interlacing video images using patch-based processing
US6828961B2 (en) * 1999-12-30 2004-12-07 Texas Instruments Incorporated Color wheel synchronization in multi-frame-rate display systems
US6392712B1 (en) * 2000-03-31 2002-05-21 Intel Corporation Synchronizing interlaced and progressive video signals
JP2002175068A (ja) * 2000-09-22 2002-06-21 Canon Inc 画像表示システム、画像表示方法、記憶媒体及び画像表示装置
US7236204B2 (en) * 2001-02-20 2007-06-26 Digeo, Inc. System and method for rendering graphics and video on a display
US20030018970A1 (en) * 2001-07-19 2003-01-23 Digeo, Inc. Object representation of television programs within an interactive television system
US6954234B2 (en) * 2001-10-10 2005-10-11 Koninklijke Philips Electronics N.V Digital video data signal processing system and method of processing digital video data signals for display by a DVI-compliant digital video display
US7013403B2 (en) * 2002-07-19 2006-03-14 Sun Microsystems, Inc. Synthesizing a pixel clock with extremely close channel spacing

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014142630A1 (en) * 2013-03-15 2014-09-18 Samsung Electronics Co., Ltd. Creating details in an image with frequency lifting
US9066025B2 (en) 2013-03-15 2015-06-23 Samsung Electronics Co., Ltd. Control of frequency lifting super-resolution with image features
US9305332B2 (en) 2013-03-15 2016-04-05 Samsung Electronics Company, Ltd. Creating details in an image with frequency lifting
US9349188B2 (en) 2013-03-15 2016-05-24 Samsung Electronics Co., Ltd. Creating details in an image with adaptive frequency strength controlled transform
US9536288B2 (en) 2013-03-15 2017-01-03 Samsung Electronics Co., Ltd. Creating details in an image with adaptive frequency lifting
US9652829B2 (en) 2015-01-22 2017-05-16 Samsung Electronics Co., Ltd. Video super-resolution by fast video segmentation for boundary accuracy control

Also Published As

Publication number Publication date
TW200525497A (en) 2005-08-01
US20050104899A1 (en) 2005-05-19
EP1534008A1 (en) 2005-05-25
CN1620105A (zh) 2005-05-25
SG112021A1 (en) 2005-06-29
JP2005192199A (ja) 2005-07-14

Similar Documents

Publication Publication Date Title
KR20050048529A (ko) 실시간 데이터 스트림 프로세서
EP0782333B1 (en) Image display apparatus
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
JP3228420B2 (ja) 非対称画面圧縮
US8176500B2 (en) Closing a video stream object
US20050168483A1 (en) Device and method for processing video signal
US6927801B2 (en) Video signal processing apparatus and video displaying apparatus
US20040239803A1 (en) Method and system for changing the frame rate to be optimal for the material being displayed while maintaining a stable image throughout
JP2009534931A (ja) 共有メモリマルチビデオチャネルディスプレイ装置および方法
US7508449B1 (en) Film mode judder elimination circuit and method
US7616264B1 (en) Cropped and scaled picture-in-picture system and method
JPS60165883A (ja) テレビジヨン信号送受信方法およびテレビジヨン信号受信方法
US20030234892A1 (en) Television receiver with reduced flicker by 3/2 times standard sync
US6919929B1 (en) Method and system for implementing a video and graphics interface signaling protocol
JP3847826B2 (ja) 字幕データ表示制御装置
US6573946B1 (en) Synchronizing video streams with different pixel clock rates
US7068324B2 (en) System for displaying graphics in a digital television receiver
EP0932977B1 (en) Apparatus and method for generating on-screen-display messages using field doubling
US7663646B2 (en) Device, system and method for realizing on screen display
KR100385975B1 (ko) 비디오 포맷 변환장치 및 방법
JP2006227442A (ja) 映像信号処理装置、及び該装置を備えた映像表示装置
Negreiros et al. Towards a video processing architecture for SBTVD
US20050190297A1 (en) Video signal processor and video display device
WO2001028245A1 (en) Method and system for eliminating edge effects at the end of lines in video signals
JP2003143507A (ja) マルチメディア再生装置及び方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid