KR20050045836A

KR20050045836A - Ｃｄｍａ 통신 시스템에서의 수신기 처리를 위한 방법 및장치

Info

Publication number: KR20050045836A
Application number: KR1020040090010A
Authority: KR
Inventors: 메일랜더로렌스유진; 프로키스존지
Original assignee: 루센트 테크놀러지스 인크
Priority date: 2003-11-10
Filing date: 2004-11-05
Publication date: 2005-05-17
Also published as: CN1617459A; JP2005151555A; DE602004004574D1; DE602004004574T2; EP1530300A1; US20050100052A1; EP1530300B1

Abstract

CDMA 신호들의 수신기 처리를 위한 방법 및 장치에 있어서, 적어도 하나의 수신 신호에 대한 선형 균등화(linear equalization)는 수신된 신호의 각 심볼 스트림의 비-선형 심볼 추정에 앞선다. 추정된 심볼 스트림들로부터 형성된 원래 수신 신호의 근사치(approximation)는 이후 필터링된다. 상기 필터링으로부터의 출력은 수신기 처리된 수신 신호를 생성하도록 수신 신호의 필터링으로부터의 출력과 결합된다.

Description

ＣＤＭＡ 통신 시스템에서의 수신기 처리를 위한 방법 및 장치{METHOD AND APPARATUS FOR RECEIVER PROCESSING IN A CDMA COMMUNICATIONS SYSTEM}

UMTS와 같은 CDMA 셀룰러 시스템들에서, 사용자 데이터는 다중 직교 코드들(multiple orthogonal codes)을 사용하여 전송된다. 예를 들면, K 자원(source)들로부터의 사용자 데이터 ｂ_k는 확산 시퀀스들 ｓ_k에 할당되고, 분산 채널 h(예컨대, 무선 인터페이스)를 통해 복합 신호로서 전송된다. 단일 칩 또는 그 이상을 스패닝(span)하는 상기의 시간 분산 멀티패스 채널(time dispersive multipath channel)은 두 가지 별개 유형들의 성능저하(degradation) 즉, 일반적인 심볼간 간섭 (intersymbol interference: ISI) 뿐만 아니라, 코드들 (MAI) 사이의 직교성(orthogonality)의 손실로 인한 코드-대-코드 간섭을 야기한다. ISI의 영향은 심볼당 칩들의 수가 단지 16인 HSDPA와 같은 고속 데이터 전송들에서 중요해질 수 있다.

상기한 두 가지 성능저하들 모두는 수신기에서의 칩-레벨 선형 균등화(chip-level linear equalization)에 의해 조정될 수 있다. 선형 균등화기(linear equalizer)는 각 자원에 대한 역확산 동작에 우선한다. 칩-레벨 균등화기의 주목할 만한 특징은 모든 확산 코드들을 수정하기 위해서 단지 단일의 균등화기만이 필요하다는 것이다. 시스템 용량을 더 개선하기 위해서는, 칩 레벨에서 결정-피드백 균등화(decision-feedback equalization)를 사용하는 것이 바람직할 것이다. 그러나, 칩 SNR이 극히 낮고, 복합 신호가 극히 큰 집합(constellation)임에 따라, 개개의 칩들에 대한 결정이 신뢰적이지 않다. 이것을 극복하기 위해서, 가능한 데이터 심볼 가설을 각각 조건으로하는 몇몇의 균등화기가 병렬로 가동되는 가설-피드백(hypothesis-feedback)을 사용하도록 이전부터 제안되어왔다. 이것이 단일 사용자의 ISI를 감소시키는 것에는 매우 효과적일 수 있지만, 다운링크에서 필요한 것처럼 모든 K 사용자들에 대한 모든 가설들이 포함된다면 이것은 극도로 복잡해진다. 예를 들면, 16의 확산 코드들이 있는 QPSK 시스템에는 4¹⁶=4.3 ×10⁹ 의 가설들이 가능하다.

CDMA 신호들의 수신기 처리를 위한 방법 및 장치에서, 적어도 하나의 수신 신호의 선형 균등화가 수신 신호의 각 심볼 스트림의 비선형 심볼 추정에 앞선다. 예시적 실시예에서, 선형 균등화는 (예컨대 역확산에 앞서) 수신 신호의 칩 레벨에서 수행되고, 심볼 추정은 (예컨대 역확산 후에) 수신 신호의 심볼 레벨에서 수행된다. 추정된 신호 스트림들로부터 형성된 원래의 수신 신호의 근사치(approximation)는 이후 필터링된다. 본 발명의 실시예에서, 상기 필터링은 수신 신호의 칩 레벨에서 수행되고, 상기 필터링으로부터의 출력은 수신 신호의 현재 칩에 대한 과거 및 미래 칩들 중 적어도 하나의 영향을 나타낸다. 상기 필터링으로부터의 출력은 균등 수신 신호를 생성하도록 수신 신호의 필터링으로부터의 출력과 결합된다.

본 발명의 실시예들과 관련하여 상세히 설명될 바와 같이, 본 발명은 단일 입력, 단일 출력(SISO) 통신 시스템들, 다중 입력, 다중 출력(MOMO 또는 BLAST) 통신 시스템들, 전송 다이버시티 통신 시스템들 등에 적용가능하다.

본 발명은 다양한 도면들에서 도면 심볼들이 대응하는 부분들을 명시하는 것처럼, 도시로서 첨부된 도면들 및 본 명세서에 주어진 상세 설명들로부터 더욱 완벽히 이해된다.

도 1은 본 발명에 따른 수신기 처리를 위한 장치의 예시적 실시예를 도시한다. 도시한 바와 같이 샘플러(10)는 수신 신호를 발생시키기 위해 안테나(8)에 의해 수신된 신호의 칩들을 샘플링한다. 예시적인 일 실시예에서, 샘플러(10)는 칩당 적어도 두 개의 샘플들이 얻어지도록 칩들을 오버샘플링한다. 선형 균등화기(12)는 선형 균등 신호를 생성하기 위해 수신 신호를 처리한다. 선형 균등화기에 의해 수행되는 선형 균등화는 임의의 널리 공지된 선형 균등화 알고리즘에 따라 실행(conduct)된다. 선형 균등 신호는 각 확산 코드들 ｓ₁, ..., ｓ_k와 함께 혼합기들(14)에서 혼합됨으로써 역확산된다. 혼합기(14)와 연관된 누산기들(accumulators;16)은 혼합기들(14)에 의해 생성된 역확산 칩들을 누산한다. 각 누산기(16)와 연관된 심볼 추정기(18)는 누산기(16)로부터의 출력 스트림에서 심볼들의 비선형 소프트 추정(non-linear, soft-estimation)을 수행한다. 예를 들면, 각 심볼 추정기(18)는 개개의 심볼들의 소프트 추정들을 획득하는 최적 조건부-평균 추정기(optimal conditional-mean estimator)이다. 추정된 심볼 스트림들은 원래의 칩 시퀀스 의 근사치 를 생성하기 위해 혼합기들(20)에 의해 재확산되고 가산기(22)에서 결합된다. "정확한" 칩 결정들의 상기 시퀀스는 피드백 필터(24)로의 입력으로서 사용된다.

다음에서 상세히 설명되는 것처럼, 피드백 필터(24)는 수신 신호 내에서 현재 칩에 대해 과거 및 미래 칩들이 갖는 영향을 나타내는 출력을 발생한다. 지연회로(26)는 수신 신호를 지연시키고, 피드포워드 필터(28)는 수신 신호를 필터링한다. 예시적 실시예에서, 지연회로(26)는 선형 균등화 신호를 발생하고 상기 선형 균등화 신호를 역확산, 검출 및 재확산할 시간만큼 수신 신호를 지연시킨다. 이것은 심볼 추정기들(18)로 하여금 미래의 칩들에 기초하여 심볼 결정들을 할 수 있도록 하고, 피드백 필터(24)는 피드포워드 필터(28)에 의해 출력된 수신 신호에서 현재의 칩에 대해 과거 및 미래 칩들이 갖는 영향을 나타내는 출력을 발생한다. 이해할 수 있는 바와 같이, 본 발명의 실시예는 피드백 필터(24)가 현재 칩에 대한 과거 칩들만의 영향을 나타내는 출력을 생성하도록 배열될 수 있다. 제 2 결합기(30)는, 과거 및 미래 칩들의 해로운 영향(detrimental influence)이 억제 및/또는 제거된 수신 신호의 현재 칩들의 추정치들을 생성하도록 피드포워드 필터(28)의 출력으로부터 피드백 필터(24)의 출력을 감한다. 제 2 결합기(30)로부터 출력된 처리된 수신 신호는 이후 개별 심볼 스트림들을 생성하도록 도 1에서 도시된 것처럼 확산되고 누산될 수 있다. 다음에서 상세히 설명되는 것처럼, 피드백 필터(24) 및 피드포워드 필터(28)는 결정-피드백-균등화와 유사한 처리를 사용하여 공동 수행(co-generate)된다.

FF는 피드포워드 필터(28)에서의 칩들의 수를 나타내고, FB는 피드백 필터(24)에서의 수를 나타내며, P는 샘플러(10)의 오버샘플링 인자를 나타내는 것으로 한다. 피드포워드 필터에 포함된 수신 샘플들의 벡터는,

또는,

여기서,ｒ _ｋ는 수신 샘플들의 벡터이고, Γ (h)는 각각의 수신 샘플들에 대한 채널의 Ｌ 에코들(멀티패스 지연 일그러짐)을 나타내고, ｘ _ｋ는 ｋ번째 전송 샘플이며, ｎ _ｋ는 샘플 ｋ에 대한 노이즈이다.

f(i) 및 b(i)는 각각 i번째 피드포워드 및 피드백 탭을 나타내는 것으로 한다.

지연 ｄ에서의 칩 값 추정은,

항들은 피드포워드, 원인 피드백(causal feedback), 및 결과 피드백(anti-causal feedback) 섹션들에 대응한다. MMSE(최소 평균 제곱 에러; Minimum Mean Squared Error) 탭 가중치들(tap weights)은 다음의 솔루션으로부터 찾을 수 있다.

여기서, 다음을 규정한다.

여기서, ｃ는 피드포워드 및 피드백 필터들(24 및 28)의 현재 또는 초기의 탭들이고, ｖ는 피드포워드 및 피드백 필터들(24 및 28)로의 입력들의 벡터이다.

직교성 원리(Orthogonality Principle)를 통해 획득한 솔루션은,

여기서, σ _x는 신호 전력, σ _n은 노이즈 전력, h는 지연 Ｌ에서의 채널 임펄스 응답을 나타내는 복소수, 그리고 Ｒ _P는 수신 신호의 공분산 매트릭스(covariance matrix),

각각의 조건부-평균 추정기(conditional-mean estimator; 18)는,

여기서, ｓ는 추정되는 심볼이고, 는 가능한 심볼들의 알파벳을 나타내고, ｒ 은 누산기(16)의 출력이고, p(r/s _i)는 ｒ의 우도(likelihood)이며, . 복소 스칼라 ｒ에 대한 우도가 주어지면, 상관기 출력(correlator output)은,

여기서, ｇ는 선형 균등화기 이득에 의존하는 이득 인자이다. 예를 들면, 예시적 실시예에서, ｇ는 확산 이득과 같도록 설정된다. 심볼 알파벳 인 QPSK의 경우에 대해 추정기가

임을 발견한다.

유사한 표현들이 8-PSK, 16-QAM 등의 경우에서 발견될 수 있다.

일 실시예에서, 수신기에서의 제어기(도시되지 않음)는, 피드백 필터(24)에 대한 탭들 및 피드포워드 필터(28)에 대한 탭들을 발생하기 위해 상기 방정식(equation)들에서 사용되는 변수들을 생성하고, 심볼 추정 s _opt의 발생시 추정기들(18)에 의해 사용되는 변수들을 생성하도록 측정치(measurement)들을 작성하여 수신한다. 상기 방정식들에서의 변수들은 널리 공지되었고 상기 변수들의 생성에 필요한 측정치들도 널리 공지되었기 때문에, 이러한 처리들은 상세히 설명되지 않는다. 예를 들면, 수신 신호는 전송기가 파일럿 신호들을 송신할 때 공지되며, 이에 기초하여 신호 전력, 노이즈 전력 등이 유도될 수 있다.

도 2는 선형 균등화기(12)의 탭들이 제 1 적응 프로세스(40)에 의해 결정되고, 피드포워드 필터(28) 및 피드백 필터(24)의 탭들은 제 2 적응 프르세스(42)에 의해 결정되는 본 발명의 다른 실시예를 도시한다. 제 1 및 제 2 적응 프로세스들(40 및 42)은 탭 가중치들[ｗ,ｆ,ｂ]를 결정하기 위해 적응 알고리즘을 사용한다. 이것은 해당 분야에 널리 공지된 표준 LMS(Least Mean Square; 최소 평균 제곱), RLS(Recursive Least Squares; 반복 최소 제곱), 칩-레벨, 심볼-레벨 등의 알고리즘들을 사용하여 실행될 수 있다. 예를 들면, 피드포워드 및 피드백 필터들(24 및 28)의 탭들은 다음의 표현에 따라 LMS에 의해 결정된다.

상기한 바와 같이, 적응 알고리즘에 대해 사용되는 "참조" 신호는 일반적인 트레이닝 심볼들인 CDMA 파일럿 코드들 ｘ_pilot, 또는 트래픽-베어링 신호들(traffic-bearing signals)의 공지된 일부의 결합된 CDMA 파일럿 코드(들)일 수 있다. 상기 공지 부분이 사용되지 않는 경우에는, 파일럿 채널에 대한 부가적 상관기가 에러 신호로부터 노이즈를 제거하기에 유용된다. 대안적으로, "블라인드" 또는 "세미-블라인드" 들로 불리는 추정 알고리즘들이 사용될 수 있다.

상기 실시예들은 SISO(단일 입력 및 단일 출력) 시스템들에 관해서였다. 그러나, 본 발명은 SISO 시스템들에 제한되지 않고, MIMO(다중 입력 및 다중 출력) 및 전송 다이버시티 시스템들과 같은 다른 유형들의 시스템들에도 적용가능하다.

도 3은 본 발명에 따른 MIMO 시스템의 실시예를 도시한다. MIMO 시스템은 M 전송 안테나들 및 N 수신 안테나들을 갖는 것으로 도시되었다. 도 3에 도시된 수신기 처리 구조는, 다중 멀티패스 채널들로 인해 MIMO 시스템의 선형 균등화기 및 필터들이 매트릭스 기반이라는 것을 제외하고는 도 1의 구조와 비슷하다.

특히, 도 3은 수신 신호를 발생하기 위해 N 수신 안테나들 중 하나의 안테나에 의해 수신된 신호의 칩들을 각각 샘플링하는 샘플러들(110)을 도시한다. 예시적인 일 실시예에서, 샘플러들(110)은 칩당 적어도 두 개의 샘플들이 얻어지도록 칩들을 오버샘플링한다. 매트릭스 선형 균등화기(112)는 선형 균등 신호들을 생성하기 위해 수신 신호들을 처리한다. 매트릭스 선형 균등화기에 의해 수행되는 선형 균등화는 임의의 널리 공지된 매트릭스 선형 균등화 알고리즘에 따라 실행된다. 선형 균등 신호들은 심볼 추정 구성회로(150)에 의해 각각 수신된다. 도 4는 심볼 추정 구성회로의 실시예를 도시한다. 도시한 바와 같이, 역확산기(despreader; 114)는 혼합기들을 사용하여 선형 균등 신호를 선형 균등 신호를 각각의 확산 코드들 ｓ_１, ..., ｓ_k와 혼합함으로써 선형 균등 신호를 역확산한다. 공간 화이트닝 장치(spatial whitening unit; 116)는, 그 공간 공분산(spatial covariance)이 2003년 01월 10일에 출원된, 미국 특허출원 번호 제 10/340875 인 제목 "METHOD AND APPARATUS FOR DETERMINING AN INVERSE SQUARE ROOT OF A GIVEN POSITIVE-DEFINITE HERMITIAN MATRIX" 에서 개시된 것과 같은 임의의 널리 공지된 방법의 동일 매트릭스와 같도록 잔여 방해 및 노이즈를 변형하며, 상기 내용은 본 명세서에 참조로서 완전히 포함되어있다. 접속 심볼 추정기(joint symbol estimator; 118)는 스펙트럼 화이트닝 장치(116)로부터의 출력 스트림에서 M 심볼들의 동시 비선형 소프트 추정을 수행한다. 예를 들면, 스피어 복호화 알고리즘(sphere decoding algorithm)과 같이 하드 또는 소프트 출력들과 함께 근사-최대 우도(near-maximum likelihood) 처리가 접속 심볼 추정기(118)에 의해 수행될 수 있다. 대안적으로, 이른바 "V-Blast" 감소 유형 처리가 사용될 수 있다. 다음은 M 심볼들의 벡터에 대한 조건부-평균 추정기(18)에 대응하여 접속 심볼 추정기(118)에 의해 수행되는 추정 처리의 다른 예이다.

여기서,

여기서, Ｃ^M는 가능 집합점들의 M-차수 벡터(M-dimensional vector)를 나타낸다.

소프트 심볼값들은 이후 재확산되고 K 코드들로부터의 기여들은 재확산기(120)에 의해 합해진다. 그 결과는 각각의 자원들 M에 의해 전송된 칩들의 추정이다. 상기 결과들은, 가산기들(130)에 의해 그 출력이 매트릭스 피드포워드 필터(28)로부터의 출력과 결합될 때 다른 안테나 칩 간섭은 물론 동일한 안테나 칩 간섭를 감하는 도 3의 매트릭스 피드백 필터(124)에서 현재 사용된다. 매트릭스 피드포워드 필터(128)는 수신 신호 각각에 대한 지연들(126)로 인해 반복해서 지연된 입력을 갖는다. 일 실시예에서는, (미래의 칩들과 과거의 칩들을 감하기 위해) 양측 피드백 필터(124)가 사용되지만, 다른 실시예에서 필터(124)가 단측(one-sided)이 된다. 가산기들(130)로부터의 출력은 이후 각각의 확산 코드에 대해 역확산되고, 화이트닝 검출된다.

본 발명의 상기 실시예와 연관된 필터들은 매트릭스 필터들 [Ｗ, Ｆ, Ｂ]이다. 매트릭스 피드백 및 피드포워드 필터들(124 및 128)은 다음과 같이 계산될 수 있다. 여기서, ｍ번째 전송기로부터의 칩의 추정은,

이고, 모든 수신 공간 신호들이 이용되고, 피드백이 (과거 및 미래) 전송기들 사이의 모든 전위 교차 연결들(potential cross-couplings)을 감한다. 이제 다음을 해결하면,

여기서, 다음을 규정한다.

상기 솔루션은 직교성 원리로부터 다시 얻어진다.

여기서, 다음을 규정한다.

여기서, ｅ _d가 ｄ번째 위치의 단일１을 제외하고 모두 제로들의 벡터이다.

도 1의 실시예와 같이, 폐쇄형의 솔루션(1.16)은 도 2와 관련하여 설명된 것과 같은 다양한 전송 안테나들로부터의 유일 트레이닝 또는 파일럿 신호들을 이용하여 직접적으로 계산되거나, 또는 대안적인 실행(implementation)이 적응 필터링(LMS, RLS 등)에 기초하여 사용될 수 있다.

전송 다이버시티 시스템들은 (MIMO와 같지 않은)단일 데이터 스트림을 송신기 위해 다중 전송 안테나들 및 하나 이상의 수신 안테나들을 사용한다. 전송 다이버시티 스키마는 부호기 및 복호기에 의해 결정될 수 있다. 예를 들면, UMTS에서의 개방 루프 전송 다이버시티 스키마(STTD)는 두 안테나들 및 두 심볼들과 동시에 부호화된다. 부호기는 를 안테나(1)로 를 안테나(2)로, 두 연속적인 시간 슬롯들로 송신한다. 이후 복호기는 수신 신호들의 두 결합들 및 를 형성한다. 이러한 일반적 전송 다이버시티 동작은 시간 분산이 아닌 라디오 채널로 가정한다.

시간 분산을 정정하기 위해, 도 3에 도시된 것과 같이 선형 균등화기를 사용할 수 있다. 시스템은 좋은 성능을 위해 적어도 전송 안테나만큼의 수신 안테나를 가져야한다. 균등화기 출력들의 수는 전송 안테나들의 수와 같아질 수 있다. 상기 선형 균등화기는 MIMO 시스템들에 대해 앞서 설명한 것과 동일하다.

도 5는 송신 다이버시티 시스템을 위한 본 발명에 따른 수신기 처리 구조의 실시예를 도시한다. 도시된 바와 같이, 수신기 처리 구조는 도 3에 도시된 심볼 추정기 구조들(150)이 심볼 추정 구조(160)로 대체된 것을 제외하고 도 3에 도시된 것과 동일하다. 그에 따라, 이러한 차이점들은 간결하게 설명될 것이다. 도시된 바와 같이, 선형 균등화기는 전송 다이버시티 복호기(162) 및 심볼 추정기들(18)에 앞선다. 재구성된 칩 스트림을 제공하는 전송 다이버시티 부호기(164)에 의해 심볼들은 이후 부호화된다. 다른 신호들 또한 다운링크에 나타나는 경우에는, 그들 또한 재구성되고, 그들의 칩들은 전체 전송 스트림들을 주도록 함께 합계되어야한다. 이러한 것들은 상기 설명과 같이 피드백 및 피드포워드 필터들(124 및 128)에서 사용된다. 가산기들(130)의 출력에서, 전송 다이버시티 복호기가 반복해서 사용될 수 있고, 수신기 처리는 정규형(FEC 복호화 등)에서 계속된다.

이와 같이 설명되는 본 발명은 많은 방법들에서도 동일하게 다양화될 수 있음이 명백할 것이다. 예를 들면, 본 발명의 양상들이 다운링크 CDMA 신호들의 수신기 처리에 관해 설명되는 동안, 본 발명은 예를 들어 직교 업링크 신호들이 송신되는 경우에는 업링크에도 동등하게 적용가능하다. 이러한 변화들은 본 발명의 의도와 범위로부터 벗어나도록 간주되지 않고, 모든 변형들은 본 발명의 범위 내에 포함되도록 의도되었다.

CDMA 신호들의 수신기 처리를 위한 방법 및 장치에 있어서, 단일 칩 또는 그 이상을 스패닝(span)하는 상기의 시간 분산 멀티패스 채널은 일반적인 심볼간 간섭 및 코드들 (MAI) 사이의 직교성(orthogonality)의 감소로 인한 코드-대-코드 간섭등의 성능저하(degradation) 원인이 된다. 이러한 두 가지 성능저하들은 수신기에서의 칩-레벨 선형 균등화(chip-level linear equalization)에 의해 조정될 수 있다. 수신 신호에 대한 선형 균등화(linear equalization), 수신된 신호의 각 심볼 스트림의 비-선형 심볼 추정, 및 추정된 심볼 스트림들로부터 형성된 원래 수신 신호의 근사치(approximation) 필터링 등의 단계로 진행되는 본 발명에 따른 방법은 다중 입력, 다중 출력(MOMO 또는 BLAST) 통신 시스템들, 전송 다이버시티 통신 시스템들 등의 신호 입력, 신호 출력(SISO) 통신 시스템들에 적용가능하다.

도 1은 본 발명에 따른 수신기 처리를 위한 장치의 대표적인 실시예를 도시하는 도면.

도 2는 필터 탭들이 적응적으로 결정되는 본 발명의 다른 실시예를 도시하는 도면.

도 3은 본 발명에 따른 MIMO 시스템의 실시예를 도시하는 도면.

도 4는 도 3의 실시예에서 심볼 추정 구조의 실시예를 도시하는 도면.

도 5는 전송 다이버시티 시스템(transmit diversity system)을 위한 본 발명에 따른 수신기 처리 구조의 실시예를 도시하는 도면.

Claims

CDMA 신호들의 수신기 처리에 대한 방법에 있어서,

적어도 하나의 선형 균등 신호(linear equalized signal)를 발생시키기 위해 적어도 하나의 수신 신호에 대해서 선형 균등화를 수행하는 단계,

각 선형 균등 신호와 연관된 하나 이상의 신호 스트림들을 발생시키기 위해 각 선형 균등 신호를 역확산(despread)하는 단계,

연관된 심볼 추정 신호 스트림들을 발생시키기 위해 각 신호 스트림의 심볼들을 추정하는 단계,

각 선형 균등 신호와 연관된 복합 신호를 발생시키기 위해 각 선형 균등 신호와 연관된 상기 심볼 추정 신호 스트림들을 재확산(respread)하는 단계,

제 1 필터를 사용하여 각 복합 신호를 필터링하는 단계,

제 1 필터를 보완(complement)하는 제 2 필터를 사용하여 각 수신 신호를 필터링하는 단계, 및

각 수신 신호와 연관된 처리된 수신 신호를 발생시키기 위해 상기 제 1 필터 및 제 2 필터들로부터의 연관된 출력을 결합하는 단계를 포함하는, 수신기 처리 방법.
제 1 항에 있어서, 상기 추정 단계는 각 신호 스트림에서 심볼들의 비선형 소프트 결정 추정(non-linear soft-decision estimation)을 수행하는, 수신기 처리 방법.
제 1 항에 있어서, 상기 각 복합 신호의 필터링 단계는 연관된 수신 신호의 현재 칩에 대해 적어도 과거의 칩들의 영향을 나타내는 출력을 발생하고,

결합기(combiner)는 상기 각 수신 신호의 필터링 단계의 연관된 출력으로부터 상기 각 복합 신호의 필터링 단계의 출력을 감하는(subtract), 수신기 처리 방법.
제 3 항에 있어서, 상기 각 복합 신호의 필터링 단계는 연관된 수신 신호의 현재 칩에 대해 과거 및 미래 칩들의 영향을 나타내는 출력을 발생하는, 수신기 처리 방법.
제 1 항에 있어서, 상기 각 복합 신호의 필터링 단계는 연관된 수신 신호의 현재 칩에 대해 적어도 미래 칩들의 영향을 나타내는 출력을 발생하고,

결합기는 상기 각 수신 신호의 필터링 단계의 연관된 출력으로부터 상기 각 복합 신호의 필터링 단계의 출력을 감하는, 수신기 처리 방법.
제 1 항에 있어서, 상기 제 1 필터 및 제 2 필터들에 대한 필터 탭들을 발생하는 단계를 더 포함하는, 수신기 처리 방법.
제 6 항에 있어서, 상기 필터 탭들의 발생 단계는 상기 제 1 필터 및 제 2 필터들에 대한 상기 필터 탭들을 적응적으로 발생하는, 수신기 처리 방법.
제 1 항에 있어서, 상기 역확산 단계는 각 선형 균등 신호를 하나 이상의 데이터 심볼 스트림들로 역확산하는, 수신기 처리 방법.
제 1 항에 있어서, 적어도 하나의 수신 신호는 하나 보다 많은 사용자들에 대한 심볼들을 포함하는, 수신기 처리 방법.
제 1 항에 있어서, 각 수신 신호는 다른 안테나에 의해 수신된 신호와 연관된, 수신기 처리 방법.