KR20050045380A - Method of forming bit line contact plug in semiconductor devices - Google Patents
Method of forming bit line contact plug in semiconductor devices Download PDFInfo
- Publication number
- KR20050045380A KR20050045380A KR1020030079432A KR20030079432A KR20050045380A KR 20050045380 A KR20050045380 A KR 20050045380A KR 1020030079432 A KR1020030079432 A KR 1020030079432A KR 20030079432 A KR20030079432 A KR 20030079432A KR 20050045380 A KR20050045380 A KR 20050045380A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- metal layer
- contact plug
- bit line
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910052751 metal Inorganic materials 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 35
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 21
- 239000010937 tungsten Substances 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 13
- 229920005591 polysilicon Polymers 0.000 claims abstract description 13
- 238000000059 patterning Methods 0.000 claims abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 32
- 238000005229 chemical vapour deposition Methods 0.000 claims description 16
- 239000010936 titanium Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 238000004544 sputter deposition Methods 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 claims description 4
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 6
- 230000003746 surface roughness Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 46
- 239000011229 interlayer Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 비트라인 콘택 플러그 형성방법에 관한 것으로, 본 발명의 사상은 랜딩 플러그 폴리실리콘막이 형성된 결과물 전면에 제1 절연막을 형성하는 단계, 상기 제1 절연막을 패터닝하여 하부의 상기 랜딩 플러그 폴리실리콘막을 노출시키는 콘택홀을 형성하는 단계, 상기 형성된 콘택홀에 제1 베리어 매탈층을 형성하는 단계, 상기 제1 베리어 메탈층 상에 제2 베리어 메탈층을 형성하는 단계, 상기 제2 베리어 메탈층 상에 금속층을 형성하는 단계, 상기 결과물 전면에 캡핑막으로써의 제2 절연막을 형성하는 단계 및 상기 결과물의 소정 영역을 패터닝하여 비트라인 콘택 플러그를 형성하는 단계를 포함한다. 본 발명에 의하면, 비트라인 콘택 플러그의 확산 방지막을 이중막으로 구성함으로써 그 상부에 증착되는 텅스텐막의 표면 거칠기를 개선하여 이후 수행되는 식각 등의 후속 공정시 불량을 방지하여 콘택 플러그의 불량을 방지할 수 있다. The present invention relates to a method of forming a bit line contact plug of a semiconductor device, and the idea of the present invention is to form a first insulating film on the entire surface of the resultant product on which the landing plug polysilicon film is formed, and pattern the first insulating film to form the landing plug below. Forming a contact hole exposing the polysilicon layer, forming a first barrier metal layer in the formed contact hole, forming a second barrier metal layer on the first barrier metal layer, and the second barrier metal Forming a metal layer on the layer, forming a second insulating film as a capping film over the entire surface of the resultant, and patterning a predetermined region of the resultant to form a bit line contact plug. According to the present invention, by forming the diffusion barrier of the bit line contact plug as a double layer to improve the surface roughness of the tungsten film deposited thereon to prevent defects in subsequent processes such as etching is performed to prevent the failure of the contact plug Can be.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 비트라인 콘택 플러그 형성방법에 관한 것이다. The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for forming a bit line contact plug of a semiconductor device.
종래 기술에 따라 형성된 반도체 소자의 비트라인 콘택 플러그를 도시한 단면도이다. A cross-sectional view showing a bit line contact plug of a semiconductor device formed according to the prior art.
도 1을 참조하면, 랜딩 플러그 폴리실리콘막(landing plug polysilicon layer: 10)위에 제1 절연막(12)을 형성하고, 이 제1 절연막(12)에 이후 형성될 비트 라인(미도시)과 하부에 형성된 랜딩 플러그 폴리 실리콘(10)을 연결하는 비트라인 콘택 플러그를 정의할 콘택홀(미도시)을 형성한다. Referring to FIG. 1, a first insulating film 12 is formed on a landing plug polysilicon layer 10, and a bit line (not shown) and a lower portion are formed on the first insulating film 12. A contact hole (not shown) defining a bit line contact plug connecting the formed landing plug polysilicon 10 is formed.
상기 형성된 콘택홀(미도시)에 티타늄막(14)과 제1 티타늄 질화막(16)을 차례로 증착한 후 열처리 공정을 수행하여 티타늄 실리사이드막(18)을 형성한다. 상기 티타늄 실리사이드막(18)을 형성한 후 텅스텐막의 확산 방지막으로 제2 티타늄질화막(20)을 증착한다. 이어서 상기 결과물 전면에 텅스텐막(22)을 형성하면 콘택홀 내부에 텅스텐막(22)이 매립되어 비트라인 텅스텐 콘택 플러그(22)가 형성되고, 이 텅스텐 콘택 플러그(22) 전면에 제2 절연막(24)을 형성한 후 패터닝하여 비트라인 콘택 플러그의 형성을 완료한다. 이 비트라인 콘택 플러그를 매립하는 금속물질은 콘택홀에 매립되는 동시에 비트라인으로도 사용되므로, 비트라인 콘택 플러그이다. The titanium silicide film 18 is formed by sequentially depositing the titanium film 14 and the first titanium nitride film 16 in the formed contact hole (not shown), followed by a heat treatment process. After the titanium silicide layer 18 is formed, a second titanium nitride layer 20 is deposited as a diffusion barrier layer of the tungsten layer. Subsequently, when the tungsten film 22 is formed on the entire surface of the resultant product, the tungsten film 22 is embedded in the contact hole to form the bit line tungsten contact plug 22, and the second insulating film ( 24) is then patterned to complete the formation of the bitline contact plug. The metal material that embeds the bit line contact plug is a bit line contact plug because it is embedded in the contact hole and also used as a bit line.
한편, 상기 티타늄막과 제1 티타늄 질화막은 베리어 메탈층으로 사용되기 위해 형성되는 데, 이는 화학기상 증착법등으로 형성된다. Meanwhile, the titanium film and the first titanium nitride film are formed to be used as the barrier metal layer, which is formed by a chemical vapor deposition method or the like.
그러나 상기 형성된 제1 티타늄 질화막상에는 텅스텐막이 형성되는 데, 이 텅스텐막에는 표면 거칠기가 커지게 되어 이후 수행되는 식각 등의 후속 공정시 불량이 발생할 수 있어, 콘택 플러그의 불량을 발생할 수 있는 문제점이 있다. However, a tungsten film is formed on the formed first titanium nitride film, and the surface roughness of the tungsten film may be increased, so that a defect may occur during subsequent processes such as etching, which may cause a defect of the contact plug. .
상술한 문제점을 해결하기 위한 본 발명의 목적은 콘택홀 매립 공정시 발생될 수 있는 콘택 플러그의 불량을 방지하는 반도체 소자의 비트라인 콘택 플러그 형성방법을 제공함에 있다. An object of the present invention for solving the above problems is to provide a method for forming a bit line contact plug of a semiconductor device to prevent a defect of the contact plug that may occur during the contact hole filling process.
상술한 목적을 달성하기 위한 본 발명의 사상은 랜딩 플러그 폴리실리콘막이 형성된 결과물 전면에 제1 절연막을 형성하는 단계, 상기 제1 절연막을 패터닝하여 하부의 상기 랜딩 플러그 폴리실리콘막을 노출시키는 콘택홀을 형성하는 단계, 상기 형성된 콘택홀에 제1 베리어 매탈층을 형성하는 단계, 상기 제1 베리어 메탈층 상에 제2 베리어 메탈층을 형성하는 단계, 상기 제2 베리어 메탈층 상에 금속층을 형성하는 단계, 상기 결과물 전면에 캡핑막으로써의 제2 절연막을 형성하는 단계 및 상기 결과물의 소정 영역을 패터닝하여 비트라인 콘택 플러그를 형성하는 단계를 포함한다. The idea of the present invention for achieving the above object is to form a first insulating film on the entire surface of the resultant landing plug polysilicon film is formed, patterning the first insulating film to form a contact hole for exposing the landing plug polysilicon film below Forming a first barrier metal layer in the formed contact hole, forming a second barrier metal layer on the first barrier metal layer, forming a metal layer on the second barrier metal layer, Forming a second insulating film as a capping layer over the entire surface of the resultant, and forming a bit line contact plug by patterning a predetermined region of the resultant.
상기 제2 절연막 상에 하드 마스크용 제2금속층을 형성하는 단계를 더 포함하는 것이 바람직하다. The method may further include forming a second metal layer for a hard mask on the second insulating layer.
상기 금속층은 50~ 80nm 정도의 두께를 가지도록 화학기상 증착법(CVD)이나 원자층 증착법(ALD)으로 형성하는 것이 바람직하다. The metal layer is preferably formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) to have a thickness of about 50 to 80 nm.
상기 제1 베리어 메탈층은 티타늄막 및 제1 티타늄 질화막이 순차적으로 형성되는 것이 바람직하다. In the first barrier metal layer, the titanium film and the first titanium nitride film are sequentially formed.
상기 티타늄막 및 제1 티타늄 질화막이 증착된 결과물 전면에 열처리 공정을 수행하여 상기 랜딩 플러그 폴리실리콘막과 접촉하는 티타늄막 및 제1 티타늄 질화막에 티타늄 실리사이드막이 형성되도록 하는 것이 바람직하다. Preferably, a titanium silicide layer is formed on the first titanium nitride layer and the titanium layer in contact with the landing plug polysilicon layer by performing a heat treatment process on the entire surface of the resultant layer on which the titanium layer and the first titanium nitride layer are deposited.
상기 제2 베리어 메탈층은 상기 금속층의 제1 확산 방지막으로써의 제2 티타늄 질화막 및 상기 금속층의 제2 확산 방지막으로써의 제3 티타늄 질화막을 순차적으로 형성하는 것이 바람직하다. Preferably, the second barrier metal layer sequentially forms a second titanium nitride film as the first diffusion barrier film of the metal layer and a third titanium nitride film as the second diffusion barrier film of the metal layer.
상기 제2 티타늄 질화막은 5~ 20nm 정도의 두께를 가지도록 화학기상 증착법(CVD)을 통해 증착하고, 이는 상기 금속층의 일차 확산 방지막으로 사용되기 위해 형성하는 것이 바람직하다. The second titanium nitride film is deposited by chemical vapor deposition (CVD) to have a thickness of about 5 to 20 nm, which is preferably formed to be used as a primary diffusion barrier of the metal layer.
상기 화학기상 증착법은 사염화티타늄(TiCl4)을 소스 가스, 암모니아(NH3)로 환원가스, 580~ 680℃ 정도의 온도, 아르곤(Ar) 플라즈마로 반응개스를 여기를 통해 수행하는 것이 바람직하다.In the chemical vapor deposition method, titanium tetrachloride (TiCl 4 ) is a source gas, ammonia (NH 3 ) reducing gas, a temperature of about 580 ~ 680 ℃, argon (Ar) plasma is preferably carried out through the reaction gas through the excitation.
상기 제3 티타늄 질화막은 10~ 20nm 정도의 두께를 가지도록 물리기상 증착법을 통해 증착하고, 상기 금속층의 이차 확산 방지막으로 사용되기 위해 형성하는 것이 바람직하다. The third titanium nitride film is deposited by physical vapor deposition so as to have a thickness of about 10 to 20 nm, and is formed to be used as a secondary diffusion preventing film of the metal layer.
상기 물리 기상 증착법은 시준기(collimator)를 이용한 스퍼터링 및 이온화금속 플라즈마(IMP)방식의 스퍼터링 중 어느 하나로 수행하는 것이 바람직하다. The physical vapor deposition method is preferably performed by one of sputtering using a collimator and sputtering of an ionized metal plasma (IMP) method.
상기 제2 절연막은 200~ 300nm 정도의 두께로 실리콘 질화막을 형성하는 것이 바람직하다. The second insulating film preferably forms a silicon nitride film with a thickness of about 200 to 300 nm.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서, 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, but the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more fully describe the present invention to those skilled in the art. Accordingly, the thickness of the film and the like in the drawings are exaggerated for clarity, and the elements denoted by the same reference numerals in the drawings mean the same elements. In addition, when a film is described as being on or in contact with another film or semiconductor substrate, the film may be in direct contact with the other film or semiconductor substrate, or a third film is interposed therebetween. It may be done.
본 발명은 화학기상증착법의 제1 티타늄 질화막 상에 다시 얇은 두께의 물리기상증착법의 제2 티타늄 질화막을 형성하는 방법을 제공함에 있다. The present invention provides a method of forming a second titanium nitride film of thin physical vapor deposition method on the first titanium nitride film of chemical vapor deposition.
도 2 내지 도 4는 본 발명에 따른 반도체 소자의 비트라인 콘택 플러그 형성방법을 설명하기 위한 단면도들이다. 2 to 4 are cross-sectional views illustrating a method of forming a bit line contact plug of a semiconductor device according to the present invention.
도 2를 참조하면, 기형성된 랜딩 플러그 폴리 실리콘막(30)상에 제1 층간 절연막(32)을 형성한다. 이 제1 층간 절연막(32)은 250~ 400nm의 HDP 산화막으로 형성하고, 제1 층간 절연막(32)의 증착 후 CMP(chemical mechanical polishing) 공정을 통해 평탄화한다. 상기 결과물의 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 식각 공정을 수행하여 콘택홀(CH)을 형성한다. 이 콘택홀(CH)은 이후 형성될 비트라인과 하부의 랜딩 플러그 폴리실리콘막(30)을 접촉하기 위한 비트라인 콘택 플러그를 정의하기 위해 형성한다. Referring to FIG. 2, a first interlayer insulating layer 32 is formed on the pre-formed landing plug polysilicon layer 30. The first interlayer insulating film 32 is formed of an HDP oxide film having a thickness of 250 to 400 nm, and is planarized through a chemical mechanical polishing (CMP) process after the deposition of the first interlayer insulating film 32. After forming a photoresist pattern (not shown) in a predetermined region of the resultant, the contact hole CH is formed by performing an etching process with an etching mask. The contact hole CH is formed to define a bit line contact plug for contacting the bit line to be formed later and the landing plug polysilicon film 30 below.
도 3을 참조하면, 상기 형성된 콘택홀(CH)의 벽면을 따라 배리어 메탈층(34, 36)을 형성한다. 이 베리어 메탈층(34, 36)은 5~ 20nm 정도의 두께로 티타늄막(34: Ti) 및 10~ 20nm 정도의 두께로 제1 티타늄 질화막(36: TiN)이 순차적으로 적층된 이중막으로 형성한다. 상기 결과물 전면에 열처리 공정을 수행하여 콘택홀(CH) 저면에 티타늄 실리사이드막(38)을 형성한다. 상기 베리어 메탈층(34, 36)은 이후 증착되는 텅스텐막과의 접착력 강화하면서 동시에 비트라인 콘택 플러그의 저면에 실리사이드막을 형성하여 비트라인 콘택 플러그의 저항을 낮게 하기 위함이다. Referring to FIG. 3, barrier metal layers 34 and 36 are formed along the wall of the formed contact hole CH. The barrier metal layers 34 and 36 are formed of a double film in which a titanium film 34 (Ti) and a first titanium nitride film (TiN) 36 are sequentially stacked at a thickness of about 5 to 20 nm and a thickness of about 10 to 20 nm. do. The titanium silicide layer 38 is formed on the bottom of the contact hole CH by performing a heat treatment process on the entire surface of the resultant product. The barrier metal layers 34 and 36 are intended to lower the resistance of the bit line contact plug by forming a silicide film on the bottom surface of the bit line contact plug while simultaneously strengthening adhesion to the subsequently deposited tungsten film.
상기 열처리 공정은 700~ 850℃ 정도의 온도로 진행되는 급속 열처리 공정(rapid thermal process: RTP)으로 진행한다. The heat treatment process is a rapid thermal process (RTP) that proceeds at a temperature of about 700 ~ 850 ℃.
도 4를 참조하면, 상기 결과물의 벽면을 따라 제2 티타늄 질화막(40), 제3 티타늄 질화막(42), 제1 텅스텐막(44)을 순차적으로 형성한다. 이어서, 상기 결과물 전면에 실리콘 질화막(46) 및 제2 텅스텐막(미도시)을 순차적으로 형성한다. Referring to FIG. 4, the second titanium nitride film 40, the third titanium nitride film 42, and the first tungsten film 44 are sequentially formed along the wall surface of the resultant product. Subsequently, a silicon nitride film 46 and a second tungsten film (not shown) are sequentially formed on the entire surface of the resultant product.
상기 제2 티타늄 질화막(40)은 5~ 20nm 정도의 두께를 가지도록 화학기상 증착법(CVD)을 통해 증착하고, 이는 이후 증착되는 제1 텅스텐막(42)의 일차 확산 방지막으로 사용되기 위해 형성한다. 이는 소스가스로 사염화티타늄(TiCl4)을 소스 가스, 암모니아(NH3)로 환원가스, 580~ 680℃ 정도의 온도, 아르곤(Ar) 플라즈마로 반응가스를 여기를 통해 형성한다.The second titanium nitride film 40 is deposited by chemical vapor deposition (CVD) to have a thickness of about 5 to 20 nm, which is then formed to be used as a primary diffusion barrier of the first tungsten film 42 to be deposited. . The source gas forms titanium tetrachloride (TiCl 4 ) as a source gas, ammonia (NH 3 ) as a reducing gas, a temperature of about 580 to 680 ° C., and an argon (Ar) plasma to form a reaction gas through the excitation.
상기 제3 티타늄 질화막(42)은 이후 증착되는 제1 텅스텐막(44)의 표면 특성을 개선하기 위해 상기 제2 티타늄 질화막(40)에 이어서 이차 확산 방지막으로 형성한다. 이 이차 확산 방지막인 제3 티타늄 질화막(42)은 10~ 20nm 두께의 티타늄 나이트라이드를 물리 기상 증착법으로 증착한다. 이 물리 기상 증착 방법은 일반적인 스퍼터링, 시준기(collimator)를 이용한 스퍼터링 및 이온화금속 플라즈마(IMP)방식의 스퍼터링 중 어느 하나를 선택하여 형성할 수 있다. The third titanium nitride layer 42 is formed as a secondary diffusion barrier layer after the second titanium nitride layer 40 to improve the surface characteristics of the first tungsten layer 44 to be deposited. The third titanium nitride film 42, which is the secondary diffusion preventing film, deposits titanium nitride having a thickness of 10 to 20 nm by physical vapor deposition. The physical vapor deposition method may be formed by selecting any one of general sputtering, sputtering using a collimator, and sputtering of an ionized metal plasma (IMP) method.
상기 제1 텅스텐막(44)은 50~ 80nm 정도의 두께를 가지도록 화학기상 증착법(CVD)이나 원자층 증착법(ALD)으로 형성한다. The first tungsten film 44 is formed by chemical vapor deposition (CVD) or atomic layer deposition (ALD) to have a thickness of about 50 to 80 nm.
상기 실리콘 질화막(46)은 이후 증착되는 하드 마스크 또는 메탈의 캡핑막으로써의 역할을 수행하기 위해 200~ 300nm 정도의 두께로 증착한다. The silicon nitride layer 46 is deposited to a thickness of about 200 nm to about 300 nm in order to serve as a capping layer of a hard mask or metal to be deposited thereafter.
상기 제2 텅스텐막(미도시)은 하드 마스크용으로 사용되기 위해 50~ 100nm 정도의 두께를 가지도록 물리적 기상 증착법으로 형성한다. The second tungsten film (not shown) is formed by physical vapor deposition to have a thickness of about 50 to 100 nm to be used for a hard mask.
도 5를 참조하면, 상기 결과물의 소정 영역에 포토레지스트 패턴(미도시)을 형성한 후 이를 식각 마스크로 제2 텅스텐막(미도시), 실리콘 질화막(46), 제1 텅스텐막(44), 제3 티타늄 질화막(42), 제2 티타늄 질화막(40) 및 배리어 메탈층(34, 36)을 순차적으로 식각하여, 비트라인 콘택 플러그(C.P)의 형성을 완료한다. 이때, 상기 공정 중 상기 제3 텅스텐막(미도시)은 자연히 제거된다. Referring to FIG. 5, after forming a photoresist pattern (not shown) in a predetermined region of the resultant, a second tungsten film (not shown), a silicon nitride film 46, a first tungsten film 44, The third titanium nitride film 42, the second titanium nitride film 40, and the barrier metal layers 34 and 36 are sequentially etched to complete formation of the bit line contact plug CP. At this time, the third tungsten film (not shown) is naturally removed during the process.
본 발명에서는 비트라인 콘택 플러그의 확산 방지막을 이중막으로 구성함으로써 그 상부에 증착되는 텅스텐막의 표면 거칠기를 개선하여 이후 수행되는 식각 등의 후속 공정시 불량을 방지하여 콘택 플러그의 불량을 방지할 수 있다. In the present invention, by forming the diffusion barrier of the bit line contact plug as a double layer, it is possible to improve the surface roughness of the tungsten film deposited thereon to prevent defects during subsequent processes such as etching, thereby preventing defects of the contact plugs. .
이상에서 살펴본 바와 같이 본 발명에 의하면, 비트라인 콘택 플러그의 확산 방지막을 이중막으로 구성함으로써 이중막 상부에 증착되는 텅스텐막의 표면 거칠기를 개선하여 이후 수행되는 식각 등의 후속 공정시 불량을 방지하여 콘택 플러그의 불량을 방지할 수 있는 효과가 있다. As described above, according to the present invention, by forming the diffusion barrier of the bit line contact plug as a double layer, the surface roughness of the tungsten layer deposited on the double layer is improved to prevent defects during subsequent processes such as etching, which is subsequently performed. There is an effect that can prevent the failure of the plug.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.Although the present invention has been described in detail only with respect to specific embodiments, it is apparent to those skilled in the art that modifications or changes can be made within the scope of the technical idea of the present invention, and such modifications or changes belong to the claims of the present invention. something to do.
도 1은 종래 기술에 따라 형성된 반도체 소자의 비트라인 콘택 플러그를 도시한 단면도이고, 1 is a cross-sectional view showing a bit line contact plug of a semiconductor device formed according to the prior art,
도 2 내지 도 4는 본 발명에 따른 반도체 소자의 비트라인 콘택 플러그 형성방법을 설명하기 위한 단면도들이다. 2 to 4 are cross-sectional views illustrating a method of forming a bit line contact plug of a semiconductor device according to the present invention.
*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
30: 랜딩 플러그 폴리실리콘막 32: 제1 절연막30: landing plug polysilicon film 32: first insulating film
34, 36: 제1 배리어 메탈층 38: 티타늄 실리사이드막34, 36: first barrier metal layer 38: titanium silicide film
40: 제2 티타늄 질화막 42: 제3 티타늄 질화막40: second titanium nitride film 42: third titanium nitride film
44: 제1 텅스텐막 46: 실리콘 질화막44: first tungsten film 46: silicon nitride film
C.P: 비트라인 콘택 플러그 CH: 콘택홀 C.P: Bitline contact plug CH: Contact hole
Claims (11)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079432A KR20050045380A (en) | 2003-11-11 | 2003-11-11 | Method of forming bit line contact plug in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030079432A KR20050045380A (en) | 2003-11-11 | 2003-11-11 | Method of forming bit line contact plug in semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050045380A true KR20050045380A (en) | 2005-05-17 |
Family
ID=37245077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030079432A KR20050045380A (en) | 2003-11-11 | 2003-11-11 | Method of forming bit line contact plug in semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050045380A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890368A (en) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | Method for manufacturing semiconductor device and semiconductor device |
| CN113782491A (en) * | 2021-08-31 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | Contact hole manufacturing method and structure |
-
2003
- 2003-11-11 KR KR1020030079432A patent/KR20050045380A/en not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110890368A (en) * | 2018-09-07 | 2020-03-17 | 长鑫存储技术有限公司 | Method for manufacturing semiconductor device and semiconductor device |
| CN113782491A (en) * | 2021-08-31 | 2021-12-10 | 上海华虹宏力半导体制造有限公司 | Contact hole manufacturing method and structure |
| CN113782491B (en) * | 2021-08-31 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | Manufacturing method and structure of contact hole |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20030124465A1 (en) | Method for fabricating semiconductor device capable of covering facet on plug | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| KR20050037797A (en) | Method of forming metal interconnection line for semiconductor device | |
| KR20050019469A (en) | Method of forming a tungsten contact in a semiconductor device and equipment of forming a tungsten contact | |
| JP2009231497A (en) | Semiconductor device and manufacturing method therefor | |
| US7709376B2 (en) | Method for fabricating semiconductor device and semiconductor device | |
| US5672543A (en) | Volcano defect-free tungsten plug | |
| KR100511913B1 (en) | The method for forming bitline in semiconductor device | |
| JP2000228372A (en) | Manufacture of semiconductor device | |
| JP2007324560A (en) | Method of forming line of semiconductor device | |
| JP3027946B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| KR20050045380A (en) | Method of forming bit line contact plug in semiconductor devices | |
| US7713867B2 (en) | Method for forming a metal line in a semiconductor device | |
| US5946599A (en) | Method of manufacturing a semiconductor IC device | |
| KR100395906B1 (en) | Method for forming metal layer of semiconductor device | |
| JPH1022390A (en) | Manufacture of semiconductor device | |
| KR100607756B1 (en) | Method for manufacturing a tungsten contact electrode of semiconductor device | |
| KR20050045378A (en) | Method of forming bit line contact plug in semiconductor devices | |
| KR20040086858A (en) | A method for forming a bit line of semiconductor device | |
| KR20040059980A (en) | Method of forming bit line for semiconductor device | |
| KR100622610B1 (en) | Capacitor in semiconductor device and method for manufacturing the same | |
| KR100359784B1 (en) | Method for Fabricating Capacitor of Semiconductor Device | |
| KR100587056B1 (en) | Method for forming contact hole of semiconductor device | |
| KR20020054718A (en) | production method in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |