KR20050045123A - 에너지 회수장치 및 방법 - Google Patents

에너지 회수장치 및 방법 Download PDF

Info

Publication number
KR20050045123A
KR20050045123A KR1020030079079A KR20030079079A KR20050045123A KR 20050045123 A KR20050045123 A KR 20050045123A KR 1020030079079 A KR1020030079079 A KR 1020030079079A KR 20030079079 A KR20030079079 A KR 20030079079A KR 20050045123 A KR20050045123 A KR 20050045123A
Authority
KR
South Korea
Prior art keywords
voltage
panel capacitor
sustain
capacitor
source
Prior art date
Application number
KR1020030079079A
Other languages
English (en)
Other versions
KR100553936B1 (ko
Inventor
정윤권
서주원
강봉구
소상윤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030079079A priority Critical patent/KR100553936B1/ko
Publication of KR20050045123A publication Critical patent/KR20050045123A/ko
Application granted granted Critical
Publication of KR100553936B1 publication Critical patent/KR100553936B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 소비전력을 최소화함과 아울러 과방전을 방지할 수 있도록 한 에너지 회수장치에 관한 것이다.
본 발명의 에너지 회수장치는 방전셀에 등가적으로 형성되는 패널 커패시터와, 패널 커패시터로 구동전압을 공급하기 위한 전원 공급부와, 패널 커패시터에 충/방전 경로를 제공하기 위한 충방전부와, 패널 커패시터에 충전된 전압을 이용하여 충전됨과 아울러 자신에게 충전된 전압을 패널 커패시터로 재공급하기 위한 소스 커패시터와, 패널 커패시터와 소스 커패시터 사이에 접속되어 서스테인 기간의 초반 및 후반에만 패널 커패시터와 소스 커패시터 사이에 전류패스를 형성하는 경로 제공부를 구비한다.

Description

에너지 회수장치 및 방법{Apparatus and Method of Energy Recovery}
본 발명은 에너지 회수장치 및 방법에 관한 것으로 특히, 소비전력을 최소화함과 아울러 과방전을 방지할 수 있도록 한 에너지 회수장치 및 방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 디지털 비디오 데이터에 따라 화소들 각각의 가스 방전 기간을 조절함으로써 화상을 표시한다. 이러한 PDP는 도 1과 같이 3전극을 구비하고 교류 전압으로 구동되는 PDP가 대표적이다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(28Y) 및 유지전극(29Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
주사전극(28Y)과 유지전극(29Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(28Y)과 유지전극(29Z)이 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링으로부터 상부 유전체층(14)을 보호하고 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(20X)은 주사전극(28Y) 및 유지전극(29Z)과 교차되는 방향으로 형성된다. 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기·발광되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전셀의 방전공간에는 방전을 위한 He+Xe, Ne+Xe 또는 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
이와 같이 구동되는 교류 면방전 PDP의 어드레스 방전 및 서스테인 방전에는 수백 볼트 이상의 고압이 필요하게 된다. 따라서, 어드레스 방전 및 서스테인 방전에 필요한 구동전력을 최소화하기 위하여 에너지 회수장치가 이용된다. 에너지 회수장치는 주사전극(Y) 및 유지전극(Z) 사이의 전압을 회수하여 다음 방전시의 구동전압으로 회수된 전압을 이용한다.
도 2는 종래의 'Weber(USP-5081400)'에 의해 제안된 PDP의 에너지 회수장치를 나타내는 도면이다.
도 2를 참조하면, 종래의 에너지 회수장치(30, 32)는 패널 커패시터(Cp)를 사이에 두고 서로 대칭적으로 설치된다. 여기서, 패널 커패시터(Cp)는 주사전극(Y)과 유지전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 제 1 에너지 회수장치(30)는 주사전극(Y)에 서스테인 펄스를 공급한다. 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번되게 동작하면서 유지전극(Z)에 서스테인 펄스를 공급한다.
종래의 PDP의 에너지 회수장치(30, 32)의 구성을 제 1 에너지 회수장치(30)를 참조하여 설명하기로 한다. 제 1 에너지 회수장치(30)는 패널 커패시터(Cp)와 소스 커패시터(Cs) 사이에 접속된 인덕터(L)와, 소스 커패시터(Cs)와 인덕터(L) 사이에 병렬로 접속된 제 1 및 제 3 스위치(S1, S3)와, 패널 커패시터(Cp)와 인덕터(L) 사이에 병렬로 접속된 제 2 및 제 4 스위치(S2, S4)를 구비한다.
제 2 스위치(S2)는 서스테인 전압원(VS)에 접속되고, 제 4 스위치(S4)는 기저전압원(GND)에 접속된다. 소스 커패시터(Cs)는 서스테인 방전시 패널 커패시터(Cp)에 충전되는 전압을 회수하여 충전함과 아울러 충전된 전압을 패널 커패시터(Cp)에 재공급한다. 이와 같은 소스 커패시터(Cs)에는 서스테인 전압원(Vs)의 절반값에 해당하는 Vs/2의 전압이 충전된다. 인덕터(L)는 패널 커패시터(Cp)와 함께 공진회로를 형성한다. 제 1 내지 제 4 스위치(S1 내지 S4)는 전류의 흐름을 제어한다.
제 1 및 제 2 스위치(S1, S2)와 인덕터(L)의 사이에는 각각 설치된 제 5 및 제 6 다이오드(D5, D6)는 전류가 역방향으로 흐르는 것을 방지한다.
도 3은 제 1 에너지 회수장치 스위치들의 온/오프 타이밍과 패널 커패시터의 출력 파형을 나타내는 타이밍도 및 파형도이다.
T1 기간 이전에 패널 커패시터(Cp)에는 0 볼트의 전압이 충전됨과 아울러 소스 커패시터(Cs)에는 Vs/2의 전압이 충전되어 있다고 가정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 1 스위치(S1)가 턴-온(Turn-on)되어 소스 커패시터(Cs)로부터 제 1 스위치(S1), 인덕터(L) 및 패널 커패시터(Cp)로 이어지는 전류 패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 전압이 패널 커패시터(Cp)로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)가 직렬 공진회로를 형성하기 때문에 패널 커패시터(Cp)에는 Vs 전압이 충전된다.
T2 기간에는 제 2스위치(S2)가 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압원(Vs)의 전압이 주사전극(Y)으로 공급된다. 주사전극(Y)에 공급되는 서스테인 전압원(Vs)의 전압은 패널 커패시터(Cp)의 전압이 서스테인 전압원(Vs) 이하로 떨어지는 것을 방지하여 서스테인 방전이 정상적으로 일어나도록 한다. 한편, 패널 커패시터(Cp)의 전압은 T1기간에 Vs까지 상승하였기 때문에 서스테인 방전을 일으키기 위해 외부에서 공급해 주는 구동전력은 최소화된다.
T3 기간에는 제 1 스위치(S1)가 턴-오프(Turn-off)된다. 이때, 제 1 전극(Y)은 T3의 기간동안 서스테인 전압원(Vs)의 전압을 유지한다.
T4 기간에는 제 2 스위치(S2)가 턴-오프됨과 아울러 제 3 스위치(S3)가 턴-온된다. 제 3 스위치(S3)가 턴-온되면 패널 커패시터(Cp)로부터 인덕터(L) 및 제 3 스위치(S3)를 통해 소스 커패시터(Cs)로 이어지는 전류 패스가 형성되어 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 회수된다. 이때, 소스 커패시터(Cs)에는 Vs/2의 전압이 충전된다.
T5 기간에는 제 3 스위치(S3)가 턴-오프됨과 아울러 제 4 스위치(S4)가 턴-온된다. 제 4 스위치(S4)가 턴-온되면 패널 커패시터(Cp)와 기저전압원(GND)간의 전류패스가 형성되어 패널 커패시터(Cp)의 전압이 0볼트로 하강한다. T6 기간에는 T5 상태를 일정 시간동안 유지한다. 실제로, 주사전극(Y) 및 유지전극(Z)에 공급되는 교류 구동펄스는 T1 내지 T6 기간이 주기적으로 반복되면서 얻어지게 된다.
한편, 제 2 에너지 회수장치(32)는 제 1 에너지 회수장치(30)와 교번적으로 동작하면서 패널 커패시터(Cp)에 구동전압을 공급하게 된다. 따라서, 패널 커패시터(Cp)에는 교번적으로 서스테인 펄스전압(Vs)이 공급되게 된다. 이와 같이 패널 커패시터(Cp)에 교번적으로 서스테인 펄스전압(Vs)이 공급됨으로써 방전셀들에서 서스테인 방전이 일어나게 된다.
한편, 도 2에 도시된 에너지 회수장치 이외에 다양한 에너지 회수장치들이 제안되어 현재 이용되고 있다.
도 4는 종래의 다른 실시예에 의한 에너지 회수장치를 나타내는 도면이다.
도 4를 참조하면, 종래의 다른 실시예에 의한 에너지 회수장치는 주사전극(Y)과 유지전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타내는 패널 커패시터(Cp)와, 패널 커패시터(Cp)와 접속되도록 설치되는 전원 공급부(50) 및 충방전부(52)를 구비한다.
충방전부(52)는 패널 커패시터(Cp)에 병렬로 접속된 제 5스위치(S5), 제 6스위치(S6) 및 인덕터(L3)를 구비한다. 제 5스위치(S5), 제 6스위치(S6) 및 인덕터(L3)는 패널 커패시터(Cp)의 Y측 및 Z측에 충/방전경로를 제공한다. 인덕터(L3)는 패널 커패시터(Cp)와 공진회로를 형성한다.
전원 공급부(50)는 패널 커패시터(Cp)에 서스테인 전압(Vs) 및 기저전압(GND)을 공급한다. 이를 위해, 전원 공급부(50)는 서스테인 전압원(Vs)에 접속된 제 1스위치(S1) 및 제 2스위치(S2)와, 기저전압원(GND)에 접속된 제 3스위치(S3) 및 제 4스위치(S4)를 구비한다. 제 1스위치(S1)는 패널 커패시터(Cp)의 Y측과 접속되어 Y측에 서스테인 전압이 공급될 때 턴-온된다. 제 2스위치(S2)는 패널 커패시터(Cp)의 Z측과 접속되어 Z측에 서스테인 전압이 공급될 때 턴-온된다. 제 3스위치(S3)는 패널 커패시터(Cp)의 Y측과 접속되어 Y측에 기저전압이 공급될 때 턴-온된다. 제 4스위치(S4)는 패널 커패시터(Cp)의 Z측과 접속되어 Z측에 기저전압이 공급될 때 턴-온된다. 한편, 제 1 내지 제 6스위치(S1 내지 S6) 각각에는 전류의 흐름을 제어하기 위한 내부 다이오드(D1 내지 D6)가 설치된다.
도 5를 참조하여 도 4에 도시된 에너지 회수장치의 동작과정을 상세히 설명하기로 한다.
T1 기간 이전에 패널 커패시터(Cp)의 Y측에 +Vs의 전압이 충전되었다고 가정한다. 그리고, 패널 커패시터(Cp)의 Y측을 정극성으로 설정하고 패널 커패시터(Cp)의 Z측을 부극성을 설정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에 제 6스위치(S6)가 턴-온된다. 제 6스위치(S6)가 턴-온되면 패널 커패시터(Cp)의 Y측, 제 5내부 다이오드(D5), 제 6스위치(S6) 및 인덕터(L3)를 경유하여 패널 커패시터(Cp)의 Z측으로 이어지는 전류패스가 형성된다. 전류패스가 형성되면 패널 커패시터(Cp)의 Y측 +Vs의 전압이 방전경로를 경유하여 패널 커패시터(Cp)의 Z측으로 공급된다. 이때, 인턱터(L3)와 패털 커패시터(Cp)가 공진회로를 형성하기 때문에 패널 커패시터(Cp)의 Z측은 -Vs이 전압까지 하강한다. 여기서, 패널 커패시터(Cp)의 Z측에 충전된 -Vs의 전압은 Y측을 기준으로 한 상대적인 전압이다. (실제, Z측에는 Vs의 전압이 충전되게 된다)
T2 기간에 제 2 및 제 3스위치(S2,S3)가 턴-온된다. 제 2 및 제 3스위치(S2,S3)가 턴-온되면 서스테인 전압원(Vs), 제 2스위치(S2), 패널 커패시터(Cp)의 Z측, Y측 및 제 3스위치(S3)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 이때, 패널 커패시터(Cp)의 Z측으로 Vs의 전압(Y측을 기준으로 -Vs의 전압)이 공급된다. T2 기간에 패널 커패시터(Cp)의 Z측으로 공급되는 서스테인 전압(Vs)은 패널 커패시터(Cp)의 Z측 전압을 서스테인 전압(Vs)으로 유지하면서 안정적인 서스테인 방전이 일어나도록 한다.
T3 기간에는 제 5스위치(S5)가 턴-온된다. 제 5스위치(S5)가 턴-온되면 패널 커패시터(Cp)의 Z측, 인덕터(L3), 제 6내부 다이오드(D6) 및 제 5스위치(S5)를 경유하여 패널 커패시터(Cp)의 Y측으로 접속되는 방전경로가 형성된다. 이때, 패널 커패시터(Cp)의 Z측 -Vs전압이 방전경로를 경유하여 패널 커패시터(Cp)의 Y측으로 공급된다. 여기서, 인덕터(L3) 및 패널 커패시터(Cp)가 공진회로를 형성하기 때문에 패널 커패시터(Cp)의 Y측은 Vs의 전압까지 상승한다.
T4 기간에는 제 1 및 제 4스위치(S1,S4)가 턴-온된다. 제 1 및 제 4스위치(S1,S4)가 턴-온되면 서스테인 전압원(Vs), 제 1스위치(S1), 패널 커패시터(Cp)의 Y측, Z측 및 제 4스위치(S4)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 이때, 패널 커패시터(Cp)의 Y측으로 Vs의 전압이 공급된다. T4 기간에 패널 커패시터(Cp)의 Y측으로 공급되는 서스테인 전압(Vs)은 패널 커패시터(Cp)의 Y측 전압을 서스테인 전압(Vs)으로 유지하면서 안정적인 서스테인 방전이 일어나도록 한다. 실제 도 4에 도시된 에너지 회수장치는 T1 내지 T4의 기간을 반복하면서 패널 커패시터(Cp)의 전압을 충/방전한다.
하지만, 도 4에 도시된 에너지 회수장치는 패널 커패시터(Cp)에 서스테인 전압(Vs)이 충전되어야 정상적으로 동작이 가능해진다. 다시 말하여, 도 4에 도시된 에너지 회수장치는 패널 커패시터(Cp)에 충전된 서스테인 전압(Vs)을 Y측 및 Z측으로 이동시키면서 구동되기 때문에 패널 커패시터(Cp)에 서스테인 전압(Vs)이 충전되어 있지 않으면 정상적으로 구동되지 못한다. 따라서, 종래에는 서스테인 기간의 초기에 강제적으로 서스테인 전압(Vs)을 패널 커패시터(Cp)로 공급하여 패널 커패시터(Cp)를 충전시켜야 하고, 이에 따라 서스테인 기간의 초기에 많은 소비전력이 소비되는 단점이 있다. 아울러, 도 4에 도시된 에너지 회수장치는 서스테인 기간의 후기에 패널 커패시터(Cp)에 충전된 전압을 회수하지 못하기 때문에 추가적으로 소비전력의 손실이 발생된다.
더불어, 도 4에 도시된 에너지 회수장치는 서스테인 전압원(Vs)으로부터의 전압이 제 1 또는 제 2스위치(S1 또는 S2)만을 경유하여 패널 커패시터(Cp)로 공급된다. 이와 같이 서스테인 전압원(Vs)의 전압이 패널 커패시터(Cp)로 직접적으로 공급되면 전압 공급시점에서 전류 서지(Surge)가 발생되어 과방전이 발생되는 문제점이 있다. 특히, 과방전 현상은 패널이 대형화될 수록 더욱 심하게 나타난다.
따라서, 본 발명의 목적은 소비전력을 최소화함과 아울러 과방전을 방지할 수 있도록 한 에너지 회수장치 및 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 에너지 회수장치는 방전셀에 등가적으로 형성되는 패널 커패시터와, 패널 커패시터로 구동전압을 공급하기 위한 전원 공급부와, 패널 커패시터에 충/방전 경로를 제공하기 위한 충방전부와, 패널 커패시터에 충전된 전압을 이용하여 충전됨과 아울러 자신에게 충전된 전압을 패널 커패시터로 재공급하기 위한 소스 커패시터와, 패널 커패시터와 소스 커패시터 사이에 접속되어 서스테인 기간의 초반 및 후반에만 패널 커패시터와 소스 커패시터 사이에 전류패스를 형성하는 경로 제공부를 구비한다.
상기 서스테인 기간의 초반에 경로 제공부는 소스 커패시터에 충전된 전압이 패널 커패시터로 공급될 수 있도록 경로를 제공한다.
상기 서스테인 기간의 초반은 서스테인 기간 중 패널 커패시터로 첫번째 전압이 공급되는 기간이다.
상기 서스테인 기간의 후반에 경로 제공부는 패널 커패시터에 충전된 전압이 소스 커패시터로 공급될 수 있도록 경로를 제공한다.
상기 서스테인 기간의 후반은 서스테인 기간 중 패널 커패시터로 마지막 전압이 공급된 후의 기간이다.
상기 충방전부는 패널 커패시터의 주사전극측 및 유지전극측 사이에 접속되는 제 1스위치, 인덕터 및 제 2스위치를 구비한다.
상기 제 1 및 제 2스위치는 패널 커패시터의 일측에 충전된 전압이 다른측으로 공급될 수 있도록 전류패스를 형성하고, 인덕터는 전류패스가 형성될 때 패널 커패시터와 공진회로를 형성한다.
상기 전원 공급부는 인덕터의 일측과 서스테인 전압원의 사이에 접속되어 패널 커패시터의 유지전극측으로 서스테인 전압원의 전압이 공급될 때 턴-온되는 제 3스위치와, 인덕터의 다른측과 서스테인 전압원 사이에 접속되어 패널 커패시터의 주사전극측으로 서스테인 전압원의 전압이 공급될 때 턴-온되는 제 4스위치와, 패널 커패시터의 주사전극측과 기저전압원 사이에 접속되어 패널 커패시터의 주사전극측으로 기저전압원의 전압이 공급될 때 턴-온되는 제 5스위치와, 패널 커패시터의 유지전극측과 기저전압원 사이에 접속되어 패널 커패시터의 유지전극측으로 기저전압원의 전압이 공급될 때 턴-온되는 제 6스위치를 구비한다.
상기 제 3스위치가 턴-온되면 서스테인 전압원의 전압은 인덕터를 경유하여 패널 커패시터의 유지전극측으로 공급된다.
상기 제 4스위치가 턴-온되면 서스테인 전압원의 전압은 인덕터를 경유하여 패널 커패시터의 주사전극측으로 공급된다.
상기 전원 공급부는 제 3스위치 및 서스테인 전압원의 공통부와 패널 커패시터의 주사전극측 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와, 제 4스위치 및 서스테인 전압원의 공통부와 패널 커패시터의 유지전극측 사이에 설치되어 역전류를 방지하기 위한 제 2다이오드를 추가로 구비한다.
상기 경로 제공부는 인덕터의 일측과 소스 커패시터 사이에 병렬로 설치되는 제 3 및 제 4스위치와, 인덕터의 다른측과 소스 커패시터 사이에 병렬로 설치되는 제 5 및 제 6스위치와, 제 3 내지 제 6스위치 각각과 인덕터 사이에 설치되어 역전류를 방지하기 위한 다이오드들을 구비한다.
상기 제 3스위치는 서스테인 기간의 후반에 패널 커패시터의 유지전극측에 충전된 전압이 인덕터를 경유하여 소스 커패시터로 공급될 때 턴-온된다.
상기 제 4스위치는 서스테인 기간의 초반에 소스 커패시터에 충전된 에너지가 인덕터에 충전될 수 있도록 턴-온된다.
상기 제 4스위치가 턴-오프되면 인덕터에 역에너지가 유기되고, 이 역에너지에 의하여 패널 커패시터의 유지전극측이 충전된다.
상기 제 5스위치는 서스테인 기간의 후반에 패널 커패시터의 주사전극측에 충전된 전압이 인덕터를 경유하여 소스 커패시터로 공급될 때 턴-온된다.
상기 제 6스위치는 서스테인 기간의 초반에 소스 커패시터 충전된 에너지가 인덕터에 충전될 수 있도록 턴-온된다.
상기 제 6스위치가 턴-오프되면 인덕터에 역에너지가 유기되고, 이 역에너지에 의하여 패널 커패시터의 주사전극측이 충전된다.
본 발명의 에너지 회수방법은 서스테인 기간의 초반에 소스 커패시터에 충전된 전압을 방전셀에 등가적으로 형성되는 패널 커패시터로 공급하는 단계와, 서스테인 기간의 후반에 패널 커패시터에 충전된 전압을 소스 커패시터로 회수하는 단계와, 서스테인 기간의 초반 및 후반을 제외한 나머지 서스테인 기간동안 패널 커패시터에 충전된 전압을 일측 및 다른측으로 이동시키면서 서스테인 방전을 일으키는 단계를 포함한다.
상기 서스테인 기간의 초반은 서스테인 기간 중 패널 커패시터로 첫번째 전압이 공급되는 기간이다.
상기 서스테인 기간의 후반은 서스테인 기간 중 패널 커패시터로 마지막 전압이 공급된 후의 기간이다.
상기 패널 커패시터에 충전된 전압이 일측에서 다른측으로 이동될 때 형성되는 전류패스에는 패널 커패시터와 공진회로를 형성하기 위한 인덕터가 포함된다.
상기 패널 커패시터에 일측에서 다른측으로 전류패스를 통해 전압이 공급된 후 서스테인 방전이 안정적으로 일어날 수 있도록 외부의 서스테인 전압원으로부터의 전압이 인덕터를 경유하여 패널 커패시터의 다른측으로 공급된다.
상기 서스테인 기간의 초반에 패널 커패시터로 전압을 공급하는 단계는 소스 커패시터에 충전된 에너지를 이용하여 인덕터를 충전시키는 단계와, 인덕터에 역에너지를 유기하는 단계와, 역에너지를 이용하여 패널 커패시터를 충전시키는 단계를 포함한다.
상기 서스테인 기간의 후반에 소스 커패시터로 전압을 회수하는 단계에서는 패널 커패시터에 충전된 전압을 인덕터를 경유하여 소스 커패시터로 공급한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 6 내지 도 17을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 6은 본 발명의 실시예에 의한 에너지 회수장치를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 실시예에 의한 에너지 회수장치는 주사전극(Y)과 유지전극(Z) 사이에 형성되는 정전용량을 등가적으로 나타내는 패널 커패시터(Cp)와, 패널 커패시터(Cp)에 충전된 전압을 이용하여 충전되는 소스 커패시터(Cs)와, 패널 커패시터(Cp)와 접속되도록 설치되는 전원 공급부(60) 및 충방전부(64)와, 충방전부(64)와 소스 커패시터(Cs) 사이에 접속되는 경로 제공부(62)를 구비한다. 소스 커패시터(Cs)의 용량은 패널 커패시터(Cp)와 대략 동일한 용량으로 선택된다.
충방전부(64)는 패널 커패시터(Cp)에 병렬로 접속되는 제 9스위치(S9), 인덕터(L) 및 제 10스위치(S10)를 구비한다. 제 9스위치(S9), 인덕터(L) 및 제 10스위치(S10)는 패널 커패시터(Cp)의 Y측 및 Z측에 충/방전 경로를 제공한다. 인덕터(L)는 패널 커패시터(Cp)의 일측(Y측 또는 Z측)에서 다른측(Z측 또는 Y측)으로 전류패스가 형성될 때 패널 커패시터(Cp)와 함께 공진회로를 형성한다.
전원 공급부(60)는 패널 커패시터(Cp)에 서스테인 전압(Vs) 및 기저전압(GND)을 공급한다. 이를 위해, 전원 공급부(60)는 서스테인 전압원(Vs)에 접속된 제 1스위치(S1) 및 제 2스위치(S2)와, 기저전압원(GND)에 접속된 제 3스위치(S3) 및 제 4스위치(S4)를 구비한다.
제 1스위치(S1)는 패널 커패시터(Cp)의 Z측에 서스테인 전압(Vs)이 공급될 때 턴-온된다. 제 1스위치(S1)가 턴-온되면 서스테인 전압(Vs)은 인덕터(L), 제 10스위치(S10)(이때, 제 10스위치(S10)도 턴-온된다)를 경유하여 패널 커패시터(Cp)의 Z측으로 공급된다. 여기서, 서스테인 전압(Vs)은 인덕터(L)를 경유하여 패널 커패시터(Cp)로 공급되기 때문에 전압 공급시점에서 전류서지 현상이 발생되는 것을 방지할 수 있다.
제 2스위치(S2)는 패널 커패시터(Cp)의 Y측에 서스테인 전압(Vs)이 공급될 때 턴-온된다. 제 2스위치(S2)가 턴-온되면 서스테인 전압(Vs)은 인덕터(L), 제 9스위치(S9)(이때, 제 9스위치(S9)도 턴-온된다)를 경유하여 패널 커패시터(Cp)의 Y측으로 공급된다. 여기서, 서스테인 전압(Vs)은 인덕터(L)를 경유하여 패널 커패시터(Cp)로 공급되기 때문에 전압 공급시점에서 전류서지 현상이 발생되는 것을 방지할 수 있다.
제 3스위치(S3)는 패널 커패시터(Cp)의 Y측과 접속되어 Y측에 기저전압이 공급될 때 턴-온된다. 제 4스위치(S4)는 패널 커패시터(Cp)의 Z측에 접속되어 Z측에 기저전압이 공급될 때 턴-온된다. 한편, 전원 공급부(60)는 서스테인 전압원(Vs) 및 제 1스위치(S1)의 공통부와 패널 커패시터(Cp) 사이에 접속되는 제 1다이오드(D1), 서스테인 전압원(Vs) 및 제 2스위치(S2)의 공통부와 패널 커패시터(Cp) 사이에 접속되는 제 2다이오드(D2)를 추가로 구비한다. 이와 같은 제 1 및 제 2다이오드(D1,D2)는 서스테인 전압(Vs)이 제 1스위치(S1) 및 제 2스위치(S2) 이외의 경로로 공급되는 것을 방지한다.
경로 제공부(62)는 소스 커패시터(Cs)와 패널 커패시터(Cp) 사이에 전류패스를 제공한다. 이와 같은 경로 제공부(62)는 서스테인 기간의 초반(맨 처음 패널 커패시터(Cp)로 전압이 공급될 때) 및 서스테인 기간의 후반(마지막으로 패널 커패시터(Cp)로 전압이 공급된 후)에 동작하면서 소스 커패시터(Cs)와 패널 커패시터(Cp) 사이에 경로를 제공한다. 예컨데, 경로 제공부(62)는 서스테인 기간의 초반에 소스 커패시터(Cs)에 충전된 전압이 패널 커패시터(Cp)로 공급될 수 있도록 전류패스를 제공하고, 서스테인 기간의 후반에 패널 커패시터(Cp)에 충전된 전압이 소스 커패시터(Cs)로 공급될 수 있도록 경로를 제공한다.
이와 같은 경로 제공부(62)는 인덕터(L)의 일측과 소스 커패시터(Cs) 사이에 접속되는 제 5 및 제 6스위치(S5,S6)와, 인덕터(L)의 다른측과 소스 커패시터(Cs) 사이에 접속되는 제 7 및 제 8스위치(S7,S8)를 구비한다. 제 5스위치(S5)는 서스테인 기간의 후반에 패널 커패시터(Cp)의 Z측에 충전된 전압이 패널 커패시터(Cp)로 공급될 때 턴-온된다. 제 6스위치(S6)는 서스테인 기간의 초반에 패널 커패시터(Cp)의 Z측으로 전압이 공급될 때 턴-온된다. 제 7스위치(S7)는 서스테인 기간의 후반에 패널 커패시터(Cp)의 Y측에 충전된 전압이 패널 커패시터(Cp)로 공급될 때 턴-온된다. 제 8스위치(S8)는 서스테인 기간의 초반에 패널 커패시터(Cp)의 Y측으로 전압이 공급될 때 턴-온된다. 그리고, 경로 제공부(62)는 제 5 내지 제 8스위치(S5 내지 S8) 각각과 인덕터(L) 사이에 접속된 다이오드(D3,D4,D5,D6)를 추가적으로 구비한다. 제 3 내지 제 6다이오드(D3 내지 D6)는 역전류가 흐르는 것을 방지한다. 아울러, 제 1 내지 제 10 스위치(S1 내지 S10) 각각에는 전류의 흐름을 제어하기 위한 내부 다이오드가 설치된다.
이와 같은 본 발명의 에너지 회수장치의 동작과정을 서스테인 기간의 초반(맨 처음 패널 커패시터(Cp)로 전압이 공급될 때), 중반(정상적인 서스테인 방전이 일어날 때) 및 후반(마지막으로 패널 커패시터(Cp)로 전압이 공급된 후)으로 나뉘어 설명하기로 한다.
도 7은 서스테인 기간의 중반에 에너지 회수장치의 동작과정을 나타내는 파형도이다.
도 7에서 T1 기간 이전에 패널 커패시터(Cp)의 Y측에 Vs의 전압이 충전되었다고 가정한다.(이때, 제 2스위치(S2), 제 4스위치(S4) 및 제 9스위치(S9)가 턴-온상태를 유지한다) 그리고, 패널 커패시터(Cp)의 Y측을 정극성으로 설정하고 패널 커패시터(Cp)의 Z측을 부극성으로 설정하여 동작과정을 상세히 설명하기로 한다.
T1 기간에는 제 2스위치(S2) 및 제 4스위치(S4)가 턴-오프되고 제 10스위치(S10)가 턴-온된다. 제 10스위치(S10)가 턴-온되면 패널 커패시터(Cp)의 Y측, 제 9스위치(S9), 인덕터(L), 제 10스위치(S10)를 경유하여 패널 커패시터(Cp)의 Z측으로 이어지는 전류패스가 형성된다. 전류패스가 형성되면 패널 커패시터(Cp)의 Y측에 충전된 Vs의 전압이 패널 커패시터(Cp)의 Z측으로 공급된다. 이때, 인덕터(L)와 패널 커패시터(Cp)가 공진회로를 형성하기 때문에 패널 커패시터(Cp)의 Z측은 -Vs 전압까지 하강한다. 여기서, 패널 커패시터(Cp)의 Z측에 충전된 -Vs의 전압은 Y측을 기준으로 한 상대적인 전압이다. (실제, Z측에는 Vs의 전압이 충전되게 된다)
T2 기간에는 제 9스위치(S9)가 턴-오프되고, 제 1스위치(S1), 제 3스위치(S3)가 턴-온된다. 제 1스위치(S1) 및 제 3스위치(S3)가 턴-온되면 서스테인 전압원(Vs), 제 1스위치(S1), 인덕터(L), 제 10스위치(S10), 패널 커패시터(Cp)의 Z측, Y측 및 제 3스위치(S3)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 이때, 패널 커패시터(Cp)의 Z측으로는 서스테인 전압이 공급되어 안정적으로 서스테인 방전이 일어나게 된다. 여기서, 서스테인 전압(Vs)은 인덕터(L)를 경유하여 패널 커패시터(Cp)로 공급되기 때문에 전압 공급시점에 전류서지 현상이 발생되는 것이 방지되고, 이에 따라 과방전이 발생되는 것을 방지할 수 있다.
T3 기간에는 제 1 및 제 3스위치(S1,S3)가 턴-오프되고 제 9스위치(S9)가 턴-온된다. 제 9스위치(S9)가 턴-온되면 패널 커패시터(Cp)의 Z측, 제 10스위치(S10), 인덕터(L) 및 제 9스위치(S9)를 경유하여 패널 커패시터(Cp)의 Y측으로 이어지는 전류패스가 형성된다. 전류패스가 형성되면 패널 커패시터(Cp)의 Z측의 전압이 패널 커패시터(Cp)의 Y측으로 공급된다. 여기서, 인덕터(L)와 패널 커패시터(Cp)가 공진회로를 형성하기 때문에 패널 커패시터(Cp)의 Y측은 Vs 전압까지 상승한다.
T4 기간에는 제 10스위치(S10)가 턴-오프되고, 제 2 및 제 4스위치(S2,S4)가 턴-온된다. 제 2 및 제 4스위치(S2,S4)가 턴-온되면 서스테인 전압원(Vs), 제 2스위치(S2), 인덕터(L), 제 9스위치(S9), 패널 커패시터(Cp)의 Y측, Z측 및 제 4스위치(S4)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 이때, 패널 커패시터(Cp)의 Y측으로는 서스테인 전압이 공급되어 안정적으로 서스테인 방전이 일어나게 된다. 여기서, 서스테인 전압(Vs)은 인덕터(L)를 경유하여 패널 커패시터(Cp)로 공급되기 때문에 전압 공급시점에 전류서지 현상이 발생되는 것이 방지되고, 이에 따라 과방전이 발생되는 것을 방지할 수 있다. 실제, 서스테인 기간의 중반에 본 발명의 에너지 회수장치는 T1 내지 T4의 동작을 반복하면서 패널 커패시터(Cp)의 전압을 충/방전한다.
도 8은 서스테인 기간의 후반에 에너지 회수장치의 동작과정을 나타내는 파형도이다.
도 8에서 서스테인 기간의 마지막 동작과정에 의하여 Y측에 Vs의 전압이 충전되었다고 가정한다.(따라서, 제 9스위치(S9)는 턴-온되어 있다) 서스테인 기간의 후반에는 제 7스위치(S7)가 턴-온됨과 아울러 제 9스위치(S9)가 턴-온상태를 유지한다. 제 7스위치(S7)가 턴-온되면 도 9와 같이 패널 커패시터(Cp)의 Y측, 제 9스위치(S9), 인덕터(L), 제 5다이오드(D5), 제 7스위치(S7) 및 소스 커패시터(Cs)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다.(인덕터(L)를 경유하는 공진회로 형성) 전류패스가 형성되면 패널 커패시터(Cp)의 Y측에 저장된 Vs의 전압이 방전되고, 이 방전된 전압에 의하여 소스 커패시터(Cs)에 대략 Vs의 전압이 충전된다. 즉, 본 발명에서는 서스테인 기간의 후반에 패널 커패시터(Cp)의 충전된 에너지를 이용하여 소스 커패시터(Cs)를 충전시키기 때문에 패널 커패시터(Cp)에 충전된 에너지가 소비되지 않는다.
한편, 서스테인 기간의 마지막 동작과정에 의하여 패널 커패시터(Cp)의 Z측에 Vs의 전압이 충전될 수 있다. 이와 같이 패널 커패시터(Cp)의 Z측에 Vs의 전압이 충전되었을 때 서스테인 기간의 후반 동작과정을 도 10을 참조하여 설명하기로 한다.
먼저, 서스테인 기간의 마지막 동작과정에 의하여 패널 커패시터(Cp)의 Z측에 Vs의 전압이 충전되었다면 제 10스위치(S10)는 턴-온되어 있다. 서스테인 기간의 후반에는 제 5스위치(S5)가 턴-온됨과 아울러 제 10스위치(S10)가 턴-온상태를 유지한다. 제 5스위치(S5)가 턴-온되면 도 11과 같이 패널 커패시터(Cp)의 Z측, 제 10스위치(S10), 인덕터(L), 제 3다이오드(D3), 제 5스위치(S5) 및 소스 커패시터(Cs)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다.(인덕터(L)를 경유하는 공진회로 형성) 전류패스가 형성되면 패널 커패시터(Cp)의 Z측에 저장된 Vs의 전압이 방전되고, 이 방전된 전압에 의하여 소스 커패시터(Cs)에 대략 Vs의 전압이 충전된다. 즉, 본 발명에서는 서스테인 기간의 후반에 패널 커패시터(Cp)에 충전된 에너지를 이용하여 소스 커패시터(Cs)를 충전시키기 때문에 패널 커패시터(Cp)에 충전된 에너지가 소비되지 않는다.
도 12는 서스테인 기간의 초반에 에너지 회수장치의 동작과정을 나타내는 파형도이다.
도 12에서 서스테인 기간의 초반에 패널 커패시터(Cp)의 Y측으로 Vs의 전압이 공급된다고 가정한다. 먼저, T5 기간에는 제 3스위치(S3), 제 8스위치(S8) 및 제 9스위치(S9)가 턴-온된다. 이때, 도 13과 같이 소스 커패시터(Cs), 제 8스위치(S8), 제 6다이오드(D6), 인덕터(L), 제 9스위치(S9) 및 제 3스위치(S3)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 에너지가 방전되고, 이 방전된 에너지가 인덕터(L)에 충전된다.
T6 기간에는 제 3스위치(S3), 제 8스위치(S8)가 턴-오프된다. 제 3스위치(S3) 및 제 8스위치(S8)가 턴-오프되면 도 14와 같이 인덕터(L)에 역전압이 유기된다. 인덕터(L)에 역전압이 유기되면 인덕터(L), 제 9스위치(S9), 패널 커패시터(Cp)의 Y측, Z측 및 제 10스위치(S10)의 내부 다이오드로 이어지는 전류패스가 형성된다. 이때, 인덕터(L)의 에너지가 패널 커패시터(Cp)의 Y측으로 공급된다. 여기서, 패널 커패시터(Cp)의 Y측에는 대략 Vs의 전압이 충전된다. 이후, 도 7에 도시된 T1 내지 T4의 동작과정을 반복하면서 패널 커패시터(Cp)에 전압을 공급하게 된다.
이와 같은 본 발명에서는 서스테인 기간의 초반에 소스 커패시터(Cs)에 충전된 에너지를 이용하여 패널 커패시터(Cp)를 충전시킨다. 즉, 서스테인 기간의 후반에 회수된 에너지를 이용하여 서스테인 기간의 초반에 패널 커패시터(Cp)를 충전시키기 때문에 소비전력의 소모를 최소화할 수 있다.
한편, 서스테인 기간의 초반에 패널 커패시터(Cp)의 Z측으로 Vs의 전압이 공급될 수 있다. 서스테인 기간의 초반에 패널 커패시터(Cp)의 Z측으로 Vs 공급된다고 가정하여 그 동작과정을 도 15를 참조하여 설명하기로 한다.
먼저, T5 기간에는 제 4스위치(S4), 제 6스위치(S6) 및 제 10스위치(S10)가 턴-온된다. 이때, 도 16과 같이 소스 커패시터(Cs), 제 6스위치(S6), 제 4다이오드(D4), 인덕터(L), 제 10스위치(S10) 및 제 4스위치(S4)를 경유하여 기저전압원(GND)으로 이어지는 전류패스가 형성된다. 전류패스가 형성되면 소스 커패시터(Cs)에 충전된 에너지가 방전되고, 이 방전된 에너지가 인덕터(L)에 충전된다.
T6 기간에는 제 4스위치(S4) 및 제 6스위치(S6)가 턴-오프된다. 제 4스위치(S4) 및 제 6스위치(S6)가 턴-오프되면 인덕터(L)에 역전압이 유기된다. 인덕터(L)에 역전압이 유기되면 인덕터(L), 제 10스위치(S10), 패널 커패시터(Cp)의 Z측, Y측 및 제 9스위치(S9)의 내부 다이오드로 이어지는 전류패스가 형성된다. 이때, 인덕터(L)의 에너지가 패널 커패시터(Cp)의 Z측으로 공급된다. 여기서, 패널 커패시터(Cp)의 Z측에는 대략 Vs의 전압이 충전된다. 이후, 도 7에 도시된 T1 내지 T4의 과정을 반복하면서 패널 커패시터(Cp)에 전압을 공급하게 된다.
이와 같은 본 발명에서는 서스테인 기간의 초반에 소스 커패시터(Cs)에 충전된 에너지를 이용하여 패널 커패시터(Cp)를 충전시킨다. 즉, 서스테인 기간의 후반에 회수된 에너지를 이용하여 서스테인 기간의 초반에 패널 커패시터(Cp)를 충전시키기 때문에 소비전력의 소모를 최소화할 수 있다.
한편, 본 발명에서는 스위치들을 턴-온 및 턴-오프를 제어함으로써 패널 커패시터(Cp)에 다양한 전압을 공급할 수 있다. 예를 들어, 서스테인 기간을 제외한 나머지 기간(예를 들어, 리셋기간, 어드레스기간 등)동안 스위치들을 제어하면서 패널 커패시터(Cp)로 다양한 전압을 공급할 수 있다. 예를 들어, 제 3 및 제 4스위치(S3,S4)를 동시에 턴-온시킴으로써 패널 커패시터(Cp)의 Y측 및 Z측에 기저전압을 공급할 수 있다. 또한, 제 9 및 제 10 스위치(S9,S10)를 동시에 턴-온시킴으로써 패널 커패시터(Cp)의 Y측 및 Z측에 서스테인 전압(Vs)을 공급할 수 있다. 즉, 본 발명의 에너지 회수장치는 서스테인 이외의 기간동안에서 다양한 방법으로 구동되면서 패널 커패시터(Cp)로 전압을 공급할 수 있다.
상술한 바와 같이, 본 발명에 따른 에너지 회수장치 및 방법에 의하면 패널 커패시터의 Y측(또는 Z측)에 충전된 전압을 Z(또는 Y측)측으로 이동시키면서 안정적으로 서스테인 방전을 일으킬 수 있다. 여기서, 서스테인 방전이 안정적으로 일어날 수 있도록 공급되는 서스테인 전압원의 전압은 인덕터를 경유하여 패널 커패시터로 공급되기 때문에 전류서지 현상이 발생되지 않고, 이에 따라 과방전이 일어나는 것을 방지할 수 있다.
아울러, 마지막 서스테인 방전이 발생된 후 패널 커패시터에 충전된 전압을 소스 커패시터에 충전시키고, 다음 서스테인 기간에 소스 커패시터에 충전된 전압을 이용하여 패널 커패시터를 충전시킴으로써 소비전력을 최소화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 종래의 에너지 회수장치를 나타내는 회로도.
도 3은 도 2에 도시된 에너지 회수장치의 동작과정을 나타내는 파형도.
도 4는 종래의 다른 실시예에 의한 에너지 회수장치를 나타내는 회로도.
도 5는 도 4에 도시된 에너지 회수장치의 동작과정을 나타내는 파형도.
도 6은 본 발명의 실시예에 의한 에너지 회수장치를 나타내는 회로도.
도 7은 서스테인 기간의 중반에 도 6에 도시된 에너지 회수장치의 동작과정을 나타내는 파형도.
도 8은 서스테인 기간의 후반에 도 6에 도시된 에너지 회수장치가 패널 커패시터의 주사전극측에 충전된 전압을 회수하기 위한 동작과정을 나타내는 파형도.
도 9는 도 8에 도시된 파형도에 의하여 형성되는 전류패스를 나타내는 도면.
도 10은 서스테인 기간의 후반에 도 6에 도시된 에너지 회수장치가 패널 커패시터의 유지전극측에 충전된 전압을 회수하기 위한 동작과정을 나타내는 파형도.
도 11은 도 10에 도시된 파형도에 의하여 형성되는 전류패스를 나타내는 도면.
도 12는 서스테인 기간의 초기에 도 6에 도시된 에너지 회수장치가 패널 커패시터의 주사전극측으로 전압을 공급하기 위한 동작과정을 나타내는 파형도.
도 13 및 도 14는 도 12에 도시된 파형도에 의하여 형성되는 전류패스를 나타내는 도면.
도 15는 서스테인 기간의 초기에 도 6에 도시된 에너지 회수장치가 패널 커패시터의 유지전극측으로 전압을 공급하기 위한 동작과정을 나타내는 파형도.
도 16 및 도 17은 도 15에 도시된 파형도에 의하여 형성되는 전류패스를 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
20X : 어드레스전극 24 : 격벽
26 : 형광체층 28Y : 주사전극
29Y : 유지전극 30,32 : 에너지 회수장치
50,60 : 전원공급부 52,64 : 충방전부
62 : 경로제공부

Claims (25)

  1. 방전셀에 등가적으로 형성되는 패널 커패시터와,
    상기 패널 커패시터로 구동전압을 공급하기 위한 전원 공급부와,
    상기 패널 커패시터에 충/방전 경로를 제공하기 위한 충방전부와,
    상기 패널 커패시터에 충전된 전압을 이용하여 충전됨과 아울러 자신에게 충전된 전압을 상기 패널 커패시터로 재공급하기 위한 소스 커패시터와,
    상기 패널 커패시터와 소스 커패시터 사이에 접속되어 서스테인 기간의 초반 및 후반에만 상기 패널 커패시터와 소스 커패시터 사이에 전류패스를 형성하는 경로 제공부를 구비하는 것을 특징으로 하는 에너지 회수장치.
  2. 제 1항에 있어서,
    상기 서스테인 기간의 초반에 상기 경로 제공부는 상기 소스 커패시터에 충전된 전압이 상기 패널 커패시터로 공급될 수 있도록 경로를 제공하는 것을 특징으로 하는 에너지 회수장치.
  3. 제 2항에 있어서,
    상기 서스테인 기간의 초반은 상기 서스테인 기간 중 상기 패널 커패시터로 첫번째 전압이 공급되는 기간인 것을 특징으로 하는 에너지 회수장치.
  4. 제 1항에 있어서,
    상기 서스테인 기간의 후반에 상기 경로 제공부는 상기 패널 커패시터에 충전된 전압이 상기 소스 커패시터로 공급될 수 있도록 경로를 제공하는 것을 특징으로 하는 에너지 회수장치.
  5. 제 4항에 있어서,
    상기 서스테인 기간의 후반은 상기 서스테인 기간 중 상기 패널 커패시터로 마지막 전압이 공급된 후의 기간인 것을 특징으로 하는 에너지 회수장치.
  6. 제 1항에 있어서,
    상기 충방전부는 상기 패널 커패시터의 주사전극측 및 유지전극측 사이에 접속되는 제 1스위치, 인덕터 및 제 2스위치를 구비하는 것을 특징으로 하는 에너지 회수장치.
  7. 제 6항에 있어서,
    상기 제 1 및 제 2스위치는 상기 패널 커패시터의 일측에 충전된 전압이 다른측으로 공급될 수 있도록 전류패스를 형성하고, 상기 인덕터는 상기 전류패스가 형성될 때 상기 패널 커패시터와 공진회로를 형성하는 것을 특징으로 하는 에너지 회수장치.
  8. 제 6항에 있어서,
    상기 전원 공급부는
    상기 인덕터의 일측과 서스테인 전압원의 사이에 접속되어 상기 패널 커패시터의 유지전극측으로 상기 서스테인 전압원의 전압이 공급될 때 턴-온되는 제 3스위치와,
    상기 인덕터의 다른측과 상기 서스테인 전압원 사이에 접속되어 상기 패널 커패시터의 주사전극측으로 상기 서스테인 전압원의 전압이 공급될 때 턴-온되는 제 4스위치와,
    상기 패널 커패시터의 주사전극측과 기저전압원 사이에 접속되어 상기 패널 커패시터의 주사전극측으로 상기 기저전압원의 전압이 공급될 때 턴-온되는 제 5스위치와,
    상기 패널 커패시터의 유지전극측과 기저전압원 사이에 접속되어 상기 패널 커패시터의 유지전극측으로 상기 기저전압원의 전압이 공급될 때 턴-온되는 제 6스위치를 구비하는 것을 특징으로 하는 에너지 회수장치.
  9. 제 8항에 있어서,
    상기 제 3스위치가 턴-온되면 상기 서스테인 전압원의 전압은 상기 인덕터를 경유하여 상기 패널 커패시터의 유지전극측으로 공급되는 것을 특징으로 하는 에너지 회수장치.
  10. 제 8항에 있어서,
    상기 제 4스위치가 턴-온되면 상기 서스테인 전압원의 전압은 상기 인덕터를 경유하여 상기 패널 커패시터의 주사전극측으로 공급되는 것을 특징으로 하는 에너지 회수장치.
  11. 제 8항에 있어서,
    상기 전원 공급부는
    상기 제 3스위치 및 상기 서스테인 전압원의 공통부와 상기 패널 커패시터의 주사전극측 사이에 설치되어 역전류를 방지하기 위한 제 1다이오드와,
    상기 제 4스위치 및 상기 서스테인 전압원의 공통부와 상기 패널 커패시터의 유지전극측 사이에 설치되어 역전류를 방지하기 위한 제 2다이오드를 추가로 구비하는 것을 특징으로 하는 에너지 회수장치.
  12. 제 6항에 있어서,
    상기 경로 제공부는
    상기 인덕터의 일측과 상기 소스 커패시터 사이에 병렬로 설치되는 제 3 및 제 4스위치와,
    상기 인덕터의 다른측과 상기 소스 커패시터 사이에 병렬로 설치되는 제 5 및 제 6스위치와,
    상기 제 3 내지 제 6스위치 각각과 상기 인덕터 사이에 설치되어 역전류를 방지하기 위한 다이오드들을 구비하는 것을 특징으로 하는 에너지 회수장치.
  13. 제 12항에 있어서,
    상기 제 3스위치는 상기 서스테인 기간의 후반에 상기 패널 커패시터의 유지전극측에 충전된 전압이 상기 인덕터를 경유하여 상기 소스 커패시터로 공급될 때 턴-온되는 것을 특징으로 하는 에너지 회수장치.
  14. 제 12항에 있어서,
    상기 제 4스위치는 상기 서스테인 기간의 초반에 상기 소스 커패시터에 충전된 에너지가 상기 인덕터에 충전될 수 있도록 턴-온되는 것을 특징으로 하는 에너지 회수장치.
  15. 제 14항에 있어서,
    상기 제 4스위치가 턴-오프되면 상기 인덕터에 역에너지가 유기되고, 이 역에너지에 의하여 상기 패널 커패시터의 유지전극측이 충전되는 것을 특징으로 하는 에너지 회수장치.
  16. 제 12항에 있어서,
    상기 제 5스위치는 상기 서스테인 기간의 후반에 상기 패널 커패시터의 주사전극측에 충전된 전압이 상기 인덕터를 경유하여 상기 소스 커패시터로 공급될 때 턴-온되는 것을 특징으로 하는 에너지 회수장치.
  17. 제 12항에 있어서,
    상기 제 6스위치는 상기 서스테인 기간의 초반에 상기 소스 커패시터 충전된 에너지가 상기 인덕터에 충전될 수 있도록 턴-온되는 것을 특징으로 하는 에너지 회수장치.
  18. 제 17항에 있어서,
    상기 제 6스위치가 턴-오프되면 상기 인덕터에 역에너지가 유기되고, 이 역에너지에 의하여 상기 패널 커패시터의 주사전극측이 충전되는 것을 특징으로 하는 에너지 회수장치.
  19. 서스테인 기간의 초반에 소스 커패시터에 충전된 전압을 방전셀에 등가적으로 형성되는 패널 커패시터로 공급하는 단계와,
    상기 서스테인 기간의 후반에 상기 패널 커패시터에 충전된 전압을 상기 소스 커패시터로 회수하는 단계와,
    상기 서스테인 기간의 초반 및 후반을 제외한 나머지 서스테인 기간동안 상기 패널 커패시터에 충전된 전압을 일측 및 다른측으로 이동시키면서 서스테인 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 에너지 회수방법.
  20. 제 19항에 있어서,
    상기 서스테인 기간의 초반은 상기 서스테인 기간 중 상기 패널 커패시터로 첫번째 전압이 공급되는 기간인 것을 특징으로 하는 에너지 회수방법.
  21. 제 19항에 있어서,
    상기 서스테인 기간의 후반은 상기 서스테인 기간 중 상기 패널 커패시터로 마지막 전압이 공급된 후의 기간인 것을 특징으로 하는 에너지 회수방법.
  22. 제 19항에 있어서,
    상기 패널 커패시터에 충전된 전압이 일측에서 다른측으로 이동될 때 형성되는 전류패스에는 상기 패널 커패시터와 공진회로를 형성하기 위한 인덕터가 포함되는 것을 특징으로 하는 에너지 회수방법.
  23. 제 22항에 있어서,
    상기 패널 커패시터에 일측에서 다른측으로 상기 전류패스를 통해 전압이 공급된 후 상기 서스테인 방전이 안정적으로 일어날 수 있도록 외부의 서스테인 전압원으로부터의 전압이 상기 인덕터를 경유하여 상기 패널 커패시터의 다른측으로 공급되는 것을 특징으로 하는 에너지 회수방법.
  24. 제 22항에 있어서,
    상기 서스테인 기간의 초반에 상기 패널 커패시터로 전압을 공급하는 단계는
    상기 소스 커패시터에 충전된 에너지를 이용하여 상기 인덕터를 충전시키는 단계와,
    상기 인덕터에 역에너지를 유기하는 단계와,
    상기 역에너지를 이용하여 상기 패널 커패시터를 충전시키는 단계를 포함하는 것을 특징으로 하는 에너지 회수방법.
  25. 제 22항에 있어서,
    상기 서스테인 기간의 후반에 상기 소스 커패시터로 전압을 회수하는 단계에서는 상기 패널 커패시터에 충전된 전압을 상기 인덕터를 경유하여 상기 소스 커패시터로 공급하는 것을 특징으로 하는 에너지 회수방법.
KR1020030079079A 2003-11-10 2003-11-10 에너지 회수장치 및 방법 KR100553936B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030079079A KR100553936B1 (ko) 2003-11-10 2003-11-10 에너지 회수장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030079079A KR100553936B1 (ko) 2003-11-10 2003-11-10 에너지 회수장치 및 방법

Publications (2)

Publication Number Publication Date
KR20050045123A true KR20050045123A (ko) 2005-05-17
KR100553936B1 KR100553936B1 (ko) 2006-02-24

Family

ID=37244862

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030079079A KR100553936B1 (ko) 2003-11-10 2003-11-10 에너지 회수장치 및 방법

Country Status (1)

Country Link
KR (1) KR100553936B1 (ko)

Also Published As

Publication number Publication date
KR100553936B1 (ko) 2006-02-24

Similar Documents

Publication Publication Date Title
EP1550996A2 (en) Energy recovery apparatus and method for a plasma display panel
US20070109229A1 (en) Energy recovery circuit and driving method thereof
US7692608B2 (en) Energy recovery circuit and energy recovering method using the same
KR100426190B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100499374B1 (ko) 에너지 회수장치 및 방법과 이를 이용한 플라즈마디스플레이 패널의 구동방법
KR100588019B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100574364B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20050034026A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR100505982B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
US20050007310A1 (en) Apparatus and method for energy recovery
KR100553936B1 (ko) 에너지 회수장치 및 방법
KR100492186B1 (ko) 플라즈마 디스플레이 패널
KR100488462B1 (ko) 에너지 회수장치 및 방법
KR100503730B1 (ko) 에너지 회수장치 및 방법
KR100539006B1 (ko) 에너지 회수장치 및 방법
KR100511793B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100517471B1 (ko) 에너지 회수장치 및 방법
KR100472357B1 (ko) 플라즈마 디스플레이 패널
KR100641735B1 (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법
KR20040100211A (ko) 에너지 회수장치 및 방법
KR20060056164A (ko) 플라즈마 디스플레이 패널의 에너지 회수장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee